JP2001516529A - 切替可能な分解能を与える分圧器 - Google Patents

Abstract

(57)【要約】 アナログ信号が電圧分割回路から出力される。この信号の分解能の調節は、電圧分割回路を含む抵抗の内の一方と並列の分解能抵抗を選択的に接続、非接続するトランジスタ・スイッチを使用することにより行なわれる。生成した分解能調節アナログ信号は次いでアナログ・ディジタル変換器により処理される。または、電圧分割回路からのアナログ信号出力は演算増幅器により実装されたスケール変更増幅回路に印可される。この信号の分解能の調節は、演算増幅器回路の帰還抵抗と並列の分解能抵抗を選択的に接続、非接続するトランジスタ・スイッチを使用することにより行なわれる。生成した分解能調節アナログ信号は次いでアナログ・ディジタル変換器により処理される。

Description

【発明の詳細な説明】 切替可能な分解能を与える分圧器 発明の背景 発明の技術分野 本発明はアナログ・ディジタル（A/D）変換に関係し、特に、改良された感度 を提供するためアナログ・ディジタル変換器入力の分解能を切替える装置に関係 する。 関連技術の説明 ここで図１を参照すると、従来技術で公知の可変センサを基にした従来のアナ ログ・ディジタル（Ａ／Ｄ）変換器１０の回路図が図示されている。電源１２は 正端子１４と負（接地）端子１６を有している。端子１４、１６間には２個の直 列接続抵抗２０を含む電圧分割回路１８が接続される。抵抗の第１のもの２０（ １）は正端子１４とノード２２との間に接続される。抵抗の第２のもの２０（２ ）はノード２２と負端子１６との間に接続される。ノード２２はリード線２４を 介してアナログ・ディジタル変換器２６の入力に接続される。 １実装例では、センサ１０により検出されている変数は電源１２からの電圧出 力である。電源１２は従って電池を含んでもよい。他の実装例では、センサ１０ により検出される変数は温度である。第２抵抗２０（２）は従って温度検出サー ミスタを含む。いずれの場合でも、計測変数（電圧又は温度）に関係する（すな わち、比例している）電圧を有するアナログ信号がノード２２の電圧分割回路１ ８により発生され、リード線２４を介してアナログ・ディジタル変換器２６の入 力に印加される。リード線２４上のアナログ信号の電圧は次いでアナログ・ディ ジタル変換器２６によりさらに処理するため又は出力用にディジタル信号値に変 換される。これに関しては、アナログ・ディジタル変換器２６は（図示のように ）個別回路素子を含むか、又は（マイクロコントローラのような）多機能回路要 素２８を含んでもよい。 多くの例で、変数の一般的な相対値（例えば、一定の閾値との比較）を検出す るのみならず、その他の目的でより高分解能の変数値（例えば、変化率）を検出 する必要がある。例えば、電池電圧センサを例に取ると、ユーザーは、電池レベ ルが高いか低いかのみならず、電圧がどのように急速に低下しているかも知る必 要がある。この両方の目的を達成するため、変数に関係している検出データを異 なる分解能で評価する必要がしばしばある。従って、アナログ・ディジタル変換 器の前に一般的に使用される分圧器からのアナログ信号出力の分解能の増大を支 援する回路の必要性がある。 発明の要旨 電圧分割回路からのアナログ信号出力の分解能の調節は、第１実施例では電圧 分割回路を含む抵抗の内の一方と並列に分解能抵抗を選択的に接続、非接続する ことにより行なわれる。第２の実施例では、電圧分割回路からのアナログ信号出 力はスケール変更増幅回路に印加され、増幅器回路の帰還抵抗と並列な分解能抵 抗を接続、非接続して、アナログ信号の利得（増幅）の調節を行なうことにより 調節を行う。各実施例で、印加制御信号に応答して動作するトランジスタ・スイ ッチが分解能抵抗の選択的並列接続及び非接続を実行して、検出変数の切替え可 能な（高対低）分解能を提供する。 図面の簡単な説明 本発明の方法と装置のより完全な理解は、添付の図面と関連して行なわれる以 下の詳細な説明を参照して得られる。 図１（前に部分的に説明）は従来技術のアナログ・ディジタル（A/D）変換器 をベースにした可変センサの回路図である。 図２は本発明による分解能調節付きのアナログ・ディジタル（A/D）変換器を ベースにした可変センサの第１実施例である。 図３は本発明による分解能調節付きのアナログ・ディジタル（A/D）変換器を ベースにした可変センサの第２実施例である。 図面の詳細な説明 再び図１を参照する。電圧分割回路１８内の個別の抵抗２０の相対抵抗値の選 択はセンサ１０の分解能に影響する（すなわち、検出変数の変化に対する感度） 。電源１２により発生された印可電圧Vに対して、ノード２２に電圧分割回路１ ８ により発生されるアナログ信号の電圧V'は以下により与えられる： ここで：R₁は第１抵抗２０（１）の抵抗値； R₂は第２抵抗２０（２）の抵抗値。 式（１）は、R₁の値と比較してR₂の値が大きければ大きいほど、Vの変化に対 してV'はより敏感になる、従ってV'により与えられる生成分解能は大きくなるこ とを図示している。これは固有の例を参照することにより証明される。まず、R₁ が３オーム（３Ω）に等しく、R₂が５オーム（５Ω）に等しいものと仮定する。 Vが１０ボルト（10V）に等しい場合に式（１）を適用すると、V'は6.25Vに等し くなる。ここでVが１２ボルト（12V）に変化したとすると、V'は7.5Vに等しい。 これはVの２ボルト変動に対してV'の1.25Vの変化である。ここでR₁の値を２オー ム（２Ω）に減少する。Vが依然として１０ボルト（１０V）に等しいと、V'は7. 14Vに等しい。再びVが１２ボルト（12V）に変化したとすると、V'は8.57Vに等し い。これは、Vの２ボルト変動に対してV'の1.43Vの変化である。Vの同じ2ボルト 変動に対する電圧結果の生成した変化を比較すると、R₂（５Ω）に対して小さな 値のR₁（２Ω対３Ω）の方にV'の大きな変化（1.43V対1.25V）が発生している。 従って、R₁の値に対してR₂の値が大きければ大きいほど、ノード２２の電圧分割 回路１８からのアナログ信号出力の分解能が増加する。高分解能を必要とする時 には、R₂の相対値を増加することにより又はR₁の相対値を減少することによりこ の効果が得られる。 式（１）はさらに、一定のVに対して、R₁と比較してR₂が大きければ大きいほ ど、R₂の変化にV'はさらに鈍感になり、従って、V'により与えられる生成分解能 は大きくなることを図示している。これは固有の例を参照して証明できる。最初 にR₁が３オーム（３Ω）に等しく、Vが１０ボルト（10V）に等しいものと仮定す る。R₂が４オーム（４Ω）に等しい場合に式（１）を適用すると、V'は5.71Vに 等しい。ここでR₂の値を６オーム（６Ω）に増加する。V'はここで6.67Vに等し くなる。これはR₂の２オーム変動に対してV'の0.96Vの変化である。ここでR₂が 再び４オーム（4Ω）に等しい場合にR₁を１オーム（1Ω）に減少した場合、V'は 8.0Vに等しい。ここで再びR₂の値を６オーム（６Ω）に増加する。V'は8.57Vに 等しい。これはR₂の２オーム変動に対してV'の0.57Vの変化である。R₂の同じ2オ ーム変動に対する電圧結果の生成した変化を比較すると、R₂に対してR₁のより大 きな値（3Ω対1Ω）に対してV'の大きな変化（0.96V対0.57V）が発生する。従っ て、R₁の値に対してR₂の値が小さくなると、ノード２２の電圧分割回路１８から のアナログ信号出力の分解能の増加が生じる。高い分解能を必要とする時、R₁の 相対値を増大することによりこの結果が得られる。 ここで図２を参照すると、本発明によるアナログ・ディジタル（A/D）変換器 をベースにした可変センサ１００の第１実施例の回路図が図示されている。電源 １１２は正端子１１４と負（接地）端子１１６を有している。端子１１４、１１ ６間には複数個（２個が図示）の直列接続抵抗１２０を含む電圧分割回路１１８ が接続される。抵抗の第１のもの１２０（１）は正端子１１４とノード１２２と の間に接続される。抵抗の第２のもの１２０（２）はノード１２２と負端子１１ ６との間に接続される。ノード１２２はリード線１２４を介して、多機能回路要 素１２８（マイクロコントローラのような）の一部を含むアナログ・ディジタル 変換器１２６の入力に接続される。 センサ１１０はさらに、電界効果トランジスタ（FET）素子（図示するように ）又はバイポーラ・トランジスタ（図示せず）のどちらかを含む半導体トランジ スタ・スイッチ１３０を含む。スイッチ１３０は、正端子１１４に接続したドレ イン端子１３２、マイクロコントローラ１２８の出力ポート１３６に接続したゲ ート端子１３４、及びソース端子１３６を含む。センサ１１０は、リード線１２ ４を介してアナログ・ディジタル変換器１２６の入力に接続されたノード１２２ とソース端子１３８との間に接続された分解能抵抗１４０を更に含む。ポート１ ３６からマイクロコントローラ１２８により選択的に出力される信号はスイッチ １３０の動作（「オフ」対「オン」）を制御して、正端子１１４とノード１２２ との間の第１抵抗１２０（１）と並列の分解能抵抗１４０の非接続と接続を各各 実行する。マイクロコントローラ１２８出力信号によりスイッチ１３０がオンと なると、分解能抵抗１４０と第１抵抗１２０（１）により有効第１抵抗１２０ （１）'が形成される。有効第１抵抗１２０（１）'の値は次式により与えられる ： ここで：R₁は第１抵抗１２０（１）の抵抗値； R_rは分解能抵抗１４０の抵抗値； R_effは有効抵抗１２０（１）'の抵抗値。 １実装例では、センサ１１０により検出されている変数は電源１１２からの電 圧出力の変化である。この場合、電源１１２は従って電池を含む。センサ１１０ は２つの分解能モードで動作する。低分解能モード（すなわち、電源１１２から の電圧出力の変化にセンサ１１０が敏感ではないモード）では、マイクロコント ローラ１２８はスイッチ１３０の動作を（「オフ」）に制御するポート１３６か らの信号を出力するよう動作して、正端子１１４から分解能抵抗１４０の接続を 実質的に切り離す。高分解能モード（すなわち、電源１１２からの電圧出力の変 化にセンサ１１０がより敏感であるモード）では、マイクロコントローラ１２８ はスイッチ１３０の動作を（「オン」）に制御するポート１３６からの信号を出 力するよう動作して、分解能抵抗１４０を正端子１１４に有効に接続し、従って 有効抵抗１２０（１）'を形成する。式（２）によると、有効抵抗１２０（１）' の値は第１抵抗１２０（１）の値より低い。電圧Vの与えられた変化に対して式 （１）の解析に関連して上述したように、第１抵抗１２０（１）又はその有効抵 抗１２０（１）'（すなわち、R₁）に対する第２抵抗１２０（２）（すなわち、R₂ ）の値が大きくなると、ノード１２２の電圧分割回路１１８からのアナログ信 号出力に対して分解能の増大が発生し、感度を改善する。スイッチ１３０がオン となり分解能抵抗１４０を接続した時に第２抵抗１２０（２）のこのような大き な相対値が生じる。 図１では特に図示していないが、ノード１２２と負端子１１６との間の第２抵 抗１２０（２）と並列の分解能抵抗１４０を選択的に接続し非接続するスイッチ １３０を使用することにより、センサ１１０の同様な動作が得られることを理解 すべきである。この構成では、マイクロコントローラ１２８によりスイッチ１３ ０が「オン」された時に低分解能モードが生じ、マイクロコントローラによりス イッチ１３０が「オフ」された時に高分解能モードが生じる。 他の実装例では、センサ１１０により検出されている変数は温度である。この 実装例での第２抵抗１２０（２）は温度検出サーミスタである。センサ１１０は 再び２つの分解能モードで動作する。低分解能モード（すなわち、サーミスタの 抵抗の変化にセンサ１１０が敏感ではないモード）では、マイクロコントローラ １２８はスイッチ１３０の動作を（「オン」）に制御するポート１３６からの信 号を出力するよう動作して、正端子１１４に分解能抵抗１４０を有効に接続し、 従って有効抵抗１２０（１）'を形成する。高分解能モード（すなわち、電源１ １２からの電圧出力の変化にセンサ１１０がより敏感であるモード）では、マイ クロコントローラ１２８はスイッチ１３０の動作を（「オフ」）に制御するポー ト１３６からの信号を出力するよう動作して、分解能抵抗１４０を正端子１１４ からに有効に切り離す。式（２）によると、有効抵抗１２０（１）'の値は第１ 抵抗１２０（１）の値より低い。抵抗R₂の与えられた変化に対して式（１）に関 連して上述したように、第１抵抗１２０（１）又はその有効抵抗１２０（１）' （すなわち、R₁）に対する第２抵抗１２０（２）（すなわち、R₂）の値が小さく なると、ノード１２２の電圧分割回路１１８からのアナログ信号出力に対して分 解能の増大が発生し、感度を改善する。スイッチ１３０がオフとなり分解能抵抗 １４０を切り離した時に第２抵抗１２０（２）のこのような小さな相対値が生じ る。 ここで図３を参照すると、本発明によるアナログ・ディジタル（A/D）変換器 をベースにした可変センサ２１０の第２実施例の回路図が図示されている。電源 ２１２は正端子２１４と負（接地）端子２１６を有している。端子２１４、２１ ６間には複数個（２個が図示）の直列接続抵抗２２０を含む電圧分割回路２１８ が接続される。抵抗の第１のもの２２０（１）は正端子２１４とノード２２２と の間に接続される。抵抗の第２のもの２２０（２）はノード２２２と負端子２１ ６との間に接続される。ノード２２２はリード線２２４を介して、演算増幅器２ ５２の第１入力２５０に接続される。演算増幅器２５２の第２入力は負（接地） 端子２１６に接続される。演算増幅器２５２の出力２５６は帰還抵抗５８を介し て第１入力２５０に接続される。これは、ノード２２２に発生する受信アナログ 信号に対するスケール変更器として動作する演算増幅器を実質的に構成する。演 算増幅器２５２の出力２５６は、多機能回路要素２２８（マイクロコントローラ のような）の一部を含むアナログ・ディジタル変換器２２６の入力にさらに接続 される。 センサ２１０はさらに、電界効果トランジスタ（FET）素子（図示するように ）又はバイポーラ・トランジスタ（図示せず）のどちらかを含む半導体トランジ スタ・スイッチ２３０を含む。スイッチ２３０は、演算増幅器２５２の出力２５ ６に接続したドレイン端子２３２、マイクロコントローラ２２８の出力ポート２ ３６に接続したゲート端子２３４、及びソース端子２３８を含む。センサ２１０ は、ノード２２２に接続された演算増幅器２５２の第１入力２５０とソース端子 ２３８との間に接続された分解能抵抗１４０を更に含む。ポート２３６からマイ クロコントローラ２２８により選択的に出力される信号は、スイッチ２３０の動 作（「オフ」対「オン」）を制御して、演算増幅器２５２の出力２５６と第１入 力２５０との間の帰還抵抗２５８と並列の分解能抵抗１４０の非接続と接続を各 々実行する。マイクロコントローラ２２８出力信号によりスイッチ２３０がオン となると、分解能抵抗１４０と帰還抵抗２５８により有効帰還抵抗２５８'が形 成される。演算増幅器２５２はスケール変更器として構成されているため、マイ クロコントローラ２２８出力信号に応答して分解能抵抗１４０を接続、非接続す ることは、利得変化を実行する。有効帰還抵抗２５８'の値は次式により与えら れる： ここで：R_fは帰還抵抗２５８の抵抗値； R_rは分解能抵抗２４０の抵抗値； R_effは有効帰還抵抗２５８'の抵抗値。 １実装例では、センサ２１０により検出されている変数は電源２１２からの電 圧出力の変化である。この場合、電源２１２は従って電池を含む。センサ２１０ は２つの分解能モードで動作する。高分解能モード（すなわち、電源２１２から の電圧出力の変化にセンサ２１０がより敏感であるモード）では、マイクロコン トローラ２２８は、スイッチ２３０の動作を（「オフ」）に制御するポート２３ ６からの信号を出力するよう動作して、演算増幅器２５２の出力２５６から分解 能抵抗２４０の接続を実質的に切り離す。式（３）によると、帰還抵抗２５８の 値は有効帰還抵抗２５８'の値より大きい。従って、スケール変更演算増幅器２ ５２により高い利得が印可され、ノード２２２の電圧分割回路２１８からのアナ ログ信号出力の変化に対して感度が増大する。低分解能モード（すなわち、電源 ２１２からの電圧出力の変化にセンサ２１０がより敏感でないモード）では、マ イクロコントローラ２２８は、スイッチ２３０の動作を（「オン」）に制御する ポート２３６からの信号を出力するよう動作して、分解能抵抗２４０を帰還抵抗 ２５８に有効に接続し、従って有効帰還抵抗２５８'を形成する。式（３）によ ると、有効帰還抵抗２５８'の値は帰還抵抗２５８の値より小さい。従って、ス ケール変更演算増幅器２５２により低い（相対）利得が印可され、ノード２２２ の電圧分割回路２１８からのアナログ信号出力の変化に対して感度が低くなる。 本発明の方法と装置の望ましい実施例を添付図面に図示し、以上の詳細な説明 で説明してきたが、本発明は開示した実施例に限定されるものではなく、以下の 請求の範囲に記述し限定する発明の要旨から逸脱することなく多数の再配置、修 正や置換えが可能であることを理解すべきである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，Ｍ Ｗ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，Ｅ Ｓ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ，ＩＤ ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ， ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，Ｍ Ｇ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ， ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，Ｙ Ｕ，ＺＷ

Claims (1)

1. 【特許請求の範囲】 1. ノードで第２抵抗に直列に接続された第１抵抗を含む分圧器と、 分解能抵抗と、 前記分圧器の第１抵抗に対して並列の前記分解能抵抗を選択的に接続、非接続 にする制御信号に応答するスイッチと、 を含む、回路。 2. 請求項１記載の回路において、前記分圧器のノードに接続された入力を有 するアナログ・ディジタル変換器をさらに含む、回路。 3. 請求項２記載の回路において、前記アナログ・ディジタル変換器はマイク ロコントローラ内に実装され、そのマイクロコントローラは、アナログ・ディジ タル変換器により処理されるノードからのアナログ信号出力の分解能を変更する 制御信号を発生する、回路。 4. 請求項１記載の回路において、前記第２抵抗はサーミスタを含む、回路。 5. 請求項１記載の回路において、 前記スイッチは、前記制御信号を受取るよう接続された第１端子と、前記分解 能抵抗に接続された第２端子と、前記分圧器のノードへの接続とは反対の第１抵 抗の端部に接続した第３端子とを備える半導体スイッチを含み、 前記第２端子との接続の反対の前記分解能抵抗の端部は前記分圧器のノードに 接続されている、回路。 6. 請求項５記載の回路において、前記半導体スイッチは電界効果トランジス タを含み、第１端子はゲートを含み、第２端子はソースを含み、第３端子はドレ インを含む、回路。 7. 第１端部と第２端部を有する第１抵抗と、第１端部と第２端部を有し、第 １端部が、ノードで前記第１抵抗の第２端部に接続されている第２抵抗とを含む 分圧器と、 第１端部と第２端部とを有し、第２端部がノードに接続されている分解能抵抗 と、 制御信号を受取るように接続された第１端子と、前記分解能抵抗の第１端部に 接続された第２端子と、前記第１抵抗の第１端部に接続された第３端子とを有す る半導体スイッチにして、制御信号がその半導体スイッチを駆動して前記分圧器 の第１抵抗に対して並列の前記分解能抵抗を選択的に接続、非接続する前記半導 体スイッチと、 を含む、回路。 8. 請求項７記載の回路において、前記分圧器のノードに接続した入力を有す るアナログ・ディジタル変換器をさらに含む回路。 9. 請求項８記載の回路において、前記アナログ・ディジタル変換器はマイク ロコントローラ内に実装され、そのマイクロコントローラは、アナログ・ディジ タル変換器により処理されるノードからのアナログ信号出力の分解能を変更する 制御信号を発生する、回路。 10．請求項７記載の回路において、前記第２抵抗はサーミスタを含む、回路。 11．請求項７記載の回路において、前記半導体スイッチは電界効果トランジス タを含み、第１端子はゲートを含み、第２端子はソースを含み、第３端子はドレ インを含む、回路。 12．第２抵抗と直列にノードで接続した第１抵抗を含む分圧器と、 ノードに接続した入力を有し、利得に影響する帰還抵抗を有する増幅器回路と 、 分解能抵抗と、 増幅器回路の帰還抵抗に対して並列の分解能抵抗を選択的に接続、非接続する 制御信号に応答するスイッチと、 を含む、回路。 13．請求項１２記載の回路において、増幅器回路は、帰還抵抗がスケール変更 器として動作するよう構成されている演算増幅器回路を含む、回路。 14．請求項１２記載の回路において、 前記スイッチは、前記制御信号を受取るよう接続された第１端子と、前記分解 能抵抗に接続された第２端子と、前記増幅器回路の出力に接続した第３端子とを 備える半導体スイッチを含み、 前記増幅器回路の出力との接続の反対の分解能抵抗の端部は増幅器回路の入力 に接続されている、回路。 15．請求項１４記載の回路において、前記半導体スイッチは電界効果トランジ スタを含み、第１端子はゲートを含み、第２端子はソースを含み、第３端子はド レインを含む、回路。 16．請求項１２記載の回路において、前記増幅器回路の出力に接続された入力 を有するアナログ・ディジタル変換器をさらに含む回路。 17．請求項１６記載の回路において、前記アナログ・ディジタル変換器はマイ クロコントローラ内に実装され、そのマイクロコントローラは、アナログ・ディ ジタル変換器により処理される増幅器回路からのアナログ信号出力の分解能を変 更する制御信号を発生する、回路。 18．請求項１２記載の回路において、前記第２抵抗はサーミスタを含む回路。 19．第１端部と第２端部を有する第１抵抗と、第１端部と第２端部を有し、第 １端部が、ノードで前記第１抵抗の第２端部と接続されている第２抵抗とを含む 分圧器と、 前記ノードに接続された入力と、出力とを有し、その出力と入力との間に接続 された帰還抵抗とともにスケール変更器として構成されている演算増幅器と、 第１端部と第２端部とを有し、第２端部が前記演算増幅器の入力に接続されて いる分解能抵抗と、 制御信号を受取るように接続された第１端子と、前記分解能抵抗の第１端部に 接続された第２端子と、前記演算増幅器の出力に接続された第３端子とを有する 半導体スイッチにして、前記制御信号が半導体スイッチを駆動して帰還抵抗に対 して並列の分解能抵抗を選択的に接続、非接続する前記半導体スイッチと、 を含む、回路。 20．請求項１９記載の回路において、前記半導体スイッチは電界効果トランジ スタを含み、第１端子はゲートを含み、第２端子はソースを含み、第３端子はド レインを含む、回路。 21．請求項１９記載の回路において、前記演算増幅器回路の出力に接続した入 力を有するアナログ・ディジタル変換器をさらに含む、回路。 22．請求項２１記載の回路において、前記アナログ・ディジタル変換器はマイ クロコントローラ内に実装され、そのマイクロコントローラは、アナログ・ディ ジタル変換器により処理される演算増幅器回路からのアナログ信号出力の分解能 を変更する制御信号を発生する、回路。 23．請求項１９記載の回路において、前記第２抵抗はサーミスタを含む、回路 。