JP2001509337A - フィールドプログラマブルプロセッサアレイ - Google Patents
フィールドプログラマブルプロセッサアレイInfo
- Publication number
- JP2001509337A JP2001509337A JP53175998A JP53175998A JP2001509337A JP 2001509337 A JP2001509337 A JP 2001509337A JP 53175998 A JP53175998 A JP 53175998A JP 53175998 A JP53175998 A JP 53175998A JP 2001509337 A JP2001509337 A JP 2001509337A
- Authority
- JP
- Japan
- Prior art keywords
- switching section
- switching
- processing means
- row
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
- H03K19/17796—Structural details for adapting physical parameters for physical disposition of blocks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.行および列をなす回路エリアのほぼ方形のアレイとして構成されたフィール ドプログラマブル回路領域を備え、 前記回路エリア(12)のいくつかは、少なくとも1つの各入力信号経路(a n,aw、be,bs,hci,vci)におけるデータに対して処理を行ない 、少なくとも1つの各出力信号経路(fn,fe,fs,fw,vco,hco )にデータを供給するための各処理手段をそれぞれ備え、 他の回路エリアは各スイッチングセクション(14)をそれぞれ備え、 前記処理手段および前記スイッチングセクションは、各行および各列内におい て交互に配列され、 前記スイッチセクションの大部分は、同じ列および同じ行の該スイッチングセ クションに隣接した処理手段の前記信号経路の少なくとも一部の間にプログラマ ブル接続(16,18,20)をそれぞれ有することを特徴とする集積回路。 2.前記スイッチングセクションの全てが、プログラマブル接続可能に構成され ることを特徴とする請求の範囲第1項記載の集積回路。 3.前記処理手段の少なくとも1つと、該処理手段に隣接した処理手段が、第1 の入力(a)、第2の入力(b)および出力(f)をそれぞれ備えることを特徴 とする請求の範囲第1項または第2項記載の集積回路。 4.前記スイッチングセクションによって提供される第1の接続形態(18)が 、ほぼ同一線上または互いに平行な信号経路間におけるものであることを特徴と する請求の範囲第1項〜第3項のいずれか一項に記載の集積回路。 5.前記一処理手段の出力は、 同じ行の一方向で次の処理手段の第1の入力に、第1の接続形態(交点(4, 6)における18)によって接続可能であり、 同じ列の一方向で次の処理手段の第1の入力に、第1の接続形態(交点(6, 3)における18)によって接続可能であり、 同じ行の反対の方向で次の処理手段の第2の入力に、このような第1の接続形 態(交点(4,1)における18)によって接続可能であり、 同じ列の反対の方向で次の処理装置の第2の入力に、このような第1の接続形 態(交点(1,3)における18)によって接続可能である、 ことを特徴とする請求の範囲第4項記載の集積回路。 6.前記スイッチングセクションによって提供される第2の接続形態(16)が 、互いにほぼ直交する信号経路間におけるものであることを特徴とする請求の範 囲第1項〜第5項のいずれか一項に記載の集積回路。 7.前記一処理手段の出力(f)は、 前記一行方向および前記一列方向で対角線状に隣接する処理手段の第1の入力 に、同じ列内における第2の接続形態(交点(6,6)における16)によって 接続可能であり、 前記反対の行方向および前記一列方向で対角線状に隣接する処理手段の第1の 入力に、同じ行内における第2の接続形態(交点(6,1)における16)によ って接続可能であり、 前記反対の行方向および前記反対の列方向で対角線状に隣接する処理手段の第 2の入力に、同じ列内における第2の接続形態(交点(1,1)における16) によって接続可能であり、 前記一行方向および前記反対の列方向で対角線状に隣接する処理手段の第2の 入力に、同じ行内における第2の接続形態(交点(1,6)における16)によ って接続可能である、 ことを特徴とする請求の範囲第6項記載の集積回路。 8.前記入力および出力信号経路のほぼ全てが、行および列に対してほぼ平行な 方向に向けて配置されていることを特徴とする請求の範囲第1項〜第7項のいず れか一項に記載の集積回路。 9.複数のスイッチングセクション間の信号経路(h1,h2n,h2 s,h4n,h4s,h8,h16,v1,v2e,v2w,v4e,v4w, v8,v16)を備え、該スイッチングセクション間の各信号経路は、同じ行の スイッチングセクションの各第1のスイッチングセクションから各第2のスイッ チングセクションに、主としてその行にほぼ平行な方向にまたは主としてその列 にほぼ平行な方向に延び、前記スイッチングセクション間の各信号経路は、前記 第1のスイッチングセクションによってその第1のスイッチングセクションで他 の信号経路とプログラマブル接続可能であり、前記第2のスイッチングセクショ ンによってその第2のスイッチングセクションで他の信号経路とプログラマブル 接続が可能であることを特徴とする請求の範囲第1項〜第8項のいずれか一項に 記載の集積回路。 10.前記スイッチングセクション間の信号経路(h1,v1)の一形態におい て、各行または列で、前記第1のスイッチングセクションと前記第2のスイッチ ングセクションとの間にはスイッチングセクションが存在しないことを特徴とす る請求の範囲第9項記載の集積回路。 11.前記スイッチングセクション間の信号経路(h2n,h2s,h4n,h 4s,h8,h16,v2e,v2w,v4e,v4w,v8,v16)の他の 形態において、各行または列で、前記第1のスイッチングセクションと前記第2 のスイッチングセクションとの間には、他のスイッチングセクションのいくつか が設けられていることを特徴とする請求の範囲第9項または第10項記載の集積 回路。 12.前記スイッチングセクション間の信号経路(h4n,h4s,h8,h1 6,v4e,v4w,v8,v16)の別の形態において、各信号経路が、各行 または列に対してほぼ平行な方向に延びるスパイン部分(h4n,h4s,h8 ,h16,v4e,v4w,v8,v16)と、各行または列に対してほぼ直交 する方向にそれぞれ延び、前記スパイン部分と前記第1のスイッチングセクショ ンおよび前記第2のスイッチングセクションとをそれぞれ相互接続する第1の端 部および第2の端 部(vtne,htne,htse,vtse,vtsw,htsw,htnw ,vtnw)と、を備えることを特徴とする請求の範囲第9項〜第11項のいず れか一項に記載の集積回路。 13.前記スイッチングセクション間の信号経路のさらに別の形態の少なくとも いくつかにおいて、前記第1のスイッチングセクションおよび前記第2のスイッ チングセクションのそれぞれは、各行または列に他のスイッチングセクションの いくつかを備えることを特徴とする請求の範囲第12項記載の集積回路。 14.前記他のスイッチングセクションのいくつかは、それぞれ2の累乗から1 減算した数であることを特徴とする請求の範囲第11項または第13項記載の集 積回路。 15.前記スイッチングセクション間の信号経路のさらに別の形態の少なくとも いくつかが、各行または列に対してほぼ直交する方向に延び、前記スパイン部分 と他のスイッチングセクションのそれぞれとを相互接続する少なくとも1つのタ ップ部分(vtne,htne,htse,vtse,vtsw,htsw,h tnw,vtnw)を備えることを特徴とする請求の範囲第13項または第14 項記載の集積回路。 16.前記スイッチングセクションの少なくともいくつかは、該スイッチングセ クションで、前記信号経路の少なくともいくつかにスイッチング可能にそれぞれ 接続することができる入力および出力を備える各レジスタおよび/またはバッフ ァ(28)をそれぞれ有することを特徴とする請求の範囲第1項〜第15項のい ずれか一項に記載の集積回路。 17.前記処理手段の少なくとも1つが演算論理手段であることを特徴とする請 求の範囲第1項〜第16項のいずれか一項に記載の集積回路。 18.前記処理手段の少なくとも1つが複数ビット入力および/または複数ビッ ト出力を備え、前記信号経路の少なくともいくつかがそれぞれの複数ビットバス によって提供されることを特徴とする請求の範囲第1項〜第17項のいずれか一 項に記載の集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP97300563A EP0858168A1 (en) | 1997-01-29 | 1997-01-29 | Field programmable processor array |
EP97300563.0 | 1997-01-29 | ||
PCT/GB1998/000262 WO1998033277A1 (en) | 1997-01-29 | 1998-01-28 | Field programmable processor arrays |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007165208A Division JP2007329936A (ja) | 1997-01-29 | 2007-06-22 | フィールドプログラマブルプロセッサアレイ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001509337A true JP2001509337A (ja) | 2001-07-10 |
JP2001509337A5 JP2001509337A5 (ja) | 2006-03-30 |
JP4014116B2 JP4014116B2 (ja) | 2007-11-28 |
Family
ID=8229199
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53175998A Expired - Lifetime JP4014116B2 (ja) | 1997-01-29 | 1998-01-28 | フィールドプログラマブルプロセッサアレイ |
JP2007165208A Withdrawn JP2007329936A (ja) | 1997-01-29 | 2007-06-22 | フィールドプログラマブルプロセッサアレイ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007165208A Withdrawn JP2007329936A (ja) | 1997-01-29 | 2007-06-22 | フィールドプログラマブルプロセッサアレイ |
Country Status (5)
Country | Link |
---|---|
US (2) | US6252792B1 (ja) |
EP (1) | EP0858168A1 (ja) |
JP (2) | JP4014116B2 (ja) |
DE (1) | DE69812898T2 (ja) |
WO (1) | WO1998033277A1 (ja) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002029600A2 (de) * | 2000-10-06 | 2002-04-11 | Pact Informationstechnologie Gmbh | Zellenarordnung mit segmentierterwischenzellstruktur |
US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
DE19651075A1 (de) | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
DE19654595A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
EP1329816B1 (de) | 1996-12-27 | 2011-06-22 | Richter, Thomas | Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.) |
EP0858168A1 (en) | 1997-01-29 | 1998-08-12 | Hewlett-Packard Company | Field programmable processor array |
US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
WO2002013000A2 (de) | 2000-06-13 | 2002-02-14 | Pact Informationstechnologie Gmbh | Pipeline ct-protokolle und -kommunikation |
AU5805300A (en) | 1999-06-10 | 2001-01-02 | Pact Informationstechnologie Gmbh | Sequence partitioning in cell structures |
EP1061439A1 (en) | 1999-06-15 | 2000-12-20 | Hewlett-Packard Company | Memory and instructions in computer architecture containing processor and coprocessor |
US6600959B1 (en) * | 2000-02-04 | 2003-07-29 | International Business Machines Corporation | Method and apparatus for implementing microprocessor control logic using dynamic programmable logic arrays |
US6756811B2 (en) * | 2000-03-10 | 2004-06-29 | Easic Corporation | Customizable and programmable cell array |
US6331790B1 (en) * | 2000-03-10 | 2001-12-18 | Easic Corporation | Customizable and programmable cell array |
US7383424B1 (en) | 2000-06-15 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Computer architecture containing processor and decoupled coprocessor |
WO2002008964A2 (de) * | 2000-07-24 | 2002-01-31 | Pact Informationstechnolgie Gmbh | Integrierter schaltkreis |
US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
US7581076B2 (en) * | 2001-03-05 | 2009-08-25 | Pact Xpp Technologies Ag | Methods and devices for treating and/or processing data |
US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
US20070299993A1 (en) * | 2001-03-05 | 2007-12-27 | Pact Xpp Technologies Ag | Method and Device for Treating and Processing Data |
US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
EP2224330B1 (de) | 2001-06-20 | 2012-05-09 | Krass, Maren | Verfahren und gerät zum partitionieren von grossen rechnerprogrammen |
US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
WO2003060747A2 (de) | 2002-01-19 | 2003-07-24 | Pact Xpp Technologies Ag | Reconfigurierbarer prozessor |
US8127061B2 (en) | 2002-02-18 | 2012-02-28 | Martin Vorbach | Bus systems and reconfiguration methods |
US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
AU2003286131A1 (en) | 2002-08-07 | 2004-03-19 | Pact Xpp Technologies Ag | Method and device for processing data |
US7657861B2 (en) | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
WO2004038599A1 (de) | 2002-09-06 | 2004-05-06 | Pact Xpp Technologies Ag | Rekonfigurierbare sequenzerstruktur |
JP4423953B2 (ja) * | 2003-07-09 | 2010-03-03 | 株式会社日立製作所 | 半導体集積回路 |
JP4700611B2 (ja) | 2003-08-28 | 2011-06-15 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | データ処理装置およびデータ処理方法 |
WO2011061099A1 (en) | 2004-04-02 | 2011-05-26 | Panasonic Corporation | Reset/load and signal distribution network |
EP1974265A1 (de) | 2006-01-18 | 2008-10-01 | PACT XPP Technologies AG | Hardwaredefinitionsverfahren |
CN101517546B (zh) * | 2006-08-31 | 2011-12-07 | 雅格罗技(北京)科技有限公司 | 一种用于逻辑阵列的可编程互连网络 |
WO2010104033A1 (ja) * | 2009-03-09 | 2010-09-16 | 日本電気株式会社 | プロセッサ間通信システム及び通信方法、ネットワークスイッチ、及び並列計算システム |
EP2326009A1 (en) | 2009-11-20 | 2011-05-25 | Panasonic Corporation | Reset/load and signal distribution network |
EP2328096A1 (en) | 2009-11-27 | 2011-06-01 | Panasonic Corporation | Route-through in embedded functional units |
EP2360601A1 (en) | 2010-02-16 | 2011-08-24 | Panasonic Corporation | Programmable logic device with custom blocks |
EP2367117A1 (en) | 2010-03-10 | 2011-09-21 | Panasonic Corporation | Heterogeneous routing network |
WO2012016597A1 (en) | 2010-08-05 | 2012-02-09 | Panasonic Corporation | Overridable elements in reconfigurable logic devices |
EP2416241A1 (en) | 2010-08-06 | 2012-02-08 | Panasonic Corporation | Configurable arithmetic logic unit |
WO2012059704A1 (en) | 2010-11-04 | 2012-05-10 | Panasonic Corporation | Signal propagation control in programmable logic devices |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4236204A (en) | 1978-03-13 | 1980-11-25 | Motorola, Inc. | Instruction set modifier register |
US4698751A (en) | 1984-07-13 | 1987-10-06 | Ford Aerospace & Communications Corporation | Systolic array for solving cyclic loop dependent algorithms |
JPS62192094A (ja) | 1986-02-18 | 1987-08-22 | Nec Corp | Eprom装置 |
US4775952A (en) | 1986-05-29 | 1988-10-04 | General Electric Company | Parallel processing system apparatus |
US4766566A (en) | 1986-08-18 | 1988-08-23 | International Business Machines Corp. | Performance enhancement scheme for a RISC type VLSI processor using dual execution units for parallel instruction processing |
US5233539A (en) * | 1989-08-15 | 1993-08-03 | Advanced Micro Devices, Inc. | Programmable gate array with improved interconnect structure, input/output structure and configurable logic block |
US5204556A (en) * | 1991-05-06 | 1993-04-20 | Lattice Semiconductor Corporation | Programmable interconnect structure for logic blocks |
US5291431A (en) | 1991-06-03 | 1994-03-01 | General Electric Company | Array multiplier adapted for tiled layout by silicon compiler |
US5208491A (en) * | 1992-01-07 | 1993-05-04 | Washington Research Foundation | Field programmable gate array |
US5498975A (en) * | 1992-11-19 | 1996-03-12 | Altera Corporation | Implementation of redundancy on a programmable logic device |
US5457644A (en) | 1993-08-20 | 1995-10-10 | Actel Corporation | Field programmable digital signal processing array integrated circuit |
JP3547446B2 (ja) * | 1994-02-15 | 2004-07-28 | ジリンクス,インコーポレーテッド | フィールドプログラマブルゲートアレーのタイル型構造 |
US5586277A (en) | 1994-03-01 | 1996-12-17 | Intel Corporation | Method for parallel steering of fixed length fields containing a variable length instruction from an instruction buffer to parallel decoders |
GB2289354B (en) | 1994-05-03 | 1997-08-27 | Advanced Risc Mach Ltd | Multiple instruction set mapping |
US5426379A (en) | 1994-07-29 | 1995-06-20 | Xilinx, Inc. | Field programmable gate array with built-in bitstream data expansion |
JPH08185320A (ja) | 1994-12-28 | 1996-07-16 | Mitsubishi Electric Corp | 半導体集積回路 |
US5680597A (en) | 1995-01-26 | 1997-10-21 | International Business Machines Corporation | System with flexible local control for modifying same instruction partially in different processor of a SIMD computer system to execute dissimilar sequences of instructions |
US5493239A (en) | 1995-01-31 | 1996-02-20 | Motorola, Inc. | Circuit and method of configuring a field programmable gate array |
US5659785A (en) | 1995-02-10 | 1997-08-19 | International Business Machines Corporation | Array processor communication architecture with broadcast processor instructions |
US5583450A (en) | 1995-08-18 | 1996-12-10 | Xilinx, Inc. | Sequencer for a time multiplexed programmable logic device |
GB9611994D0 (en) | 1996-06-07 | 1996-08-07 | Systolix Ltd | A field programmable processor |
KR100212142B1 (ko) | 1996-09-12 | 1999-08-02 | 윤종용 | 매크로 명령기능을 가진 동기식 반도체 메모리장치와 매크로 명령의 저장 및 실행방법 |
EP0858168A1 (en) | 1997-01-29 | 1998-08-12 | Hewlett-Packard Company | Field programmable processor array |
US5835746A (en) | 1997-04-21 | 1998-11-10 | Motorola, Inc. | Method and apparatus for fetching and issuing dual-word or multiple instructions in a data processing system |
JP3123977B2 (ja) | 1998-06-04 | 2001-01-15 | 日本電気株式会社 | プログラマブル機能ブロック |
-
1997
- 1997-01-29 EP EP97300563A patent/EP0858168A1/en not_active Withdrawn
-
1998
- 1998-01-28 WO PCT/GB1998/000262 patent/WO1998033277A1/en active IP Right Grant
- 1998-01-28 US US09/341,566 patent/US6252792B1/en not_active Expired - Lifetime
- 1998-01-28 DE DE69812898T patent/DE69812898T2/de not_active Expired - Lifetime
- 1998-01-28 JP JP53175998A patent/JP4014116B2/ja not_active Expired - Lifetime
-
2001
- 2001-06-25 US US09/891,736 patent/US6542394B2/en not_active Expired - Lifetime
-
2007
- 2007-06-22 JP JP2007165208A patent/JP2007329936A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE69812898T2 (de) | 2003-12-11 |
US6252792B1 (en) | 2001-06-26 |
EP0858168A1 (en) | 1998-08-12 |
US20010035772A1 (en) | 2001-11-01 |
JP4014116B2 (ja) | 2007-11-28 |
US6542394B2 (en) | 2003-04-01 |
JP2007329936A (ja) | 2007-12-20 |
DE69812898D1 (de) | 2003-05-08 |
WO1998033277A1 (en) | 1998-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001509337A (ja) | フィールドプログラマブルプロセッサアレイ | |
EP0956645B1 (en) | Field programmable processor | |
US6553395B2 (en) | Reconfigurable processor devices | |
US6633181B1 (en) | Multi-scale programmable array | |
US5581199A (en) | Interconnect architecture for field programmable gate array using variable length conductors | |
EP0461798B1 (en) | Configurable interconnect structure | |
US6567969B1 (en) | Configurable logic array including lookup table means for generating functions of different numbers of input terms | |
US5260881A (en) | Programmable gate array with improved configurable logic block | |
US7355442B1 (en) | Dedicated crossbar and barrel shifter block on programmable logic resources | |
US8082526B2 (en) | Dedicated crossbar and barrel shifter block on programmable logic resources | |
US7737724B2 (en) | Universal digital block interconnection and channel routing | |
US5621650A (en) | Programmable logic device with internal time-constant multiplexing of signals from external interconnect buses | |
US20060186919A1 (en) | Dedicated logic cells employing configurable logic and dedicated logic functions | |
US7161384B1 (en) | Flexible macrocell interconnect | |
JP2001500682A (ja) | プログラム可能なワード長および幅を有するramブロックと専用アドレスおよびデータラインとを有するfpgaアーキテクチャ | |
WO1991007015A1 (en) | Programmable logic cell and array | |
US20060186918A1 (en) | Dedicated logic cells employing sequential logic and control logic functions | |
EP0956646B1 (en) | Field programmable processor arrays | |
EP0924625A1 (en) | Configurable processor | |
JP2002305439A (ja) | プログラマブル論理回路および半導体装置 | |
WO1998033182A1 (en) | Data routing devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060922 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070907 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |