JPS62192094A - Ｅｐｒｏｍ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〈産業上の利用分野〉 本発明は、ＥＰＲＯＭ装置（電気的書込み可能なリード
・オンリー・メモリ装置）、特に内蔵されるシリコンシ
グナチュアの構成の改良に関する。 〈従来の技術〉 一般に、シリコンシグナチュアは社名コード。 品名コード等に相当する情報であり、ＥＰＲ，０Ｍ装置
に内蔵されている。 従来のこの神のＥＰＲＯＭ装置としては、例えば第２図
に示すようなものが知られている。この装置は、同図に
示すように、メモリセル部（２１）と、アドレスデコー
ダ（２）と、入出力バッファ１２３＋と、レベル検出器
Ｑ→と、マスクＲＯＭ＋２５１と、により構成されてお
り、シリコンシグナチーア情報は、マスクｌ（ＯＭ（ハ
）に６己憶されている。 従って、該装置にあっては、（Ａ１２　）　　に例えば
（＋５Ｖ）の入力電圧が印加されると、レベル検出器１
圓により通常読み出しモード信号が出力される。その結
果、アドレスデコーダ１つにより七のアドレスに対応す
るメモリセルが選択された場合、このメモリセル部Ｑυ
にてその選択されたメモリセルの情報が入出力バッファ
囚に読み出され、端子（０゜）〜（０７）より外部に出
力される。これに対して、端子（Ａｌｓ）に列えば（＋
１２Ｖ）の高電圧が印加されると、レベル検出器Ｃ４に
よりシリコンシグナチュア読み出しモード信号が出力さ
れる。その結果、マスクルＯＭ＠よりシリコンシグナチ
ーア情報が読み出され、入出力バッファｌ」を通して端
子（Ｏｏ）〜（０７）より外部へ出力される。この場合
、例えはンリコンングナチュア情報としては、社名コー
ドと品名コードとの２バイトのみ吉すれば、端子（ＡＯ
）でアドレスされるＯ　ｆｆ地と１番地の２バイトのシ
リコンングナチュア情報として出力される。すなわち、
具体的には、０番地のマスクＲ，ＯＭ（ハ）の内容が［
００ｔａＪであればＡ社を、ｒｌｏｔａＪであればＢ社
を意味し、１番地の内容が「０２１６」であれば製品Ｃ
を、１’−１３＋Ｊであれば製品りを意味している。 〈発明が解決しようとする問題点〉 しかしながら、このような従来のＥ　Ｐ　ＲＯＭ装置に
あっては、シリコンシグナチュア情報はメモリセル部等
とは別に設けたマスクＲＯＭに書き込まれていたため、
このマスクＲ，ＯＭのだめに半導体基板上に余分な面積
が必要となり、チップサイズが大きくなっているという
問題点があった。 〈１川す乳点を解決するための手段〉 本発明に係るＥＰＲＯＭ装置は、アドレス可能な複数の
メモリセルと、外部から供給されるアドレス信号を復号
し、その結果に基づいてメモリセルを選択するアドレス
デコーダと、選択されたメモリセルから抗み出されたデ
ータを外部に送出する出力手段と、外部から印加される
ル制御信号が高電圧レベルのときには切換指令信号を出
力する検出器と、切換指令信号が出力されていないとき
は選択されたメモリセルから読み出されたデータを出力
手段に転送し、切換指令信号が出力されているときは出
力手段と固定的に対応付けられたアドレスデコーダの出
力ノードを接続する切換手段と、を備えた構成である。 〈作用〉 本発明に係るＥＰＩ（、ＯＭＪＩｔｃｆは、検出器に外
部から印加される制御信号が高電圧レベルのときには、
この検出器は切換指令信号を切換手段に出力する。切換
手段は、切換指令信号が出力されていないときには、ア
ドレス信号の復号結果に基づいてアドレスデコーダによ
り選択されたメモリセルから読み出されたデータを出力
手段に転送し、出力手段がこのデータを外部に送出する
。−刀、切換指令信号が出力されているときは、切換手
段は、出力手段と固定的に対応付けられたアドレスデコ
ーダの出力ノードを出力手段に接続し、所定のアドレス
デコード信号（すなわちシリコンングナチュア情報）を
出力する。 〈実施例〉 以下、本発明の一実施例を第１図に基づいて説明する。 同図において、任りはＥＰＲＯＭ装置のメモリセル部で
あり、アドレス可能な複数のメモリセルを有している。 ｕ７Ｊは入力端子（ＡＯ）〜（Ａｔｌ）を有するアドレ
スデコーダであり、外部から供給されるアドレス信号を
復号し、その結果に基づいて上記メモリセルの一つ又は
複数を適宜選択する。 また、（１狙マ入出力パツフアである。レベル検出器（
１侶言入力端子（Ａ＋ｚ）を有し、外部から印加される
制御信号が例えば（＋１２Ｖ）の高電圧レベルのときは
切換指令信号を出力し、例えば（０■）から電源ｉＥ（
＋５Ｖ）までの低電圧レベルの制（財）信号が印加され
ているときはこの切換指令信号は出力しない。また、（
ＩＱは上記入出カバ、７７０階またはアドレスデコーダ
（ツの出力ノードのいずれか一力に切換トランスファゲ
ート０９を介して接続する出力端子群であり、複数の端
子（Ｏｏ）〜（０７）からなる。すなわち、出力端子群
ｆ１６）は、上述のように選択されたメモリセルから読
み出されたデータを外部装置（（送出する出力手段を構
成する。また、切換トランスファゲート（１！１９は切
換手段を構成し、上記切換指令信号がレベル検出器Ｉか
ら出力されていないときは、選択されたメモリセルから
読み出されたデータを、人出力バッファ（１３１から出
力端子群住ωに転送する一刀、切換指令信号が出力され
ているときは、これらの出力端子群ａ０について固定的
に対応付けられたアドレスデコーダ＋１′！Ｊの各出力
ノードを該端子群（１■に接続する。なお、図中（１）
〜（３）は信号線を示している。 次に動作について説明する。 まず、（Ａｌｔ）に例えば（＋５ｖ　）の低電圧の制御
信号が印加されると、レベル検出器Ｉは通常、況み出し
モード信号を出力する。その結果、アドレスデコーダθ
りは外部から供給されたアドレス信号を復号してメモリ
セルを選択し、この選択されたメモリセルの情報を入出
力バッファ（１′５に読み出し、出力端子（Ｏｏ）〜（
０γ）より外部装置に出力する。すなわち、切換トラン
スファゲートσ９は入出力バッファａ濠と出力手段Ｈと
を接続するのである。 次に、（Ａ１２）に（＋１２Ｖ）の高￥Ｉ１８ニレベル
の入力電圧が印加されると、シリコンシグナチュア読み
出しモード信号、すなわち、切換指令信号をレベル検出
器ｕａは出力する。この結果、切換トランスファゲート
（１！９はアドレスデコーダ（１つの各出力ノードを出
力端子群ｑｅに接続する。よって、出力端子群ｔｈｅか
らは該端子群（ＩｉＥｌに対して固定的に対応付けられ
た出力ノードからの所定のアドレスデコード信号、すな
わちシリコンシグナチーア情報が出力されることになる
。つまり、（Ａｏ　）〜（Ａγ）への入力を（ＨＥ　Ｘ
　）表現で

〔００〕番地から〔ＦＦ〕番地迄、＋Ｈ次イ
ンクリメントしていけば、例えば（００）番地の時にア
ドレスデコーダ（Ｉ４によりデコードされ信号線（１）
が「ハイレベル」になり、端子（０７）のみから〔ハイ
レベルタカ出力される。また、（３７）番地の時には信
号線（２）が、〔７Ｆ〕番地の時には信号線（３）が、
それぞれ〔ハイレベル〕となり、これに対応して、それ
ぞれ端子（０４）のみが、また、端子（０６）のみが〔
ハイレベル〕の信号を出力する。 〈発明の効果〉 以上説明してきたように、本発明によれば、固定的に対
応づけたアドレスデコード信号の一部をシリコンングナ
テユア情報として出力可能とすることにより、マスクＲ
ＯＭに比べて格段に小面積の切換手段を半導体基板上に
設ければよく、そのチップ面積を小さくすることができ
る。

【図面の簡単な説明】

第１図は本発明に係るＥＰＲ，０Ｍ装置の一実施例を示
すその概略全体構成図、第２図は従来のＥＰＲＯＭ装置
を示すその概略全体構成図である。 ０υ・・・・・・メモリセル部、ｕ２・・・・・・アド
レスデコーダ、（１４・・・・・・レベル検出器、０９
・・・・・切換トランスファゲート（切換手段）、ｌｌ
（９・・・・・・出力端子群（出力手段）、、。 Ｉ２：アドレスデコーダ 茅　ｌ　　図

Claims (1)

【特許請求の範囲】
1. 　アドレス可能な複数のメモリセルと、外部から供給さ
   れるアドレス信号を復号し、その結果に基づいてメモリ
   セルを選択するアドレスデコーダと、選択されたメモリ
   セルから読み出されたデータを外部に送出する出力手段
   と、外部から印加される制御信号が高電圧レベルのとき
   には切換指令信号を出力する検出器と、切換指令信号が
   出力されていないときは選択されたメモリセルから読み
   出されたデータを出力手段に転送し、切換指令信号が出
   力されているときは出力手段と固定的に対応付けられた
   アドレスデコーダの出力ノードとを接続する切換手段と
   、を備えたことを特徴とするＥＰＲＯＭ装置。