JP2001508264A

JP2001508264A - 正弦・余弦振動を作るための方法および回路装置

Info

Publication number: JP2001508264A
Application number: JP53349898A
Authority: JP
Inventors: ヒューバー，クラウス
Original assignee: ドイッチェテレコムアーゲー
Priority date: 1997-01-15
Filing date: 1997-12-17
Publication date: 2001-06-19
Also published as: DE59705113D1; DE19701068A1; EP0951750B1; ATE207672T1; WO1998032219A1; US6446244B1; EP0951750A1

Abstract

(57)【要約】チェビシェフ多項式により、普遍的な方法で、正弦・余弦発信器のような周波数倍率器を作る方法および回路について、つまり通信技術においてしばしば必要とされる回路装置について記述する。一連のチェビシェフモジュールおよび種々の倍率器、加算器が、集積回路となって実現され、その回路では外部の配線に応じてさまざまな関数が実現される。その他に、そうしたチップで技術的に容易に実現できる関数について記述するが、それはチェビシェフ列で関数を表現し、およびＴ_n（ｘ）を、ｓｉｎ（ｎｘ）≒ｎｘでの増幅器関数ｎと奇数ｎによる増幅器として使うことによって任意の関数の推移を統合することである。

Description

【発明の詳細な説明】正弦・余弦振動を作るための方法および回路装置本発明は、請求項１の前提部分に沿って正弦・余弦振動を作る方法および請求項３の前提部分に沿ってその方法を実行するための回路装置に関する。正弦・余弦振動を作る方法は、通信技術および、さまざまな目的に使われるコンピュータ技術においてすでに知られている。さらに、正弦・余弦振動を作る回路装置も知られている。そのような振動を作るさまざまな方法がU.Tietze,Ch.Sc henkの著作「半導体回路技術」、Ｓｐｒｉｎｇｅｒ出版、１９８０、に記述されている。通信技術においては、いわゆるチェビシェフフィルターも知られているが、これは次式で定義されるｎ次のチェビシェフ多項式が基になっている。Ｔ_n（ＣＯＳ（φ））＝ｃｏｓ（ｎφ）チェビシェフ多項式は、たとえば、Ｉ．Ｓｃｈｕｒの「チェビシェフ多項式に関する算数」、論文集、３巻、４２２〜４５３ページ、Springer出版１９７３に記述されている。本発明は、正弦・余弦振動を作るための方法および回路装置を創造するという課題に基礎を置いており、それにより、正弦・余弦振動を、チェビシェフ多項式を用いるモジュール技術を用い、簡単で汎用的、基本的な方法で生成できるようになる。正弦・余弦振動を生成する方法に関する本発明の解決策は、請求項１の特徴部分に記述されている。正弦・余弦振動を生成するための回路に関する本発明の解決策は、請求項３の特徴部分に記述されている。本発明のその他の特徴ないし発展については、明細書の方法に関する請求項２、および装置に関する請求項４から請求項６に説明されている。本発明の方法および装置の長所は、正弦・余弦振動生成のためのモジュール回路技術を可能にし、チェビシェフ多項式がそのモジュールで実行されていることである。このことは、特に半導体技術では、対応して構成されるチップによって実現可能である。チェビシェフ多項式を実行するため、および回路技術によって実行するために必要な倍率器、加算器、加算回路は集積回路技術により、モジュール組み立て方法で実現され、その場合、外部の配線に応じてさまざまな希望する正弦・余弦振動をこのモジュールで生成できる。モジュール技術におけるこのような構成要素は、モジュール回路構造にすることによって非常に簡単に組み合わせられ、既存の回路構造に統合できる。本発明を、図に示した実施例を使って詳しく説明する。明細書、請求の範囲、要約書、および図において、以下の参照符号一覧に使った概念と関連する参照符号が使われる。図の説明図１は、Ｔ_nm（ｘ）を実現するための回路装置である。図２は、Ｔ_n+-m（ｘ）を実現するための回路装置である。図３は、Ｔ₂（ｘ）を実現するための回路装置である。図４は、Ｔ₃（ｘ）を実現するための回路装置である。図５は、上記回路の入力となる三角振動である。まず、回路モジュールで実現するための方式の基本を説明する。実現するためには対応するチェビシェフモジュールに戻る。つまりチェビシェフの多項式Ｔ_n （ｘ）を実現する回路構成要素について考察する。ただし、Ｔ_o（ｘ）＝１、Ｔ₁ （ｘ）＝ｘ，Ｔ_n+1＝２ｘＴ_n（ｘ）−Ｔ_n-1（ｘ）である。正弦振動ないし余弦振動は、振幅ａ＝ｓｉｎ（π／（２ｎ））の三角振動（図５）をチェビシェフモジュールＴ_n（ｘ）にのせることによって次式から求められる。ここで生じる誤差は、簡単に計算され、ｎがより大きくなれば、非単調に、より小さくなる。ｎ＝２，３，４，５では、最大誤差は、約１５．２％、１．２％、４．０％、および０．４２％になる。チェビシェフ多項式はここでは正弦・余弦振動を作るために使われる。図５の三角振動がかかる入力部の、適切に選んだ作業点で動作する図１から図４に沿った周波数逓倍回路について申し立て、記述する。適切な作業点での数値は、φ０＝３・π／２である。Ｔ_n（ＣＯＳ（φ））＝ｃｏｓ（ｎφ）に数値φ＝φ０＋ｘ（ただし、φ０＝３π／２）を代入すれば次式が得られる。この式から次式が得られる。数値ｘが大きすぎないならば、たとえば｜ｘ｜≦π／（２ｎ）の場合、ｎが小さすぎないならば概算で、Ｔ_n（ｘ）≒Ｔ_n（ｓｉｎ（ｘ））となり、次式が得られる。これによって、図５に示したような三角振動の、入力部Ｔ_n（ｘ）での振幅は、ａ＝ｓｉｎ（π／２ｎ）≒π／２ｎとなり、出力部では、上記式に対応する正弦・余弦振動の近似値が得られ、これは、ｎ（非単調）が大きくなればさらに良い数値になる。表２には最大誤差ｅ_max＝ＭＡＸ｜Ｔ_n（ｘ）−Ｔ_n（ｓｉｎ（ｘ））｜が、インターバル［−ａ，ａ］でｘについて表されている。ただし、ａ＝ｓｉｎ（π／２ｎ）≒π／２ｎ表２のｅ_maxでは、ある次数（グレード）まではハードウェア複合性が反映されており、このことは、たとえば、正弦・余弦関数の近似である場合、精度Ｔ₃ （ｘ）は、精度Ｔ₄（ｘ）よりも大きくなることを示す。Ｔ₃のコストは、必要な倍率器に基づく利用が多い場合は２つの構成要素Ｔ₂の場合よりも高くなる。すでに述べたように、ｎ次のチェビシェフ多項式Ｔ_n（ｘ）は次式で定義されている。Ｔ_n（Ｃｏｓ（φ））＝ｃｏｓ（ｎφ）つまり、余弦振動がＴ_n（ｘ）の入力の大きさとして表されるので、回路の出力部ではｎ倍の周波数の余弦振動が得られる。チェビシェフ多項式の情報は、たとえば、アブラモビッチ・ステグン著「数学的機能ハンドブック」に掲載されている。第１のチェビシェフ多項式は次の通りである。Ｔ_o（ｘ）＝１、Ｔ₁（ｘ）＝ｘ、Ｔ₂（ｘ）＝２ｘ²−１等。それらは、倍率器と加算器ないし減算器で実現される。任意のｎを実現するためには以下の二つの関係式が特に有用である。Ｔ_n-m（ｘ）＝Ｔ_n（Ｔ_m（ｘ））（２）Ｔ_n+m（ｘ）＝２・Ｔ_m（ｘ）・Ｔ_n（ｘ）−Ｔ_n-m（ｘ）（３）式（２）、（３）の回路は、図１および図２に示す。こうした基礎に立って組み立てられ、実現された、図１の式（２）に関する回路は、２つの相前後して切り替わるチェビシェフモジュール１，２で構成され、その際、チェビシェフモジュール１には基本周波数の入力がのせられ、チェビシェフモジュール２の出力部ではｎ・ｍ倍周波数での出力となる。式（３）は図２に具体化されている。この回路はチェビシェフモジュール３，４，５で構成され、そのすべての入力部では入力周波数ｘが得られる。チェビシェフモジュール３，４の出力は倍率器７の入力部に送られ、もう１つの入力部には倍増させるための２が接している。倍率器７の出力は、チェビシェフモジュール５の出力とともに減算器８に送られ、その出力部で関数Ｔ_n+-m（Ｘ）が作られる。任意の数値ＮでチェビシェフモジュールＴ_n（ｘ）は図１と図２の回路で合成される。Ｎに応じてさまざまに具体化することが可能になる。それぞれの可能性をコストを考えながら専門家が選択する。以下では、簡単であるという理由から、演算増幅器による具体化を想定している。記述されている回路が必ずしもどの利用事例にも適する回路である必要はない。必要な構成要素のコストから考えて、その他の実現方法が可能なこともあり、好都合になる場合もある。ここに説明した式を使えば、設計図は簡単に変更でき、対応する利用事例に適合させられる。回路技術において知られている演算増幅回路を使うと、１番目のトリビアル（自明）でない多項式Ｔ₂（ｘ）とＴ₃（ｘ）は、図３、ないし図４に示したような回路で実現されるか、実行される。Ｋ_nで関数Ｔ_n（ｘ）を実現するコストを表すなら、図３から、演算増幅器で実行される多項式Ｔ₂では、カドレータ９、演算増幅器１０，２つの抵抗１１，１２および定電圧源１３についてコストがかかることが理解できる。関数Ｔ₃（ｘ）を実現するための図４の回路は、カドレータ９、倍率器７、および演算増幅器１０で構成され、その出力信号は抵抗１４，１５で作られる圧力分配器を経て入力部に戻る。この回路の出力部では関数Ｔ₃（ｘ）に対応する電気的大きさを使用できる。このことは、このような回路により周波数を増加させるための回路を低価格で実現することが可能であることを示す。任意のＴ_n（ｘ）を統合するために有用な公式は、先に記載した公式（２）、（３）である。＜参照符号一覧＞１〜５チェビシェフモジュール６回路入力部７倍率器８減算器９カドレータ１０演算増幅器１１、１２抵抗１３定電圧源１４、１５抵抗１６回路出力部

【手続補正書】特許法第１８４条の８第１項【提出日】平成１０年１１月１９日（１９９８．１１．１９）【補正内容】明細書正弦・余弦振動を作るための方法および回路装置本発明は、請求項１の前提部分に沿って正弦・余弦振動を作る方法および請求項３の前提部分に沿ってその方法を実行するための回路装置に関する。正弦・余弦振動を作る方法は、通信技術および、さまざまな目的に使われるコンピュータ技術においてすでに知られている。さらに、正弦・余弦振動を作る回路装置も知られている。そのような振動を作るさまざまな方法がU.Tietze,Ch.Sc henkの著作「半導体回路技術」、Ｓｐｒｉｎｇｅｒ出版、１９８０、に記述されている。通信技術においては、いわゆるチェビシェフフィルターも知られているが、これは次式で定義されるｎ次のチェビシェフ多項式が基になっている。Ｔ_n（ｃｏｓ（φ））＝ｃｏｓ（ｎφ）チェビシェフ多項式は、たとえば、Ｉ．Ｓｃｈｕｒの「チェビシェフ多項式に関する算数」、論文集、３巻、４２２〜４５３ページ、Springer出版１９７３に記述されている。ＵＳ−Ａ−５，１３２，６３６によって、正弦振動を生成する方法は知られており、その場合、三角振動は、プログラム可能な、または固定プログラムになった回路モジュールの入力部にもたらされる。しかし、そこではチェビシェフ多項式は使われない。本発明は、正弦・余弦振動を作るための方法および回路装置を創造するという課題に基礎を置いており、それにより、正弦・余弦振動を、チェビシェフ多項式を用いるモジュール技術を用い、簡単で汎用的、基本的な方法で生成できるようになる。請求の範囲１．電気的回路、ないしプログラム可能な、または固定プログラム可能な回路モジュールによって正弦・余弦振動を生成するための方法であって、その入力部には三角振動がのせられるような方法において、三角振動は、チェビシェフ多項式Ｔ_n（ｘ）を実現ないし実行するための、プログラム可能な、または固定プログラム可能な回路モジュールになったチェビシェフモジュール（１−５）の入力部に入れられ、チェビシェフモジュール（１−５）は正弦・余弦振動を生成し、それは数値ｎの大きさに応じて、一定の周波数をもつチェビシェフモジュールの出力部で使用できることを特徴とする方法。２．三角振動の振幅は、ａ＝ｓｉｎ（π／２ｎ）（ただし、π＝３．１４１．．）であり、正弦・余弦振動は数値ｎに依存して回路モジュールの出力部に存在することを特徴とする請求項１に記載の方法。３．電気的回路、ないしプログラム可能な、または固定プログラム可能な回路モジュールによって正弦・余弦振動を生成するための回路装置であって、その入力部には三角振動がのせられているような回路装置において、チェビシェフモジュール（１−５）が半導体チップとして、特にプログラム可能なメモリーチップとして作られており、その入力導線には正弦・余弦振動生成のために三角振動または類似の振動がのっていることを特徴とする回路装置。４．チェビシェフモジュール（１−５）はデジタル、またはアナログの半導体チップとして作られ、結合できるように、ないし共に切り替えられるように作られていることを特徴とする請求項３に記載の回路装置。

Claims

【特許請求の範囲】１．電気的回路によって正弦・余弦振動を作るための方法であって、三角振動が、チェビシェフの多項式Ｔ_n（ｘ）を実現するため、ないしは実行するためのプログラム可能な、または固定プログラムになっている回路モジュールの入力部に与えられ、チェビシェフの多項式によって回路モジュールにおいて正弦・余弦振動が生成され、数値ｎの大きさに応じて、回路モジュールの出力側で一定の周波数の正弦・余弦振動を、入力側の三角振動に依存して、使用できるようになることを特徴とする方法。２．三角振動の振幅は、ａ＝ｓｉｎ（π／２ｎ）（ただし、π＝３．１４１．．．．）であり、正弦・余弦振動はｎの数値の関数として回路モジュールの出力部にて入手可能であることを特徴とする、請求項１に記載の方法。３．チェビシェフ多項式Ｔ_n（ｘ）を実現するための回路モジュールは、半導体チップとして作られており、その入力導線には、正弦・余弦振動生成のために三角振動などの振動が入手可能であり、その出力部では生成された正弦・余弦振動を使用できることを特徴とする、請求項１および請求項２に記載の方法を実行するための回路装置。４．チェビシェフ多項式Ｔ_n（ｘ）を実現するための回路モジュールが、プログラム可能なメモリーチップとして作られていることを特徴とする、請求項１および請求項２に記載の方法を実行するための回路装置。５．回路モジュールがデジタルまたはアナログの半導体チップとして作られており、相互接続が可能であるように、ないし、共に切り替わるように具体化されていることを特徴とする、請求項１および請求項２に記載の方法を実行するための回路装置。６．回路モジュールが集積された半導体チップ、または集積された回路として具体化されていることを特徴とする、請求項３から請求項５の何れか１項に記載の回路装置。