JP2001353337A - 遊技装置 - Google Patents

Abstract

(57)【要約】 【課題】 乱数の発生処理における不正を防止すると共
に制御回路を構成する回路素子の基板への実装を容易に
する。 【解決手段】 集積回路６０は、ＣＰＵ４０で実行され
るパチンコ遊技装置１の制御プログラムを記憶したＲＯ
Ｍ６２と、ＣＰＵ４０からの制御信号に応じて１６ビッ
トの乱数を発生する乱数発生回路６４と１つのパッケー
ジに封入したＩＣである。ＲＯＭ６２と乱数発生回路６
４は、集積回路６０の内部で分岐した各種バスによりＣ
ＰＵ４０と接続しているので、ＣＰＵ４０は、ＲＯＭ６
２と乱数発生回路６４とを別個のパッケージに封入した
場合と全く同様に取り扱うことができる。この結果、Ｒ
ＯＭ６２と乱数発生回路６４とを別個のパッケージとし
た場合に比して基板の配線を簡易なものとすることがで
き、制御装置３０を小型化することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技装置に関し、
詳しくは遊技状態に基づいて乱数を用いた所定の処理を
実施し、その処理結果により遊技状態の有利さを変更す
る制御回路を備える遊技装置に関する。

【０００２】

【従来の技術】従来、この種の遊技装置として、パチン
コ遊技装置やアレンジボール遊技装置あるいはスロット
マシーンまたはカードゲーム機など、種々のものが知ら
れており、遊技状態の有利さ変更することで、遊技性を
高める工夫がなされている。乱数を用いて遊技状態の有
利さを変更するこうした遊技装置について、以下パチン
コ遊技装置を例にとって説明する。

【０００３】パチンコ遊技装置では、特定入賞口へパチ
ンコ玉が入賞した際、所定の確率で大当たりといった状
態となるものが提案されている。特定入賞口にパチンコ
玉が入ると、不揮発性記憶素子に記憶しておいた乱数テ
ーブルに基づいて乱数を発生させ、この乱数を用いて所
定の処理を実施し、特定の条件が揃ったときに大当たり
といって遊技者に有利な遊技状態を現出させるのである
（例えば、特開平２−９８３８１号公報）。このパチン
コ遊技装置では、２桁の異なる数値をランダムに配列し
た乱数テーブルを制御回路中の不揮発性記憶素子に記憶
しておき、この乱数テーブルから所定時間毎に順番に読
み出した２桁の数値と別に用意した１桁の数値とで２桁
の数値間に１桁の数値を割り込ませた３桁の乱数を発生
させている。乱数の発生に用いられる１桁の数値は、乱
数テーブルを一巡して繰り返し読み返した回数の一位の
桁を用いている。

【０００４】特定入賞口にパチンコ玉が入賞すると、パ
チンコ遊技装置は、遊技面の中央に配置された３桁の数
値表示器の数値を順次変化させ、その後所定時間経過し
たときあるいは使用者が数値表示器の変化を停止するス
イッチを押したときに発生している乱数に基づいて大当
たりか否かを判定する。そして、大当たりのときには、
パチンコ玉が入賞しやすくなるように遊技盤上の部材を
駆動するなどの大当たり処理を実行する。

【０００５】

【発明が解決しようとする課題】しかしながら、乱数テ
ーブルを制御回路中の不揮発性記憶素子に記憶してお
き、この乱数テーブルを用いて乱数を発生させる装置で
は、乱数をソフト的に発生させるので、乱数を調整する
ことによる当たり確率の操作が容易となり不正が生じや
すいといった問題があった。例えば、不揮発性記憶素子
に記憶した乱数テーブルを所望の当たり確率となる乱数
テーブルに書き替える乱数テーブルの改竄や、不揮発性
記憶素子に記憶した乱数テーブルの他に所望の当たり確
率の乱数テーブルを用意して乱数テーブルをすり替えて
偏った乱数を発生させるすり替え等の不正が生じやす
い。

【０００６】この問題を解決するために、所定の制御信
号に対して８ビット，１６ビットあるいはそれ以上の乱
数を発生する素子（乱数発生素子）を新たに設ける構成
も考えられるが、この場合には、ＣＰＵとの接続の必要
性から配線が複雑なものとなり、基板への組み付けや取
り扱いが困難なものとなる。

【０００７】本発明の遊技装置は、こうした問題を解決
し、乱数の発生処理における不正を防止すると共に基板
への組み付けや取り扱いを容易にすることを目的とし
て、次の構成を採った。

【０００８】

【課題を解決するための手段およびその作用・効果】本
発明の遊技装置は、遊技状態に基づいて乱数を用いた所
定の処理を実施し、その処理結果により遊技状態の有利
さを変更する制御回路を備えると共に、該制御回路を、
ＣＰＵを有する算術論理演算回路として構成した遊技装
置において、前記制御回路は、前記算術論理演算回路を
構成する少なくとも一部の回路と、前記所定の処理に用
いられる乱数を発生させる乱数発生回路とを１つのパッ
ケージに封入してなる集積回路を備えたことを要旨とす
る。

【０００９】以上のように構成された本発明の遊技装置
は、乱数発生回路が、遊技状態に基づいて所定の処理に
用いられる乱数を発生する。この乱数発生回路は、算術
論理演算回路を構成する少なくとも一部の回路と共に１
つのパッケージに封入されて集積回路を構成する。この
結果、乱数の発生処理における不正の防止が可能とな
る。また、集積回路が実装される基板の配線は簡易なも
のとなり、制御回路の小型化が可能となる。

【００１０】本発明の遊技装置では、算術論理演算回路
を構成する少なくとも一部の回路と、所定の処理に用い
られる乱数を発生させる乱数発生回路とを１つのパッケ
ージに封入してなる集積回路を用いたので、乱数テーブ
ルの改竄んや乱数テーブルのすり替えといった乱数を調
整する不正を防止することができる。また、別個のパッ
ケージに封入した場合に比して基板の配線を簡易なもの
とすることができる。この結果、制御回路を構成する回
路素子の基板への実装を容易なものとすることができ、
制御回路を小型化することができる。

【００１１】

【発明の実施の形態】以上説明した本発明の構成、作用
を一層明らかにするために、以下本発明の好適な一実施
例としてのパチンコ遊技装置１について説明する。図１
は、このパチンコ遊技装置１の外観を示す正面図であ
る。

【００１２】図示するように、パチンコ遊技装置１の額
縁状に形成された前面枠２の開口には金枠３が周設さ
れ、その金枠３にはガラス扉枠４と前面板５とが開閉自
在に設けられている。ガラス扉枠４の後方には、前面枠
２の裏面に固定される遊技盤固定枠（図示せず）に着脱
自在に取り付けられた遊技盤６が配設されている。遊技
盤６の前面には、パチンコ玉を誘導する誘導レール８が
ほぼ円状に植設され、この誘導レール８によって囲まれ
た領域に遊技領域９が構成されている。

【００１３】遊技領域９のほぼ中央には、変動入賞装置
１０が設けられている。変動入賞装置１０とは、一対の
開閉翼片１１ａ，１１ｂを有し、一定の条件下において
この開閉翼片１１ａ，１１ｂを一定期間（例えば、３０
秒あるいは入賞球１０個分）に亘って開放し、かつその
ような開放状態を複数回（例えば、１６回）繰り返して
短時間に多量の入賞球を発生させる大当たり動作を行な
う。また、この変動入賞装置１０の背面には大当たりラ
ンプ１ａが設けられており、大当たり動作中にランプ１
ａを点滅させることで、通常の遊技状態と異なる大当た
り動作中であることを遊技者に視覚的に表示する。

【００１４】変動入賞装置１０の下方には複数のデジタ
ル表示器よりなる可変表示器１２が形成されており、そ
の表示態様は、遊技領域９の下方に設けられる始動入賞
口１３ａ〜１３ｃにパチンコ玉が入賞することによりラ
ンダムに変化し、前記前面枠２に設けられたストップス
イッチ１４を押圧、あるいは一定時間（例えば、５秒）
経過したとき停止する。そして、この停止したときの可
変表示器１２の表示態様が予め定められた表示態様（例
えば、同一の数字３桁）であるとき、上記変動入賞装置
１０が大当たり動作を実行するようになっている。

【００１５】更に遊技領域９には、前述した変動入賞装
置１０および始動入賞口１３ａ〜１３ｃの他に一般入賞
口１５ａ〜１５ｄが設けられ、また、前述したいずれの
入賞装置、あるいはいずれの入賞口にも入賞しなかった
パチンコ玉が誘導されるアウト口１６が形成されてい
る。

【００１６】前面板５の表面には、入賞球の発生により
払い出された景品球（パチンコ玉）を優先的に貯溜し、
かつパチンコ玉を発射位置に誘導する上皿１８が取り付
けられている。また、前面枠２には２つのランプ１ｂ，
１ｃが埋設されており、遊技者がパチンコ遊技装置１で
の遊技を開始した状態、または不正を働いたりした遊技
状態を明示的に表示する。

【００１７】この他に前面枠２の下方には、遊技者によ
り操作される発射強度調節ハンドル２０が突設固定され
ている。この発射強度調節ハンドル２０には、パチンコ
玉の弾発力を調節する調節レバーＸが回動自在に設けら
れている。前面枠２の下方であって発射強度調節ハンド
ル２０の側方には、上皿１８が一杯になったとき、更に
払い出される景品球を貯溜する下皿２３が取り付けられ
ている。

【００１８】図２は、パチンコ遊技装置１の電気的な構
成の概略を例示したブロック図である。図示するよう
に、パチンコ遊技装置１は、電気的には制御装置３０を
中心として構成されている。制御装置３０は、ＣＰＵ４
０と、制御に必要なデータ等を一時的に記憶するＲＡＭ
４２と、パチンコ遊技装置１が備える各種電装機器との
入出力を司る入出力インターフェース（以下「Ｉ／Ｏ」
と略す。）４４と、集積回路６０およびＣＰＵ４０に所
定のクロック信号を出力するクロック発生回路４６とか
ら構成されている。

【００１９】ＣＰＵ４０は、「Ｚ８０」系の８ビットマ
イクロコンピュータであり、ＲＡＭ４２，Ｉ／Ｏ４４お
よび集積回路６０とコントロールバスＣＢ，アドレスバ
スＡＢおよびデータバスＤＢにより接続されている。Ｒ
ＡＭ４２は、後述するＲＯＭ６２に記憶された制御プロ
グラムをＣＰＵ４０が実行する際に、必要なデータが一
時的に記憶される記憶素子である。

【００２０】Ｉ／Ｏ４４は、制御装置３０とパチンコ遊
技装置１に備えられた各種の電装機器との整合を図る回
路である。従って、Ｉ／Ｏ４４は、開閉翼片１１ａ，１
１ｂを駆動するソレノイド１１，可変表示器１２および
大当たりランプ１ａ等に接続されたドライバ５０、始動
入賞口１３ａ〜１３ｃへのパチンコ玉の入賞を検出する
入賞スイッチ１３およびストップスイッチ１４に接続さ
れた波形整形回路５２等に接続されている。

【００２１】集積回路６０は、ＲＯＭ６２と乱数発生回
路６４とを一つのパッケージに封入したＩＣである。Ｒ
ＯＭ６２と乱数発生回路６４は、集積回路６０の内部で
分岐した各種バスによりＣＰＵ４０と接続している。ま
た、ＲＯＭ６２と乱数発生回路６４とではメモリマップ
上の割り当てが異なる。したがって、集積回路６０は、
ＲＯＭ６２と乱数発生回路６４とを別個のパッケージに
封入し、各種バスで接続した状態と同様の状態となる。
この結果、電気的には、ＣＰＵ４０は、ＲＯＭ６２と乱
数発生回路６４とを別個のパッケージに封入した場合と
全く同様に取り扱うことができる。なお、乱数発生回路
６４が、乱数の発生のために必要とするクロックは、Ｃ
ＰＵ４０用にクロック発生回路４６が発生する基本クロ
ックをコントロールバスＣＢを介して受け取り、これを
利用している。

【００２２】ＲＯＭ６２は、電気的に書き込み可能なプ
ログラマブルＲＯＭであり、ＣＰＵ４０の実行する制御
プログラムやそのプログラムの実行に必要な各種データ
を不揮発的に記憶している。ＲＯＭ６２は、Ｍ１サイク
ルではプログラムカウンタで指定されたアドレスに記憶
している命令をＣＰＵ４０からの制御信号に応じてデー
タバスＤＢに出力する。ＣＰＵ４０は、この命令を読み
込んでその処理を実行する。また、ＲＯＭ６２は、始動
入賞口１３ａ〜１３ｃにパチンコ玉が入賞した際の処理
において、外れと判定されたときに可変表示器１２に表
示される外れ数値をランダムに並べた外れ数値テーブル
と、大当たりと判定されたときに可変表示器１２に表示
される大当たりの数値を並べた当たり数値テーブルとを
記憶している。外れ数値テーブルの一例を図３に、当た
り数値テーブルの一例を図４に示す。さらにＲＯＭ６２
は、始動入賞口１３ａ〜１３ｃにパチンコ玉が入賞した
際に乱数発生回路６４により発生された乱数との比較に
おいて大当たりか否かを判定するために大当たりの数値
（１６ビットの数値）を並べた当たり判定テーブル（図
示せず）を記憶している。

【００２３】乱数発生回路６４は、ＣＰＵ４０からの制
御信号に応じて１６ビットの乱数を出力する回路であ
る。ＣＰＵ４０は、乱数発生回路６４が出力する１６ビ
ットの乱数を上位８ビットと下位８ビットの２回に分け
てデータバスＤＢを介して読み込む。

【００２４】次に、こうして構成されたパチンコ遊技装
置１の動作について、図５に例示する乱数発生ルーチ
ン，図６に例示する入賞判定ルーチン，図７に例示する
当たり判定ルーチンおよび図８に例示する当たり処理ル
ーチンに基づき説明する。パチンコ遊技装置１が電源オ
ンされると、まず図示しない初期化ルーチンが実行さ
れ、各ルーチンで用いられる変数やフラグに初期値を設
定する。その後、各ルーチンが、各ルーチンに設定され
た所定時間毎に実行される。

【００２５】乱数発生ルーチン（図５）は、所定時間毎
（例えば、１ｍｓｅｃ毎）に実行される。本ルーチンが
実行されると、まず、ＣＰＵ４０は、乱数の出力を要求
する制御信号を乱数発生回路６４に出力し、この制御信
号に基づいて乱数発生回路６４が出力する１６ビットの
乱数を２回に分けてデータバスＤＢを介して読み込む処
理を実行する（ステップＳ１００）。そして、読み込ん
だ乱数をＲＡＭ４２の所定アドレスＡＤに書き込む（ス
テップＳ１１０）。

【００２６】次に、外れ数値テーブルのアドレスＪを設
定値Ｊｓｅｔと比較し（ステップＳ１２０）、アドレス
Ｊが設定値Ｊｓｅｔ以上のときはアドレスＪに値１を代
入し（ステップＳ１３０）、アドレスＪが設定値Ｊｓｅ
ｔより小さいときアドレスＪをインクリメントする（ス
テップＳ１３５）。ここで、設定値Ｊｓｅｔは、外れ数
値テーブルの最終アドレスの値である。続いて、当たり
数値テーブルのアドレスＫを設定値Ｋｓｅｔと比較し
（ステップＳ１４０）、アドレスＫが設定値Ｋｓｅｔ以
上のときはアドレスＫに値１を代入し（ステップＳ１５
０）、アドレスＫが設定値Ｋｓｅｔより小さいときはア
ドレスＫをインクリメントして（ステップＳ１５５）、
本ルーチンを終了する。ここで、設定値Ｋｓｅｔは、当
たり数値テーブルの最終アドレスの値である。

【００２７】以上より、所定時間毎（本ルーチンが実行
される毎）に、乱数発生回路６４により発生される乱数
で所定アドレスＡＤの内容を書き換え、外れ数値テーブ
ルのアドレスＪおよび当たり数値テーブルのアドレスＫ
をインクリメントする。

【００２８】入賞判定ルーチン（図６）は、所定時間毎
（例えば、１ｍｓｅｃ毎）に実行される。本ルーチンが
実行されると、ＣＰＵ４０は、始動入賞口１３ａ〜１３
ｃのいずれかにパチンコ玉が入賞した際にオンとなる入
賞スイッチ１３の状態を読み込む（ステップＳ２０
０）。次に、入賞スイッチ１３の状態（オンかオフか）
を判定し（ステップＳ２１０）、入賞スイッチ１３がオ
フのときは本ルーチンを終了する。入賞スイッチ１３が
オンのときには、入賞カウンタＣ１を値１だけインクリ
メントし（ステップＳ２２０）、本ルーチンを終了す
る。ここで、入賞カウンタＣ１は、始動入賞口１３ａ〜
１３ｃに入賞したパチンコ玉の数をカウントするもので
ある。入賞カウンタＣ１は、パチンコ遊技装置１の電源
がオンされたときには初期化ルーチンにより値０が設定
される。

【００２９】以上本ルーチンにより、短時間に複数個の
パチンコ玉が始動入賞口１３ａ〜１３ｃに入賞しても、
その後の処理に関わらず入賞したパチンコ玉をカウント
することができる。実施例では、パチンコ玉が始動入賞
口１３ａ〜１３ｃに入賞する毎に入賞カウンタＣ１をイ
ンクリメントしたが、入賞カウンタＣ１の上限値（例え
ば、値４）を設定し、入賞カウンタＣ１が上限値のとき
にはインクリメントしない構成も好適である。

【００３０】当たり判定ルーチン（図７）は、所定時間
毎（例えば、２ｍｓｅｃ毎）に実行される。本ルーチン
が実行されると、大当たりの処理の実行中か否かを示す
当たり判定フラグＦの値を調べる（ステップＳ３０
０）。この当たり判定フラグＦは、前述した図示しない
初期化ルーチンで値０にセットされ、後述するように大
当たりのときに値１がセットされる。当たり判定フラグ
Ｆが値１のとき、即ち大当たりのときには何もせずに本
ルーチンを終了する。当たり判定フラグＦが値０のとき
には、入賞カウンタＣ１の値を調べ（ステップＳ３０
２）、入賞カウンタＣ１が値０のときは始動入賞口１３
ａ〜１３ｃへのパチンコ玉の入賞がなかったと判断して
本ルーチンを終了する。入賞カウンタＣ１が値１以上の
ときは、始動入賞口１３ａ〜１３ｃへのパチンコ玉の入
賞があったと判断し、以下の処理を行なう。

【００３１】ＣＰＵ４０は、タイマＴ１の値を調べ（ス
テップＳ３０５）、値１のときには可変表示器１２の数
値を順次変化させる処理を開始し（ステップＳ３０
７）、タイマＴ１が設定値Ｔ１ｓｅｔ以上となるかスト
ップスイッチ１４が押されるまで、可変表示器１２の数
値を順次変化させた状態でタイマＴ１をインクリメント
する処理（ステップＳ３０５ないしＳ３３０）を繰り返
す。ここで、設定値Ｔ１ｓｅｔは、ストップスイッチ１
４が押されなくても押された後の処理に移行させるタイ
ミング（例えば、タイマＴ１がカウントを開始し始めて
から５秒経過後）を決定するものである。

【００３２】タイマＴ１が設定値Ｔ１ｓｅｔ以上となる
かストップスイッチ１４が押されたときには、ＣＰＵ４
０は、ＲＡＭ４２の所定アドレスＡＤに記憶された乱数
を読み込み（ステップＳ３４０）、読み込んだ乱数をＲ
ＯＭ６２に記憶されている図示しない当たり判定テーブ
ルの数値と比較して大当たりか否かを判定する（ステッ
プＳ３４５）。判定の結果は、フラグなどにセットされ
る。次にこのフラグなどを参照して、大当たりと判定す
る（ステップＳ３５０）と、可変表示器１２の変化する
速度を遅くし、停止するときに当たり数値テーブルのア
ドレスＫに記憶されている数値を可変表示器１２に表示
する処理を実行し（ステップＳ３６０）、当たり判定フ
ラグＦを値１にセットする（ステップＳ３６５）。一
方、ステップＳ３５０で外れと判定すると、可変表示器
１２の変化する速度を遅くし、停止するときに外れ数値
テーブルのアドレスＪに記憶されている数値を可変表示
器１２に表示する処理を実行する（ステップＳ３６
２）。次に、タイマＴ１に値１を代入し（ステップＳ３
７０）、入賞カウンタＣ１をデクリメントして（ステッ
プＳ３７５）、本ルーチンを終了する。

【００３３】当たり処理ルーチン（図８）は、所定時間
毎（例えば、２ｍｓｅｃ毎）に実行される。本ルーチン
が実行されると、当たり判定フラグＦの値を調べ（ステ
ップＳ４００）、当たり判定フラグＦが値０のときには
大当たりの処理は不要と判断して本ルーチンを終了す
る。当たり判定フラグＦが値１のときには、大当たりの
処理が必要と判断して以下の処理を実行する。まず、タ
イマＴ２が値１か否かを判定し（ステップＳ４１０）、
値１のときにはソレノイド１１により開閉翼片１１ａ，
１１ｂを解放し（ステップＳ４１５）、タイマＴ２が値
１でないときには次のステップＳ４２０に進む。

【００３４】続いて、タイマＴ２をインクリメントし
（ステップＳ４２０）、タイマＴ２と設定値Ｔ２ｓｅｔ
とを比較する（ステップＳ４３０）。ここで、設定値Ｔ
２ｓｅｔは、開閉翼片１１ａ，１１ｂが解放している時
間（例えば、３０秒等）を設定するものである。タイマ
Ｔ２が設定値Ｔ２ｓｅｔより小さいときには、まだ解放
時間が経過していないと判断して開閉翼片１１ａ，１１
ｂを解放した状態のまま本ルーチンを終了する。タイマ
Ｔ２が設定値Ｔ２ｓｅｔ以上のときには、解放時間が経
過したと判断して開閉翼片１１ａ，１１ｂを閉じる（ス
テップＳ４４０）。

【００３５】次に、タイマＴ２に値１を代入し（ステッ
プＳ４４５）、開閉カウンタＣ３と値１６とを比較する
（ステップＳ４５０）。開閉カウンタＣ３は、大当たり
一回につき開閉翼片１１ａ，１１ｂを開閉する回数をカ
ウントするものである。本実施例では、開閉翼片１１
ａ，１１ｂが１６回開閉するよう設定されている。開閉
カウンタＣ３が値１６より小さいとき、すなわち開閉翼
片１１ａ，１１ｂが１６回開閉していないときには開閉
カウンタＣ３をインクリメントして（ステップＳ４５
５）、本ルーチンを終了する。開閉カウンタＣ３が値１
６以上のときには、開閉翼片１１ａ，１１ｂが１６回開
閉したと判断し、開閉カウンタＣ３に値１を代入し（ス
テップＳ４６０）、当たり判定フラグＦに値０をセット
して（ステップＳ４６５）、本ルーチンを終了する。

【００３６】実施例では、大当たりのとき、開閉翼片１
１ａ，１１ｂを所定時間（例えば３０秒）解放する動作
を１６回繰り返す処理としたが、開閉翼片１１ａ，１１
ｂをパチンコ玉が１０個入賞するまで解放する動作を複
数回繰り返す処理、開閉翼片１１ａ，１１ｂの内側にＶ
入賞口を設け、Ｖ入賞口にパチンコ玉が入賞したときに
は最大１６回まで開閉翼片１１ａ，１１ｂを所定時間解
放する動作を繰り返す処理等の種々の対応が可能であ
る。

【００３７】以上説明した実施例としてのパチンコ遊技
装置１によれば、ＲＯＭ６２と乱数発生回路６４とを一
つのパッケージに封入したので、乱数の改ざんや乱数発
生回路のすり替えといった不正を防止することができ
る。また、集積回路６０の内部で分岐する各種バスでＲ
ＯＭ６２および乱数発生回路６４を接続したので、ＲＯ
Ｍ６２と乱数発生回路６４とを別個のパッケージにした
場合に比して基板の配線を簡易なものとすることがで
き、制御装置３０を小型化することができる。さらに、
乱数発生回路６４で発生する乱数を１６ビットとしたの
で、大当たりの確率を１／２¹⁶単位で設定することがで
きる。

【００３８】もとより、実施例のパチンコ遊技装置１に
よれば、始動入賞口１３ａ〜１３ｃへのパチンコ玉の入
賞に関わらず所定時間毎に乱数を読みに行くので、乱数
発生回路６４が規則的な乱数を発生する回路であっても
その規則性を使用者に察知されることがない。また、外
れ数値テーブルのアドレスＪと当たり数値テーブルのア
ドレスＫを所定時間毎にインクリメントするので、可変
表示器１２に表示される数値の規則性を排除することが
できる。

【００３９】実施例では、乱数発生回路６４を１６ビッ
トの乱数を発生する回路として構成したが、如何なるビ
ット数の乱数を発生する回路として構成してもよい。乱
数のビット数は、大当たりの確率の設定によって定まる
ものだからである。

【００４０】実施例では、当たりの種類を大当たりの１
種類としたが、大当たり，中当たり，小当たり等の複数
の種類を設ける構成も好適である。この場合、実施例を
次のように変形すればよい。例えば、ＲＯＭ６２内に、
発生した乱数との比較により当たりを判定する当たり判
定テーブルを当たりの種類毎に記憶させておき、当たり
処理ルーチンの設定値Ｔ２ｓｅｔを当たりの種類毎に設
定する。こうすれば、当たりの種類によって開閉翼片１
１ａ，１１ｂの一回当たりの解放時間を変えることがで
きる。あるいは、当たり処理ルーチンのステップＳ４５
０で開閉カウンタＣ３と比較する数値を当たりの種類毎
に変える。こうすれば、当たりの種類によって開閉翼片
１１ａ，１１ｂを解放する回数を変えることができる。

【００４１】本実施例では、乱数発生回路６４が乱数発
生のために必要とするクロックは、ＣＰＵ４０のために
クロック発生回路６４が生成するものを用いたが、図９
に示すように、集積回路６０内部にクロック発生回路６
５を設け、ＣＰＵ４０のクロックとは異なるクロックに
より、乱数発生回路６４を動作させるものとすることが
できる。この場合、ＣＰＵ４０の動作と、乱数発生回路
６４の動作とは、システムクロックのレベルで見ても完
全に非同期となるので、ＣＰＵ４０の動作を何らかの条
件（例えば可変表示器１２の点滅タイミングなど）から
検知して乱数発生のタイミングを読み取るといったこと
も不可能となる。従って、ＣＰＵ４０の動作タイミング
を解析して、乱数の発生に人為的に介入しようとする試
みを一切排除することができる。なお、クロック発生回
路６５は、集積回路６０に外付けしても差し支えない。
また、クロック発生回路６５に発振用のクリスタルや音
叉振動子，ＣＲやＬＣ等の発振回路などを外付けする構
成としても差し支えない。この場合、クリスタルや音叉
振動子などの環境（例えば温度等）への依存性を高いも
のにしたり、ＣＲやＬＣ発振回路を構成する抵抗器やコ
ンデンサの温度依存性を高いものとし、クロック発生回
路６５が発生するクロックの周波数を、わざと変動し易
いものとすることも好適である。

【００４２】次に、本発明の第２の実施例としてのパチ
ンコ遊技装置１Ａについて図１０に基づき説明する。図
１０は、第２実施例のパチンコ遊技装置１Ａの電気的な
構成の一部を例示したブロック図である。図示するよう
に、第２実施例のパチンコ遊技装置１Ａは、集積回路７
０に関わる構成およびＲＯＭ６２Ａを除いて第１実施例
のパチンコ遊技装置１と同一の構成をしている。したが
って、パチンコ遊技装置１Ａの構成のうち第１実施例の
パチンコ遊技装置１と同一の構成については同一の符号
を付してその説明を省略する。

【００４３】パチンコ遊技装置１ＡのＲＯＭ６２Ａは、
乱数発生回路６４と１つのパッケージに封入されていな
い点を除いて第１実施例のパチンコ遊技装置１のＲＯＭ
６２と同一である。

【００４４】集積回路７０は、乱数発生回路６４Ａとセ
キュリティＣＰＵ７２とを１つのパッケージに封入した
ＩＣである。乱数発生回路６４ＡとセキュリティＣＰＵ
７２は、集積回路７０の内部で分岐した各種バスにより
ＣＰＵ４０と接続している。したがって、集積回路７０
は、乱数発生回路６４ＡとセキュリティＣＰＵ７２とを
別個のパッケージに封入し、各種バスで接続した状態と
同様の状態となる。この結果、ＣＰＵ４０は、乱数発生
回路６４ＡとセキュリティＣＰＵ７２とを別個のパッケ
ージに封入した場合と全く同様に取り扱うことができ
る。

【００４５】乱数発生回路６４Ａは、第１実施例の乱数
発生回路６４と同一の構成であり、ＣＰＵ４０からの制
御信号に応じて１６ビットの乱数を出力する回路であ
る。

【００４６】セキュリティＣＰＵ７２は、その内部に備
えたＲＯＭ（図示せず）に予め記憶されたチェックプロ
グラムによりＲＯＭ６２Ａが正規品であるか否かをチェ
ックする算術論理演算回路である。セキュリティＣＰＵ
７２は、信号Ｐ１＼およびＰ２＼を出力する出力ポート
Ｐ１＼およびＰ２＼、信号Ｐ３＼および割込信号を入力
する入力ポートＰ３＼およびＩＮＴ＼を備える。ここ
で、「＼」は、その信号が「ローアクティブ（負論
理）」であることを表わす。

【００４７】セキュリティＣＰＵ７２の出力ポートＰ１
＼は、制御装置３０Ａの外部からの信号線と共にＯＲ回
路７６を介してＣＰＵ４０のポートＲＥＳＥＴ＼に接続
されており、セキュリティＣＰＵ７２が信号Ｐ１＼をロ
ーレベル（以下「Ｌ」と記す）とすることによりＣＰＵ
４０をリセット状態とする。出力ポートＰ２＼は、ＣＰ
Ｕ４０のポートＢＵＳＲＱ＼に接続されており、セキュ
リティＣＰＵ７２が信号Ｐ２＼を「Ｌ」とすることによ
りＣＰＵ４０に対して各種バスの占有を要求する。入力
ポートＰ３＼は、ＣＰＵ４０のポートＢＵＳＡＫ＼に接
続されている。したがって、セキュリティＣＰＵ７２
は、ＣＰＵ４０が各種バスの占有の要求に対して出力す
るローレベルの信号ＢＵＳＡＫ＼を受け取ることにより
各種バスの占有が可能となったことを知る。なお、各種
バスと接続しているセキュリティＣＰＵ７２の各ポート
は、通常ハイインピーダンス状態となっており、ポート
Ｐ２＼から「Ｌ」を出力し、その結果としてポートＰ３
＼から「Ｌ」を入力したときにのみ各種バスとの接続を
有効とする。

【００４８】セキュリティＣＰＵ７２の入力ポートＩＮ
Ｔ＼は、割込信号発生回路７４に接続されている。この
割込信号発生回路７４は、割込信号をランダムに発生す
る論理回路である。セキュリティＣＰＵ７２は、割込信
号発生回路７４が発生する割込信号を入力ポートＩＮＴ
＼に入力したとき、予め定めたシーケンスにより割込処
理を起動し、後述するチェックプログラムを実行する。

【００４９】以上のように構成されたパチンコ遊技装置
１ＡのＣＰＵ４０は、電源オン直後に第１実施例のパチ
ンコ遊技装置１のＣＰＵ４０で実行される図示しない初
期化ルーチンと同一のルーチンを実行し、その後同じく
第１実施例のパチンコ遊技装置１のＣＰＵ４０で所定時
間毎に実行される乱数発生ルーチン（図５）、入賞判定
ルーチン（図６）、当たり判定ルーチン（図７）および
当たり処理ルーチン（図８）と同一のルーチンを実行す
る。パチンコ遊技装置１ＡのＣＰＵ４０がこうしたルー
チンを実行しているとき、セキュリティＣＰＵ７２は、
図１１のフローチャートに示すチェックプログラムを実
行している。図１１に示すチェックプログラムは、セキ
ュリティＣＰＵ７２の内部ＲＯＭに焼き付けられたプロ
グラムであり、割込信号発生回路７４からの信号がＩＮ
Ｔ＼に入力される毎にこのチェックプログラムに基づい
た処理が開始され、電力が供給されている間は繰り返し
実行される。

【００５０】セキュリティＣＰＵ７２のポートＩＮＴ＼
にローレベルの割込信号が入力されると、セキュリティ
ＣＰＵ７２は、まず信号Ｐ２＼を「Ｌ」とする（ステッ
プＳ５００）。ローレベルの信号Ｐ２＼がポートＢＵＳ
ＲＱ＼に入力される、ＣＰＵ４０は、現在実行中のマシ
ンサイクルの終了後各種バスとの接続をハイインピーダ
ンス状態とし、パチンコ機の制御を中断する。なお、後
述するように、パチンコ機の制御の中断は、セキュリテ
ィＣＰＵ７２のマシンサイクルの数個分にすぎないの
で、遊技は見掛け上、支障なく継続する。

【００５１】次に、セキュリティＣＰＵ７２は、入力ポ
ートＰ３＼にローレベルの信号が入力されるのを待って
（ステップＳ５１０）、各種バスとの接続を有効とする
（ステップＳ５２０）。ＣＰＵ４０は、各種バスとの接
続がハイインピーダンス状態となると、信号ＢＵＳＡＫ
＼を「Ｌ」とするので、セキュリティＣＰＵ７２がこの
信号を受けて各種バスとの接続を有効とすれば、ＣＰＵ
４０とセキュリティＣＰＵ７２とが同時に各種バスとの
接続が有効となることはない。

【００５２】こうしてセキュリティＣＰＵ７２との接続
が有効となった各種バスを用いてＲＯＭ６２Ａの所定ア
ドレスから識別コードを読み込む（ステップＳ５３
０）。識別コードを読み込むと、セキュリティＣＰＵ７
２と各種バスとの接続をハイインピーダンス状態とし
（ステップＳ５４０）、信号Ｐ２＼を「Ｈ」とする（ス
テップＳ５５０）。信号Ｐ２＼を「Ｈ」とすることによ
り、ＣＰＵ４０と各種バスとの接続を有効とし、ＣＰＵ
４０によるパチンコ機器の制御を再開始する。したがっ
て、ＣＰＵ４０によるパチンコ機器の制御の中断は、Ｒ
ＯＭ６２Ａにアクセスする時間だけであり、極めて僅か
であるので、パチンコ機の使用者に対して制御の中断に
より与える影響はない。

【００５３】次に、ＲＯＭ６２Ａから読み込んだ識別コ
ードが予め定めた正しい値であるか否かを判断し（ステ
ップＳ５６０）、正しい場合には本ルーチンを終了す
る。識別コードが正しくないと判断すると、出力ポート
からの信号Ｐ１＼を「Ｌ」として（ステップＳ５７
０）、ＣＰＵ４０をリセット状態とする。

【００５４】ここで、ＲＯＭ６２Ａが正規のものである
か否かの判断は、ＲＯＭ６２Ａに書き込まれているプロ
グラムコードと相関のある値をセキュリティＣＰＵ７２
の内部ＲＯＭに書き込んでおきこれを判別する手法の
他、ＲＯＭ６２Ａの複数アドレスに記憶されたデータに
対する所定の計算結果を予めＲＯＭ６２Ａの特定アドレ
スに記載しておき、セキュリティＣＰＵ７２でＲＯＭ６
２Ａの各アドレスのデータを読み込んで所定の計算を
し、その結果を特定アドレスの値と比較して判別する手
法、セキュリティＣＰＵ７２の内部ＲＯＭとＲＯＭ６２
Ａとの双方に予め所定の識別コードを書き込むものと
し、この識別コードの一致を判別する手法、セキュリテ
ィＣＰＵ７２の内部ＲＯＭにＲＯＭ６２Ａに記載された
プログラムコードと同じものを予め記録しておき、ＲＯ
Ｍ６２Ａの内容と内部ＲＯＭの内容を照合して判別する
手法、ＲＯＭ６２Ａに記載されたプログラムコードのチ
ェックサムを計算し、これが予め内部ＲＯＭに記載され
た値であるかを判定する手法、ＲＯＭ６２Ａの複数のア
ドレスの値を読み込んで所定の計算をし、この計算結果
を予めＲＯＭ６２Ａの所定アドレスまたはセキュリティ
ＣＰＵ７２の内部ＲＯＭの所定アドレスに記載された値
と比較して判別する手法など、様々な手法を用いること
ができる。

【００５５】また、第２実施例では、識別コードが正し
くないと判断したとき、ＣＰＵ４０をリセットする構成
としたが、ＣＰＵ４０の通常の動作を禁止する手段であ
ればよいので、割込処理によりＣＰＵ４０が自らの動作
を停止する構成等でもかまわない。また、通常の動作を
停止すればよいので、デモを実行するといった種々の対
応も考えることができる。

【００５６】以上説明した第２実施例としてのパチンコ
遊技装置１Ａによれば、セキュリティＣＰＵ７２と乱数
発生回路６４Ａとを一つのパッケージに封入したので、
乱数の改ざんや乱数発生回路のすり替えといった不正を
防止することができる。また、集積回路７０の内部で分
岐する各種バスでセキュリティＣＰＵ７２および乱数発
生回路６４Ａと接続したので、セキュリティＣＰＵ７２
と乱数発生回路６４Ａとを別個のパッケージにした場合
に比して基板の配線を簡易なものとすることができ、制
御装置３０Ａを小型化することができる。

【００５７】もとより、電源オン直後からセキュリティ
ＣＰＵ７２で実行されるチェックプログラムによりＲＯ
Ｍ６２Ａが正規品であるか否かを繰り返し判断し、不正
品と判断したときはＣＰＵ４０をリセット状態として動
作を禁止するので、不正なＲＯＭに記載された不当な制
御プログラムに基づく処理を一切行なうことがない。ま
た、セキュリティＣＰＵ７２がチェックプログラムを実
行するタイミングをランダムに発生する割込信号により
決定するので、セキュリティＣＰＵ７２からＲＯＭ６２
Ａへの読み出しを予め察知することを防止することがで
きる。したがって、不正なＲＯＭでの制御を行なうこと
がない。さらに、セキュリティＣＰＵ７２は、ＣＰＵ４
０によるパチンコ機の制御に支障をきたさない程度の時
間だけ各種バスを用いてＲＯＭ６２Ａのチェックを行な
うので、遊技に支障をきたすことがない。しかも、ＣＰ
Ｕ４０によるパチンコ遊技装置１の制御プログラムは、
従来のものから一切変更する必要がない。ＲＯＭ６２Ａ
のチェックを動作中常時行なうので、電源オンから所定
時間まで正規のＲＯＭ６２Ａで動作し、所定時間経過後
に不正なＲＯＭに切り換えるといった不正も検出するこ
とができる。

【００５８】実施例では、セキュリティＣＰＵ７２は、
ＲＯＭ６２Ａが正規品であるかをチェックするが、乱数
発生回路６４Ａが正規品であるかチェックする構成も好
適である。特に後述するセキュリティＣＰＵと乱数発生
回路とが異なるパッケージに封入される態様では、この
乱数発生回路をチェックする構成は不正を防止するとい
う観点より極めて好適な構成ということができる。

【００５９】また、図１２に示すように、乱数発生回路
６４Ａ用のクロック発生回路６５ＡをＣＰＵ４０用のク
ロック発生回路４６とは別体に設け、乱数発生回路６４
Ａの動作タイミングを、ＣＰＵ４０の動作タイミングと
完全に非同期なものとすることも、第１実施例同様好ま
しい。クロック発生回路６５Ａは、集積回路７０内に作
り込んでも良いし、集積回路７０とは別体に設けても差
し支えない。更に、外付けのクリスタルや音叉振動子あ
るいはＣＲやＬＣ等の発振回路などを外付けする構成と
しても差し支えない。この場合、クリスタルや音叉振動
子などの環境（例えば温度等）への依存性を高いものに
したり、ＣＲやＬＣ発振回路を構成する抵抗器やコンデ
ンサの温度依存性を高いものとし、クロック発生回路６
５Ａが発生するクロックの周波数を、わざと変動し易い
ものとすることも好適である。

【００６０】次に、本発明の第３の実施例としてのパチ
ンコ遊技装置１Ｂについて図１３に基づき説明する。図
１３は、第３実施例のパチンコ遊技装置１Ｂの電気的な
構成の一部を例示したブロック図である。第３実施例の
パチンコ遊技装置１Ｂのうち第１実施例のパチンコ遊技
装置１と同一の構成または第２実施例のパチンコ遊技装
置１Ａと同一の構成については、同一の符号を付してそ
の説明を省略する。第３実施例のパチンコ遊技装置１Ｂ
は、集積回路３２と、ＲＯＭ６２と、ドライバ５０と、
波形整形回路５２とから構成される制御装置３０Ｂを備
える。集積回路３２は、ＣＰＵ４０Ｂと、ＲＡＭ４２
と、Ｉ／Ｏ４４と、クロック発生回路４６と、割込信号
発生回路７４と、乱数発生回路６４とを一つのパッケー
ジに封入したＩＣである。

【００６１】ＣＰＵ４０Ｂは、内部にＲＯＭを備えてお
り、内部ＲＯＭには、ＲＯＭ６２が正規品であるかを判
定するチェックプログラムが記憶されている。ＣＰＵ４
０Ｂは、電源オン時に第１実施例で説明した図示しない
初期化ルーチンを実行した後に、遊技プログラムに先立
って内部ＲＯＭに記憶したチェックログラムを実行す
る。そして、ＲＯＭ６２が正規品のときには、第１実施
例で説明した各ルーチン等からなる遊技プログラムを実
行して遊技を可能とし、ＲＯＭ６２が正規品でないとき
には、それ以降の処理を中止して停止する。

【００６２】ＲＯＭ６２が正規品であると判定されて遊
技が開始されると、制御装置３０Ｂは、第１実施例の制
御装置３０で実行される乱数発生ルーチン（図５），入
賞判定ルーチン（図６），当たり判定ルーチン（図７）
と同一のルーチンによる乱数発生回路６４を用いた処理
を実行する。

【００６３】以上説明した第３実施例のパチンコ遊技装
置１Ｂによれば、ＲＯＭ６２を除くほとんどの制御回路
と乱数発生回路６４とを一つのパッケージに封入したの
で、乱数の改ざんや乱数発生回路のすり替えといった不
正を防止することができる。また、基板に実装するチッ
プが少なくなるので、基板の配線を簡易なものとするこ
とができ、制御装置３０Ｂを小型化することができる。

【００６４】また、第３実施例のパチンコ遊技装置１Ｂ
において、第１，第２実施例と同様、乱数発生回路６４
用のクロックを生成するクロック発生回路６５Ｂを、Ｃ
ＰＵ４０Ｂ用のクロック発生回路４６とは、別体に設け
ることも好適である。図１４に、ＣＰＵ４０Ｂ用のクロ
ック発生回路４６には、外付けのクリスタル４８を設
け、乱数発生回路６４用のクロック発生回路６４Ｂに
は、外付けのＣＲ発振回路６８を設けた構成を示す。こ
の場合にも、乱数発生回路６４の乱数発生のタイミング
はＣＰＵ４０Ｂの動作と完全に非同期となり、しかも、
ＣＰＵ４０Ｂ用のクロック発生回路４６はクリスタルを
用いているのでその発振周波数は温度に比較的依存せ
ず、乱数発生回路６４用のクロック発生回路６５ＢはＣ
Ｒ発振回路６８を用いているのでその温度依存性などに
より、動作クロックは変動する。従って、ＣＰＵ４０Ｂ
の動作タイミングを解析して、乱数の発生に人為的に介
入しようとする試みを一切排除することができる。

【００６５】＜発明の概念の展開＞第１実施例では、パ
チンコ遊技装置を例にとり、乱数発生回路６４とＲＯＭ
６２とを１つのパッケージに封入したが、本発明の好適
な態様としては、アレンジボール遊技装置やスロットマ
シーンあるいはカードゲーム機等の各種遊技装置におけ
るＣＰＵ，ＲＯＭ，ＲＡＭおよびＩ／Ｏ等の回路素子の
少なくとも１つと乱数発生回路とを１つのパッケージに
封入するものがある。すなわち、ＣＰＵ，ＲＯＭ，ＲＡ
ＭおよびＩ／Ｏのうちいずれか１つと乱数発生回路とを
１つのパッケージに封入する態様（４態様）、ＣＰＵ，
ＲＯＭ，ＲＡＭおよびＩ／Ｏのうちの２つと乱数発生回
路とを１つのパッケージに封入する態様（６態様）、Ｃ
ＰＵ，ＲＯＭ，ＲＡＭおよびＩ／Ｏのうちの３つと乱数
発生回路とを１つのパッケージに封入する態様（４態
様）、ＣＰＵ，ＲＯＭ，ＲＡＭ，Ｉ／Ｏおよび乱数発生
回路のすべてを１つのパッケージに封入する態様（１態
様）である。

【００６６】また、第２実施例では、パチンコ遊技装置
を例にとり、乱数発生回路６４ＡとセキュリティＣＰＵ
７２とを１つのパッケージに封入したが、本発明の好適
な態様としては、アレンジボール遊技装置やスロットマ
シーンあるいはカードゲーム機等の各種遊技装置におけ
るＣＰＵ，ＲＯＭ，ＲＡＭ，Ｉ／Ｏおよびセキュリティ
ＣＰＵ等の回路素子の少なくとも１つと乱数発生回路と
を１つのパッケージに封入するものがある。すなわち、
ＣＰＵ，ＲＯＭ，ＲＡＭ，Ｉ／ＯおよびセキュリティＣ
ＰＵのうちいずれか１つと乱数発生回路とを１つのパッ
ケージに封入する態様（５態様）、ＣＰＵ，ＲＯＭ，Ｒ
ＡＭ，Ｉ／ＯおよびセキュリティＣＰＵのうちの２つと
乱数発生回路とを１つのパッケージに封入する態様（１
０態様）、ＣＰＵ，ＲＯＭ，ＲＡＭ，Ｉ／Ｏおよびセキ
ュリティＣＰＵのうちの３つと乱数発生回路とを１つの
パッケージに封入する態様（１０態様）、ＣＰＵ，ＲＯ
Ｍ，ＲＡＭ，Ｉ／ＯおよびセキュリティＣＰＵのうちの
４つと乱数発生回路とを１つのパッケージに封入する態
様（５態様）、ＣＰＵ，ＲＯＭ，ＲＡＭ，Ｉ／Ｏ，セキ
ュリティＣＰＵおよび乱数発生回路のすべてを１つのパ
ッケージに封入する態様（１態様）である。

【００６７】第３実施例では、パチンコ遊技装置を例に
とり、ＲＯＭ６２を除くほとんどの制御回路と乱数発生
回路６４とを１つのパッケージに封入したが、本発明の
好適な態様としては、第１実施例において展開される態
様と同様に、アレンジボール遊技装置やスロットマシー
ンあるいはカードゲーム機等の各種遊技装置におけるＣ
ＰＵ，ＲＯＭ，ＲＡＭおよびＩ／Ｏ等の回路素子の少な
くとも１つと乱数発生回路とを１つのパッケージに封入
するものが考えられる。

【００６８】以上説明した各実施例の変形例として説明
したように、乱数発生回路を算術論理演算回路を構成す
る少なくとも一部の回路と同一のパッケージに封入する
と共に、そのクロックを算術論理演算を行なう回路のク
ロックとは異なるクロック発生回路により発生させるも
のとすれば、乱数発生と遊技装置の制御のタイミングを
完全に分離することができ、乱数発生のタイミングに外
部から人為的に介入したり、乱数発生のタイミングを知
って遊技に介入しようとするといった試みを一切排除す
ることができる。

【００６９】以上本発明の実施例について説明したが、
本発明はこうした実施例に何等限定されるものではな
く、例えば、遊技装置に組み込まれる制御回路を構成す
る上記以外の回路と乱数発生回路とを１つのパッケージ
に封入する態様など、本発明の要旨を逸脱しない範囲内
において、種々なる態様で実施し得ることは勿論であ
る。また、乱数発生回路は、ワイヤードロジックで構成
してもよく、ＣＰＵの計算によるもの（ソフト的なも
の）でもよい。乱数発生回路がＣＰＵの計算によるもの
の場合、ＣＰＵは、ＲＯＭまたは／および乱数発生回路
に対するセキュリティ機能を有するものでもよいことは
勿論である。

【図面の簡単な説明】

【図１】本発明の一実施例としてのパチンコ遊技装置１
の外観を示す正面図である。

【図２】実施例としてのパチンコ遊技装置１の電気的な
構成を例示したブロック図である。

【図３】ＲＯＭ６２に記憶される外れ数値テーブルの一
例を示す説明図である。

【図４】ＲＯＭ６２に記憶される当たり数値テーブルの
一例を示す説明図である。

【図５】ＣＰＵ４０で実行される乱数発生ルーチンを示
すフローチャートである。

【図６】ＣＰＵ４０で実行される入賞判定ルーチンを示
すフローチャートである。

【図７】ＣＰＵ４０で実行される当たり判定ルーチンを
示すフローチャートである。

【図８】ＣＰＵ４０で実行される当たり処理ルーチンを
示すフローチャートである。

【図９】第１実施例としてのパチンコ遊技装置１の変形
例を示す概略構成図である。

【図１０】第２実施例としてのパチンコ遊技装置１Ａの
電気的な構成の一部を例示したブロック図である。

【図１１】第２実施例のＣＰＵ４０で実行されるチェッ
クプログラムを例示するフローチャートである。

【図１２】第２実施例の変形例を示す概略構成図であ
る。

【図１３】第３実施例としてのパチンコ遊技装置１Ｂの
電気的な構成の一部を例示したブロック図である。

【図１４】第３実施例の変形例を示す概略構成図であ
る。

【符号の説明】

１，１Ａ，１Ｂ…パチンコ遊技装置 １ａ…大当たりランプ １ｂ，１ｃ…ランプ ２…前面枠 ３…金枠 ４…ガラス扉枠 ５…前面板 ６…遊技盤 ８…誘導レール ９…遊技領域 １０…変動入賞装置 １１…ソレノイド １１ａ，１１ｂ…開閉翼片 １２…可変表示器 １３…入賞スイッチ １３ａ〜１３ｃ…始動入賞口 １４…ストップスイッチ １５ａ〜１５ｄ…一般入賞口 １６…アウト口 １８…上皿 ２０…発射強度調節ハンドル ２３…下皿 ３０，３０Ａ，３０Ｂ…制御装置 ３２…集積回路 ４０，４０Ｂ…ＣＰＵ ４２…ＲＡＭ ４４…Ｉ／Ｏ ４６…クロック発生回路 ５０…ドライバ ５２…波形整形回路 ６０…集積回路 ６２，６２Ａ…ＲＯＭ ６４，６４Ａ…乱数発生回路 ６５，６５Ａ，６５Ｂ…クロック発生回路 ７０…集積回路 ７２…セキュリティＣＰＵ ７４…割込信号発生回路 ７６…ＯＲ回路 ＡＢ…アドレスバス ＣＢ…コントロールバス ＤＢ…データバス Ｘ…調節レバー

【手続補正書】

【提出日】平成１３年７月２日（２００１．７．２）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】

【課題を解決するための手段及びその作用・効果】本発
明の遊技装置は、遊技状態に基づいて乱数を用いた所定
の処理を実施し、その処理結果により遊技状態の有利さ
を変更する制御回路を備えた遊技装置であって、該制御
回路を、ＣＰＵを有する算術論理演算回路として構成す
ると共に、少なくとも、前記所定の処理に用いられる乱
数を発生させる乱数発生回路と、遊技装置のセキュリテ
ィを実現する回路とを１つのパッケージに封入してなる
集積回路を備えたことを要旨とする。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】以上のように構成された本発明の遊技装置
は、乱数発生回路が、遊技状態に基づいて所定の処理に
用いられる乱数を発生する。この乱数発生回路は、遊技
装置のセキュリティを実現する回路と共に１つのパッケ
ージに封入されて集積回路を構成する。この結果、乱数
の発生処理における不正の防止が可能となる。また、集
積回路が実装される基板の配線は簡易なものとなり、制
御回路の小型化が可能となる。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１０

【補正方法】変更

【補正内容】

【００１０】本発明の遊技装置では、遊技装置のセキュ
リティを実現する回路と、所定の処理に用いられる乱数
を発生させる乱数発生回路とを１つのパッケージに封入
してなる集積回路を用いたので、乱数テーブルの改竄ん
や乱数テーブルのすり替えといった乱数を調整する不正
を防止することができる。また、別個のパッケージに封
入した場合に比して基板の配線を簡易なものとすること
ができる。この結果、制御回路を構成する回路素子の基
板への実装を容易なものとすることができ、制御回路を
小型化することができる。なお、セキュリティを実現す
る回路としては、前記ＣＰＵとは異なる専用のＣＰＵを
備え、前記制御回路に備えられたＲＯＭの内容が正規で
あるか否かをチェックする集積回路として実現すること
ができる。また、乱数発生回路に、前記ＣＰＵに入力さ
れるクロック信号とは異なるクロック信号を入力するク
ロック発生回路を設け、このＣＰＵと乱数発生回路と
を、動作クロックにおいて非同期とすることも好適であ
る。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１１

【補正方法】変更

【補正内容】

【００１１】

【発明の実施の形態】以上説明した本発明の構成、作用
を一層明らかにするために、以下本発明の好適な一実施
例としてのパチンコ遊技装置１Ａについて説明するが、
説明の便宜上、図１ないし図９を用いて、遊技装置１の
基本構成について説明し、その後、図１０以下を参照し
て、実施例としての遊技装置１Ａの構成について説明す
る。図１は、基本構成であるパチンコ遊技装置１の外観
を示す正面図である。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２９

【補正方法】変更

【補正内容】

【００２９】以上本ルーチンにより、短時間に複数個の
パチンコ玉が始動入賞口１３ａ〜１３ｃに入賞しても、
その後の処理に関わらず入賞したパチンコ玉をカウント
することができる。基本構成例では、パチンコ玉が始動
入賞口１３ａ〜１３ｃに入賞する毎に入賞カウンタＣ１
をインクリメントしたが、入賞カウンタＣ１の上限値
（例えば、値４）を設定し、入賞カウンタＣ１が上限値
のときにはインクリメントしない構成も好適である。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正内容】

【００３５】次に、タイマＴ２に値１を代入し（ステッ
プＳ４４５）、開閉カウンタＣ３と値１６とを比較する
（ステップＳ４５０）。開閉カウンタＣ３は、大当たり
一回につき開閉翼片１１ａ，１１ｂを開閉する回数をカ
ウントするものである。この基本構成例では、開閉翼片
１１ａ，１１ｂが１６回開閉するよう設定されている。
開閉カウンタＣ３が値１６より小さいとき、すなわち開
閉翼片１１ａ，１１ｂが１６回開閉していないときには
開閉カウンタＣ３をインクリメントして（ステップＳ４
５５）、本ルーチンを終了する。開閉カウンタＣ３が値
１６以上のときには、開閉翼片１１ａ，１１ｂが１６回
開閉したと判断し、開閉カウンタＣ３に値１を代入し
（ステップＳ４６０）、当たり判定フラグＦに値０をセ
ットして（ステップＳ４６５）、本ルーチンを終了す
る。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００３６

【補正方法】変更

【補正内容】

【００３６】基本構成例では、大当たりのとき、開閉翼
片１１ａ，１１ｂを所定時間（例えば３０秒）解放する
動作を１６回繰り返す処理としたが、開閉翼片１１ａ，
１１ｂをパチンコ玉が１０個入賞するまで解放する動作
を複数回繰り返す処理、開閉翼片１１ａ，１１ｂの内側
にＶ入賞口を設け、Ｖ入賞口にパチンコ玉が入賞したと
きには最大１６回まで開閉翼片１１ａ，１１ｂを所定時
間解放する動作を繰り返す処理等の種々の対応が可能で
ある。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正内容】

【００３７】以上説明した基本構成例としてのパチンコ
遊技装置１によれば、ＲＯＭ６２と乱数発生回路６４と
を一つのパッケージに封入したので、乱数の改ざんや乱
数発生回路のすり替えといった不正を防止することがで
きる。また、集積回路６０の内部で分岐する各種バスで
ＲＯＭ６２および乱数発生回路６４を接続したので、Ｒ
ＯＭ６２と乱数発生回路６４とを別個のパッケージにし
た場合に比して基板の配線を簡易なものとすることがで
き、制御装置３０を小型化することができる。さらに、
乱数発生回路６４で発生する乱数を１６ビットとしたの
で、大当たりの確率を１／２¹⁶単位で設定することがで
きる。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００３８

【補正方法】変更

【補正内容】

【００３８】もとより、基本構成例のパチンコ遊技装置
１によれば、始動入賞口１３ａ〜１３ｃへのパチンコ玉
の入賞に関わらず所定時間毎に乱数を読みに行くので、
乱数発生回路６４が規則的な乱数を発生する回路であっ
てもその規則性を使用者に察知されることがない。ま
た、外れ数値テーブルのアドレスＪと当たり数値テーブ
ルのアドレスＫを所定時間毎にインクリメントするの
で、可変表示器１２に表示される数値の規則性を排除す
ることができる。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００３９

【補正方法】変更

【補正内容】

【００３９】基本構成例では、乱数発生回路６４を１６
ビットの乱数を発生する回路として構成したが、如何な
るビット数の乱数を発生する回路として構成してもよ
い。乱数のビット数は、大当たりの確率の設定によって
定まるものだからである。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００４０

【補正方法】変更

【補正内容】

【００４０】基本構成例では、当たりの種類を大当たり
の１種類としたが、大当たり，中当たり，小当たり等の
複数の種類を設ける構成も好適である。この場合、基本
構成例を次のように変形すればよい。例えば、ＲＯＭ６
２内に、発生した乱数との比較により当たりを判定する
当たり判定テーブルを当たりの種類毎に記憶させてお
き、当たり処理ルーチンの設定値Ｔ２ｓｅｔを当たりの
種類毎に設定する。こうすれば、当たりの種類によって
開閉翼片１１ａ，１１ｂの一回当たりの解放時間を変え
ることができる。あるいは、当たり処理ルーチンのステ
ップＳ４５０で開閉カウンタＣ３と比較する数値を当た
りの種類毎に変える。こうすれば、当たりの種類によっ
て開閉翼片１１ａ，１１ｂを解放する回数を変えること
ができる。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００４１

【補正方法】変更

【補正内容】

【００４１】この基本構成例では、乱数発生回路６４が
乱数発生のために必要とするクロックは、ＣＰＵ４０の
ためにクロック発生回路６４が生成するものを用いた
が、図９に示すように、集積回路６０内部にクロック発
生回路６５を設け、ＣＰＵ４０のクロックとは異なるク
ロックにより、乱数発生回路６４を動作させるものとす
ることができる。この場合、ＣＰＵ４０の動作と、乱数
発生回路６４の動作とは、システムクロックのレベルで
見ても完全に非同期となるので、ＣＰＵ４０の動作を何
らかの条件（例えば可変表示器１２の点滅タイミングな
ど）から検知して乱数発生のタイミングを読み取るとい
ったことも不可能となる。従って、ＣＰＵ４０の動作タ
イミングを解析して、乱数の発生に人為的に介入しよう
とする試みを一切排除することができる。なお、クロッ
ク発生回路６５は、集積回路６０に外付けしても差し支
えない。また、クロック発生回路６５に発振用のクリス
タルや音叉振動子，ＣＲやＬＣ等の発振回路などを外付
けする構成としても差し支えない。この場合、クリスタ
ルや音叉振動子などの環境（例えば温度等）への依存性
を高いものにしたり、ＣＲやＬＣ発振回路を構成する抵
抗器やコンデンサの温度依存性を高いものとし、クロッ
ク発生回路６５が発生するクロックの周波数を、わざと
変動し易いものとすることも好適である。

【手続補正１４】

【補正対象書類名】明細書

【補正対象項目名】００４２

【補正方法】変更

【補正内容】

【００４２】次に、本発明の第１の実施例としてのパチ
ンコ遊技装置１Ａについて図１０に基づき説明する。図
１０は、第１実施例のパチンコ遊技装置１Ａの電気的な
構成の一部を例示したブロック図である。図示するよう
に、第１実施例のパチンコ遊技装置１Ａは、集積回路７
０に関わる構成およびＲＯＭ６２Ａを除いて基本構成例
のパチンコ遊技装置１と同一の構成をしている。したが
って、パチンコ遊技装置１Ａの構成のうち基本構成例の
パチンコ遊技装置１と同一の構成については同一の符号
を付してその説明を省略する。

【手続補正１５】

【補正対象書類名】明細書

【補正対象項目名】００４３

【補正方法】変更

【補正内容】

【００４３】パチンコ遊技装置１ＡのＲＯＭ６２Ａは、
乱数発生回路６４と１つのパッケージに封入されていな
い点を除いて基本構成例のパチンコ遊技装置１のＲＯＭ
６２と同一である。

【手続補正１６】

【補正対象書類名】明細書

【補正対象項目名】００４５

【補正方法】変更

【補正内容】

【００４５】乱数発生回路６４Ａは、基本構成例の乱数
発生回路６４と同一の構成であり、ＣＰＵ４０からの制
御信号に応じて１６ビットの乱数を出力する回路であ
る。

【手続補正１７】

【補正対象書類名】明細書

【補正対象項目名】００４９

【補正方法】変更

【補正内容】

【００４９】以上のように構成されたパチンコ遊技装置
１ＡのＣＰＵ４０は、電源オン直後に基本構成例のパチ
ンコ遊技装置１のＣＰＵ４０で実行される図示しない初
期化ルーチンと同一のルーチンを実行し、その後同じく
基本構成例のパチンコ遊技装置１のＣＰＵ４０で所定時
間毎に実行される乱数発生ルーチン（図５）、入賞判定
ルーチン（図６）、当たり判定ルーチン（図７）および
当たり処理ルーチン（図８）と同一のルーチンを実行す
る。パチンコ遊技装置１ＡのＣＰＵ４０がこうしたルー
チンを実行しているとき、セキュリティＣＰＵ７２は、
図１１のフローチャートに示すチェックプログラムを実
行している。図１１に示すチェックプログラムは、セキ
ュリティＣＰＵ７２の内部ＲＯＭに焼き付けられたプロ
グラムであり、割込信号発生回路７４からの信号がＩＮ
Ｔ＼に入力される毎にこのチェックプログラムに基づい
た処理が開始され、電力が供給されている間は繰り返し
実行される。

【手続補正１８】

【補正対象書類名】明細書

【補正対象項目名】００５５

【補正方法】変更

【補正内容】

【００５５】また、第１実施例では、識別コードが正し
くないと判断したとき、ＣＰＵ４０をリセットする構成
としたが、ＣＰＵ４０の通常の動作を禁止する手段であ
ればよいので、割込処理によりＣＰＵ４０が自らの動作
を停止する構成等でもかまわない。また、通常の動作を
停止すればよいので、デモを実行するといった種々の対
応も考えることができる。

【手続補正１９】

【補正対象書類名】明細書

【補正対象項目名】００５６

【補正方法】変更

【補正内容】

【００５６】以上説明した第１実施例としてのパチンコ
遊技装置１Ａによれば、セキュリティＣＰＵ７２と乱数
発生回路６４Ａとを一つのパッケージに封入したので、
乱数の改ざんや乱数発生回路のすり替えといった不正を
防止することができる。また、集積回路７０の内部で分
岐する各種バスでセキュリティＣＰＵ７２および乱数発
生回路６４Ａと接続したので、セキュリティＣＰＵ７２
と乱数発生回路６４Ａとを別個のパッケージにした場合
に比して基板の配線を簡易なものとすることができ、制
御装置３０Ａを小型化することができる。

【手続補正２０】

【補正対象書類名】明細書

【補正対象項目名】００５９

【補正方法】変更

【補正内容】

【００５９】また、図１２に示すように、乱数発生回路
６４Ａ用のクロック発生回路６５ＡをＣＰＵ４０用のク
ロック発生回路４６とは別体に設け、乱数発生回路６４
Ａの動作タイミングを、ＣＰＵ４０の動作タイミングと
完全に非同期なものとすることも、基本構成例同様好ま
しい。クロック発生回路６５Ａは、集積回路７０内に作
り込んでも良いし、集積回路７０とは別体に設けても差
し支えない。更に、外付けのクリスタルや音叉振動子あ
るいはＣＲやＬＣ等の発振回路などを外付けする構成と
しても差し支えない。この場合、クリスタルや音叉振動
子などの環境（例えば温度等）への依存性を高いものに
したり、ＣＲやＬＣ発振回路を構成する抵抗器やコンデ
ンサの温度依存性を高いものとし、クロック発生回路６
５Ａが発生するクロックの周波数を、わざと変動し易い
ものとすることも好適である。

【手続補正２１】

【補正対象書類名】明細書

【補正対象項目名】００６０

【補正方法】変更

【補正内容】

【００６０】次に、本発明の第２の実施例としてのパチ
ンコ遊技装置１Ｂについて図１３に基づき説明する。図
１３は、第２実施例のパチンコ遊技装置１Ｂの電気的な
構成の一部を例示したブロック図である。第２実施例の
パチンコ遊技装置１Ｂのうち基本構成例のパチンコ遊技
装置１と同一の構成または第１実施例のパチンコ遊技装
置１Ａと同一の構成については、同一の符号を付してそ
の説明を省略する。第２実施例のパチンコ遊技装置１Ｂ
は、集積回路３２と、ＲＯＭ６２と、ドライバ５０と、
波形整形回路５２とから構成される制御装置３０Ｂを備
える。集積回路３２は、ＣＰＵ４０Ｂと、ＲＡＭ４２
と、Ｉ／Ｏ４４と、クロック発生回路４６と、割込信号
発生回路７４と、乱数発生回路６４とを一つのパッケー
ジに封入したＩＣである。

【手続補正２２】

【補正対象書類名】明細書

【補正対象項目名】００６１

【補正方法】変更

【補正内容】

【００６１】ＣＰＵ４０Ｂは、内部にＲＯＭを備えてお
り、内部ＲＯＭには、ＲＯＭ６２が正規品であるかを判
定するチェックプログラムが記憶されている。ＣＰＵ４
０Ｂは、電源オン時に基本構成例で説明した図示しない
初期化ルーチンを実行した後に、遊技プログラムに先立
って内部ＲＯＭに記憶したチェックログラムを実行す
る。そして、ＲＯＭ６２が正規品のときには、基本構成
例で説明した各ルーチン等からなる遊技プログラムを実
行して遊技を可能とし、ＲＯＭ６２が正規品でないとき
には、それ以降の処理を中止して停止する。

【手続補正２３】

【補正対象書類名】明細書

【補正対象項目名】００６２

【補正方法】変更

【補正内容】

【００６２】ＲＯＭ６２が正規品であると判定されて遊
技が開始されると、制御装置３０Ｂは、基本構成例の制
御装置３０で実行される乱数発生ルーチン（図５），入
賞判定ルーチン（図６），当たり判定ルーチン（図７）
と同一のルーチンによる乱数発生回路６４を用いた処理
を実行する。

【手続補正２４】

【補正対象書類名】明細書

【補正対象項目名】００６３

【補正方法】変更

【補正内容】

【００６３】以上説明した第２実施例のパチンコ遊技装
置１Ｂによれば、ＲＯＭ６２を除くほとんどの制御回路
と乱数発生回路６４とを一つのパッケージに封入したの
で、乱数の改ざんや乱数発生回路のすり替えといった不
正を防止することができる。また、基板に実装するチッ
プが少なくなるので、基板の配線を簡易なものとするこ
とができ、制御装置３０Ｂを小型化することができる。

【手続補正２５】

【補正対象書類名】明細書

【補正対象項目名】００６４

【補正方法】変更

【補正内容】

【００６４】また、第２実施例のパチンコ遊技装置１Ｂ
において、第１実施例と同様、乱数発生回路６４用のク
ロックを生成するクロック発生回路６５Ｂを、ＣＰＵ４
０Ｂ用のクロック発生回路４６とは、別体に設けること
も好適である。図１４に、ＣＰＵ４０Ｂ用のクロック発
生回路４６には、外付けのクリスタル４８を設け、乱数
発生回路６４用のクロック発生回路６４Ｂには、外付け
のＣＲ発振回路６８を設けた構成を示す。この場合に
も、乱数発生回路６４の乱数発生のタイミングはＣＰＵ
４０Ｂの動作と完全に非同期となり、しかも、ＣＰＵ４
０Ｂ用のクロック発生回路４６はクリスタルを用いてい
るのでその発振周波数は温度に比較的依存せず、乱数発
生回路６４用のクロック発生回路６５ＢはＣＲ発振回路
６８を用いているのでその温度依存性などにより、動作
クロックは変動する。従って、ＣＰＵ４０Ｂの動作タイ
ミングを解析して、乱数の発生に人為的に介入しようと
する試みを一切排除することができる。

【手続補正２６】

【補正対象書類名】明細書

【補正対象項目名】００６５

【補正方法】削除

【手続補正２７】

【補正対象書類名】明細書

【補正対象項目名】００６６

【補正方法】変更

【補正内容】

【００６６】また、第１実施例では、パチンコ遊技装置
を例にとり、乱数発生回路６４ＡとセキュリティＣＰＵ
７２とを１つのパッケージに封入したが、本発明の好適
な態様としては、アレンジボール遊技装置やスロットマ
シーンあるいはカードゲーム機等の各種遊技装置におけ
るＣＰＵ，ＲＯＭ，ＲＡＭ，Ｉ／Ｏおよびセキュリティ
ＣＰＵ等の回路素子の少なくとも１つと乱数発生回路と
を１つのパッケージに封入するものがある。すなわち、
ＣＰＵ，ＲＯＭ，ＲＡＭ，Ｉ／ＯおよびセキュリティＣ
ＰＵのうちいずれか１つと乱数発生回路とを１つのパッ
ケージに封入する態様（５態様）、ＣＰＵ，ＲＯＭ，Ｒ
ＡＭ，Ｉ／ＯおよびセキュリティＣＰＵのうちの２つと
乱数発生回路とを１つのパッケージに封入する態様（１
０態様）、ＣＰＵ，ＲＯＭ，ＲＡＭ，Ｉ／Ｏおよびセキ
ュリティＣＰＵのうちの３つと乱数発生回路とを１つの
パッケージに封入する態様（１０態様）、ＣＰＵ，ＲＯ
Ｍ，ＲＡＭ，Ｉ／ＯおよびセキュリティＣＰＵのうちの
４つと乱数発生回路とを１つのパッケージに封入する態
様（５態様）、ＣＰＵ，ＲＯＭ，ＲＡＭ，Ｉ／Ｏ，セキ
ュリティＣＰＵおよび乱数発生回路のすべてを１つのパ
ッケージに封入する態様（１態様）である。

【手続補正２８】

【補正対象書類名】明細書

【補正対象項目名】００６７

【補正方法】変更

【補正内容】

【００６７】第２実施例では、パチンコ遊技装置を例に
とり、ＲＯＭ６２を除くほとんどの制御回路と乱数発生
回路６４とを１つのパッケージに封入したが、本発明の
好適な態様としては、アレンジボール遊技装置やスロッ
トマシーンあるいはカードゲーム機等の各種遊技装置に
おいて、同様の構成をとることができる。

【手続補正２９】

【補正対象書類名】明細書

【補正対象項目名】００６８

【補正方法】変更

【補正内容】

【００６８】以上説明した各実施例の変形例として説明
したように、乱数発生回路を遊技装置のセキュリティを
実現する回路と同一のパッケージに封入すると共に、そ
のクロックを算術論理演算を行なう回路のクロックとは
異なるクロック発生回路により発生させるものとすれ
ば、乱数発生と遊技装置の制御のタイミングを完全に分
離することができ、乱数発生のタイミングに外部から人
為的に介入したり、乱数発生のタイミングを知って遊技
に介入しようとするといった試みを一切排除することが
できる。

【手続補正３０】

【補正対象書類名】明細書

【補正対象項目名】００６９

【補正方法】変更

【補正内容】

【００６９】以上本発明の実施例について説明したが、
本発明はこうした実施例に何等限定されるものではな
く、例えば、遊技装置に組み込まれる制御回路を構成す
る回路のうち上記以外の回路を、セキュリティを実現す
る回路と乱数発生回路とに加えて１つのパッケージに封
入する態様など、本発明の要旨を逸脱しない範囲内にお
いて、種々なる態様で実施し得ることは勿論である。ま
た、乱数発生回路は、ワイヤードロジックで構成しても
よく、ＣＰＵの計算によるもの（ソフト的なもの）でも
よい。乱数発生回路がＣＰＵの計算によるものの場合、
ＣＰＵは、ＲＯＭまたは／および乱数発生回路に対する
セキュリティ機能を有するものでもよいことは勿論であ
る。

【手続補正３１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図１】本発明の実施例を説明するための基本構成例と
してのパチンコ遊技装置１の外観を示す正面図である。

【図２】基本構成例としてのパチンコ遊技装置１の電気
的な構成を例示したブロック図である。

【図３】ＲＯＭ６２に記憶される外れ数値テーブルの一
例を示す説明図である。

【図４】ＲＯＭ６２に記憶される当たり数値テーブルの
一例を示す説明図である。

【図５】ＣＰＵ４０で実行される乱数発生ルーチンを示
すフローチャートである。

【図６】ＣＰＵ４０で実行される入賞判定ルーチンを示
すフローチャートである。

【図７】ＣＰＵ４０で実行される当たり判定ルーチンを
示すフローチャートである。

【図８】ＣＰＵ４０で実行される当たり処理ルーチンを
示すフローチャートである。

【図９】基本構成例としてのパチンコ遊技装置１の変形
例を示す概略構成図である。

【図１０】第１実施例としてのパチンコ遊技装置１Ａの
電気的な構成の一部を例示したブロック図である。

【図１１】第１実施例のＣＰＵ４０で実行されるチェッ
クプログラムを例示するフローチャートである。

【図１２】第１実施例の変形例を示す概略構成図であ
る。

【図１３】第２実施例としてのパチンコ遊技装置１Ｂの
電気的な構成の一部を例示したブロック図である。

【図１４】第２実施例の変形例を示す概略構成図であ
る。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 遊技状態に基づいて乱数を用いた所定の
   処理を実施し、その処理結果により遊技状態の有利さを
   変更する制御回路を備えると共に、 該制御回路を、ＣＰＵを有する算術論理演算回路として
   構成した遊技装置において、 前記制御回路は、前記算術論理演算回路を構成する少な
   くとも一部の回路と、前記所定の処理に用いられる乱数
   を発生させる乱数発生回路とを１つのパッケージに封入
   してなる集積回路を備えた遊技装置。