JP2001352060A - ｐチャネル型電界効果トランジスタ - Google Patents

Abstract

(57)【要約】 【課題】 寄生チャネルの形成を抑制しつつ、高速動作
が可能で駆動電流の高いヘテロ接合ｐチャネル型電界効
果トランジスタを提供する。 【解決手段】 Ｃを含むＳｉＧｅからなるチャネル層に
おいて、Ｇｅ組成は、シリコンバッファ層側の端部から
シリコンキャップ層側の端部に向かって０％から５０％
に直線的に変化し、ＣはＧｅ組成が４０％から５０％の
領域（つまり３０％を越える領域）に選択的に０．５％
含有されている。Ｇｅ組成が４０％から５０％の領域で
Ｃを０．５％含有させることにより、歪み量はそれぞれ
１２％，１０％程度だけ低減させることができるが、Ｅ
ｖはほとんど変化しない。ＳｉＧｅチャネル層の臨界膜
厚を大きく確保しながら、しきい値を小さくして、駆動
電流の増大を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＳｉＧｅＣ層中に
チャネルが形成されるｐチャネル型電界効果トランジス
タに関する。

【０００２】

【従来の技術】従来より、電界効果トランジスタの高速
化を目的として、ＳｉとＧｅとの混晶であるＳｉ_1-x Ｇ
ｅ_x 層（０＜ｘ＜１）（以下ＳｉＧｅ層と記す）とＳｉ
層との間に形成されるヘテロ障壁を利用して、ＳｉＧｅ
層にホールを閉じこめてｐチャネルを形成するようにし
たＭＯＳ（Metal-Oxide-Semiconductor ）型電界効果ト
ランジスタが報告されている。

【０００３】図２２は、このような従来のｐチャネル型
電界効果トランジスタ（ｐ−ＭＯＳＦＥＴ）の一例を示
す断面図である。同図に示すように、ｎ型Ｓｉ基板３０
１上に、Ｓｉバッファ層３０２と、ＳｉＧｅチャネル層
３０３と、Ｓｉキャップ層３０４とがＵＨＶ−ＣＶＤ法
等により順次エピタキシャル成長されている。Ｓｉバッ
ファ層３０２，ＳｉＧｅチャネル層３０３及びＳｉキャ
ップ層３０４の膜厚は、それぞれ１０ｎｍ，１０ｎｍ及
び５ｎｍであり、各層３０２，３０３及び３０４には不
純物のドーピングが行なわれていない。また、Ｓｉキャ
ップ層３０４上には、シリコン酸化膜からなるゲート絶
縁膜３０５と、ポリシリコン膜からなるゲート電極３０
６とが設けられている。また、Ｓｉバッファ層３０２，
ＳｉＧｅチャネル層３０３及びＳｉキャップ層３０４に
亘る広い領域のうち，ゲート電極３０６の両側方に位置
する領域には、高濃度のｐ型不純物（例えばボロン）を
含むソース領域３０７およびドレイン領域３０８が形成
されている。そして、ソース領域３０７の上にはソース
電極３０９が設けられ、ドレイン領域３０８の上にはド
レイン電極３１０が設けられている。なお、ＭＯＳ型電
界効果トランジスタのチャネル長およびチャネル幅は、
例えば０．５μｍ、１０μｍである。

【０００４】ここで、図２３（ａ），（ｂ）は、ＳｉＧ
ｅ単結晶とＳｉ単結晶との格子定数の相違を示す図、及
びＳｉ層の上にＳｉＧｅ層がエピタキシャル成長された
ときの状態を示す断面図である。図２３（ａ）に示すよ
うに、ＳｉＧｅ単結晶の格子定数はＳｉ単結晶の格子定
数よりも大きいので、図２３（ｂ）に示すように、Ｓｉ
Ｇｅチャネル層３０３は、Ｓｉバッファ層３０２の上に
圧縮歪みを受けた状態でエピタキシャル成長されてい
る。そして、この歪んだＳｉＧｅチャネル層３０３にお
いては、エネルギバンドの縮退が解けてライトホールと
ヘビーホールとのバンドが生じ、このライトホールはＳ
ｉ単結晶中の縮退したホールに比べて大きな移動度を有
している。そこで、従来のＳｉ／ＳｉＧｅヘテロ接合を
利用したｐチャネル型電界効果トランジスタにおいて
は、圧縮歪みを受けているＳｉＧｅ層をチャネルとして
利用することにより、高速動作の実現を図っている。

【０００５】上述したような、歪んだＳｉＧｅをチャネ
ルとした電界効果トランジスタにおいては、ゲート電圧
が大きいときにＳｉキャップ層３０４のゲート絶縁膜３
０５に隣接する領域に寄生的に発生するチャネル（以
下、「寄生チャネル」と呼ぶ）の問題が挙げられる。以
下に、この寄生チャネルについて説明する。

【０００６】図２４（ａ），（ｂ）（実線）は、ｐチャ
ネル型電界効果トランジスタのゲート電極３０６−ゲー
ト絶縁膜３０５−Ｓｉキャップ層３０４−ＳｉＧｅチャ
ネル層３０３−Ｓｉバッファ層３０２−Ｓｉ基板３０１
を縦断する断面における小電圧，大電圧印加時のエネル
ギーバンドを示すバンド図である。この例では、ＳｉＧ
ｅチャネル層３０３は、Ｇｅの含有率（以下、単にＧｅ
組成という）がＳｉバッファ層３０２との境界部では０
％でＳｉキャップ層３０４との境界部では３０％になる
ようにほぼ連続的にＧｅ組成を傾斜させている。図２４
（ａ）に示すように、ゲート電極３０６に印加する負の
電圧Ｖｇが小さいとき（絶対値が小さいとき）には、そ
れほど目立った寄生チャネルは現れていないが、ゲート
電極３０６に印加する負の電圧を大きくすると（絶対値
を大きくすると）、Ｓｉキャップ層３０４の上端部のエ
ネルギーレベルが上昇することにより、目立った寄生チ
ャネルが現れることがわかる。

【０００７】また、図２４（ａ），（ｂ）には、Ｇｅ組
成が一定値１５％である場合のバンド構造が点線で示さ
れている。実線のバンド構造はＳｉＧｅチャネル層のＧ
ｅ含有率を０％から３０％までほぼ直線的に増大させた
場合の構造であり、点線のバンド構造と比べると、価電
子帯の上端の傾斜が急になっている，つまり、ＳｉＧｅ
チャネル層３０３とシリコンキャップ層３０４の界面に
おけるバンド不連続（ΔEｖ）が大きくなっている。

【０００８】図２５（ａ），（ｂ）は、それぞれ順に、
Ｇｅ組成のプロファイルと、歪み量のプロファイルとを
示す図である。実線に示す傾斜組成と、点線に示す一定
組成とでは全体としての歪み量が同じであるので、熱的
安定性が同等であるといえる。

【０００９】図２４（ａ），（ｂ）に示すように、弱く
オーバードライブされた状態では、価電子帯の上端のエ
ネルギーレベルがＳｉＧｅ層３０３内で最大となるた
め、ホールはほとんどすべてがＳｉＧｅ層３０３に存在
し、伝導に寄与するチャネルはＳｉＧｅ層３０３に形成
される。このチャネルは、半導体層全体の最表面からシ
リコンキャップ層３０４の厚みだけ奥に入った部分に形
成されるため、埋め込みチャネルと呼ばれる。しかし、
オーバードライブが強くなると、シリコンキャップ層３
０４のバンド端のプロファイルの傾斜が急になり、Ｓｉ
Ｇｅ層３０３以外に、シリコンキャップ層３０４内でゲ
ート絶縁膜３０５との界面にもホールが存在するように
なる。このシリコンキャップ層３０４内に形成されるチ
ャネルを寄生チャネルと呼ぶ。

【００１０】ＳｉＧｅ層３０３に形成される埋め込みチ
ャネル中のホールは、上述したように、歪みの効果によ
り、Ｓｉに比べて大きな移動度を有する。一方、寄生チ
ャネル中のホールは、ゲート絶縁膜３０５とシリコンキ
ャップ層３０４との界面のラフネスによる散乱等を受け
るので、埋め込みチャネルにおける移動度に比べて小さ
い移動度で走行する。したがって、埋め込みチャネルが
支配的である場合は、全体としてホールの移動度は大き
く、Ｓｉによるｐ−ＭＯＳＦＥＴに比べて高速に動作
し、また、電流駆動力も大きくできる。しかし、寄生チ
ャネルが支配的になると、全体としてホールの移動度は
小さくなり、高速動作が妨げられ、電流駆動力も小さく
なってしまう。

【００１１】図２６は、埋め込みチャネルおよび寄生チ
ャネルにおけるホールのシートキャリア濃度（ホールシ
ート濃度）のゲートバイアス依存性を示す図である。図
２６中の点線で示す曲線はＧｅ組成が１５％で一定、実
線で示したものはＧｅ組成が０％から３０％に直線的に
変化する場合を示す。図２４（ａ）および（ｂ）からも
類推できるようにように、Ｇｅ組成を０％から３０％に
直線的に変化させて、ＳｉＧｅチャネル層３０３とシリ
コンキャップ層３０４の界面におけるバンド不連続（Δ
Ｅｖ）を大きくとったものの方が、Ｇｅ組成が一定する
場合に比べて、同等の熱的安定性を有しながら、埋め込
みチャネル中のホールシート濃度を高くし、寄生チャネ
ル中のホールシート濃度を小さく抑えることができる。
その結果、より広範囲なゲート電圧にわたって、高速動
作および高電流駆動力を維持することができる。このよ
うに、Ｇｅ組成を傾斜させることによって寄生チャネル
を抑制した電界効果トランジスタの従来例は、例えば、
文献（S.V.Vandebroek etal., IEEE Transactions on E
lectron Devices, vol41, p.90（1994））や、米国特許
公報5,821,577号に示されている。

【００１２】また、従来より、電界効果トランジスタの
電流駆動力を増大させるための他の手段として、変調ド
ープ構造が用いられている。

【００１３】図２７は、変調ドープ構造を採用した場合
のＧｅ組成およびｐ型不純物濃度（ここではホウ素）の
プロファイルの一例を示す図である。シリコンバッファ
層３０２中でチャネル３０３近傍に、キャリアを供給す
る不純物を高濃度にドープしてなるいわゆるδドープ層
を設けている。このδドープ層は、シリコンキャップ層
３０４中に設けられることもある。図２７において、チ
ャネル層３０３のＧｅ組成、トランジスタのサイズ等、
その他の条件については図２２の条件と同じである。こ
のように、δドープ層をチャネル層とは別に設けて、両
者を空間的に分離することにより、高い電流駆動力を実
現しながらチャネル中での不純物散乱を抑制し、チャネ
ルを走行するキャリアの移動度を高く保つことができ
る。このような構造を有する、ＳｉＧｅをホールチャネ
ルとする電界効果トランジスタは、例えば、S.P.Voinig
escu et al., IEDM Tech. Dig., p.369（1994） に記
載されている。

【００１４】図２８は、Ｇｅおよびホウ素のプロファイ
ルが図２５（ａ）および図２７で示されるようなトラン
ジスタにおける，ドレイン電圧−ドレイン電流特性（Ｖ
ｄ−Ｉｄ特性）を示す図である。実線曲線と破線曲線と
を比較するとわかるように、図２７に示す変調ドープ構
造を採用することで、より高い電流駆動力を得ることが
できる。

【００１５】

【発明が解決しようとする課題】しかしながら、上記従
来のＳｉＧｅ層をチャネルとする電界効果トランジスタ
では、以下に述べるような問題があった。それは、歪み
に起因する熱的安定性の問題と、変調ドープにおける不
純物拡散の問題であり、これらについて以下に説明す
る。

【００１６】寄生チャネルを抑制するためには、上述し
たように、ＳｉＧｅチャネル層とシリコンキャップ層と
の界面におけるバンドオフセット値ΔEｖを大きくして
やればよく、そのためにはＧｅ組成を大きくすればよい
が、そうするとＳｉＧｅチャネル層３０３はより大きな
圧縮歪みを受けることになる。歪みが大きくなりすぎる
と、結晶は歪んだ状態を保持できずに結晶欠陥を生じて
本来の格子定数に戻ろうとする。これを格子緩和と呼
ぶ。結晶の格子緩和が発生すると、結晶欠陥により局在
準位が生じ、これがリーク電流やホールの移動度の低下
の原因となり、デバイス特性を劣化させる。

【００１７】この格子緩和の起こりやすさは、薄膜結晶
の膜厚にも依存する。すなわち、歪みを内包した状態で
（格子緩和を起こさずに）結晶成長できる膜厚には上限
値が存在し、この上限膜厚を臨界膜厚と呼ぶ。図２９
は、Ｓｉ基板上の歪みＳｉＧｅのＧｅ組成と臨界膜厚と
の関係を示す図である。図２９に示されるように、臨界
膜厚はＧｅ組成の増加、すなわち、歪み量の増加ととも
に急激に減少するが、ＳｉＧｅチャネル層として、実用
的には十数ｎｍ程度以上の膜厚が必要であることを考え
れば、歪み量はできれば０．５〜０．８％程度までに抑
える必要がある。これは、実用的に必要な熱的安定性を
有するトランジスタを得るためにはＧｅ組成を１５％程
度以内に抑えなければならないことを意味し、従来例で
示したＧｅ組成（１５％）はこの上限値にほぼ対応して
いる。一方、Ｇｅ組成が０％から３０％まで変化する傾
斜組成を有する従来例でも、平均的なＧｅ組成は１５％
であるから、この値は、Ｇｅ組成を一定とした場合の上
限値に等しい。

【００１８】以上のことから、寄生チャネルを抑制する
ためには、Ｇｅ組成を大きくすればよいことがわかる。
しかし、この時には歪み量も大きくなるので、格子緩和
が起こりやすくなる。このような構造においては、トラ
ンジスタの作製工程における熱処理によっても格子緩和
が生じやすくなる。すなわち、熱的安定性に乏しい。良
質なゲート絶縁膜の形成やソース領域およびドレイン領
域等の不純物の十分な活性化のためにはより高温の熱処
理が必要とされるが、上述のように、ＳｉＧｅ層の熱的
安定性が乏しい状態では十分な熱処理を加えることがで
きず、トランジスタの十分な性能を引き出すことができ
なくなってしまう。

【００１９】また、図２７に示す変調ドープ構造におい
て、電流駆動力を大きくとるためにはδドープ層をチャ
ネル層にできるだけ近づける方が有利であるが、両者が
あまりに接近しすぎていると、図２７にも示したよう
に、δドープ層中の不純物がδドープ層（ピーク位置）
からチャネル層３０３に拡散しやすくなる。その場合に
は、チャネル層３０３中でキャリアに対する不純物散乱
が生じて、キャリアの移動度が低下し、駆動電流が減少
することになる。

【００２０】本発明の目的は、ＳｉＧｅチャネル層を有
する電界効果トランジスタにおいて、寄生チャネルの抑
制及び優れた熱的安定性の両立と、チャネル層への不純
物の拡散の抑制とを実現することにある。

【００２１】

【課題を解決するための手段】本発明のｐチャネル型電
界効果トランジスタは、半導体基板上に形成された電界
効果トランジスタであって、シリコンからなる第１の半
導体層と、上記第１の半導体層上に設けられ、Ｓｉ_1-x
Ｇｅ_x （０＜ｘ＜１）で表される組成を有する第２の半
導体層と、上記第２の半導体層上に設けられたシリコン
からなる第３の半導体層と、上記第３の半導体層上に設
けられたゲート絶縁膜と、上記ゲート絶縁膜上に設けら
れたゲート電極とを備え、上記第２の半導体層は、上記
ゲート電極に負の電圧が印加されたときにホールが走行
するｐチャネル領域になるとともに、少なくとも一部の
領域にＣ（炭素）が含まれている。

【００２２】これにより、第２の半導体層にＣが含まれ
ていることで、ＳｉＧｅチャネル領域となる第２の半導
体層における不純物の拡散が抑制される。したがって、
キャリアに対する不純物散乱を抑制することができ、キ
ャリアの移動度の高い、駆動電流の大きいトランジスタ
が得られる。また、Ｃの含有率を調整することで、歪み
を小さくすることができるが、その場合にも、第１の半
導体層と第２の半導体層との間に形成される価電子帯上
端のバンドオフセットの値はほとんど変化しない。した
がって、Ｃを含まずに同じＧｅ組成を有するものと同じ
しきい値を確保しつつ、歪みを小さくして熱的安定の向
上を図ることができる。すなわち、格子緩和によるキャ
リア移動度の劣化が起こらないため、高い電流駆動力を
実現することができる。

【００２３】上記第２の半導体層は、Ｇｅ含有率が変化
する組成を有していることにより、寄生チャネルの抑制
及び優れた熱的安定性の両立とを図ることができる。

【００２４】上記第２の半導体層は、その価電子帯上端
のエネルギーレベルが上記第３の半導体層に接する領域
で最大となるように構成されていることにより、しきい
値電圧をできるだけ低くして、駆動電流を大きく確保す
ることができる。

【００２５】上記第２の半導体層は、上記第１の半導体
層に接する領域及び上記第３の半導体層に接する領域の
うち少なくともいずれか一方の部分における格子歪みが
０．５％以下であるように構成されていることにより、
格子緩和を生じない範囲でチャネル層の厚みを十分確保
することができる。

【００２６】上記第２の半導体層は、すべての領域にお
いて上記第１の半導体層および上記第３の半導体層と格
子整合するように構成されていることがより好ましい。

【００２７】上記第１の半導体層のうち上記第２の半導
体層に隣接する部分に設けられ、高濃度のｐ型不純物を
含むδドープ層をさらに備えていることにより、チャネ
ル領域を走行するキャリアを供給しつつ、チャネル領域
における不純物散乱を抑制することができる。

【００２８】その場合、上記第２の半導体層のうちＣが
含まれている上記少なくとも一部の領域は、上記第１の
半導体層に隣接していることが好ましい。

【００２９】また、上記第３の半導体層のうち上記第２
の半導体層に隣接する部分に設けられ、高濃度のｐ型不
純物を含むδドープ層をさらに備えていてもよい。

【００３０】その場合には、上記第２の半導体層中のＣ
が含まれている上記少なくとも一部の領域は、上記第３
の半導体層に隣接していることが好ましい。

【００３１】上記半導体基板は、絶縁層の上に半導体層
を設けてなるＳＯＩ基板であり、上記第１の半導体層
は、上記ＳＯＩ基板上の半導体層であり、上記ゲート電
極に負の電圧が印加されたときに、空乏層が上記第１の
半導体層の下端にまで達するように構成されていること
により、寄生チャネルの発生をより確実に抑制すること
ができる。

【００３２】

【発明の実施の形態】（第１の実施形態）まず、本発明
の第１の実施形態について説明する。図１は、チャネル
層がＣを含む歪みＳｉＧｅ層よりなるｐ型電界効果トラ
ンジスタの断面図である。ｎ型シリコン基板１０１上
に、ＵＨＶ−ＣＶＤ法により、シリコンバッファ層１０
２、チャネル層１０３、及びシリコンキャップ層１０４
が順次エピタキシャル成長されている。チャネル層１０
３は、Ｃを含む，かつ歪みのあるＳｉＧｅ層によって構
成されている。シリコンバッファ層１０２、チャネル層
１０３、シリコンキャップ層１０４の膜厚は、それぞれ
１０ｎｍ、１０ｎｍ、５ｎｍであり、各層への不純物の
ドーピングのための処理は行なわれていない。また、Ｓ
ｉキャップ層１０４上には、シリコン酸化膜からなるゲ
ート絶縁膜１０５と、ポリシリコン膜からなるゲート電
極１０６とが設けられている。また、Ｓｉバッファ層１
０２，ＳｉＧｅチャネル層１０３及びＳｉキャップ層１
０４に亘る広い領域のうち，ゲート電極１０６の両側方
に位置する領域には、高濃度のｐ型不純物（例えばボロ
ン）を含むソース領域１０７およびドレイン領域１０８
が形成されている。そして、ソース領域１０７の上には
ソース電極１０９が設けられ、ドレイン領域１０８の上
にはドレイン電極１１０が設けられている。なお、ＭＯ
Ｓ型電界効果トランジスタのチャネル長およびチャネル
幅は、例えば０．５μｍ、１０μｍである。

【００３３】図２（ａ），（ｂ），（ｃ），（ｄ）は、
それぞれ順に、図１のＡ−Ａ’線断面に沿ったＧｅおよ
びＣの深さ方向の組成プロファイルと、価電子帯上端の
エネルギーレベルＥｖ（Ｓｉの上端を基準とする）およ
び歪み量のプロファイルとを示す図である。図２
（ａ），（ｂ）に示すように、Ｇｅ組成は、シリコンバ
ッファ層１０２側の端部からシリコンキャップ層１０４
側の端部に向かって０％から５０％に直線的に変化し、
ＣはＧｅ組成が４０％から５０％の領域に選択的に０．
５％含有されている。図２（ｃ），（ｄ）において、実
線は本実施形態によるもの、点線は従来のＣを含まない
傾斜組成を有するＳｉＧｅをチャネルとする電界効果ト
ランジスタを示す。実線のみが示されているものは、本
実施形態と従来例で全く同じか、あるいは、わずかに差
があってもこのスケールでは違いがほとんど現れないも
のである。

【００３４】また、図３は、シリコン基板上に歪んだ状
態で形成されたＳｉ_1-x-y Ｇｅ_xＣ_y （０≦ｘ≦1，０＜
Y≦１）について、Ｇｅ組成，Ｃ組成と、歪み量および
Ｅｖの関係を示す図である。歪み量およびＥｖが等しく
なるＧｅおよびＣの組成を、それぞれ点線および一点鎖
線で示している。図３中には、チャネル層内でのＧｅお
よびＣ組成の変化が矢印により示されている。矢印の始
点はチャネル層のシリコンバッファ層側の端部での組成
を表し、矢印の終点はチャネル層のシリコンキャップ層
側の端部での組成を表し、その間のＧｅ組成，Ｃ組成を
矢印に沿って変化させることを示している。矢印は本
実施形態によるもの、矢印は従来のＣを含まない傾斜
組成を有するＳｉＧｅをチャネルとする電界効果トラン
ジスタを示す。

【００３５】図２および図３からわかるように、Ｇｅ組
成が４０％から５０％の領域（つまり３０％を越える領
域）でＣを０．５％含有させることにより、歪み量はそ
れぞれ１２％，１０％程度だけ低減させることができる
が、Ｅｖはほとんど変化しないことがわかる。（図２
（ｃ）のスケールでは、Ｅｖの違いは見えない程度であ
る。）つまり、ＳｉＧｅチャネル層の臨界膜厚を大きく
確保しながら、駆動電流の増大を図ることができる。特
に、従来のＳｉＧｅ−ｐＭＯＳＦＥＴにおいては、研究
レベルではともかく実用レベルでは、ＳｉＧｅ層のＧｅ
含有率が３０％を越えるものは、十分な駆動電流を得る
ために必要な膜厚を臨界膜厚の範囲内で確保しながら、
プロセス中での格子緩和が生じないような熱的安定性を
得ることが困難であることから、未だ存在していないの
が現状である。それに対し、本実施形態においては、Ｃ
を微量含有させることにより、Ｅｖを確保しつつ格子歪
みのみを低減させることができるので、ＳｉＧｅ層（厳
密にはＳｉＧｅＣ層）におけるＧｅの含有率を３０％以
上にしても、十分な駆動電流と大きな熱的安定性とを確
保することができる。

【００３６】次に、寄生チャネルの抑制効果について、
従来のＣを含まないものと比較して説明する。図４
（ａ），（ｂ）は、上述のｐ−ＭＯＳＦＥＴのゲート電
極１０６に負のゲート電圧Ｖｇを印加した時の、図１の
Ａ−Ａ’線断面における伝導帯および価電子帯のバンド
端のプロファイルを示す図である。図４（ａ）はゲート
電圧がしきい値電圧から弱くオーバードライブされた状
態、図４（ｂ）はゲート電圧がしきい値電圧から強くオ
ーバードライブされた状態を示す。図中、１０１等の符
号が示す領域は、図１中に示す符号の領域に対応してい
る。チャネル層における価電子帯上端のプロファイルが
本実施形態と従来のＣを含まないものとでほとんど変わ
らないため、図４（ａ），（ｂ）における全体のプロフ
ァイルも同じになる。したがって、従来のＳｉＧｅ傾斜
組成のものと同等に寄生チャネルを抑制することができ
る。

【００３７】図５は、埋め込みチャネル１０３および寄
生チャネル１０４のシートキャリア濃度（ホールシート
濃度）のゲート電圧依存性を示す図である。このよう
に、寄生チャネルの抑制に関しては本実施形態と従来の
ＳｉＧｅ傾斜組成のもので同等である。

【００３８】図６は、ＳｉＧｅチャネル層にＣを含む本
発明の電界効果トランジスタとＣを含まない従来の電界
効果トランジスタとにおけるＶｄ−Ｉｄ特性を示す図で
ある。図６に示すように、本発明の電界効果トランジス
タでは、Ｇｅ組成が大きい領域にＣを含有させることに
より、従来の電界効果トランジスタに比べて大きなドレ
イン電流が得られている。

【００３９】すなわち、本発明によると、チャネル層１
０３にＣを含ませることにより、チャネル層１０３の歪
みが低減し、熱的安定性が大幅に向上する一方、キャッ
プ層とのバンドオフセットの値は、Ｃを含まずにＧｅ組
成が同じであるものと変わらないので、低いしきい値を
維持しつつ格子緩和を抑制することができる。このよう
に、ＳｉＧｅチャネル層の結晶の格子緩和によるキャリ
ア移動度の劣化が起こらないため、従来のＣを含まない
Ｇｅ傾斜組成を有するものと比較して、高い電流駆動力
を実現することができ、実用上の優位性を有している。

【００４０】（第２の実施形態）次に、本発明による電
界効果トランジスタの第２の実施形態について説明す
る。本発明による，チャネル層がＳｉＧｅＣよりなる電
界効果トランジスタ（ＳｉＧｅＣ−ｐＭＯＳＦＥＴ）に
ついて、その優位性を説明するために、チャネル層が
（Ｃを含まない）傾斜組成のＳｉＧｅよりなる従来の電
界効果トランジスタ（ＳｉＧｅ−ｐＭＯＳＦＥＴ）と比
較しながら説明する。

【００４１】本実施形態においても、ＳｉＧｅＣ−ｐＭ
ＯＳＦＥＴの構造は、チャネル層が全体的にＣを含むＳ
ｉＧｅＣにより構成されている点を除けば第１の実施形
態で述べた図１に示す構造と基本的に同様であるので、
説明を省略する。シリコンバッファ層１０２、チャネル
層１０３、シリコンキャップ層１０４の各層の膜厚はそ
れぞれ１０ｎｍ、１０ｎｍ、５ｎｍであり、不純物のド
ーピングは行っていない。トランジスタのチャネル長お
よびチャネル幅はそれぞれ０．５μｍ、１０μｍであ
る。

【００４２】図７は、本実施形態のＳｉＧｅＣ−ｐＭＯ
ＳＦＥＴ、および第１および第２の従来のＳｉＧｅ−ｐ
ＭＯＳＦＥＴのチャネル層におけるＧｅ組成およびＣ組
成の調整方法を示す図である。図７における矢印、
、は、本実施形態のＳｉＧｅＣ−ｐＭＯＳＦＥＴ，
第１および第２の従来のＳｉＧｅ−ｐＭＯＳＦＥＴのチ
ャネル層におけるＧｅ組成およびＣ組成を示す。

【００４３】すなわち、本発明によるＳｉＧｅＣ−ｐＭ
ＯＳＦＥＴ（矢印）では、チャネル層１０３は、その
シリコンバッファ層１０２側の端部においてはＧｅおよ
びＣを含まないシリコンであり、そのシリコンキャップ
層１０４側の端部におけるＧｅおよびＣの組成は、それ
ぞれ４５％，３．８％である。矢印の始点から終点ま
で直線的にＧｅ組成及びＣ組成が変化している。矢印
の終点におけるバンドオフセットは約２５０ｍｅＶであ
り、歪み量は約０．５％（圧縮歪み）である。

【００４４】第１の従来のＳｉＧｅ−ｐＭＯＳＦＥＴ
（矢印）では、チャネル層１０３はシリコンバッファ
層１０２側の端部においてはＧｅおよびＣを含まないシ
リコンであり、シリコンキャップ層１０４側の端部にお
けるＧｅ組成は、４０％である。矢印の始点から終点
まで直線的にＧｅ組成が変化している。矢印の終点に
おけるＥｖは、本実施形態のＳｉＧｅＣ−ｐＭＯＳＦＥ
Ｔと同じく約２５０ｍｅＶであり、歪み量は本実施形態
のＳｉＧｅＣ−ｐＭＯＳＦＥＴに比べて３倍以上の約
１．６％（圧縮歪み）である。

【００４５】第２の従来のＳｉＧｅ−ｐＭＯＳＦＥＴ
（矢印）では、チャネル層１０３は、そのシリコンバ
ッファ層１０２側の端部においてはＧｅおよびＣを含ま
ないシリコンであり、そのシリコンキャップ層１０４側
の端部におけるＧｅ組成は、１２％である。そして、こ
の矢印の始点から終点まで直線的にＧｅ組成が変化し
ている。矢印の終点におけるＥｖはＳｉＧｅＣ−ｐＭ
ＯＳＦＥＴの３分の１の約８０ｍｅＶであり、歪み量は
ＳｉＧｅＣ−ｐＭＯＳＦＥＴと同じく約０．５％（圧縮
歪み）である。

【００４６】図８（ａ），（ｂ），（ｃ），（ｄ）は、
それぞれ順に、本実施形態のＳｉＧｅＣ−ｐＭＯＳＦＥ
Ｔ及び従来のＳｉＧｅ−ｐＭＯＳＦＥＴのＧｅ組成，Ｃ
組成，Ｅｖおよび歪み量のプロファイルを示す図であ
る。図中の符号が示す領域は、図１に示す符号で示され
る領域に対応しており、図中の丸数字は、図７に示す矢
印の番号に対応している。

【００４７】まず、本実施形態のＳｉＧｅＣ−ｐＭＯＳ
ＦＥＴ（矢印）と第１の従来のＳｉＧｅ-ｐＭＯＳＦ
ＥＴ（矢印）を比較する。

【００４８】チャネル層１０３におけるＥｖのプロファ
イルが本発明と第１の従来のもので同じであるため、図
１中のＡ−Ａ’線断面におけるゲート電極からＳｉ基板
までの全体のプロファイルも同じになる。したがって、
第１の実施形態で説明したように、寄生チャネルの抑制
に関しては本実施形態のＳｉＧｅＣ−ｐＭＯＳＦＥＴと
第１の従来のＳｉＧｅ-ｐＭＯＳＦＥＴとで同等であ
る。

【００４９】図９は、本実施形態のＳｉＧｅＣ−ｐＭＯ
ＳＦＥＴのＶｄ−Ｉｄ特性を示す図である。図８（ｄ）
に示すように、本実施形態によるＳｉＧｅＣ−ｐＭＯＳ
ＦＥＴ（矢印）では第１の従来のＳｉＧｅ−ｐＭＯＳ
ＦＥＴ（矢印）と比較して、歪み量が３分の１以下に
なっており、熱的安定性が大幅に向上する。したがっ
て、高温での熱処理によっても結晶の格子緩和が生じに
くいので、キャリア移動度の劣化を抑制でき、高速動作
かつ高電流駆動力を実現することができる。そして、比
較的高温での熱処理が可能であることにより、良質なゲ
ート絶縁膜１０５の形成や、ゲート絶縁膜１０５におけ
るリーク電流の低減が可能となり、また、ソース領域１
０７やドレイン領域１０８を十分に活性化することによ
り低抵抗化が実現できるなど、トランジスタの高性能化
を実現することができる。

【００５０】このように、本実施形態によるＳｉＧｅＣ
−ｐＭＯＳＦＥＴは第１の従来のＳｉＧｅ−ｐＭＯＳＦ
ＥＴと比較して、寄生チャネルの抑制に関して同等の効
果を保ちながら熱的安定性を大幅に向上させることがで
き、トランジスタの高性能化を実現することができるの
で、実用上の優位性を有している。

【００５１】次に、本実施形態によるＳｉＧｅＣ−ｐＭ
ＯＳＦＥＴ（矢印）と第２の従来のＳｉＧｅ−ｐＭＯ
ＳＦＥＴ（矢印）を比較する。

【００５２】図１０は、埋め込みチャネル１０３および
寄生チャネル１０４のシ−トキャリア濃度（ホールシー
ト濃度）のゲ−ト電圧依存性を示す図である。図８
（ｃ）からわかるように、チャネル層１０３における本
実施形態でのＥｖは、第２の従来のものと比較して３倍
以上も大きい。したがって、本実施形態のＳｉＧｅＣ−
ｐＭＯＳＦＥＴでは、埋め込みチャネル中のホ−ルシ−
ト濃度を高くし、寄生チャネル中のホ−ルシ−ト濃度を
小さく抑えることができる。その結果、より広範囲なゲ
−ト電圧にわたって、高速動作および高電流駆動力を維
持することができ、実用上の優位性を有している。

【００５３】また、図８（ｄ）に示したように、本実施
形態のＳｉＧｅＣ−ｐＭＯＳＦＥＴ（矢印）と第２の
従来のＳｉＧｅ−ｐＭＯＳＦＥＴ（矢印）とでは、歪
み量が同じであり、したがって、熱的安定性はほぼ同等
と考えて差し支えない。

【００５４】このように、本実施形態のＳｉＧｅＣ−ｐ
ＭＯＳＦＥＴは、第２の従来のＳｉＧｅ−ｐＭＯＳＦＥ
Ｔと比較して、熱的安定性に関して同等の効果を保ちな
がら寄生チャネルを大幅に抑制することができ、トラン
ジスタの高性能化を実現することができ、実用上の優位
性を有している。

【００５５】また、チャネル層１０３をＳｉＧｅＣによ
り形成することにより、次のような利点もある。電界効
果トランジスタのゲ−ト長が短くなるにつれて、しきい
値電圧の減少等の短チャネル効果が顕著になってくる。
この短チャネル効果を抑制するために、ＬＤＤ注入やポ
ケット注入等、ソ−スおよびドレイン領域近傍の注入プ
ロファイルを２次元的に細かく制御することが行われて
いる。しかしながら、この細かいプロファイル制御を行
なった後に、不純物の活性化等のための高温での熱処理
が行なわれると、不純物が拡散して２次元プロファイル
がぼやけてしまい、短チャネル効果が十分に抑制されな
くなってしまう。それに対し、本実施形態の電界効果ト
ランジスタでは、チャネル層にＣを含有しているため
に、不純物の拡散が抑制され、細かな２次元プロファイ
ルを高温での熱処理後も維持することができ、短チャネ
ル効果を十分に抑制することができる。

【００５６】（第３の実施形態）本発明による電界効果
トランジスタの第３の実施形態について説明する。本実
施形態における，チャネル層がＳｉＧｅＣよりなる電界
効果トランジスタ（ＳｉＧｅＣ−ｐＭＯＳＦＥＴ）の優
位性を説明するために、チャネル層が（Ｃを含まない）
傾斜組成ＳｉＧｅよりなる従来の電界効果トランジスタ
（ＳｉＧｅ−ｐＭＯＳＦＥＴ）と比較しながら説明す
る。

【００５７】本実施形態のＳｉＧｅＣ−ｐＭＯＳＦＥＴ
の構造は、チャネル層が全体的にＣを含んでいてＳｉＧ
ｅＣにより構成されている点を除けば第１の実施形態に
おける図１に示す構造と基本的に同じであり、説明を省
略する。シリコンバッファ層１０２、チャネル層１０
３、シリコンキャップ層１０４の各層の膜厚はそれぞれ
１０ｎｍ、１０ｎｍ、５ｎｍであり、各層への不純物の
ド−ピングのための処理は行っていない。トランジスタ
のチャネル長およびチャネル幅はそれぞれ０．５μｍ、
１０μｍである。

【００５８】図１１は、本実施形態のＳｉＧｅＣ−ｐＭ
ＯＳＦＥＴおよび従来のＳｉＧｅ−ｐＭＯＳＦＥＴのチ
ャネル層におけるＧｅおよびＣ組成のプロファイルを示
す図である。図１１中の矢印、は、本実施形態及び
従来のｐＭＯＳＦＥＴのチャネル層におけるＧｅおよび
Ｃ組成のプロファイルを示す。

【００５９】すなわち、本実施形態のＳｉＧｅＣ−ｐＭ
ＯＳＦＥＴ（矢印）では、チャネル層１０３は、その
シリコンバッファ層１０２側の端部においてはＧｅおよ
びＣを含まないシリコンであり、そのシリコンキャップ
層１０４側の端部におけるＧｅおよびＣの組成は、それ
ぞれ２５％，３％である。そして、この矢印の始点か
ら終点まで直線的にＧｅ組成，Ｃ組成が変化している。
矢印の終点におけるＥｖは約１４０ｍｅＶである。ま
た、チャネル層１０３は、シリコンバッファ層１０２に
接する部分からシリコンキャップ層１０４に接する部分
にかけてのいたるところで歪み量は０％であり、シリコ
ン基板１０１に格子整合している。チャネル層１０３が
歪みを有していない場合でも、ＳｉＧｅＣの材料的性質
により、ＳｉＧｅＣ層中のホ−ルは、Ｓｉ層中のホ−ル
に比べて大きな移動度を有し、電界効果トランジスタの
高速動作を実現することができる。

【００６０】また、従来のＳｉＧｅ−ｐＭＯＳＦＥＴ
（矢印）では、チャネル層１０３は、そのシリコンバ
ッファ層１０２側の端部においてはＧｅおよびＣを含ま
ないシリコンであり、そのシリコンキャップ層１０４側
の端部におけるＧｅ組成は、２２％である。そして、矢
印の始点から終点まで直線的にＧｅ組成が変化してい
る。矢印の終点におけるＥｖは約１４０ｍｅＶであ
り、歪み量は約０．８％（圧縮歪み）である。

【００６１】図１２（ａ）、（ｂ），（ｃ），（ｄ）
は、それぞれ順に、第３の実施形態のＳｉＧｅＣ−ｐＭ
ＯＳＦＥＴ及び従来のＳｉＧｅ−ｐＭＯＳＦＥＴのＧｅ
組成，Ｃ組成，Ｅｖおよび歪み量のプロファイルを示す
図である。図中の番号は、図１１中の矢印の番号に対応
している。

【００６２】チャネル層１０３におけるＥｖのプロファ
イルは、本実施形態と従来例のもので同じであるため、
図１中、Ａ−Ａ’で示した断面のゲ−ト電極からＳｉ基
板までの全体のプロファイルも同じになる。したがっ
て、第１の実施形態で説明したように、寄生チャネルの
抑制に関しては本実施形態のＳｉＧｅＣ−ｐＭＯＳＦＥ
Ｔ（矢印）と、従来のＳｉＧｅ−ｐＭＯＳＦＥＴ（矢
印）とで同等である。

【００６３】図１３は、本実施形態と従来のＭＯＳＦＥ
ＴのＶｄ−Ｉｄ特性を示す図である。図１２（ｄ）に示
すように、本実施形態のＳｉＧｅＣ−ｐＭＯＳＦＥＴで
はチャネル層１０３はシリコン基板１０１に格子整合し
ており、いたるところで歪み量は０％である。したがっ
て、熱的安定性がＳｉと同等レベルに飛躍的に向上す
る。したがって、高温での熱処理によっても結晶の格子
緩和が起こらないので、キャリア移動度の劣化が起こら
ないことから、高速動作かつ高電流駆動力を実現できる
ことがわかる。また、高温での熱処理が可能になること
で、良質なゲ−ト絶縁膜１０５の形成や、ゲ−ト絶縁膜
におけるリ−ク電流の低減が可能となり、また、ソ−ス
領域１０７やドレイン領域１０８を十分に活性化するこ
とにより低抵抗化が実現できるなど、トランジスタの高
性能化を実現することができる。

【００６４】このように、本実施形態によるＳｉＧｅＣ
−ｐＭＯＳＦＥＴは従来のＳｉＧｅ−ｐＭＯＳＦＥＴと
比較して、寄生チャネルの抑制に関して同等の効果を保
ちながら熱的安定性を飛躍的に向上させることができ、
トランジスタの高性能化を実現でき、実用上の優位性を
有する。

【００６５】（第４の実施形態）次に、本発明の第４の
実施形態について説明する。本実施形態においても、電
界効果トランジスタの構造は、基本的には第１の実施形
態における図１に示される構造と基本的には同じであ
る。ただし、本実施形態では、チャネル層が変調ド−プ
構造を有しており、シリコンバッファ層１０２中に高濃
度のｐ型不純物ド−プ層８δドープ層）を含んでいるこ
とを特徴とする。シリコンバッファ層１０２、チャネル
層１０３、シリコンキャップ層１０４の各層の膜厚はそ
れぞれ１０ｎｍ、１０ｎｍ、５ｎｍであり、チャネル層
およびシリコンキャップ層への不純物のド−ピングは行
っていない。トランジスタのチャネル長およびチャネル
幅はそれぞれ０．５μｍ、１０μｍである。

【００６６】図１４は、本実施形態の電界効果トランジ
スタのチャネル層におけるＧｅ組成およびＣ組成のプロ
ファイルを示す図である。図１４中の矢印は、本実施形
態の電界効果トランジスタのチャネル層におけるＧｅ組
成，Ｃ組成の変化を示している。

【００６７】すなわち、本実施形態の電界効果トランジ
スタのチャネル層１０３は、そのシリコンバッファ層１
０２側の端部におけるＧｅ組成，Ｃ組成は、それぞれ８
％，０．９％である。また、矢印に示されるように、シ
リコンキャップ層１０４側に近づくにつれてチャネル層
内のＧｅ組成は直線的に増加し、チャネル層内のある深
さで、Ｇｅ組成は２０％に、Ｃ組成は０．９％になる。
さらに、チャネル層内において、シリコンキャップ層１
０４側に近づくにつれてＧｅ組成およびＣ組成は再び直
線的に増加し、そのシリコンキャップ層１０４側の端部
においてＧｅ組成は３０％に、Ｃ組成は３．４％にな
る。

【００６８】図１５（ａ），（ｂ），（ｃ），（ｄ）
は、それぞれ順に、図１のＡ−Ａ’線断面に沿ったＧｅ
組成，Ｃ組成，ｐ型不純物（ボロン）の濃度及びＥｖと
歪み量のプロファイルを示す図である。これらのプロフ
ァイルはトランジスタ作製後のものを示しており、作製
工程における熱処理により、ホウ素の拡散が起こってい
るが、チャネル層１０３中のＣにより、チャネル層中で
のホウ素の拡散が阻止されていることが分かる。

【００６９】これにより、本実施形態の電界効果トラン
ジスタでは、チャネル層における不純物散乱による移動
度の劣化を防いで高速動作を実現することができる。ま
た、このことは、高濃度のｐ型不純物ド−プ層を極力チ
ャネル層１０３に近づけることができるということを意
味しているので、本実施形態ではより高い電流駆動力を
得ることができる。

【００７０】次に、図１５（ｃ）に示すように、チャネ
ル層１０３におけるＥｖは、そのシリコンバッファ層１
０２側の端部からシリコンキャップ層１０４側の端部に
かけて単調に増加し、シリコンバッファ層１０２側の端
部において約４５ｍｅＶとなり、シリコンキャップ層１
０４側の端部において約１６５ｍｅＶとなる。したがっ
て、チャネル層１０３のシリコンキャップ層１０４側の
端部において十分なバンドオフセットが得られるので、
しきい値電圧を小さく維持しながら、寄生チャネルの形
成を確実に抑制することができる。

【００７１】次に、図１５（ｄ）に示すように、チャネ
ル層１０３中の歪み量は、チャネル層１０３の中間部の
Ｇｅ組成が２０％、Ｃ組成が０．９％の箇所で０．５％
と最大になり、そのシリコンバッファ層１０２側の端部
およびシリコンキャップ層１０４側の端部においては共
に０％（無歪み）になる。本実施形態の電界効果トラン
ジスタでは、チャネル層１０３は、そのシリコンバッフ
ァ層１０２側の端部およびシリコンキャップ層１０４側
の端部の両方において、シリコン層と格子整合している
ために、優れた熱的安定性を有する。したがって、高温
での熱処理によっても結晶の緩和が起こりにくく、キャ
リア移動度の劣化が起こらないため、高速動作かつ高電
流駆動力を有する電界効果トランジスタを実現すること
ができる。また、高温での熱処理が可能になるので、良
質なゲ−ト絶縁膜１０５の形成や、ゲ−ト絶縁膜におけ
るリ−ク電流の低減が可能となり、また、ソ−ス領域１
０７やドレイン領域１０８を十分に活性化することによ
り低抵抗化が実現できるなど、トランジスタの高性能化
を実現することができる。

【００７２】図１６は、ＳｉＧｅＣ−ｐＭＯＳＦＥＴに
おいて、シリコンバッファ層中のｐ型不純物ド−プ層
（δドープ層）がある場合とない場合のＶｄ−Ｉｄ特性
を示す図である。同図に示すように、δド−プ層を設け
て変調ド−プ構造とすることにより、さらに電流駆動力
を高めることができる。

【００７３】図３０（ａ），（ｂ）は、ＳｉＧｅＣ−ｐ
ＭＯＳＦＥＴにおいて、ｐ型不純物ド−プ層（δドープ
層）をそれぞれシリコンバッファ層，シリコンキャップ
層中に設けた場合のゲートバイアス印加時におけるバン
ド構造を示す図である。同図に示すように、特に、δド
ープ層をシリコンキャップ層中に設けることにより、バ
ンドオフセット部に鋭いくぼみが形成されるので、キャ
リアを閉じ込める機能をより高くすることが可能にな
る。

【００７４】以上のように、本実施形態による電界効果
トランジスタは、寄生チャネルの形成を確実に抑制しつ
つ、熱的安定性を向上させることができるだけでなく、
さらに変調ド−プ構造により電流駆動力を高めることが
できるなどトランジスタを高性能化でき、実用上の優位
性を有する。

【００７５】（第５の実施形態）次に、本発明の第５の
実施形態について説明する。本実施形態においても、電
界効果トランジスタの構造は、基本的には第１の実施形
態における図１で説明した構造と同じである。ただし、
本実施形態では、トランジスタが変調ド−プ構造を有し
ており、シリコンキャップ層１０４中に高濃度のｐ型不
純物ド−プ層（δドープ層）を含んでいる点が特徴であ
る。シリコンバッファ層１０２、チャネル層１０３、シ
リコンキャップ層１０４の各層の膜厚はそれぞれ１０ｎ
ｍ、１０ｎｍ、５ｎｍであり、チャネル層およびシリコ
ンバッファ層への不純物のド−ピングは行っていない。
トランジスタのチャネル長およびチャネル幅はそれぞれ
０．５μｍ、１０μｍである。

【００７６】本実施形態においても、電界効果トランジ
スタのチャネル層におけるＧｅ組成およびＣ組成のプロ
ファイルは、図１４中の矢印で示されている第４の実施
形態におけるものと同じである。

【００７７】図１７（ａ），（ｂ），（ｃ），（ｄ）
は、それぞれ順に、図１のＡ−Ａ’線断面に沿ったＧｅ
組成，Ｃ組成，ｐ型不純物（ボロン）の濃度及びＥｖと
歪み量のプロファイルを示す図である。これらのプロフ
ァイルはトランジスタ作製後のものを示しており、図１
７（ｂ）に示すように、作製工程における熱処理によ
り、ホウ素の拡散が起こっているが、チャネル層１０３
中のＣにより、チャネル層中でのホウ素の拡散が阻止さ
れていることが分かる。

【００７８】これにより、本実施形態の電界効果トラン
ジスタでは、チャネル層における不純物散乱による移動
度の劣化を防いで高速動作を実現することができる。ま
た、このことは、高濃度のｐ型不純物ド−プ層（δドー
プ層）を極力チャネル層１０３に近づけることができる
ということを意味し、より高い電流駆動力を得ることが
できる。

【００７９】次に、図１７（ｃ）および（ｄ）に示すよ
うに、本実施形態においても、第４の実施形態と同様
に、チャネル層１０３のシリコンキャップ層１０４側の
端部において十分大きいＥｖを有していることから、バ
ンドオフセットを大きく確保することでき、寄生チャネ
ルを十分に抑制することができる。また、チャネル層１
０３のシリコンバッファ層１０２側の端部およびシリコ
ンキャップ層１０４側の端部において歪み量が共に０％
となっているので、第４の実施形態と同様に、本実施形
態のＭＯＳＦＥＴも優れた熱的安定性を有する。

【００８０】図１８は、ＳｉＧｅＣ−ｐＭＯＳＦＥＴに
おいて、シリコンキャップ層中のｐ型不純物ド−プ層
（δドープ層）がある場合とない場合のＶｄ−Ｉｄ特性
を示す図である。同図に示すように、ｐ型不純物ド−プ
層（δドープ層）を設けて変調ド−プ構造とすることに
より、さらに電流駆動力を高めることができる。

【００８１】以上のように、本実施形態の電界効果トラ
ンジスタによると、寄生チャネルの形成を確実に抑制し
つつ、熱的安定性を向上させることができるだけでな
く、さらに変調ド−プ構造により電流駆動力を高めるこ
とができるなどトランジスタを高性能化でき、実用上の
優位性を有する。

【００８２】（第６の実施形態）次に、本実施形態で
は、ＳＯＩ基板上に形成されチャネル層が歪んだＳｉＧ
ｅＣ層よりなるｐ型電界効果トランジスタ（ＳｉＧｅＣ
−ｐＭＯＳＦＥＴ）について説明する。

【００８３】図１９は、本実施形態におけるＳｉＧｅＣ
−ｐＭＯＳＦＥＴの断面図である。シリコン基板２１
１、埋め込み酸化膜２１２及び表面シリコン層２１３に
よって構成されるＳＯＩ基板２０１の表面シリコン層２
１３の上に、ＵＨＶ−ＣＶＤ法により、シリコンバッフ
ァ層２０２、チャネル層２０３、およびシリコンキャッ
プ層２０４が順次エピタキシャル成長されている。チャ
ネル層２０３はＳｉＧｅＣにより構成されている。埋め
込み酸化膜２１２上の表面シリコン層２１３の膜厚は６
０ｎｍであり、電圧が印加されると活性領域全体が空乏
層となって、いわゆる完全空乏型の電界効果トランジス
タとして動作するように構成されている。

【００８４】シリコンバッファ層２０２、チャネル層２
０３、シリコンキャップ層２０４の膜厚は、それぞれ１
０ｎｍ、１０ｎｍ、５ｎｍであり、各層への不純物のド
ーピングのための処理は行なわれていない。また、Ｓｉ
キャップ層２０４上には、シリコン酸化膜からなるゲー
ト絶縁膜２０５と、ポリシリコン膜からなるゲート電極
２０６とが設けられている。また、Ｓｉバッファ層２０
２，ＳｉＧｅチャネル層２０３及びＳｉキャップ層２０
４に亘る広い領域のうち，ゲート電極２０６の両側方に
位置する領域には、高濃度のｐ型不純物（例えばボロ
ン）を含むソース領域２０７およびドレイン領域２０８
が形成されている。そして、ソース領域２０７の上には
ソース電極２０９が設けられ、ドレイン領域２０８の上
にはドレイン電極２１０が設けられている。なお、ＭＯ
Ｓ型電界効果トランジスタのチャネル長およびチャネル
幅は、例えば０．５μｍ、１０μｍである。

【００８５】本実施形態の電界効果トランジスタのチャ
ネル層におけるＧｅおよびＣ組成のプロファイルは、図
７中の矢印で示されている第２の実施形態におけるも
のと同じである。すなわち、本実施形態のＳｉＧｅＣ−
ｐＭＯＳＦＥＴでは、チャネル層２０３は、そのシリコ
ンバッファ層２０２側の端部においてはＧｅおよびＣを
含まないシリコンであり、そのシリコンキャップ層２０
４側の端部におけるＧｅ組成およびＣ組成は、それぞれ
４５％，３．８％である。そして、図７中の矢印の始
点から終点までの間におけるＧｅ組成，Ｃ組成は直線的
に変化している。矢印の終点におけるバンドオフセッ
トは約２５０ｍｅＶであり、歪み量は約０．５％（圧縮
歪み）である。

【００８６】図２０（ａ），（ｂ）は、本実施形態およ
び第２の実施形態におけるＳｉＧｅＣ−ｐＭＯＳＦＥＴ
のゲ−ト電極２０６に負のゲ−ト電圧Ｖｇを印加した時
の、Ａ−Ａ’線断面における伝導帯および価電子帯のバ
ンド端のプロファイルをそれぞれ示す図である。

【００８７】図２０（ａ）に示すように、本実施形態に
おけるＳｉＧｅＣ−ｐＭＯＳＦＥＴでは、表面シリコン
層２１３が完全に空乏化しているために、ゲ−ト電圧Ｖ
ｇの一部（Ｖｇ,box）が埋め込み酸化膜２１２にも印加
されている。そのため、シリコンキャップ層２０４にか
かる電圧は同一のゲート電圧Ｖｇをゲ−ト電極２０６に
かけた場合、第１の実施形態で述べたＳｉＧｅＣ−ｐＭ
ＯＳＦＥＴ（図２０（ｂ））に比べて小さくなる。この
ため、完全空乏型のＳＯＩ基板上のＳｉＧｅＣ−ｐＭＯ
ＳＦＥＴは、シリコンキャップ層２０４付近のバンドの
曲がりがゆるやかになる。この時、図２０（ａ）を見れ
ば明らかなように、寄生チャネルの形成を第２の実施形
態よりもさらに強く抑制することができる。

【００８８】図２１は、本実施形態のＭＯＳＦＥＴにお
ける埋め込みチャネル２０３および寄生チャネル２０４
それぞれのシ−トキャリア濃度のゲ−ト電圧依存性を示
す図である。

【００８９】以上述べたように、本実施形態におけるＳ
ＯＩ基板上のＳｉＧｅＣ−ｐＭＯＳＦＥＴは、ＳＯＩ基
板の表面シリコン層が完全に空乏化しているため、同一
の傾斜組成を有する（ＳＯＩ基板でない）通常のシリコ
ン基板上のＳｉＧｅＣ−ｐＭＯＳＦＥＴと比較して、寄
生チャネルの形成をより強く抑制することができ、実用
上の優位性を有する。

【００９０】なお、上述したすべての実施形態において
ゲ−ト絶縁膜は酸化膜としたが、これが窒化膜等の他の
絶縁膜であっても本発明により同様の効果を発揮するこ
とができる。

【００９１】

【発明の効果】本発明によると、チャネル層をＣを含有
するＳｉＧｅ（又はＳｉＧｅＣ）により構成したので、
チャネル層全体の歪み量を抑制して十分な熱的安定性を
保ちつつ、ホ−ルを埋め込みチャネル内に強く閉じ込め
て寄生チャネルを強く抑制することができ、実用上の優
位性を発揮することができる。また、Ｃを添加したこと
の効果により、変調ド−プ構造において、チャネル層へ
の不純物の拡散を抑制することにより高い電流駆動力を
実現できる。さらに、ＳＯＩ基板上に本実施形態のトラ
ンジスタを形成することにより寄生チャネル抑制の効果
をさらに高めることができる。

【図面の簡単な説明】

【図１】チャネル層がＣを含む歪みＳｉＧｅ層よりなる
ｐ型電界効果トランジスタの断面図である。

【図２】（ａ），（ｂ），（ｃ），（ｄ）は、それぞれ
順に、図１のＡ−Ａ’線断面に沿ったＧｅおよびＣの深
さ方向の組成プロファイルと、価電子帯上端のエネルギ
ーレベルＥｖ（Ｓｉの上端を基準とする）および歪み量
のプロファイルとを示す図である。

【図３】シリコン基板上に歪んだ状態で形成されたＳｉ
_1-x-y Ｇｅ_x Ｃ_y （０≦ｘ≦1，０＜Y≦１）について、
Ｇｅ組成，Ｃ組成と、歪み量およびＥｖの関係を示す図
である。

【図４】（ａ），（ｂ）は、上述のｐ−ＭＯＳＦＥＴの
ゲート電極１０６に負のゲート電圧Ｖｇを印加した時
の、図１のＡ−Ａ’線断面における伝導帯および価電子
帯のバンド端のプロファイルを示す図である。

【図５】埋め込みチャネルおよび寄生チャネルのシート
キャリア濃度（ホールシート濃度）のゲート電圧依存性
を示す図である。

【図６】ＳｉＧｅチャネル層にＣを含む本発明の電界効
果トランジスタとＣを含まない従来の電界効果トランジ
スタとにおけるＶｄ−Ｉｄ特性を示す図である。

【図７】第２の実施形態のＳｉＧｅＣ−ｐＭＯＳＦＥ
Ｔ、および第１および第２の従来のＳｉＧｅ−ｐＭＯＳ
ＦＥＴのチャネル層におけるＧｅ組成およびＣ組成の変
化を示す図である。

【図８】（ａ），（ｂ），（ｃ），（ｄ）は、それぞれ
順に、本実施形態のＳｉＧｅ−ｐＭＯＳＦＥＴ及び第
１，第２の従来のＳｉＧｅ−ｐＭＯＳＦＥＴのＧｅ組
成，Ｃ組成，Ｅｖおよび歪み量のプロファイルを示す図
である。

【図９】本発明の第２の実施形態のＳｉＧｅＣ−ｐＭＯ
ＳＦＥＴのＶｄ−Ｉｄ特性を示す図である。

【図１０】第２の実施形態の埋め込みチャネルおよび寄
生チャネルシ−トキャリア濃度のゲ−ト電圧依存性を示
す図である。

【図１１】第３の実施形態のＳｉＧｅＣ−ｐＭＯＳＦＥ
Ｔおよび従来のＳｉＧｅ−ｐＭＯＳＦＥＴのチャネル層
におけるＧｅ組成およびＣ組成のプロファイルを示す図
である。

【図１２】（ａ）、（ｂ），（ｃ），（ｄ）は、それぞ
れ順に、第３の実施形態のＳｉＧｅＣ−ｐＭＯＳＦＥＴ
及び従来のＳｉＧｅ−ｐＭＯＳＦＥＴのＧｅ組成，Ｃ組
成，Ｅｖおよび歪み量のプロファイルを示す図である。

【図１３】第３の実施形態と従来のＭＯＳＦＥＴのＶｄ
−Ｉｄ特性を示す図である。

【図１４】第４，第５の実施形態の電界効果トランジス
タのチャネル層におけるＧｅ組成およびＣ組成のプロフ
ァイルを示す図である。

【図１５】（ａ），（ｂ），（ｃ），（ｄ）は、それぞ
れ順に、第４の実施形態における図１のＡ−Ａ’線断面
に沿ったＧｅ組成，Ｃ組成，ｐ型不純物（ボロン）の濃
度及びＥｖと歪み量のプロファイルを示す図である。

【図１６】ＳｉＧｅＣ−ｐＭＯＳＦＥＴにおいて、シリ
コンバッファ層中のｐ型不純物ド−プ層がある場合とな
い場合のＶｄ−Ｉｄ特性を示す図である。

【図１７】（ａ），（ｂ），（ｃ），（ｄ）は、それぞ
れ順に、第５の実施形態における図１のＡ−Ａ’線断面
に沿ったＧｅ組成，Ｃ組成，ｐ型不純物（ボロン）の濃
度及びＥｖと歪み量のプロファイルを示す図である。

【図１８】第５の実施形態のＳｉＧｅＣ−ｐＭＯＳＦＥ
Ｔにおいて、シリコンキャップ層中のｐ型不純物ド−プ
層がある場合とない場合のＶｄ−Ｉｄ特性を示す図であ
る。

【図１９】第６の実施形態におけるＳｉＧｅＣ−ｐＭＯ
ＳＦＥＴの断面図である。

【図２０】（ａ），（ｂ）は、第６，第２の実施形態の
ＳｉＧｅＣ−ｐＭＯＳＦＥＴのゲ−ト電極に負のゲ−ト
電圧Ｖｇを印加した時のＡ−Ａ’線断面における伝導帯
および価電子帯のバンド端のプロファイルをそれぞれ示
す図である。

【図２１】第６の実施形態のＭＯＳＦＥＴにおける埋め
込みチャネルおよび寄生チャネルそれぞれのシ−トキャ
リア濃度のゲ−ト電圧依存性を示す図である。

【図２２】従来のｐチャネル型電界効果トランジスタ
（ｐ−ＭＯＳＦＥＴ）の一例を示す断面図である。

【図２３】（ａ），（ｂ）は、ＳｉＧｅ単結晶とＳｉ単
結晶との格子定数の相違を示す図、及びＳｉ層の上にＳ
ｉＧｅ層がエピタキシャル成長されたときの状態を示す
断面図である。

【図２４】（ａ），（ｂ）は、従来のｐチャネル型電界
効果トランジスタの縦断面における小電圧，大電圧印加
時のエネルギーバンドを示すバンド図である。

【図２５】（ａ），（ｂ）は、それぞれ順に、従来のｐ
チャネル型ＭＯＳＦＥＴのＧｅ組成のプロファイルと、
歪み量のプロファイルとを示す図である。

【図２６】従来のｐチャネル型電界効果トランジスタの
埋め込みチャネルおよび寄生チャネルにおけるホールの
シートキャリア濃度のゲートバイアス依存性を示す図で
ある。

【図２７】従来のｐチャネル型電界効果トランジスタに
おいて変調ドープ構造を採用した場合のＧｅ組成および
ｐ型不純物濃度のプロファイルの一例を示す図である。

【図２８】従来のｐチャネル型電界効果トランジスタの
ドレイン電圧−ドレイン電流特性（Ｖｄ−Ｉｄ特性）を
示す図である。

【図２９】Ｓｉ基板上の歪みＳｉＧｅのＧｅ組成と臨界
膜厚との関係を示す図である。

【図３０】（ａ），（ｂ）は、ＳｉＧｅＣ−ｐＭＯＳＦ
ＥＴにおいて、ｐ型不純物ド−プ層をそれぞれバッファ
層，キャップ層中に設けた場合のゲートバイアス印加時
におけるバンド構造を示す図である。

【符号の説明】

１０１、２０１、３０１ −−− 半導体基板 １０２、２０２、３０２ −−− シリコンバッファ層 １０３、２０３、３０３ −−− チャネル層 １０４、２０４、３０４ −−− シリコンキャップ層 １０５、２０５、３０５ −−− ゲ−ト絶縁膜 １０６、２０６、３０６ −−− ゲ−ト電極 １０７、２０７、３０７ −−− ソ−ス領域 １０８、２０８、３０８ −−− ドレイン領域 １０９、２０９、３０９ −−− ソ−ス電極 １１０、２１０、３１０ −−− ドレイン電極 ２１１ −−− シリコン基板 ２１２ −−− 埋め込み酸化膜 ２１３ −−− 表面シリコン層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保 実 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F110 AA23 AA30 CC02 DD05 DD13 EE09 FF02 GG01 GG02 GG04 GG07 GG12 GG19 GG22 GG25 GG28 GG29 GG33 GG42 GG44 GG47 HJ01 5F140 AA08 AA16 AA34 AC01 AC19 AC28 AC36 BA01 BA05 BA17 BB06 BB13 BB16 BB18 BC12 BD05 BF01 BF04 BJ01

Claims (10)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成された電界効果トラ
   ンジスタであって、 シリコンからなる第１の半導体層と、 上記第１の半導体層上に設けられ、Ｓｉ_1-x Ｇｅ_x （０
   ＜ｘ＜１）で表される組成を有する第２の半導体層と、 上記第２の半導体層上に設けられたシリコンからなる第
   ３の半導体層と、 上記第３の半導体層上に設けられたゲート絶縁膜と、 上記ゲート絶縁膜上に設けられたゲート電極とを備え、 上記第２の半導体層は、上記ゲート電極に負の電圧が印
   加されたときにホールが走行するｐチャネル領域になる
   とともに、少なくとも一部の領域にＣ（炭素）が含まれ
   ていることを特徴とするｐチャネル型電界効果トランジ
   スタ。
2. 【請求項２】 請求項１記載のｐチャネル型電界効果ト
   ランジスタにおいて、 上記第２の半導体層は、Ｇｅ含有率が変化する組成を有
   していることを特徴とするｐチャネル型電界効果トラン
   ジスタ。
3. 【請求項３】 請求項２記載のｐチャネル型電界効果ト
   ランジスタにおいて、 上記第２の半導体層は、その価電子帯上端のエネルギー
   レベルが上記第３の半導体層に接する領域で最大となる
   ように構成されていることを特徴とするｐチャネル型電
   界効果トランジスタ。
4. 【請求項４】 請求項１〜３のうちいずれか１つに記載
   のｐチャネル型電界効果トランジスタにおいて、 上記第２の半導体層は、上記第１の半導体層に接する領
   域及び上記第３の半導体層に接する領域のうち少なくと
   もいずれか一方の部分における格子歪みが０．５％以下
   であるように構成されていることを特徴とするｐチャネ
   ル型電界効果トランジスタ。
5. 【請求項５】 請求項１〜３のうちいずれか１つに記載
   のｐチャネル型電界効果トランジスタにおいて、 上記第２の半導体層は、すべての領域において上記第１
   の半導体層および上記第３の半導体層と格子整合するよ
   うに構成されていることを特徴とするｐチャネル型電界
   効果トランジスタ。
6. 【請求項６】 請求項１〜５のうちいずれか１つに記載
   のｐチャネル型電界効果トランジスタにおいて、 上記第１の半導体層のうち上記第２の半導体層に隣接す
   る部分に設けられ、高濃度のｐ型不純物を含むδドープ
   層をさらに備えていることを特徴とするｐチャネル型電
   界効果トランジスタ。
7. 【請求項７】 請求項６記載の電界効果トランジスタに
   おいて、 上記第２の半導体層のうちＣが含まれている上記少なく
   とも一部の領域は、上記第１の半導体層に隣接している
   ことを特徴とするｐチャネル型電界効果トランジスタ。
8. 【請求項８】 請求項１〜７のうちいずれか１つに記載
   のｐチャネル型電界効果トランジスタにおいて、 上記第３の半導体層のうち上記第２の半導体層に隣接す
   る部分に設けられ、高濃度のｐ型不純物を含むδドープ
   層をさらに備えていることを特徴とするｐチャネル型電
   界効果トランジスタ。
9. 【請求項９】 請求項８記載のｐチャネル型電界効果ト
   ランジスタにおいて、 上記第２の半導体層中のＣが含まれている上記少なくと
   も一部の領域は、上記第３の半導体層に隣接しているこ
   とを特徴とするｐチャネル型電界効果トランジスタ。
10. 【請求項１０】 請求項１〜９のうちいずれか１つに記
    載のｐチャネル型電界効果トランジスタにおいて、 上記半導体基板は、絶縁層の上に半導体層を設けてなる
    ＳＯＩ基板であり、 上記第１の半導体層は、上記ＳＯＩ基板上の半導体層で
    あり、上記ゲート電極に負の電圧が印加されたときに、
    空乏層が上記第１の半導体層の下端面にまで達するよう
    に構成されていることを特徴とするｐチャネル型電界効
    果トランジスタ。