JP2001351916A - シリコン酸化膜の形成方法 - Google Patents
シリコン酸化膜の形成方法Info
- Publication number
- JP2001351916A JP2001351916A JP2000170138A JP2000170138A JP2001351916A JP 2001351916 A JP2001351916 A JP 2001351916A JP 2000170138 A JP2000170138 A JP 2000170138A JP 2000170138 A JP2000170138 A JP 2000170138A JP 2001351916 A JP2001351916 A JP 2001351916A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- forming
- impurities
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 低誘電率シリコン酸化膜を形成する。
【解決手段】 任意の温度で自由エネルギーが小さい酸
化物を不純物として含んだシリコン酸化膜を形成し、前
記シリコン酸化膜中の酸化物のみを選択的に還元除去し
シリコン酸化膜中に空孔を形成する。
化物を不純物として含んだシリコン酸化膜を形成し、前
記シリコン酸化膜中の酸化物のみを選択的に還元除去し
シリコン酸化膜中に空孔を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に配線間の絶縁膜の形成方法に特徴を持つ
ものである。
法に関し、特に配線間の絶縁膜の形成方法に特徴を持つ
ものである。
【０００２】
【従来の技術】近年、半導体装置の高集積化と高機能
化、高速化に伴い、配線パターンは微細化、多層化の方
向に進んでいる。それらを実現するための手段の一つと
して、層間絶縁膜の低誘電率化が提案されている。現在
提案されている低誘電率膜の中には絶縁膜中に空孔を形
成することにより、誘電率を低下させる方法がある。以
下に膜中に空孔を形成することにより、低誘電率化した
膜の形成方法を説明する。
化、高速化に伴い、配線パターンは微細化、多層化の方
向に進んでいる。それらを実現するための手段の一つと
して、層間絶縁膜の低誘電率化が提案されている。現在
提案されている低誘電率膜の中には絶縁膜中に空孔を形
成することにより、誘電率を低下させる方法がある。以
下に膜中に空孔を形成することにより、低誘電率化した
膜の形成方法を説明する。
【０００３】第１の従来技術は特開平５−２８３５４２
号公報に開示されているようにＡｌ（アルミニウム）の
ような金属微粒子または酸化シリコンからなる微粒子を
分散させた絶縁性主材料を基板上に塗布して固化させた
後、上記微粒子のみを選択的にエッチング除去し、前記
微粒子を除去した部分に空孔を形成する方法である。こ
れにより、内部に空孔が分散した絶縁膜が形成される。
号公報に開示されているようにＡｌ（アルミニウム）の
ような金属微粒子または酸化シリコンからなる微粒子を
分散させた絶縁性主材料を基板上に塗布して固化させた
後、上記微粒子のみを選択的にエッチング除去し、前記
微粒子を除去した部分に空孔を形成する方法である。こ
れにより、内部に空孔が分散した絶縁膜が形成される。
【０００４】第２の従来技術は特開平９−２３２３０２
号公報に開示されているように水溶性酸化物を不純物と
して、非水溶性材料層中に分散させ、エッチング溶液に
水を用いて前記水溶性酸化物のみを選択的にエッチング
除去し、前記水溶性酸化物を除去した部分に空孔を形成
する方法である。これにより、内部に空孔が分散した絶
縁膜が形成される。
号公報に開示されているように水溶性酸化物を不純物と
して、非水溶性材料層中に分散させ、エッチング溶液に
水を用いて前記水溶性酸化物のみを選択的にエッチング
除去し、前記水溶性酸化物を除去した部分に空孔を形成
する方法である。これにより、内部に空孔が分散した絶
縁膜が形成される。
【０００５】
【発明が解決しようとする課題】しかし上記の各方法で
は以下のような課題がある。
は以下のような課題がある。
【０００６】上述した第１の従来技術はエッチャントに
溶液を用いるため、溶液の絶縁膜に対する浸透性の問題
により、絶縁膜表面から深さ方向に対して、微粒子のエ
ッチング除去率が異なる可能性がある。この場合、配線
間に分散した金属微粒子がエッチング除去されずに残留
し、配線間リークの発生による歩留まりロスおよび半導
体装置の信頼性劣化が懸念される。また微粒子に酸化シ
リコンを用いた場合にはエッチング溶液としてフッ酸を
用いる必要がある。この場合も上記のエッチング残りの
問題点に加え、配線層がフッ酸によって腐食されること
も懸念される。
溶液を用いるため、溶液の絶縁膜に対する浸透性の問題
により、絶縁膜表面から深さ方向に対して、微粒子のエ
ッチング除去率が異なる可能性がある。この場合、配線
間に分散した金属微粒子がエッチング除去されずに残留
し、配線間リークの発生による歩留まりロスおよび半導
体装置の信頼性劣化が懸念される。また微粒子に酸化シ
リコンを用いた場合にはエッチング溶液としてフッ酸を
用いる必要がある。この場合も上記のエッチング残りの
問題点に加え、配線層がフッ酸によって腐食されること
も懸念される。
【０００７】第２の従来技術ではエッチャントに水を用
いているので、上述した腐食の問題はないが、溶液の絶
縁膜に対する浸透性の問題は依然として残っており絶縁
膜表面から深さ方向に対して、微粒子のエッチング除去
率が異なる可能性がある。
いているので、上述した腐食の問題はないが、溶液の絶
縁膜に対する浸透性の問題は依然として残っており絶縁
膜表面から深さ方向に対して、微粒子のエッチング除去
率が異なる可能性がある。
【０００８】この場合、残留物は絶縁体なので配線間リ
ークは発生しないが、配線間の空孔形成率が設計値より
も小さくなる。その結果、配線間容量が通常の絶縁膜と
同等になり、配線遅延が半導体装置の性能を劣化させる
ことも懸念される。
ークは発生しないが、配線間の空孔形成率が設計値より
も小さくなる。その結果、配線間容量が通常の絶縁膜と
同等になり、配線遅延が半導体装置の性能を劣化させる
ことも懸念される。
【０００９】
【課題を解決するための手段】本発明の絶縁膜の形成方
法は、任意の温度で自由エネルギーが小さい酸化物を不
純物として含んだシリコン酸化膜を形成し、前記シリコ
ン酸化膜中の酸化物のみを選択的に還元、除去しシリコ
ン酸化膜中に空孔を形成する。
法は、任意の温度で自由エネルギーが小さい酸化物を不
純物として含んだシリコン酸化膜を形成し、前記シリコ
ン酸化膜中の酸化物のみを選択的に還元、除去しシリコ
ン酸化膜中に空孔を形成する。
【００１０】本発明に係る第１のシリコン酸化膜の形成
方法は、基板上にシリコン酸化膜よりも任意の温度で自
由エネルギーが小さい酸化物を不純物として含んだシリ
コン酸化膜を形成する工程と、前記シリコン酸化膜中の
不純物のみを低酸素分圧雰囲気で還元、除去しシリコン
酸化膜中に空孔を形成する工程とを含んでいる。
方法は、基板上にシリコン酸化膜よりも任意の温度で自
由エネルギーが小さい酸化物を不純物として含んだシリ
コン酸化膜を形成する工程と、前記シリコン酸化膜中の
不純物のみを低酸素分圧雰囲気で還元、除去しシリコン
酸化膜中に空孔を形成する工程とを含んでいる。
【００１１】本発明に係る第２のシリコン酸化膜の形成
方法は基板上にシリコン酸化膜よりも任意の温度で自由
エネルギーが小さい酸化物を不純物として含んだシリコ
ン酸化膜を形成する工程と、前記シリコン酸化膜中の不
純物のみを還元性雰囲気により還元、除去しシリコン酸
化膜中に空孔を形成する工程とを含んでいる。
方法は基板上にシリコン酸化膜よりも任意の温度で自由
エネルギーが小さい酸化物を不純物として含んだシリコ
ン酸化膜を形成する工程と、前記シリコン酸化膜中の不
純物のみを還元性雰囲気により還元、除去しシリコン酸
化膜中に空孔を形成する工程とを含んでいる。
【００１２】この場合において、選択還元ガスにＨ
2（水素）又はＣＯ（一酸化炭素）のいずれかを用いる
ことが好ましい。
2（水素）又はＣＯ（一酸化炭素）のいずれかを用いる
ことが好ましい。
【００１３】
【発明の実施の形態】（第１の実施形態）図１に本発明
に係る第１の発明の実施例を表す。
に係る第１の発明の実施例を表す。
【００１４】（Ａ）不純物として例えば４００℃におけ
る酸素１molあたりの標準生成自由エネルギーが−４８
０ｋＪであるＰ2Ｏ5（五酸化二リン）を、４００℃にお
ける酸素１molあたりの自由エネルギーが−７６０ｋＪ
であるＳｉＯ2（二酸化ケイ素）膜中に約２０体積％含
むように成膜する。成膜方法は例えば熱ＣＶＤ装置にお
いて４８０℃程度にシリコン基板１を保った状態で、チ
ャンバー圧力を２００Ｔｏｒｒに設定し、１２ｗｔ％程
度のＯ3（オゾン）を流量６０００ｃｃ／分、ＴＥＯＳ
を流量５００ｍｇ／分、ＴＥＰＯを流量１００ｍｇ／分
で前記基板１上に供給して形成する。
る酸素１molあたりの標準生成自由エネルギーが−４８
０ｋＪであるＰ2Ｏ5（五酸化二リン）を、４００℃にお
ける酸素１molあたりの自由エネルギーが−７６０ｋＪ
であるＳｉＯ2（二酸化ケイ素）膜中に約２０体積％含
むように成膜する。成膜方法は例えば熱ＣＶＤ装置にお
いて４８０℃程度にシリコン基板１を保った状態で、チ
ャンバー圧力を２００Ｔｏｒｒに設定し、１２ｗｔ％程
度のＯ3（オゾン）を流量６０００ｃｃ／分、ＴＥＯＳ
を流量５００ｍｇ／分、ＴＥＰＯを流量１００ｍｇ／分
で前記基板１上に供給して形成する。
【００１５】以下に１ａｔｍ、４００℃における酸化、
還元の反応式および酸化物の標準生成自由エネルギー
（以降ΔＧ゜と記す）示す。
還元の反応式および酸化物の標準生成自由エネルギー
（以降ΔＧ゜と記す）示す。
【００１６】 4/5P＋O2＝2/5P2O5（１） ΔG゜＝RTln｛PO2｝＝−４８０kJ/mol （２） Si＋O2＝SiO2 （３） ΔG゜＝RTln｛PO2｝＝−７６０kJ/mol （４） 反応式（１）が平衡する時の酸素分圧を、式（２）から
計算すると５．５×１０-38（ａｔｍ）になる。反応式
（３）が平衡する時の酸素分圧を、式（４）から計算す
ると１．０×１０-59（ａｔｍ）になる。
計算すると５．５×１０-38（ａｔｍ）になる。反応式
（３）が平衡する時の酸素分圧を、式（４）から計算す
ると１．０×１０-59（ａｔｍ）になる。
【００１７】（Ｂ）シリコン基板上に体積したシリコン
酸化膜４に含まれる不純物５を、ファーネスを用いて選
択還元除去する。ファーネス内を１ａｔｍに保ち、酸素
分圧を１．０×１０-59（ａｔｍ）以上、５．５×１０
-38（ａｔｍ）以下に設定したＮ2雰囲気中において、４
００℃の熱処理を３０分間行う。
酸化膜４に含まれる不純物５を、ファーネスを用いて選
択還元除去する。ファーネス内を１ａｔｍに保ち、酸素
分圧を１．０×１０-59（ａｔｍ）以上、５．５×１０
-38（ａｔｍ）以下に設定したＮ2雰囲気中において、４
００℃の熱処理を３０分間行う。
【００１８】（Ｃ）シリコン酸化膜中のＰ2Ｏ5が選択的
に還元除去され、シリコン酸化膜中に約２０体積％の割
合で空孔６が生成される。そしてこのシリコン酸化膜の
比誘電率は約２．５になり、通常のシリコン酸化膜の比
誘電率３．９〜４．２と比較して低誘電率化が達成され
た。
に還元除去され、シリコン酸化膜中に約２０体積％の割
合で空孔６が生成される。そしてこのシリコン酸化膜の
比誘電率は約２．５になり、通常のシリコン酸化膜の比
誘電率３．９〜４．２と比較して低誘電率化が達成され
た。
【００１９】工程（Ａ）においては不純物およびシリコ
ン酸化膜をＣＶＤ法により成膜することから、不純物を
シリコン酸化膜中に均一に分散させることができる。
ン酸化膜をＣＶＤ法により成膜することから、不純物を
シリコン酸化膜中に均一に分散させることができる。
【００２０】工程（Ｂ）においてはＮ2雰囲気で熱処理
をかけるので、シリコン酸化膜中に分散された不純物除
去率が、表面からの深さ方向に依存しない。また不純物
がシリコン酸化膜中に残留しても、不純物は絶縁物のた
め、シリコン酸化膜の絶縁性は保つことができる。また
不純物の除去に酸などを用いないので配線層３を腐食さ
せることもない。
をかけるので、シリコン酸化膜中に分散された不純物除
去率が、表面からの深さ方向に依存しない。また不純物
がシリコン酸化膜中に残留しても、不純物は絶縁物のた
め、シリコン酸化膜の絶縁性は保つことができる。また
不純物の除去に酸などを用いないので配線層３を腐食さ
せることもない。
【００２１】以上のように、この発明によれば配線を腐
食させることなく層間絶縁膜の内部全体に空孔が形成さ
れるので、配線間容量が従来の絶縁膜よりも小さくな
り、高速の半導体装置を作製することが可能になる。ま
たシリコン酸化膜を母材とし、被エッチング粒子も絶縁
物のため、層間絶縁膜の絶縁性が確保でき、半導体装置
の歩留まり、信頼性にも悪影響を与えることはない。
食させることなく層間絶縁膜の内部全体に空孔が形成さ
れるので、配線間容量が従来の絶縁膜よりも小さくな
り、高速の半導体装置を作製することが可能になる。ま
たシリコン酸化膜を母材とし、被エッチング粒子も絶縁
物のため、層間絶縁膜の絶縁性が確保でき、半導体装置
の歩留まり、信頼性にも悪影響を与えることはない。
【００２２】（第２の実施形態）図２は請求項３に記載
した発明の実施例を表す。
した発明の実施例を表す。
【００２３】（Ａ）不純物として例えば４００℃におけ
る酸素１molあたりの標準生成自由エネルギーが−４８
０ｋＪであるＰ2Ｏ5（五酸化二リン）を、４００℃にお
ける酸素１molあたりの自由エネルギーが−７６０ｋＪ
であるＳｉＯ2（二酸化ケイ素）膜中に約２０体積％含
むように成膜する。成膜方法は例えば熱ＣＶＤ装置にお
いて４８０℃程度にシリコン基板１を保った状態で、チ
ャンバー圧力を２００Ｔｏｒｒに設定し、１２ｗｔ％程
度のＯ3（オゾン）を流量６０００ｃｃ／分、ＴＥＯＳ
を流量５００ｍｇ／分、ＴＥＰＯを流量１００ｍｇ／分
で前記基板１上に供給して形成する。
る酸素１molあたりの標準生成自由エネルギーが−４８
０ｋＪであるＰ2Ｏ5（五酸化二リン）を、４００℃にお
ける酸素１molあたりの自由エネルギーが−７６０ｋＪ
であるＳｉＯ2（二酸化ケイ素）膜中に約２０体積％含
むように成膜する。成膜方法は例えば熱ＣＶＤ装置にお
いて４８０℃程度にシリコン基板１を保った状態で、チ
ャンバー圧力を２００Ｔｏｒｒに設定し、１２ｗｔ％程
度のＯ3（オゾン）を流量６０００ｃｃ／分、ＴＥＯＳ
を流量５００ｍｇ／分、ＴＥＰＯを流量１００ｍｇ／分
で前記基板１上に供給して形成する。
【００２４】以下に１ａｔｍ、４００℃におけるＰ2Ｏ5
の水素還元の反応式およびΔＧ゜を示す。
の水素還元の反応式およびΔＧ゜を示す。
【００２５】 4/5P＋O2＝2/5P2O5（１） ΔG゜＝RTln｛PO2｝＝−４８０kJ/mol （２） 2H2＋O2＝2H2O （５） ΔG゜＝RTln｛PO2｝＝−４３０kJ/mol （６） 反応式（１）と（５）から反応式（６）が導かれ、その
時のΔＧ゜は式（７）で表される。
時のΔＧ゜は式（７）で表される。
【００２６】 2/5P2O5＋2H2＝4/5P＋2H2O （６） ΔG゜＝RTln｛PH2／PH2O｝＝５０kJ/mol （７） 式（７）から反応式（６）が平衡する時のＨ2／Ｈ2Ｏ分
圧比を計算すると約８７になる。反応式（６）の反応を
右に進めるためには８７以上のＨ2／Ｈ2Ｏ分圧比が必要
になる。
圧比を計算すると約８７になる。反応式（６）の反応を
右に進めるためには８７以上のＨ2／Ｈ2Ｏ分圧比が必要
になる。
【００２７】以下に１ａｔｍ、４００℃におけるＳｉＯ
2の水素還元の反応式およびΔＧ゜を示す。
2の水素還元の反応式およびΔＧ゜を示す。
【００２８】 Si＋O2＝SiO2 （３） ΔG゜＝RTln｛PO2｝＝−７６０kJ/mol （４） 2H2＋O2＝2H2O （５） ΔG゜＝RTln｛PO2｝＝−４３０kJ/mol （６） 反応式（３）と（５）から反応式（８）が導かれ、その
時のΔＧ゜は式（９）で表される。
時のΔＧ゜は式（９）で表される。
【００２９】 SiO2＋2H2＝Si＋2H2O （８） ΔG゜＝RTln｛PH2／PH2O｝＝３３０kJ/mol （９） 式（９）から反応式（８）が平衡する時のＨ2／Ｈ2Ｏ分
圧比を計算すると６．４×１０12になる。反応式（８）
の反応を右に進めるためには６．４×１０12以上のＨ2
／Ｈ2Ｏ分圧比が必要になる。
圧比を計算すると６．４×１０12になる。反応式（８）
の反応を右に進めるためには６．４×１０12以上のＨ2
／Ｈ2Ｏ分圧比が必要になる。
【００３０】（Ｂ）シリコン基板上に体積したシリコン
酸化膜４に含まれる不純物５を、ファーネスを用いて選
択還元除去する。ファーネス内を１ａｔｍに保ち、Ｈ2
とＨ2Ｏの分圧比が８７以上、６．４×１０12以下の範
囲にある純度のＨ2雰囲気中において、４００℃の熱処
理を３０分間行う。
酸化膜４に含まれる不純物５を、ファーネスを用いて選
択還元除去する。ファーネス内を１ａｔｍに保ち、Ｈ2
とＨ2Ｏの分圧比が８７以上、６．４×１０12以下の範
囲にある純度のＨ2雰囲気中において、４００℃の熱処
理を３０分間行う。
【００３１】（Ｃ）シリコン酸化膜中の不純物であるＰ
2Ｏ5が選択的に還元除去され、シリコン酸化膜中に約２
０体積％の割合で空孔６が生成される。そしてこのシリ
コン酸化膜の比誘電率は約２．５になり、通常のシリコ
ン酸化膜の比誘電率３．９〜４．２と比較して低誘電率
化が達成された。
2Ｏ5が選択的に還元除去され、シリコン酸化膜中に約２
０体積％の割合で空孔６が生成される。そしてこのシリ
コン酸化膜の比誘電率は約２．５になり、通常のシリコ
ン酸化膜の比誘電率３．９〜４．２と比較して低誘電率
化が達成された。
【００３２】工程（Ａ）においては不純物およびシリコ
ン酸化膜をＣＶＤ法により同時成膜することから、不純
物をシリコン酸化膜中に均一に分散させることができ
る。
ン酸化膜をＣＶＤ法により同時成膜することから、不純
物をシリコン酸化膜中に均一に分散させることができ
る。
【００３３】工程（Ｂ）においてはＨ2雰囲気で熱処理
をかけるので、シリコン酸化膜中に分散された不純物除
去率が、表面からの深さ方向に依存しない。またＰ2Ｏ5
の選択還元が可能なＨ2の純度範囲が広いので、厳密な
雰囲気制御が必要ない。また不純物がシリコン酸化膜中
に残留しても、不純物は絶縁物のため、シリコン酸化膜
の絶縁性は保つことができる。また不純物の除去に酸な
どを用いないので配線層を腐食させることもない。
をかけるので、シリコン酸化膜中に分散された不純物除
去率が、表面からの深さ方向に依存しない。またＰ2Ｏ5
の選択還元が可能なＨ2の純度範囲が広いので、厳密な
雰囲気制御が必要ない。また不純物がシリコン酸化膜中
に残留しても、不純物は絶縁物のため、シリコン酸化膜
の絶縁性は保つことができる。また不純物の除去に酸な
どを用いないので配線層を腐食させることもない。
【００３４】以上のように、この発明によれば配線を腐
食させることなく、厳密な雰囲気制御無しに、層間絶縁
膜の内部全体に空孔が形成される。配線間容量が従来の
絶縁膜よりも小さくなり、高速の半導体装置を作製する
ことが可能になる。またシリコン酸化膜を母材とし、被
エッチング粒子も絶縁物のため、層間絶縁膜の絶縁性が
確保でき、半導体装置の歩留まり、信頼性にも悪影響を
与えることはない。
食させることなく、厳密な雰囲気制御無しに、層間絶縁
膜の内部全体に空孔が形成される。配線間容量が従来の
絶縁膜よりも小さくなり、高速の半導体装置を作製する
ことが可能になる。またシリコン酸化膜を母材とし、被
エッチング粒子も絶縁物のため、層間絶縁膜の絶縁性が
確保でき、半導体装置の歩留まり、信頼性にも悪影響を
与えることはない。
【００３５】（第３の実施形態）図３に請求項３に記載
した発明の実施例を表す。
した発明の実施例を表す。
【００３６】（Ａ）不純物として例えば４００℃におけ
る酸素１molあたりの標準生成自由エネルギーが−４８
０ｋＪであるＰ2Ｏ5（五酸化二リン）を、４００℃にお
ける酸素１molあたりの自由エネルギーが−７６０ｋＪ
であるＳｉＯ2（二酸化ケイ素）膜中に約２０体積％含
むように成膜する。成膜方法は例えば熱ＣＶＤ装置にお
いて４８０℃程度にシリコン基板１を保った状態で、チ
ャンバー圧力を２００Ｔｏｒｒに設定し、１２ｗｔ％程
度のＯ3（オゾン）を流量６０００ｃｃ／分、ＴＥＯＳ
を流量５００ｍｇ／分、ＴＥＰＯを流量１００ｍｇ／分
で前記基板１上に供給して形成する。
る酸素１molあたりの標準生成自由エネルギーが−４８
０ｋＪであるＰ2Ｏ5（五酸化二リン）を、４００℃にお
ける酸素１molあたりの自由エネルギーが−７６０ｋＪ
であるＳｉＯ2（二酸化ケイ素）膜中に約２０体積％含
むように成膜する。成膜方法は例えば熱ＣＶＤ装置にお
いて４８０℃程度にシリコン基板１を保った状態で、チ
ャンバー圧力を２００Ｔｏｒｒに設定し、１２ｗｔ％程
度のＯ3（オゾン）を流量６０００ｃｃ／分、ＴＥＯＳ
を流量５００ｍｇ／分、ＴＥＰＯを流量１００ｍｇ／分
で前記基板１上に供給して形成する。
【００３７】以下に１ａｔｍ、４００℃におけるＰ2Ｏ5
の一酸化炭素還元の反応式およびΔＧ゜を示す。
の一酸化炭素還元の反応式およびΔＧ゜を示す。
【００３８】 4/5P＋O2＝2/5P2O5 （１） ΔG゜＝RTln｛PO2｝＝−４８０kJ/mol （２） 2CO＋O2＝2CO2 （１０） ΔG゜＝RTln｛PO2｝＝−４６０kJ/mol （１１） 反応式（１）と（１０）から反応式（１２）が導かれ、
その時のΔＧ゜は式（１３）で表される。
その時のΔＧ゜は式（１３）で表される。
【００３９】 2/5P2O5＋2CO＝4/5P＋2CO2 （１２） ΔG゜＝RTln｛PCO／PCO2｝＝２０kJ/mol （１３） 式（１３）から反応式（１２）が平衡する時のＣＯ／Ｃ
Ｏ2分圧比を計算すると約６になる。反応式（６）の反
応を右に進めるためには６以上のＣＯ／ＣＯ2分圧比が
必要になる。
Ｏ2分圧比を計算すると約６になる。反応式（６）の反
応を右に進めるためには６以上のＣＯ／ＣＯ2分圧比が
必要になる。
【００４０】以下に１ａｔｍ、４００℃におけるＳｉＯ
2の一酸化炭素還元の反応式およびΔＧ゜を示す。
2の一酸化炭素還元の反応式およびΔＧ゜を示す。
【００４１】 Si＋O2＝SiO2 （３） ΔG゜＝RTln｛PO2｝＝−７６０kJ/mol （４） 2CO＋O2＝2CO2 （１０） ΔG゜＝RTln｛PO2｝＝−４６０kJ/mol （１１） 反応式（３）と（１０）から反応式（１４）が導かれ、
その時のΔＧ゜は式（１５）で表される。
その時のΔＧ゜は式（１５）で表される。
【００４２】 SiO2＋2CO＝Si＋2CO2 （１４） ΔG゜＝RTln｛PCO／PCO2｝＝３００kJ/mol （１５） 式（１５）から反応式（１４）が平衡する時のＣＯ／Ｃ
Ｏ2分圧比を計算すると４．４×１０11になる。反応式
（１４）の反応を右に進めるためには４．４×１０11以
上のＣＯ／ＣＯ2分圧比が必要になる。
Ｏ2分圧比を計算すると４．４×１０11になる。反応式
（１４）の反応を右に進めるためには４．４×１０11以
上のＣＯ／ＣＯ2分圧比が必要になる。
【００４３】（Ｂ）シリコン基板上に体積したシリコン
酸化膜４に含まれる不純物５を、ファーネスを用いて選
択還元除去する。ファーネス内を１ａｔｍに保ち、ＣＯ
とＣＯ2分圧比の分圧比が６以上、４．４×１０11以下
の範囲にある純度のＣＯ雰囲気中において、４００℃の
熱処理を３０分間行う。
酸化膜４に含まれる不純物５を、ファーネスを用いて選
択還元除去する。ファーネス内を１ａｔｍに保ち、ＣＯ
とＣＯ2分圧比の分圧比が６以上、４．４×１０11以下
の範囲にある純度のＣＯ雰囲気中において、４００℃の
熱処理を３０分間行う。
【００４４】（Ｃ）シリコン酸化膜中の不純物であるＰ
2Ｏ5が選択的に還元除去され、シリコン酸化膜中に約２
０体積％の割合で空孔６が生成される。そしてこのシリ
コン酸化膜の比誘電率は約２．５になり、通常のシリコ
ン酸化膜の比誘電率３．９〜４．２と比較して低誘電率
化が達成された。
2Ｏ5が選択的に還元除去され、シリコン酸化膜中に約２
０体積％の割合で空孔６が生成される。そしてこのシリ
コン酸化膜の比誘電率は約２．５になり、通常のシリコ
ン酸化膜の比誘電率３．９〜４．２と比較して低誘電率
化が達成された。
【００４５】工程（Ａ）においては不純物およびシリコ
ン酸化膜をＣＶＤ法により同時成膜することから、不純
物をシリコン酸化膜中に均一に分散させることができ
る。
ン酸化膜をＣＶＤ法により同時成膜することから、不純
物をシリコン酸化膜中に均一に分散させることができ
る。
【００４６】工程（Ｂ）においてはＣＯ雰囲気で熱処理
をかけるので、シリコン酸化膜中に分散された不純物除
去率が、表面からの深さ方向に依存しない。またＰ2Ｏ5
の選択還元が可能なＣＯの純度範囲が広いので、厳密な
雰囲気制御が必要ない。また不純物がシリコン酸化膜中
に残留しても、不純物は絶縁物のため、シリコン酸化膜
の絶縁性は保つことができる。また不純物の除去に酸な
どを用いないので配線層を腐食させる懸念も無い。
をかけるので、シリコン酸化膜中に分散された不純物除
去率が、表面からの深さ方向に依存しない。またＰ2Ｏ5
の選択還元が可能なＣＯの純度範囲が広いので、厳密な
雰囲気制御が必要ない。また不純物がシリコン酸化膜中
に残留しても、不純物は絶縁物のため、シリコン酸化膜
の絶縁性は保つことができる。また不純物の除去に酸な
どを用いないので配線層を腐食させる懸念も無い。
【００４７】
【発明の効果】本発明によれば配線を腐食させることな
く層間絶縁膜の内部全体に空孔が形成されるので、配線
間容量が従来の絶縁膜よりも小さくなり、高速の半導体
装置を作製することが可能になる。またシリコン酸化膜
を母材とし、被エッチング粒子も絶縁物のため、層間絶
縁膜の絶縁性が確保でき、半導体装置の歩留まり、信頼
性にも悪影響を与えることはない。
く層間絶縁膜の内部全体に空孔が形成されるので、配線
間容量が従来の絶縁膜よりも小さくなり、高速の半導体
装置を作製することが可能になる。またシリコン酸化膜
を母材とし、被エッチング粒子も絶縁物のため、層間絶
縁膜の絶縁性が確保でき、半導体装置の歩留まり、信頼
性にも悪影響を与えることはない。
【図面の簡単な説明】
【図１】第１の実施例のシリコン酸化膜形成方法を示す
工程断面図
工程断面図
【図２】第２の実施例のシリコン酸化膜形成方法を示す
工程断面図
工程断面図
【図３】第３の実施例のシリコン酸化膜形成方法を示す
工程断面図
工程断面図
【符号の説明】 １ シリコン基板 ２ 下層絶縁膜 ３ 配線層 ４ シリコン酸化膜 ５ シリコン酸化膜中に分散された不純物 ６ 空孔
Claims (3)
- 【請求項１】 基板上にシリコン酸化膜よりも任意の温
度で自由エネルギーが小さい酸化物を不純物として含ん
だシリコン酸化膜を形成する工程と、前記シリコン酸化
膜中の不純物のみを低酸素分圧雰囲気で還元、除去しシ
リコン酸化膜中に空孔を形成する工程とを含むシリコン
酸化膜の形成方法。 - 【請求項２】 基板上にシリコン酸化膜よりも任意の温
度で自由エネルギーが小さい酸化物を不純物として含ん
だシリコン酸化膜を形成する工程と、前記シリコン酸化
膜中の不純物のみを還元性雰囲気により還元、除去しシ
リコン酸化膜中に空孔を形成する工程とを含むシリコン
酸化膜の形成方法。 - 【請求項３】 請求項２記載のシリコン酸化膜の形成方
法において、選択還元ガスにＨ2（水素）又はＣＯ（一
酸化炭素）のいずれかを用いることを特徴とするシリコ
ン酸化膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000170138A JP2001351916A (ja) | 2000-06-07 | 2000-06-07 | シリコン酸化膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000170138A JP2001351916A (ja) | 2000-06-07 | 2000-06-07 | シリコン酸化膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001351916A true JP2001351916A (ja) | 2001-12-21 |
Family
ID=18672900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000170138A Pending JP2001351916A (ja) | 2000-06-07 | 2000-06-07 | シリコン酸化膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001351916A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7094681B2 (en) | 2002-11-07 | 2006-08-22 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method |
| JP2008511136A (ja) * | 2004-08-17 | 2008-04-10 | セシリア ワイ マック | 多孔質膜の堆積方法 |
| WO2011061879A1 (ja) * | 2009-11-20 | 2011-05-26 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
2000
- 2000-06-07 JP JP2000170138A patent/JP2001351916A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7094681B2 (en) | 2002-11-07 | 2006-08-22 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method |
| JP2008511136A (ja) * | 2004-08-17 | 2008-04-10 | セシリア ワイ マック | 多孔質膜の堆積方法 |
| WO2011061879A1 (ja) * | 2009-11-20 | 2011-05-26 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400770B2 (ja) | エッチング方法、半導体装置及びその製造方法 | |
| US5290736A (en) | Method of forming interlayer-insulating film using ozone and organic silanes at a pressure above atmospheric | |
| JPH05226480A (ja) | 半導体装置の製造方法 | |
| JPS6341214B2 (ja) | ||
| TW561554B (en) | Filling substrate depressions with SiO2 by HDP vapor phase deposition with participation of H2O2 or H2O as reaction gas | |
| JP2000188332A (ja) | 半導体装置及びその製造方法 | |
| KR100288176B1 (ko) | 반도체 장치 제조 방법 | |
| JP2000332011A (ja) | 層間絶縁膜の形成方法及び半導体装置 | |
| JP2001085511A (ja) | 素子分離方法 | |
| US6998326B2 (en) | Method for manufacturing shallow trench isolation in semiconductor device | |
| JP2001351916A (ja) | シリコン酸化膜の形成方法 | |
| US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
| KR20020031420A (ko) | 실리콘 함유 기판 상에 전도성 규화물층 형성방법 및전도성 규화물 접촉부 형성방법 | |
| JP3004129B2 (ja) | 半導体装置の製造方法 | |
| JPH05121572A (ja) | 半導体装置の製造方法 | |
| JP3332063B2 (ja) | ＳｉＮｘ／ＰＳＧ積層構造の形成方法 | |
| US6066573A (en) | Method of producing dielectric film | |
| JP2000183051A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05299412A (ja) | 半導体装置のシリコン酸化膜の製造法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH09275102A (ja) | 絶縁膜の形成方法 | |
| JP3080809B2 (ja) | 半導体装置の製造方法 | |
| JP2006024670A (ja) | 半導体装置の製造方法 | |
| JPH0945768A (ja) | 半導体装置の製造方法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 |