JP2001345515A - 半導体光デバイス装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 光出力の損失が少なく、高出力動作時におけ
る信頼性が高い半導体光デバイス装置を提供すること。 【解決手段】 基板、該基板上に形成された第１導電型
クラッド層、該第１導電型クラッド層上に形成された活
性層、該活性層上に形成された第２導電型第１クラッド
層、該第２導電第１クラッド層上に形成された開口部を
有する電流ブロック層、該開口部内部及び少なくとも該
開口部両脇の電流ブロック層上の一部に形成された第２
導電型第２クラッド層からなる半導体光デバイス装置で
あって、該開口部に面している電流ブロック層側面の起
伏が発光波長の１／１０以下であることを特徴とする半
導体光デバイス装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体レーザなど
として有用な半導体光デバイス装置に関し、特に高出力
動作において信頼性が高い半導体光デバイス装置及びそ
の製造方法に関する。

【０００２】

【従来の技術】半導体光デバイス装置は、その半堅牢、
高効率、広い波長選択範囲、耐久性等の特性から、半導
体レーザなどの発光素子や増幅器などにおいて広く利用
されている。半導体光デバイス装置は、大別してリッジ
埋込型インナーストライプ構造（以下「リッジ埋込型」
という）とセルフアライン導波路型インナーストライプ
構造（以下「セルフアライン型」という）のものが広く
知られている。特にセルフアライン型の半導体光デバイ
ス装置は、その結晶成長の回数やエッチングの少なさか
らリッジ埋込型の半導体光デバイス装置より優れた利点
を有する。

【０００３】図４に従来から知られている典型的なセル
フアライン型の半導体光デバイス装置の断面図を示す。
図４では、基板４１上に第１導電型クラッド層４２、活
性層４３、及び第２導電型第１クラッド層４４が順に形
成されている。第２導電型第１クラッド層４４の上には
開口部４５を有する電流ブロック層４６が図示される形
状で形成され、さらにその上に第２導電型第２クラッド
層４７およびコンタクト層４８が順に形成されている。
このようなセルフアライン型半導体光デバイス装置の開
口部４５は、電流ブロック層４６をエピタキシャル成長
により形成した後に、エッチングにより一部を除去する
ことにより形成される。

【０００４】

【発明が解決しようとする課題】しかし、これまでの開
口部を有するセルフアライン型の半導体光デバイス装置
は、装置としての信頼性の面において、いくつかの問題
点が指摘されていた。例えば、開口部をエッチングによ
り形成して半導体光デバイス装置を製造した場合、該開
口部の導波路内において光損失が発生し、装置の高光出
化を図りにくいという問題があった。また、従来のセル
フアライン型の半導体光デバイス装置は、開口部内に成
長させるクラッド層の結晶性が良好でないため、発光素
子としての信頼性や再現性が低く、歩留まりも低かっ
た。また、クラッド層の結晶性が良好でないために、該
開口部における電気抵抗が増大し、熱抵抗を発生させて
いた。この熱抵抗の増加は、高出力動作時において出力
飽和や非可逆的破壊である光損傷（以下「ＣＯＤ」（Ｃ
ａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇ
ｅ）という）を引き起こす原因となる。このため、半導
体レーザ内における光導波路内での光損失の低減及び熱
抵抗の回避は、半導体発デバイス装置としての信頼性を
維持するために必要不可欠である。

【０００５】したがって、開口部を有するセルフアライ
ン型の半導体光デバイス装置であっても、上記問題を解
決した信頼性のある装置、特に光出力の損失が少なく、
高出力動作時における信頼性も高い半導体光デバイス装
置を開発することが従来から望まれていた。かくして本
発明は、上記の従来の問題に鑑みてなされたものであ
り、開口部を有するセルフアライン型の半導体光デバイ
ス装置であっても、高出力時において信頼性の高い半導
体光デバイス装置を提供することを目的とした。

【０００６】

【課題を解決するための手段】本発明者らは上記課題を
解決するために鋭意検討を重ねた結果、開口部の側面上
にある起伏が発光波長に対して所定の割合以下であれ
ば、高出力動作時において信頼性の高い半導体光デバイ
ス装置になり得ることを見出し、本発明を提供するに至
った。すなわち本発明は、基板、該基板上に形成された
第１導電型クラッド層、該第１導電型クラッド層上に形
成された活性層、該活性層上に形成された第２導電型第
１クラッド層、該第２導電第１クラッド層上に形成され
た開口部を有する電流ブロック層、該開口部内部及び少
なくとも該開口部両脇の電流ブロック層上の一部に形成
された第２導電型第２クラッド層からなる半導体光デバ
イス装置であって、該開口部に面している電流ブロック
層側面の起伏が発光波長の１／１０以下であることを特
徴とする半導体光デバイス装置を提供する。

【０００７】本発明の半導体光デバイス装置は、基板、
該基板上に形成された第１導電型クラッド層、該第１導
電型クラッド層上に形成された活性層、該活性層上に形
成された第２導電型第１クラッド層、該第２導電第１ク
ラッド層上に形成された開口部を有する電流ブロック
層、該開口部内部及び少なくとも該開口部両脇の電流ブ
ロック層上の一部に形成された第２導電型第２クラッド
層を有する半導体光デバイス装置であって、該開口部長
手方向の開口部側面の表面に現れた起伏の大きさが発光
波長の１／１０以下であることを特徴とする。

【０００８】本発明の半導体光デバイス装置の好ましい
態様として、前記基板の主面が（１００）面であり、前
記開口部の長手方向が［０１１］方向である態様；前記
基板の主面が（１００）面であり、前記電流ブロック層
の側面が（１１１）Ｂ面近傍からなる態様；前記活性層
がＩｎＧａＡｓ量子井戸からなる態様；前記第２導電型
第１クラッド層の上側に酸化防止層を形成する態様；前
記酸化防止層が前記活性層で発光した発光波長に対して
透明である態様；前記酸化防止層がＧａＡｓからなる態
様；前記電流ブロック層の屈折率が前記第２導電型第２
クラッド層の屈折率よりも小さい態様； 前記電流ブロ
ック層が、少なくとも第１導電型又は高抵抗の半導体層
で構成されている態様；前記第２導電型第２クラッド層
がＡｌ_xＧａ_1-xＡｓ（０．３０≦ｘ＜１）、前記電流ブ
ロック層がＡｌ_yＧａ_1-yＡｓ（０．３５≦ｙ≦１）から
なる態様；前記電流ブロック層と前記第２導電型第２ク
ラッド層とが、ＡｌＧａＡｓからなる態様；前記開口部
から前記活性層に電流が注入される態様；前記開口部が
両端部まで伸長しているストライプ状の開口部である態
様；前記開口部が一方の端部まで伸長しているが他方の
端部までは伸長していない開口部である態様；前記半導
体光デバイス装置の光出力が３０ｍＷ以上である態様；
前記半導体光デバイス装置が、光ファイバー増幅器励起
用光源として用いられる態様；前記半導体光デバイス装
置が光ファイバー増幅器として用いられる態様を挙げる
ことができる。また、本発明の半導体光デバイス装置の
製造方法における好ましい態様として、前記電流ブロッ
ク層を保護膜で覆われていない表面上に選択成長するこ
とにより形成する工程を含む態様；前記保護膜の側面の
起伏が発光波長の１／１０以下である態様：前記電流ブ
ロック層形成後のウェハーを大気中に露出しない状態で
前記電流ブロック層形成時に使用した保護膜を除去し、
次いで大気中に露出しない状態で第２導電型第２クラッ
ド層を形成する態様を挙げることができる。

【０００９】本発明の光デバイス装置は、電流ブロック
層上に形成された開口部長手方向の側面の表面に現れる
起伏の大きさが発光波長の１／１０以下である。このた
め導波路内の起伏の存在による光損失を減少することが
でき、高出力の半導体光デバイス装置となる利点があ
る。また、本発明の半導体光デバイス装置では、該開口
部側面に現れた起伏の大きさが小さいので、開口部での
クラッド層の結晶成長の質が良好となるため、該開口部
での電気抵抗を減少でき、かつ、熱抵抗の発生も抑えら
れるという利点がある。このため本発明の半導体光デバ
イス装置であれば、高出力動作時における出力飽和やＣ
ＯＤの発生を効果的に防止できる利点がある。さらに、
本発明の製造方法により製造した半導体光デバイス装置
は、電流ブロック層を選択成長させることにより開口部
を形成している。このため本発明の半導体光デバイス装
置であれば、従来のエッチング法により形成した開口部
よりも開口幅の均一性を高めることができる利点があ
る。その結果、製造工程において高歩留まりで製作する
ことができ、特に構造設計マージンの小さい半導体光デ
バイス装置の製作に有利となる。また、本発明では、保
護膜の除去及び第２導電型クラッド層の形成を大気中に
露出しないで行うことにより、良好な特性を示す半導体
光デバイス装置を製造することもできる。この方法によ
れば、再成長表面（開口部底面および電流ブロック層表
面）の酸化を防止でき、半導体光デバイス装置の信頼性
をより高められるという利点を有する。

【００１０】

【発明の実施の態様】以下において、本発明の半導体光
デバイス装置についてその構造と製造方法を詳細に説明
する。本発明の半導体光デバイス装置は、基板、該基板
上に形成された第１導電型クラッド層、該第１導電型ク
ラッド層上に形成された活性層、該活性層上に形成され
た第２導電型第１クラッド層、該第２導電第１クラッド
層上に形成された開口部を有する電流ブロック層、該開
口部内部及び少なくとも該開口部両脇の電流ブロック層
上の一部に形成された第２導電型第２クラッド層を有す
る半導体光デバイス装置であって、開口部に面している
電流ブロック層側面の起伏が発光波長の１／１０以下で
あることを特徴とする。本発明の半導体光デバイス装置
は、これらの層のほかに通常の半導体光デバイス装置で
形成される層を適宜有していてもよい。

【００１１】本明細書において「Ａ層の上に形成された
Ｂ層」という表現は、Ａ層の上面にＢ層の底面が接する
ようにＢ層が形成されている場合と、Ａ層の上面に１以
上の層が形成されさらにその層の上にＢ層が形成されて
いる場合の両方を含むものである。また、Ａ層の上面と
Ｂ層の底面が部分的に接していて、その他の部分ではＡ
層とＢ層の間に１以上の層が存在している場合も、上記
表現に含まれる。具体的な態様については、以下の各層
の説明と実施例の具体例から明らかである。

【００１２】図１は、本発明の半導体光デバイス装置の
一例の斜視図であり、図２は前記一例の電流ブロック層
の状態を示す斜視図である。本発明の半導体光デバイス
装置の一例の構造は概略的に、化合物半導体からなる基
板１１上に、第１導電型クラッド層１２、活性層１３、
及び第２導電型第１クラッド層１４を積層し、その上に
酸化防止層１５を介してストライプ状に開口された電流
ブロック層１６及び表面保護層１８が積層されている。
さらに電流ブロック層１６の開口した開口部１７及び該
開口部１７両脇の電流ブロック層上に積層するように第
２導電型第２クラッド層１９が形成され、その第２導電
型第２クラッド層１９上にコンタクト層２０が形成され
ている。

【００１３】図１において、本発明の半導体光デバイス
装置を構成する基板１１は、その上にダブルへテロ構造
の結晶を成長することが可能なものであれば、その導電
性や材料については特に限定されない。好ましいもの
は、導電性がある基板である。具体的には、基板上への
結晶薄膜成長に適したＧａＡｓ、ＩｎＰ、ＧａＰ、Ｚｎ
Ｓｅ、ＺｎＯ、Ｓｉ、Ａｌ₂Ｏ₃等の結晶基板、特に閃亜
鉛鉱型構造を有する結晶基板を用いるのが好ましい。そ
の場合、基板結晶成長面は低次な面またはそれと結晶学
的に等価な面が好ましく、（１００）面が最も好まし
い。なお、本明細書において（１００）面という場合、
必ずしも厳密に（１００）ジャストの面である必要はな
く、最大３０°程度のオフアングルを有する場合まで包
含する。オフアングルの大きさの上限は３０°以下が好
ましく、１６°以下がより好ましい。下限は０．５°以
上が好ましく、２°以上がより好ましく、６°以上がさ
らに好ましく、１０°以上が最も好ましい。

【００１４】また、基板１１は六方晶型の基板でもよ
く、例えばＡｌ₂Ｏ₃、６Ｈ−ＳｉＣ等からなる基板を用
いることもできる。

【００１５】基板１１上には、通常、基板の欠陥をエピ
タキシャル成長層に持ち込まないために厚さ０．２〜２
μｍ程度のバッファ層を形成しておくことが好ましい。
なお、本明細書において「〜」は、その前後に記載され
る数値をそれぞれ最小値および最大値として含む範囲を
意味する。

【００１６】基板１１上には、活性層１３を含む化合物
半導体層を形成する。化合物半導体層は、活性層の上下
に活性層より屈折率の小さい層を含んでおり、そのうち
基板１１側の層は第１導電型クラッド層、他方のエピタ
キシャル側の層は第２導電型クラッド層として機能す
る。これらの屈折率の大小関係は、各層の材料組成を当
業者に公知の方法にしたがって適宜選択することにより
調節することができる。例えば、Ａｌ_xＧａ_1-xＡｓ、
（Ａｌ_xＧａ_1-x）_0.5Ｉｎ_0.5Ｐ、Ａｌ_xＧａ_1-xＮなどの
Ａｌ組成を変化させることによって屈折率を調節するこ
とができる。

【００１７】第１導電型クラッド層１２は、活性層１３
よりも屈折率の小さい材料で形成される。また、第１導
電型クラッド層１２の屈折率は、第２導電型クラッド層
の屈折率よりも大きいことが好ましい。例えば、第１導
電型のＩｎＰ、ＧａＩｎＰ、ＡｌＧａＩｎＰ、ＡｌＩｎ
Ｐ、ＡｌＧａＡｓ、ＡｌＧａＡｓＰ、ＡｌＧａＩｎＡ
ｓ、ＧａＩｎＡｓＰ、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩ
ｎＮ、ＢｅＭｇＺｎＳｅ、ＭｇＺｎＳＳｅ、ＣｄＺｎＳ
ｅＴｅ、ＺｎＯ、ＭｇＺｎＯ、ＭｇＯ等の一般的なIII
−Ｖ族、II−VI族半導体を用いることができる。第１導
電型クラッド層１２のキャリア濃度は、下限は１×１０
¹⁷ｃｍ^-3以上が好ましく、３×１０¹⁷ｃｍ ^-3以上がより
好ましく、５×１０¹⁷ｃｍ^-3以上が最も好ましい。上限
は２×１０ ²⁰ｃｍ^-3以下が好ましく、２×１０¹⁹ｃｍ^-3
以下がより好ましく、５×１０¹⁸ｃｍ^-3以下が最も好ま
しい。

【００１８】第１導電型クラッド層１２は、単層からな
るものであっても、２層以上の層からなるものであって
もよい。単層からなるときは、厚みの下限は０．４μｍ
以上が好ましく、０．６μｍ以上がより好ましく、０．
７μｍ以上がさらに好ましい。また厚みの上限は５μｍ
以下が好ましく、３μｍ以下がより好ましく、２μｍ以
下がさらに好ましい。

【００１９】第１導電型クラッド層１２は複数層からな
るものであってもよく、具体的には活性層側にはＧａＩ
ｎＰ、ＡｌＧａＩｎＰ又はＡｌＩｎＰからなるクラッド
層と、その層よりも基板側に第１導電型のＡｌＧａＡｓ
又はＡｌＧａＡｓＰからなるクラッド層が形成されてい
る態様を例示することができる。このとき、活性層側の
層の厚さは薄くすることが好ましく、厚さの下限として
は０．０１μｍ以上が好ましく、０．０５μｍ以上がよ
り好ましい。上限としては、０．５μｍ以下が好まし
く、０．３μｍ以下がより好ましい。また、基板１１側
の層のキャリア濃度は、下限としては２×１０¹⁷ｃｍ^-3
以上が好ましく、５×１０¹⁷ｃｍ^-3以上がより好まし
い。上限としては、２×１０²⁰ｃｍ^-3以下が好ましく、
５×１０¹⁹ｃｍ^-3以下がより好ましい。

【００２０】本実施例の半導体光デバイス装置を構成す
る活性層１３の構造は、特に制限されず、図１の一例に
おいては、二重量子井戸（ＤＱＷ）構造を有している。
この二重量子井戸（ＤＱＷ）構造は具体的には光閉じ込
め層（ノンドープ）５１、量子井戸層（ノンドープ）５
２、バリア層（ノンドープ）５３、量子井戸層（ノンド
ープ）５４及び閉じ込め層（ノンドープ）５５を順次積
層した構造を有する。この二重量子井戸（ＤＱＷ）構造
以外にも、例えば、量子井戸層及び前記量子井戸層を上
下から挟む光閉じ込め層からなる単一量子井戸構造（Ｓ
ＱＷ）や、３層以上の量子井戸層及びそれらに挟まれた
バリア層ならびに最上の量子井戸層の上及び最下の量子
井戸層の下に積層された光閉じ込め層を有する多量子井
戸構造であってもよい。活性層１３を量子井戸構造とす
ることにより、単層のバルク活性層と比較して、短波長
化（６３０ｎｍ〜６６０ｎｍ）かつ低しきい値化を達成
することができる。

【００２１】活性層１３の材料としては、ＧａＡｓ、Ａ
ｌＧａＡｓ、ＧａＩｎＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡ
ｓ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓＰ、ＧａＮ、Ｇａ
ＩｎＮなどを例示することができる。特に活性層１３が
ＩｎＧａＡｓの量子井戸層からなる場合は、自然超格子
が形成されやすいために、オフ基板を用いることによる
自然超格子抑制の効果を大きくすることができる。

【００２２】活性層１３の上には、第２導電型クラッド
層が形成される。本発明の第２導電型クラッド層は２層
以上形成する。以下の説明では、活性層１３に近い方か
ら順に第２導電型第１クラッド層１４と第２導電型第２
クラッド層１９の２層を有する好ましい態様を例にとっ
て説明する。

【００２３】第２導電型第１クラッド層１４は、活性層
１３よりも屈折率の小さい材料で形成される。例えば、
第２導電型のＩｎＰ、ＧａＩｎＰ、ＡｌＧａＩｎＰ、Ａ
ｌＩｎＰ、ＡｌＧａＡｓ、ＡｌＧａＡｓＰ、ＡｌＧａＩ
ｎＡｓ、ＧａＩｎＡｓＰ、ＧａＮ、ＡｌＧａＮ、ＡｌＧ
ａＩｎＮ、ＢｅＭｇＺｎＳｅ、ＭｇＺｎＳＳｅ、ＣｄＺ
ｎＳｅＴｅ、ＺｎＯ、ＭｇＺｎＯ、ＭｇＯ等の一般的な
III−Ｖ族、II−VI族半導体を用いることができる。第
２導電型クラッド層がＡｌを含むIII−Ｖ族化合物半導
体で構成されている場合は、その成長可能な実質的全面
をＧａＡｓ、ＧａＡｓＰ、ＧａＩｎＡｓ、ＧａＩｎＰ、
ＧａＩｎＮ等のＡｌを含まないIII−Ｖ族化合物半導体
で覆えば表面酸化を防止することができるため好まし
い。

【００２４】第２導電型第１クラッド層１４のキャリア
濃度は、下限は１×１０¹⁷ｃｍ^-3以上が好ましく、３×
１０¹⁷ｃｍ^-3以上がより好ましく、５×１０¹⁷ｃｍ^-3以
上が最も好ましい。上限は５×１０¹⁸ｃｍ^-3以下が好ま
しく、３×１０¹⁸ｃｍ^-3以下がより好ましく、２×１０
¹⁸ｃｍ^-3以下が最も好ましい。厚さの下限としては０．
０１μｍ以上が好ましく、０．０５μｍ以上がより好ま
しく、０．０７μｍ以上が最も好ましい。上限として
は、０．５μｍ以下が好ましく、０．４μｍ以下がより
好ましく、０．２μｍ以下が最も好ましい。

【００２５】第２導電型第１クラッド層１４は活性層１
３の上に形成する。本発明の好ましい実施様態では、第
２導電型第１クラッド層１４の屈折率は、第１導電型ク
ラッド層１２の屈折率よりも小さい。このような態様を
採用することにより、活性層から光ガイド層側へ有効に
光がしみ出すように光分布（近視野像）を制御すること
ができる。また、活性領域（活性層の存在する部分）か
ら不純物拡散領域への光導波損失を低減することもでき
るため、高出力動作におけるレーザ特性や信頼性の向上
を達成することができる。

【００２６】第２導電型第１クラッド層１４の上に第２
導電型酸化防止層１５を形成することにより、少なくと
も開口部内に第２導電型第２クラッド層１９を再成長さ
せる際に、再成長界面で通過抵抗を増大させるような高
抵抗層の発生を容易に防ぐことができるようになる。ま
た、酸化防止層１５はエッチング阻止層として機能させ
てもよい。

【００２７】酸化防止層１５の材料は、酸化されにくい
か或いは酸化されてもクリーニングが容易な材料であれ
ば特に限定されない。また酸化防止層１５の材料は、一
般に活性層の材料よりもバンドギャップが大きい材料か
ら選択されるが、バンドギャップが小さい材料であって
も、厚さが５０ｎｍ以下、より好ましくは３０ｎｍ以
下、最も好ましくは１０ｎｍ以下であれば、実質的に光
の吸収が無視できるので使用可能である。具体的には、
Ａｌ等の酸化されやすい元素の含有率が低い（０．３以
下程度）III−Ｖ族化合物半導体層が挙げられ、ＧａＡ
ｓを選択することもできる。また、酸化防止層１５は、
材料と厚みを選択することによって活性層１３からの光
を吸収しないようにすることが好ましく、例えば活性層
１３で発生した発光波長に対して透明であること態様が
挙げられる。

【００２８】本発明の半導体光デバイス装置を構成する
電流ブロック層１６は、第２導電型第１クラッド層１４
上に形成され、開口部１７を有する。基本的には、該開
口部１７から活性層１３に電流が注入される。

【００２９】電流ブロック層１６の材料は、電流ブロッ
ク機能を有するものであれば特に限定されない。電流ブ
ロック層１６の材料として半導体を用いた場合は、誘電
体膜と比較して熱伝導率が高いために放熱性が良い、劈
開性が良い、平坦化しやすいためにジャンクション・ア
ップで組み立てやすい、コンタクト層を全面に形成しや
すいのでコンタクト抵抗を下げやすいなどの利点があ
る。

【００３０】電流ブロック層１６の屈折率は、電流ブロ
ック層１６に挟まれたＡｌＧａＡｓ又はＡｌＧａＡｓＰ
からなる第２導電型第２クラッド層１９の屈折率よりも
低くすることが好ましい（実屈折率ガイド構造）。この
ような屈折率の制御を行うことによって、従来のロスガ
イド構造に比べて動作電流を低減することが可能にな
る。電流ブロック層１６と第２導電型第２クラッド層１
９との屈折率差は、電流ブロック層が化合物半導体の場
合、下限は０．００１以上が好ましく、０．００３以上
がより好ましく、０．００７以上が最も好ましい。上限
は、１．０以下が好ましく、０．５以下がより好まし
く、０．１以下が最も好ましい。電流ブロック層が誘電
体の場合、下限は０．１以上が好ましく、０．３以上が
より好ましく、０．７以上が最も好ましい。上限は、
３．０以下が好ましく、２．５以下がより好ましく、
１．８以下が最も好ましい。

【００３１】電流ブロック層１６の材料は、第２導電型
第２クラッド層１９よりも低屈折率にすることや、Ｇａ
Ａｓ基板との格子整合を考慮すると、半導体としてＡｌ
ＧａＡｓ又はＡｌ_yＧａ_1-yＡｓ（０．３５≦ｙ≦１）を
用いることもできる。但し、Ａｌ組成がＡｌＡｓに近く
なりすぎると潮解性を示すため、また第２導電型クラッ
ド層よりも低屈折率にする必要があることから、Ａｌ組
成の下限としてのｙ値は０．３５以上であり、好ましく
は０．３７以上であり、より好ましくは０．４０以上で
ある。また、上限としてのｙ値は１以下であり、好まし
くは０．９以下であり、さらに好ましくは０．８以下で
ある。

【００３２】電流ブロック層１６は、光分布（特に横方
向の光分布）を制御したり電流阻止の機能を向上させる
ために、屈折率、キャリア濃度又は導電型が異なる２つ
以上の層から形成してもよい。電流ブロック層の上に表
面保護層１８を形成して、表面酸化の抑制あるいはプロ
セス上の表面保護を図ることができる。表面保護層１８
の導電型は特に規定されないが、第２導電型とすること
により電流阻止機能の向上を図ることができる。

【００３３】電流ブロック層１６の導電型は、第１導電
型又は高抵抗（アンドープもしくは深い順位を形成する
不純物（Ｏ、Ｃｒ、Ｆｅなど）をドープ）、あるいはこ
れら２つの組み合わせのいずれであってもよく、導電型
或いは組成の異なる複数の層から形成されていてもよ
い。例えば、活性層１３に近い側から第２導電型あるい
は高抵抗の半導体層、および第１導電型の半導体層の順
に形成されている電流ブロック層を好ましく用いること
もできる。また、あまり薄いと電流阻止に支障を生じる
可能性があるため、厚さは０．１μｍ以上であるのが好
ましく、０．３μｍ以上であるのがより好ましい。一
方、厚すぎると通過抵抗の増大を招くため、上限は２μ
ｍ以下が好ましく、１μｍ以下がより好ましい。素子と
してのサイズ等を勘案すれば、０．３〜１μｍ程度の範
囲から選択するのが好ましい。

【００３４】電流ブロック層１６の形成方法は、開口部
１７が形成できれば特に限定されない。電流ブロック層
１６を選択成長により形成した場合、ソースガス、成長
温度、雰囲気を選べば、自己整合的に薄膜を形成できる
こと、素子の微細化に適応しやすいこと等の利点を有す
るため特に好ましい。

【００３５】電流ブロック層１６の上側層として、開口
部１７内部及び少なくとも開口部１７両脇の電流ブロッ
ク層１７上の一部に至るように第２導電型第２クラッド
層１９が形成される。第２導電型第２クラッド層１９
は、開口部１７の上側表面をすべて覆い、かつ、開口部
１７両脇の電流ブロック層１６上の少なくとも一部に延
在されるように形成される。

【００３６】第２導電型第２クラッド層１９のキャリア
濃度は、下限は３×１０¹⁷ｃｍ^-3以上が好ましく、５×
１０¹⁷ｃｍ^-3以上がより好ましく、７×１０¹⁷ｃｍ^-3以
上が最も好ましい。上限は１×１０¹⁹ｃｍ^-3以下が好ま
しく、７×１０¹⁸ｃｍ^-3以下がより好ましく、３×１０
¹⁸ｃｍ^-3以下が最も好ましい。

【００３７】第２導電型第２クラッド層１９の厚さは、
薄くなりすぎると光閉じ込めが不十分となり、厚くなり
すぎると通過抵抗が増加してしまうことを考慮して、下
限は０．５μｍ以上が好ましく、１．０μｍ以上がより
好ましい。上限は３．０μｍ以下が好ましく、２．０μ
ｍ以下がより好ましい。

【００３８】第２導電型第２クラッド層１９の材料は、
活性層１３よりも屈折率の小さい材料であれば特に限定
されない。例えば、第２導電型第１クラッド層１４と同
様、ＩｎＰ、ＧａＩｎＰ、ＡｌＧａＩｎＰ、ＡｌＩｎ
Ｐ、ＡｌＧａＡｓ、ＡｌＧａＡｓＰ、ＡｌＧａＩｎＡ
ｓ、ＧａＩｎＡｓＰ、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩ
ｎＮ、ＢｅＭｇＺｎＳｅ、ＭｇＺｎＳＳｅ、ＣｄＺｎＳ
ｅＴｅ、ＺｎＯ、ＭｇＺｎＯ、ＭｇＯ等の一般的なIII
−Ｖ族、II−VI族半導体を用いることができる。電流ブ
ロック層１６がＡｌＧａＡｓ又はＡｌ_yＧａ_1-yＡｓ
（０．３５≦ｙ≦１）である場合、第２導電型第２クラ
ッド層１９の材料としてＡｌＧａＡｓ又はＡｌ_xＧａ_1-x
Ａｓ（０．３０≦ｘ＜１）を用いることも可能である。
この場合、活性層がＩｎＧａＡｓ、ＧａＡｓＮ、ＩｎＧ
ａＡｓＮであることが好ましい。

【００３９】電流ブロック層１６と第２導電型第２クラ
ッド層１９を形成した後にさらに電極を形成するに先立
ち、電極材料との接触抵抗を低減するために、低抵抗
（高キャリア濃度）のコンタクト層２０を形成すること
が好ましい。特に電極を形成しようとする最上層表面の
全体にコンタクト層２０を形成したうえで電極を形成す
ることが好ましい。

【００４０】このとき、コンタクト層２０の材料は、通
常はクラッド層よりバンドギャップが小さい材料の中か
ら選択し、金属電極とのオーミック性を取るため低抵抗
で適当なキャリア密度を有するのが好ましい。キャリア
密度の下限は、１×１０¹⁸ｃｍ^-3以上が好ましく、３×
１０¹⁸ｃｍ^-3以上がより好ましく、５×１０¹⁸ｃｍ^-3以
上が最も好ましい。上限は、２×１０²⁰ｃｍ^-3以下が好
ましく、５×１０¹⁹ｃｍ^-3以下がより好ましく、３×１
０¹⁹ｃｍ^-3以下が最も好ましい。コンタクト層２０の厚
みは、０．１〜１０μｍが好ましく、１〜８μｍがより
好ましく、２〜６μｍがもっとも好ましい。

【００４１】次に、電流ブロック層１６に形成される開
口部１７について説明する。

【００４２】本発明の半導体発光装置は、開口部に面し
ている電流ブロック層側面の起伏が発光波長の１／１０
以下である点に特徴がある。本明細書において、「電流
ブロック層側面の起伏が発光波長の１／１０以下であ
る」とは、電流ブロック層側面に存在する起伏を構成し
ている凸部とそれに隣接する凹部の高低差が、半導体発
光装置の発光波長の１／１０であることを意味する。こ
のような本発明の特徴的な構成を採用することによっ
て、光導波路内での光出力の損失を低減することができ
る。電流ブロック層側面の起伏は、発光波長の１／２０
以下であることがより好ましく、１／３０であることが
さらにより好ましい。

【００４３】電流ブロック層１６の開口部１７は、上側
（コンタクト層２０側）よりも下側（活性層１３側）の
方が小さくなるようにする方が、通過抵抗の低減（動作
電圧および発熱の低減）の観点から好ましい。また、電
流ブロック層１７を端面近傍に形成することにより、活
性層の端部への電流注入も抑制することができる。これ
により、端部領域での劣化（特に端面劣化）を低減する
ことができる。

【００４４】電流ブロック層１６の開口部１７は、両端
部まで伸長しているストライプ状の開口部であってもよ
いし、一方の端部まで伸長しているが他方の端部までは
伸長していない開口部であってもよい。開口部が両端部
まで伸長しているストライプ状の開口部である場合は、
開口部端面での光の制御がより容易になり、端面におけ
る横方向の光の拡がりを小さくすることができる。一
方、開口部が端面からある程度内側に入った部分に形成
されている場合は、端面付近で電流を非注入にすること
ができるため、端面での電流の再結合を防ぐとともに、
クラッド層などからの電流の回り込みを最小限にとどめ
ることができる。開口部の構造はこのような利点を考慮
しながら、使用目的に応じて適宜決定することが好まし
い。

【００４５】オフアングルの方向は、電流ブロック層１
６に形成される開口部１７の伸びる方向（長手方向）に
直交する方向から、±３０°以内の方向が好ましく、±
７°以内の方向がより好ましく、±２°以内の方向が最
も好ましい。また、開口部の方向は、基板の面方位が
（１００）の場合、［０１１］方向又はそれと等価な方
向が、オフアングルの方向は［０１１］方向またはそれ
と等価な方向から±３０°以内の方向が好ましく、±７
°以内の方向がより好ましく、±２°以内の方向が最も
好ましい。なお、本明細書において「［０１１］方向」
という場合は、一般的なIII−Ｖ族、II−VI族半導体に
おいて、（１００）面と（０１１）面との間に存在する
面が、それぞれIII族又はII族元素が現れる面であるよ
うに［０１１］方向を定義する。

【００４６】本発明では、上記の開口部が［０１１］方
向又はそれと結晶学的に等価な方向に伸びている場合が
好ましい。開口部が［０１１］方向又はそれと結晶学的
に等価な方向に伸びている場合は、成長条件により成長
速度に異方性をもたせることができ、（１００）面では
速く、（１１１）Ｂ面ではほとんど成長しないようにす
ることができる。［０１１］方向にストライプ状の保護
膜を形成することにより、（１１１）Ｂ面を側面とする
電流ブロック層１６が形成される。

【００４７】同様の理由により、ウルツァイト型の基板
を用いた場合には、開口部の伸びる方向は、例えば（０
００１）面上では［１１−２０］又は［１−１００］が
好ましい。ＨＶＰＥ（Hydride Vapor Phase Epitaxy）
ではどちらの方向でもよいが、ＭＯＶＰＥでは［１１−
２０］方向がより好ましい。

【００４８】本発明の半導体光デバイス装置を設計する
に際しては、まず、所望の垂直拡がり角を得るために活
性層の厚みとクラッド層の組成を決定する。通常、垂直
拡がり角を狭くすると活性層からクラッド層への光の浸
みだしが促進され、端面での光密度が小さくなり、出射
端面のＣＯＤレベルを向上できるので、高出力動作を必
要とする時には比較的に狭めに設定される。但し、垂直
拡がり角は、活性層内の光閉じ込めの低減による発振し
きい値電流の増大及びキャリアのオーバーフローによる
温度特性の低下を抑制することで制限があり、下限は、
１５°以上が好ましく、１７°以上がより好ましく、１
９°以上が最も好ましい。上限は、３３°以下が好まし
く、３１°以下がより好ましく、３０°以下が最も好ま
しい。

【００４９】次に、垂直拡がり角を決定すると、高出力
特性を大きく支配する構造パラメータは活性層と電流ブ
ロック層との間の距離ｄｐと開口部底部における幅（以
下「開口幅」という）Ｗとなる。なお、活性層と電流ブ
ロック層との間に第２導電型第１クラッド層のみが存在
する場合、ｄｐは第２導電型第１クラッド層の厚みとな
る。また、活性層が量子井戸構造の場合、最も電流ブロ
ック層に近い活性層と電流ブロック層との距離がｄｐに
なる。

【００５０】ｄｐについては、上限は０．５μｍ以下が
好ましく、０．４μｍ以下がより好ましく、０．３μｍ
以下がもっとも好ましい。下限は０．０３μｍ以上が好
ましく、０．０５μｍ以上がより好ましく、０．０７μ
ｍ以上がもっとも好ましい。ただし、使用目的（拡がり
角をどこに設定するかなど）、材料系（屈折率、抵抗率
等）などが異なると、上記の最適範囲も少しシフトす
る。また、この最適範囲は上記の各構造パラメータがお
互いに影響し合うことにも注意を要する。

【００５１】開口部底部における開口幅Ｗは、上限が１
００μｍ以下であることが好ましく、５０μｍ以下であ
ることがより好ましい。下限が１μｍ以上であることが
好ましく、１．５μｍ以上であることがより好ましく、
２μｍ以上であることがもっとも好ましい。また、横モ
ードをシングルモード（単一ピークの横方向光強度分
布）にするためには、高次モードのカットオフ及び空間
的ホールバーニングの防止の観点からＷをあまり大きく
することができず、Ｗの上限は７μｍ以下が好ましく、
５μｍ以下がより好ましく、３μｍ以下がもっとも好ま
しい。

【００５２】高出力動作を実現するには、開口部底部に
おける開口幅Ｗを広くすることが端面での光密度低減の
観点から有効であるが、動作電流を低減するためには開
口幅を狭くすることが、導波路ロス低減の観点から好ま
しい。そこで、ゲイン領域となる中央付近の開口幅Ｗ２
を比較的狭くし、端部付近の開口幅Ｗ１を比較的広くな
るようにすることにより、低動作電流と高出力動作を同
時に実現することができ、高い信頼性も確保することが
できる（図５（ａ））。すなわち、端部（劈開面）幅Ｗ
１については、上限が１０００μｍ以下であることが好
ましく、５００μｍ以下であるがより好ましい。下限が
２μｍ以上であることが好ましく、３μｍ以上であるこ
とがより好ましい。中央部幅Ｗ２については、上限が１
００μｍ以下であることが好ましく、５０μｍ以下であ
ることがより好ましい。下限が１μｍ以上であることが
好ましく、１．５μｍ以上であることがより好ましく、
２μｍ以上であることがもっとも好ましい。端部幅Ｗ１
と中央部幅Ｗ２の差については、上限は１０００μｍ以
下が好ましく、５００μｍ以下がより好ましい。下限に
ついては、０．２μｍ以上が好ましく、０．５μｍ以上
がより好ましい。

【００５３】さらに横モードをシングルモードにするた
めには、端部幅Ｗ１の上限は、１０μｍ以下が好まし
く、７μｍ以下がより好ましい。中央部幅Ｗ２の上限
は、７μｍ以下が好ましく、５μｍ以下がより好まし
い。端部幅Ｗ１と中央部幅Ｗ２の差については、上限は
５μｍ以下が好ましく、３μｍ以下がより好ましく、２
μｍ以下が最も好ましい。下限については、０．２μｍ
以上が好ましく、０．５μｍ以上がより好ましい。

【００５４】高い信頼性を維持しつつビームが円形に近
いレーザを達成するためには、上記ｄｐとＷを適切な範
囲に制御性良く納めることが必要となる。

【００５５】円形に近いビームを実現するためには、開
口幅を狭くすることが有効であるが、開口幅を狭くしす
ぎると注入電流密度が高くなり、バルク劣化抑制の観点
から好ましくない。そこで、ゲイン領域となる中央部幅
Ｗ２を比較的広くし、端部付近を比較的狭くなるように
することにより、ビームスポット低減と低動作電流を同
時に実現することができ、高い信頼性も確保することが
できる（図５（ｂ））。すなわち、端部（劈開面）幅Ｗ
１については、上限が１０μｍ以下であることが好まし
く、５μｍ以下であるがより好ましく、３μｍ以下であ
るがもっとも好ましい。下限が０．５μｍ以上であるこ
とが好ましく、１μｍ以上であることがより好ましい。
中央部幅Ｗ２については、上限が１００μｍ以下である
ことが好ましく、５０μｍ以下であることがより好まし
い。下限が１μｍ以上であることが好ましく、１．５μ
ｍ以上であることがより好ましく、２μｍ以上であるこ
とがもっとも好ましい。端部幅Ｗ１と中央部幅Ｗ２の差
については、上限は１００μｍ以下が好ましく、５０μ
ｍ以下がより好ましい。下限については、０．２μｍ以
上が好ましく、０．５μｍ以上がより好ましい。

【００５６】上記の漸増部分あるいは漸減部分、端部の
長さは所望の特性に応じて、設計すればよいが、漸減部
分の長さは、導波路損失低減の観点から、それぞれ５〜
１０μｍが好ましく、１０〜５０μｍがより好ましい。
端部の長さは、劈開精度の観点から５〜３０μｍが好ま
しく、１０〜２０μｍがより好ましい。ただし、必要に
応じて、以下のように窓を作製してもよい。 （１）端部、漸増部分あるいは漸減部分の開口幅あるい
は長さがチップ両側で非対称となるもの。 （２）端部の幅一定となる領域を設定せずに、端部まで
漸増あるいは漸減としたもの。 （３）端面の片側（通常、高出力光取り出し（前端面）
側）だけ開口幅が漸増あるいは漸減するようにしたも
の。 （４）端部開口幅が前端面と後端面とで異なるもの。 （５）上記の（１）〜（４）のいくつかを組み合わせた
もの。

【００５７】また、端面付近に電極を設けないようにし
て、端部近傍の開口部への電流注入によるバルク劣化の
抑制や端面での再結合電流を低減することは、高い信頼
性での小スポット径のレーザ作製の観点から有効であ
る。

【００５８】本発明の半導体光デバイス装置の光出力
は、下限が３０ｍＷ以上であれば本発明の特徴をより効
果的に利用することができる。少なくとも光出力が３０
ｍＷ以上で長時間の寿命を確認できれば、高出力動作時
における半導体光デバイス装置の信頼性も高いものとな
る。本発明の半導体光デバイス装置の光出力は、１００
ｍＷ以上、さらには３００ｍＷ以上でも長期間使用する
ことができる。

【００５９】本発明の半導体光デバイス装置を製造する
方法は、ダブルヘテロ構造等を結晶成長させることがで
きれば特に制限はなく、上記請求項１の要件を満たすも
のであれば本発明の範囲に含まれる。また電流ブロック
層及び表面保護層の成長方法については、選択成長が可
能であれば特に制限はなく、有機金属気相成長法（ＭＯ
ＣＶＤ法）、分子線エピタキシー法（ＭＢＥ法）、ハイ
ドライド或いはハライド気相成長法（ＶＰＥ法）、液相
成長法（ＬＰＥ法）等の公知の成長方法を適宜選択して
用いることができる。

【００６０】本発明の半導体光デバイス装置の製造方法
としては、まず基板１１上に第１導電型クラッド層１２
及び第２導電型第１クラッド層１４と活性層１３を有す
るダブルヘテロ構造を形成した後、第２導電型第１クラ
ッド層１４上に電流ブロック層１６を選択形成させて開
口部１７をした後、第２導電型第２クラッド層１９を形
成する工程を例示することができる。この製造方法の詳
細やその他の製造方法については、以下の実施例や関連
技術文献から理解することができる。

【００６１】各層の具体的成長条件等は、層の組成、成
長方法、装置の形状等に応じて異なるが、ＭＯＣＶＤ法
を用いてIII−Ｖ族化合物半導体層を成長する場合、ダ
ブルへテロ構造は、成長温度６００〜７５０℃程度、Ｖ
／III比５０〜１５０程度（ＧａＡｓ、ＩｎＧａＡｓの
場合）、２０〜６０程度（ＡｌＧａＡｓの場合）或いは
３００〜６００程度（ＩｎＧａＡｓＰ、ＡｌＧａＩｎＰ
の場合）、電流ブロック層は成長温度６００〜７００
℃、Ｖ／III比４０〜６０程度（ＡｌＧａＡｓの場合）
或いは３５０〜５５０程度（ＩｎＧａＡｓＰ、ＡｌＧａ
ＩｎＰの場合）で行うのが好ましい。

【００６２】特に保護膜を用いて選択成長する部分がＡ
ｌＧａＡｓ又はＡｌＧａＩｎＰのようにＡｌを含む場
合、成長中に微量のＨＣｌガスを導入することにより、
マスク上へのポリの堆積を防止することができるため非
常に好ましい。Ａｌの組成が高いほど、あるいはマスク
幅あるいはマスク面積比が大きいほど、他の成長条件を
一定とした場合、ポリの堆積を防止し、かつ半導体表面
露出部のみに選択成長を行う（セレクティブモード）の
に必要なＨＣｌ導入量は増加する。一方、ＨＣｌガスの
導入量が多すぎるとＡｌＧａＡｓ層の成長が起こらず、
逆に半導体層がエッチングされてしまうが（エッチング
モード）が、Ａｌ組成が高くなるほど他の成長条件を一
定とした場合、エッチングモードになるのに必要なＨＣ
ｌ導入量は増加する。このため、最適なＨＣｌ導入量は
トリメチルアルミニウム等のＡｌを含んだIII族原料供
給モル数に大きく依存する。具体的には、ＨＣｌの供給
モル数とＡｌを含んだIII族原料供給モル数の比（ＨＣ
ｌ／III族）は、下限は０．０１以上が好ましく、０．
０５以上がより好ましく、０．１以上が最も好ましい。
上限は、５０以下が好ましく、１０以下がより好まし
く、５以下が最も好ましい。ただし、Ｉｎを含む化合物
半導体層を選択成長（特に、ＨＣｌ導入）させる場合
は、組成制御が困難になりやすい。

【００６３】本発明の半導体光デバイス装置の製造方法
では、ウェハーを大気中に露出しない状態で電流ブロッ
ク層の形成時に使用した保護膜を除去して、第２導電型
第２クラッド層を形成することが可能である。ウェハー
を大気中に露出しない状態で保護膜及び第２導電第２ク
ラッド層を形成すれば、再成長における表面（開口部の
底面および電流ブロック層の表面）の酸化を防止できる
ことから、半導体光デバイス装置の信頼性をより高める
ことが可能となる。

【００６４】セルフアライン型の構造形成や選択成長に
使用する保護膜は、誘電体であることが好ましく、具体
的には、ＳｉＮｘ膜、ＳｉＯ₂膜、ＳｉＯＮ膜、Ａｌ₂Ｏ
₃膜、ＺｎＯ膜、ＳｉＣ膜及びアモルファスＳｉからな
る群から選択される。保護膜は、マスクとしてＭＯＣＶ
Ｄなどを用いてセルフアライン型構造を選択再成長によ
り形成する場合に用いられる。

【００６５】本発明の半導体光デバイス装置を利用した
半導体レーザ装置として、情報処理用光源（通常ＡｌＧ
ａＡｓ系（波長７８０ｎｍ近傍）、ＡｌＧａＩｎＰ系
（波長６００ｎｍ帯）、ＩｎＧａＮ系（波長４００ｎｍ
近傍））、通信用信号光源（通常ＩｎＧａＡｓＰあるい
はＩｎＧａＡｓを活性層とする１．３μｍ帯、１．５μ
ｍ帯）レーザ、ファイバー励起用光源（ＩｎＧａＡｓ歪
み量子井戸活性層／ＧａＡｓ基板を用いる９８０ｎｍ近
傍、ＩｎＧａＡｓＰ歪み量井戸活性層／ＩｎＰ基板を用
いる１４８０ｎｍ近傍など）レーザなどの通信用半導体
レーザ装置など、特に高出力動作が求められる多用な装
置を挙げることができる。また、通信用レーザでも、円
形に近いレーザはファイバーとの結合効率を高める点で
有効である。また、遠視野像が単一ピークであるもの
は、情報処理や光通信などの幅広い用途に好適なレーザ
として供することができる。

【００６６】さらに、本発明の半導体光デバイス装置
は、半導体レーザ以外に半導体光増幅器、光検出器、光
変調器、光スイッチなどの光素子及びこれらの集積装置
についても応用が可能である。また、本発明は半導体レ
ーザ以外に端面発光型などの発光ダイオード（ＬＥＤ）
としても応用可能である。

【００６７】

【実施例】以下に具体例を挙げて、本発明をさらに詳細
に説明する。以下の実施例に示す材料、試薬、割合、操
作等は、本発明の趣旨を逸脱しない限り適宜変更するこ
とができる。したがって、本発明の範囲は以下に示す具
体例に制限されるものではない。

【００６８】（実施例）本実施例において、図３に示す
順に各層を形成することにより半導体光デバイス装置の
一つである半導体発光素子を製造した。なお図３(ａ)〜
図３（ｄ）には、構造を把握しやすくするために敢えて
寸法を変えている部分があるが、実際の寸法は以下の文
中に記載されるとおりである。

【００６９】厚さ３５０μｍで表面が（１００）面であ
るｎ型ＧａＡｓ（ｎ＝１×１０¹⁸ｃｍ^-3）基板３０１上
に、ＭＯＣＶＤ法により、厚さ２．０μｍのｎ型Ａｌ
_0.4Ｇａ_0.6Ａｓ（Ｓｉドープ：ｎ＝１×１０¹⁸ｃｍ^-3）
からなるｎ型クラッド層３０２、厚さ３０ｎｍのＧａＡ
ｓ光閉じ込め層（ノンドープ）、厚さ６ｎｍのＩｎ_{0. 2}
Ｇａ_0.8Ａｓ井戸層（ノンドープ）、厚さ８ｎｍのＧａ
Ａｓバリア層（ノンドープ）、厚さ６ｎｍのＩｎ_0.2Ｇ
ａ_0.8Ａｓ井戸層（ノンドープ）及び厚さ３０ｎｍのＧ
ａＡｓ光閉じ込め層（ノンドープ）を順次積層してなる
二重量子井戸（ＤＱＷ）活性層３０３、厚さ０．１μｍ
のｐ型Ａｌ_0.4Ｇａ_0.6Ａｓ（Ｚｎドープ：ｐ＝１×１０
¹⁸ｃｍ^-3）からなるｐ型第１クラッド層３０４、厚さ１
０ｎｍのｐ型ＧａＡｓ（Ｚｎドープ：ｐ＝１×１０¹⁸ｃ
ｍ^-3）酸化防止層３０５を順次積層することにより、ダ
ブルヘテロ構造を形成した（図３（ａ））。

【００７０】次に、このダブルヘテロ基板の表面に厚さ
０．１μｍのＳｉＮｘ保護膜をプラズマＣＶＤにより堆
積させ、フォトリソグラフィーにより［０１１］Ａ方向
を長手方向とするストライプ状の保護膜３０６を形成し
た。ストライプ状のＳｉＮｘ保護膜３０６の横幅は２μ
ｍとし、ストライプ状の保護膜３０６の横方向スペース
間隔は約３５０μｍとした（図３（ｂ））。

【００７１】上記のストライプ状のＳｉＮｘ保護膜３０
６の両側にＭＯＣＶＤ法を用いた選択成長により、厚さ
０．６μｍのｎ型Ａｌ_0.45Ｇａ_0.55Ａｓ（Ｓｉドープ：
ｎ＝１×１０¹⁸ｃｍ^-3）からなる電流ブロック層３０７
及び厚さ１０ｎｍのｎ型ＧａＡｓ表面保護層（Ｓｉドー
プ：ｎ＝１×１０¹⁸ｃｍ^-3）３０８を形成した（図３
（ｃ））。このとき、ＳｉＮｘ保護膜３０６の両脇に
（１１１）Ｂ面（Ｂ面はＡｓ面を意味する）からなる開
口部側面が形成された。ＳｉＮｘ保護膜３０６のストラ
イプ方向を［０１１］Ａ方向に選択することにより、保
護膜上への横方向成長を抑制できかつ開口部側面のファ
セット面を非常に平坦にすることができた。

【００７２】次に、矩形状のＳｉＮｘ保護膜３０６をエ
ッチングにより除去した。このとき、ＳｉＮｘ膜３０６
の除去には緩衝フッ酸液などのウェットエッチングもし
くはＳＦ₆、ＣＦ₄などのガスを用いたドライエッチング
を用いた。その後、再びＭＯＣＶＤ法により厚さ２．０
μｍのｐ型Ａｌ_0.4Ｇａ_0.6Ａｓ（Ｚｎドープ：ｐ＝１×
１０¹⁸ｃｍ^-3）からなるｐ型第２クラッド層３０９及び
厚さ３．０μｍのｐ型ＧａＡｓ（Ｚｎドープ：ｐ＝２×
１０¹⁹ｃｍ^-3）からなるコンタクト層３１０を成長させ
た。

【００７３】なお、上記ＭＯＣＶＤ法において、III族
原料としてトリメチルガリウム（ＴＭＧ）、トリメチル
インジウム（ＴＭＩ）及びトリメチルアルミニウム（Ｔ
ＭＡ）を、Ｖ族原料としてアルシン及びホスフィンを、
キャリアガスとして水素をそれぞれ用いた。また、ｐ型
ドーパントにはジメチル亜鉛（ＤＥＺ）を、ｎ型ドーパ
ントにはジシランをそれぞれ用いた。さらにｎ型Ａｌ
_0.45Ｇａ_0.55Ａｓ電流ブロック層の成長時には、ＳｉＮ
ｘ保護膜上へのポリの堆積を抑制するために、ＨＣｌガ
スを用いた。

【００７４】この後、ｐ側の電極３１１を蒸着し、基板
を１００μｍまで薄くした後に、ｎ側電極３１２を蒸着
し、アロイした（図３（ｄ））。こうして作製したウェ
ハーを劈開して、レーザ光出射端面を形成（１次劈開）
するようにチップバーに切り出し、端面窓構造レーザを
作製した。このときの共振器長は７４０μｍとした。前
端面５％−後端面９５％の非対称コーティングを施した
後、２次劈開によりチップに分離した。チップをジャン
クションダウンで組み立てした後、２５℃で連続通電
（ＣＷ）にて電流−光出力、電流−電圧特性を測定し
た。

【００７５】このようにして作製した半導体レーザ素子
は、動作電流の増加とともに光出力が増加し、約５００
ｍＷまでキンクフリーでかつ約６５０ｍＷまでＣＯＤせ
ずに光出力が得られた。しかし、それ以上に動作電流を
増加させても光出力は増加せず、素子自体の発熱による
熱飽和によって光出力が制限された。発振波長は平均９
７９ｎｍ、しきい値電流は平均２０ｍＡ、スロープ効率
は平均０．８５ｍＷ／ｍＡであり、特性は非常に良好で
あった。また、３００ｍＷ出力時における垂直広がり角
は平均２８°、水平拡がり角は平均８．５°であった。
このとき、非点隔差は２μｍ以下と非常に小さくするこ
とができ、光ファイバーとの光結合特性に優れた光源と
なることが判明した。さらに、高い信頼性（７０℃、３
００ｍＷの高温、高出力における３０００時間以上の安
定動作）が得られることが判明した。また、電流注入の
ための開口部を選択成長により形成したので、開口部の
側面の起伏も少なく（２０ｎｍ以下）、また開口幅の均
一性を高めることができ、上記の半導体レーザ素子を高
歩留まりで作製することができた。なお、側面の起状は
原子間力顕微鏡（ＡＦＭ）により測定を行った。

【００７６】

【発明の効果】開口部に面している電流ブロック層側面
の起伏が発光波長の１／１０以下であることを特徴とす
る本発明の半導体光デバイス装置は、導波路内における
光損失を効果的に抑制することができる。また、本発明
の半導体光デバイス装置は、該開口部の側面における第
２導電型第２クラッド層の結晶成長の質が良好であるた
め、該開口部での電気抵抗を減少でき、かつ、熱抵抗の
発生も抑えることができる。これにより本発明の半導体
光デバイス装置であれば、出力飽和やＣＯＤの発生を防
止できるとともに、高出力動作時における信頼性を高め
ることができる。このため、本発明の半導体光デバイス
装置は、半導体レーザをはじめとする広範な分野に応用
できるものであり、特に光通信システムに用いる光ファ
イバー増幅器励起用光源に適している。

【００７７】また、本発明の半導体光デバイス装置の製
造方法では、電流ブロック層を選択成長させることによ
り開口部を形成可能であるため、製造工程において高歩
留まりで装置を製作でき、特に構造設計マージンの小さ
い半導体光デバイス装置の製作に有利となる。さらに、
本発明の半導体光デバイス装置の製造方法では、保護膜
の除去及び第２導電型クラッド層の形成を大気中に露出
しないで行うことが可能なため、再成長表面の酸化を防
止でき、半導体光デバイス装置の信頼性をより高められ
る。

【図面の簡単な説明】

【図１】 本発明の半導体光デバイス装置の一実施例の
斜視図である。

【図２】 図１に示した本発明の半導体光デバイス装置
の一実施例の一工程の斜視図及び開口部側面の核大図で
ある。

【図３】 本発明の半導体光デバイス装置の製造工程の
一例を説明する工程図である。

【図４】 従来の一般的なセルフアライン導波路型スト
ライプ構造を示す断面図である。

【図５】 本発明の半導体光デバイス装置の一実施例の
上面図である。

【符号の説明】

１１： 基板 １２： 第１導電型クラッド層 １３： 活性層 １４： 第２導電型第１クラッド層 １５： 酸化防止層 １６： 電流ブロック層 １７： 開口部 １８： 表面保護層 １９： 第２導電型第２クラッド層 ２０： コンタクト層 ４１： 基板 ４２： 第1導電型クラッド層 ４３： 活性層 ４４： 酸化防止層 ４５： 開口部 ４６： 電流ブロック層 ４７： 第２導電型クラッド層 ４８： コンタクト層 ５１、５５： 光閉じ込め層 ５２、５４： 井戸層 ５３： バリア層 ３０１： 基板 ３０２： ｎ型クラッド層 ３０３： 活性層 ３０４： ｐ型クラッド層 ３０５： ｐ型酸化防止層 ３０６： ＳｉＮｘ保護膜 ３０７： 電流ブロック層 ３０８： 表面保護層 ３０９： ｐ型第２クラッド層 ３１０： コンタクト層 ３１１： ｐ側電極 ３１２： ｎ側電極 Ｗ１： 端部幅 Ｗ２： 中央部幅

Claims (20)

【特許請求の範囲】
1. 【請求項１】 基板、該基板上に形成された第１導電型
   クラッド層、該第１導電型クラッド層上に形成された活
   性層、該活性層上に形成された第２導電型第１クラッド
   層、該第２導電第１クラッド層上に形成された開口部を
   有する電流ブロック層、該開口部内部及び少なくとも該
   開口部両脇の電流ブロック層上の一部に形成された第２
   導電型第２クラッド層からなる半導体光デバイス装置で
   あって、該開口部に面している電流ブロック層側面の起
   伏が発光波長の１／１０以下であることを特徴とする半
   導体光デバイス装置。
2. 【請求項２】 前記基板の主面が（１００）面であり、
   前記開口部の長手方向が［０１１］方向であることを特
   徴とする請求項１に記載の半導体光デバイス装置。
3. 【請求項３】 前記基板の主面が（１００）面であり、
   前記電流ブロック層の側面が（１１１）Ｂ面近傍からな
   ることを特徴とする請求項１又は２に記載の半導体光デ
   バイス装置。
4. 【請求項４】 前記活性層がＩｎＧａＡｓ量子井戸から
   なることを特徴とする請求項１〜３のいずれかに記載の
   半導体光デバイス装置。
5. 【請求項５】 前記第２導電型第１クラッド層の上側に
   酸化防止層を形成することを特徴とする請求項１〜４の
   いずれかに記載の半導体光デバイス装置。
6. 【請求項６】 前記酸化防止層が前記活性層で発光した
   発光波長に対して透明であることを特徴とする請求項５
   に記載の半導体光デバイス装置。
7. 【請求項７】 前記酸化防止層がＧａＡｓからなること
   を特徴とする請求項５又は６に記載の半導体光デバイス
   装置。
8. 【請求項８】 前記電流ブロック層の屈折率が前記第２
   導電型第２クラッド層の屈折率よりも小さいことを特徴
   とする請求項１〜７のいずれかに記載の半導体光デバイ
   ス装置。
9. 【請求項９】 前記電流ブロック層が、少なくとも第１
   導電型又は高抵抗の半導体層で構成されていることを特
   徴とする請求項１〜８のいずれかに記載の半導体光デバ
   イス装置。
10. 【請求項１０】 前記第２導電型第２クラッド層がＡｌ
    _xＧａ_1-xＡｓ（０．３０≦ｘ＜１）、前記電流ブロック
    層がＡｌ_yＧａ_1-yＡｓ（０．３５≦ｙ≦１）からなるこ
    とを特徴とする請求項１〜９のいずれかに記載の半導体
    光デバイス装置。
11. 【請求項１１】 前記電流ブロック層と前記第２導電型
    第２クラッド層とが、ＡｌＧａＡｓからなることを特徴
    とする請求項１〜９のいずれかに記載の半導体光デバイ
    ス装置。
12. 【請求項１２】 前記開口部から前記活性層に電流が注
    入されることを特徴とする請求項１〜１１のいずれかに
    記載の半導体光デバイス装置。
13. 【請求項１３】 前記開口部が両端部まで伸長している
    ストライプ状の開口部であることを特徴とする請求項１
    〜１２のいずれかに記載の半導体光デバイス装置。
14. 【請求項１４】 前記開口部が一方の端部まで伸長して
    いるが他方の端部までは伸長していない開口部であるこ
    とを特徴とする請求項１〜１２のいずれかに記載の半導
    体光デバイス装置。
15. 【請求項１５】 前記半導体光デバイス装置の光出力が
    ３０ｍＷ以上であることを特徴とする請求項１〜１４の
    いずれかに記載の半導体光デバイス装置。
16. 【請求項１６】 前記半導体光デバイス装置が、光ファ
    イバー増幅器励起用光源として用いられることを特徴と
    する請求項１〜１５のいずれかに記載の半導体光デバイ
    ス装置。
17. 【請求項１７】 前記半導体光デバイス装置が光ファイ
    バー増幅器として用いられることを特徴とする請求項１
    〜１６のいずれかに記載の半導体光デバイス装置。
18. 【請求項１８】 前記電流ブロック層を保護膜で覆われ
    ていない表面上に選択成長することにより形成する工程
    を含むことを特徴とする請求項１〜１７のいずれかに記
    載の半導体光デバイス装置の製造方法。
19. 【請求項１９】 前記保護膜の側面の起伏が発光波長の
    １／１０以下であることを特徴とする請求項１８に記載
    の半導体光デバイス装置の製造方法。
20. 【請求項２０】 前記電流ブロック層形成後のウェハー
    を大気中に露出しない状態で前記電流ブロック層形成時
    に使用した保護膜を除去し、次いで大気中に露出しない
    状態で第２導電型第２クラッド層を形成することを特徴
    とする請求項１８又は１９に記載の半導体光デバイス装
    置の製造方法。