JP2001345399A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001345399A
JP2001345399A JP2000163647A JP2000163647A JP2001345399A JP 2001345399 A JP2001345399 A JP 2001345399A JP 2000163647 A JP2000163647 A JP 2000163647A JP 2000163647 A JP2000163647 A JP 2000163647A JP 2001345399 A JP2001345399 A JP 2001345399A
Authority
JP
Japan
Prior art keywords
interposer
semiconductor device
semiconductor element
post
core material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000163647A
Other languages
English (en)
Inventor
Yoshitaka Aiba
喜孝 愛場
Koji Inoue
広司 井上
Masaichi Orimo
政一 織茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000163647A priority Critical patent/JP2001345399A/ja
Publication of JP2001345399A publication Critical patent/JP2001345399A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は表面実装型の半導体装置及びその製造
方法に関し、樹脂バリや剥離の発生を防止し、装置の信
頼性の向上を図ることを課題とする。 【解決手段】 半導体素子５１と、この半導体装置５１
がポスト５４Ａを介して搭載されると共に半田ボール５
７が配設されたインターポーザー５２Ａと、半導体素子
５１とインターポーザー５２Ａとを電気的に接続するワ
イヤ５６と、半導体素子５１及びワイヤ５６等を封止す
る封止樹脂５３とを有する半導体装置において、インタ
ーポーザー５２Ａにワイヤ５６が挿通されるワイヤ挿通
部５８Ａを形成すると共に、このワイヤ挿通部５８Ａの
両側にインターポーザー５２Ａの変位を規制する補強部
６４を設ける。これにより、封止樹脂５３のモールド時
においてインターポーザー５２Ａに変位が発生すること
を防止でき、樹脂バリが半田ボール５７に付着すること
を防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に表面実装型の半導体装置及びその
製造方法に関する。
【０００２】一般に、表面実装型の半導体装置として、
ＢＧＡ(Ball Grid Array) タイプの半導体装置が知られ
ている。このＢＧＡタイプの半導体装置は、外部接続端
子としてボール状の突起電極（バンプ）を用いており、
この突起電極を実装基板に接合させることにより半導体
装置は実装基板に実装される。
【０００３】近年では、半導体装置が搭載される電子機
器には高い信頼性が要求されており、これに伴い半導体
装置を実装基板に実装する際にも高い実装信頼性が要求
される。
【０００４】
【従来の技術】一般に、ＢＧＡタイプの半導体装置は、
半導体素子，基板，突起電極（以下、ボールという），
及びモールド樹脂等により構成されている。基板は、例
えばポリイミド等の絶縁性樹脂テープに配線層が形成さ
れた構成とされており、その上面に半導体素子が搭載さ
れると共に、下面にはボールが配設される。
【０００５】基板３のボール配設位置にはボール取り付
け孔が形成されており、ボールはこのボール取り付け孔
を介して配線層に電気的に接続される。また、半導体素
子に形成された電極と配線層は、ワイヤを用いて電気的
に接続される。これにより、半導体素子はワイヤ，配線
層を介してボールと電気的に接続される。また、モール
ド樹脂は、半導体素子，ワイヤ，及び配線層を保護する
ため、基板の半導体素子が搭載された面上に形成されて
いる。
【０００６】上記構成とされたＢＧＡタイプの半導体装
置は、実装基板に表面実装される。具体的には、実装基
板に形成されている電極とボールとを位置決めした上で
半導体装置を実装基板上に搭載し、続いてリフローする
ことによりボールを電極に接合する。これにより、半導
体装置は実装基板に実装される。
【０００７】ところで、半導体装置内の半導体素子は動
作することにより交番的に熱が発生する。即ち、作動す
ることにより半導体素子の温度は高くなり、また作動が
停止されることにより半導体素子の温度は低くなる。こ
の熱により、半導体装置には熱膨張が発生する。
【０００８】しかるに、半導体装置と実装基板の熱膨張
率は異なるため、半導体装置と実装基板との間に熱膨張
差が発生し、これにより半導体装置と実装基板との接合
位置（即ち、ボールによる接合位置）に応力が発生して
しまう。このように半導体装置と実装基板との接合位置
に応力が発生すると、ボールが電極から剥がれ接合不良
が発生するおそれがある。
【０００９】そこで、この問題点を解決するために、図
1に示す半導体装置１０が提案されている。
【００１０】半導体装置１０は、大略すると半導体素子
１１，インターポーザー１２，封止樹脂１３，ポスト１
４，半田ボール１７等により構成されている。半導体素
子１１はいわゆるセンターパッド構造とされており、ポ
スト１４を介してインターポーザー１２に搭載されてい
る。ポスト１４は、コア材２１と、このコア材２１を挟
むように第１及び第２の接着層２２，２３が積層された
構成とされている。よって、半導体素子１１は、このポ
スト１４によりインターポーザー１２に接着固定され
る。
【００１１】インターポーザー１２は、上部より絶縁性
の有機基材，配線層，及びレジスト材が順次積層された
構成とされている。このインターポーザー１２の下面に
は半田ボール１７が配設されており、この半田ボール１
７は配線層に電気的に接続された構成となっている。
【００１２】また、半導体素子１１に設けられた電極パ
ッド１５とインターポーザー１２は、ワイヤ１６を介し
て接続されている。このワイヤ１６を配設する際、配線
層はインターポーザー１２の下面（半田ボール１７が配
設され面）に形成されているため、ワイヤ１６はインタ
ーポーザー１４の中央に形成されたワイヤ挿通部１８を
挿通し、インターポーザー１２の下面に接続される構成
となっている。
【００１３】封止樹脂１３は、半導体素子１１（上面を
除く）、ワイヤ１６の配設位置、及びインターポーザー
１２の上面を封止するよう配設されている。この封止樹
脂１３は、トランスファーモールドにより成形される。
また、前記のように半導体素子１１はポスト１４を介し
てインターポーザー１２に搭載されため、半導体素子１
１とインターポーザー１２との間には離間した部分が発
生する。封止樹脂１３は、この半導体素子１１とインタ
ーポーザー１２の離間部分に装填される。
【００１４】また、上記封止樹脂１３は、混入するフィ
ラーの種類及び混入量を制御することにより、所定の弾
性を有するよう構成されている。この封止樹脂１３の弾
性率は、前記した半導体素子３２と実装基板４６との熱
膨張差により発生する応力を確実に吸収しうる値となる
よう設定されている。
【００１５】このように、封止樹脂１３に弾性を持たせ
ることにより、半導体素子１１と実装基板の熱膨張差に
起因して発生する応力は、封止樹脂１３が弾性変形する
ことにより吸収される。よって、半導体素子１１に熱変
形が発生したとしても、これにより半導体装置１０と実
装基板との接合位置に応力が発生し破損することを防止
でき、実装信頼性の向上を図ることができる。また、封
止樹脂１３が半導体素子１１を封止保護する機能に加え
て半導体素子１１の熱変形を吸収する機能をも有する構
成としたため、別個に新たな部材等を付加することなく
半導体装置１０と実装基板との間に応力が発生すること
を防止でき、部品点数の増加を伴うことなく、かつ低背
化を保ちつつ実装信頼性の向上を図ることができる。
【００１６】
【発明が解決しようとする課題】上記のように、半導体
装置１０は実装信頼性の向上を図ることができる。しか
しながら、上記構成とされた半導体装置１０は、半導体
素子１１とインターポーザー１２との間にポスト１４を
介装する必要があるため、耐熱試験等の信頼性試験を行
なった場合、各部材の熱膨張率の差により部材間の界面
において剥離やクラックなど不良が起きやすいという問
題点があった。
【００１７】また、チップシュリンクによりパッケージ
サイズが小型化すると、これに応じて半導体素子１１も
小さくなるため、半導体素子１１で発生する熱を放熱す
る面積も小さくなる。即ち、半導体装置１０が小型化す
ると、半導体素子１１の高熱抵抗化が進み、半導体素子
１１の高速動作特性の低下及び不安定化が生じてしまう
という問題点があった。
【００１８】また、封止樹脂１３を一括封止（例えば、
トランスファーモールドによる）により形成した場合に
は、樹脂の注入圧力が非常に高いため、インターポーザ
ー１２がこの圧力により変形し、薄い樹脂バリが発生し
て半田ボール１７の接続不良が発生するおそれがあると
いう問題点もあった。この樹脂バリの発生は、特にチッ
プシュリンクにより搭載する半導体素子１１が小さくな
ると顕著に発生する。この理由について、図２乃至図８
を用いて説明する。
【００１９】図２は、インターポーザー１２に対して半
導体素子１１Ａが比較的大きな半導体装置１０Ａを示し
ている。図２（Ａ）は半導体装置１０Ａの断面図であ
り、図２（Ｂ）は底面図である。前記したように、半導
体素子１１Ａはセンターパッド構造の半導体素子である
ため、インターポーザー１２の中央にはワイヤ１６を挿
通するためのワイヤ挿通部１８が形成されている。従来
の半導体装置１０Ａは、インターポーザー１２を図中矢
印Ｙ１，Ｙ２方向に貫通するスリットによりワイヤ挿通
部１８を形成しており、よってインターポーザー１２は
インターポーザー半体１９とインターポーザー半体２０
に分離された構成とされていた。
【００２０】図４及び図５は、インターポーザー１２に
対して比較的大きな半導体素子１１Ａをインターポーザ
ー１２に実装する方法を示している。この場合、半導体
素子１１Ａの図中矢印Ｙ１，Ｙ２方向に対する長さ（Ｌ
１）は、インターポーザー１２の図中矢印Ｙ１，Ｙ２方
向に対する長さ（Ｌ２）と略等しくなっている（Ｌ１≒
Ｌ２）。
【００２１】半導体素子１１Ａをインターポーザー１２
に実装するには、ポスト１４Ａを予め半導体素子１１Ａ
（インターポーザー１２でもよい）に接着しておき、そ
の後ワイヤ挿通部１８を跨ぐようにして半導体素子１１
Ａをインターポーザー１２に搭載する。この際、ポスト
１４Ａは半導体素子１１Ａの図中矢印Ｙ１，Ｙ２方向の
全長に渡り配設されている。このため、図５に示す実装
された状態において、ポスト１４Ａはインターポーザー
１２を構成する各インターポーザー半体１９，２０のワ
イヤ挿通部１８の近傍位置を図中矢印Ｙ１，Ｙ２方向の
全長に渡り配設された状態となる。
【００２２】上記のように半導体素子１１Ａがインター
ポーザー１２に実装されると、続いてワイヤ１６を形成
した後、図８に示すようにインターポーザー１２に実装
された半導体素子１１Ａを金型２５（上型２６と下型２
７とにより構成される）に装着し、トランスファーモー
ルドにより封止樹脂１３を形成する。
【００２３】この際、封止樹脂１３は高圧で金型２５内
に注入されるが、前記したようにポスト１４Ａは各イン
ターポーザー半体１９，２０のワイヤ挿通部１８の近傍
位置を図中矢印Ｙ１，Ｙ２方向の全長に渡り配設されて
いる。このポスト１４Ａは、トランスファーモールド時
にポスト１４Ａを下型キャビティ２８に押圧することに
より補強する機能を奏するため、高圧で封止樹脂１３が
注入されてもインターポーザー１２が変位するようなこ
とはない。このため、インターポーザー１２に対して比
較的大きな半導体素子１１Ａ（ポスト１４Ａ）をインタ
ーポーザー１２に実装した場合には、図２（Ｂ）に示す
ように、インターポーザー１２の背面側に樹脂バリが発
生するようなことはない。
【００２４】これに対し、図３乃至図５はインターポー
ザー１２に対して半導体素子１１Ｂが小さい半導体装置
１０Ｂを示している。図３（Ａ）はこの半導体装置１０
の断面図であり、図３（Ｂ）は底面図である。また、図
６及び図７は、この半導体素子１１Ｂをインターポーザ
ー１２に実装する方法を示している。この場合、半導体
素子１１Ｂの図中矢印Ｙ１，Ｙ２方向に対する長さ（Ｌ
３）は、インターポーザー１２の図中矢印Ｙ１，Ｙ２方
向に対する長さ（Ｌ２）に対して小さくなっている（Ｌ
３＜Ｌ２）。
【００２５】半導体素子１１Ｂをインターポーザー１２
に実装するには、前記と同様にポスト１４Ｂを予め半導
体素子１１Ｂ（インターポーザー１２でもよい）に接着
しておき、その後ワイヤ挿通部１８を跨ぐようにして半
導体素子１１Ｂをインターポーザー１２に搭載する。こ
の際、ポスト１４Ｂは半導体素子１１Ｂの図中矢印Ｙ
１，Ｙ２方向の全長に渡り配設されているが、半導体素
子１１Ｂの矢印Ｙ１，Ｙ２方向に対する長さＬ３がイン
ターポーザー１２の矢印Ｙ１，Ｙ２方向に対する長さＬ
２に比べて小さいため、ポスト１４Ｂはインターポーザ
ー１２の矢印Ｙ１，Ｙ２方向全体を補強することはでき
ない。
【００２６】このため、上記の半導体素子１１Ｂ及びイ
ンターポーザー１２を金型２５に装着しトランスファー
モールドを行なうと、注入される封止樹脂１３の圧力に
より、インターポーザー１２（インターポーザー半体１
９，２０）のポスト１４Ｂにより補強されていない部分
（各インターポーザー半体１９，２０の矢印Ｙ１，Ｙ２
方向の端部近傍）が図７に矢印Ｅで示すように変位して
しまう。これにより、下型キャビティ２８とインターポ
ーザー１２との間に封止樹脂１３が侵入してしまい、図
３（Ｂ）に示すように、インターポーザー１２の背面側
に樹脂バリ２４が発生してしまう。この樹脂バリ２４が
半田ボール１７に付着した場合、半導体装置１０Ｂの実
装時に適正に実装基板と電気的な接続性ができないおそ
れが発生し、実装信頼性が低下してしまう。
【００２７】また、上記した半導体装置１０（１０Ａ，
１０Ｂ）は、製造効率の向上を図るため、図９に示すよ
うに、基板３０に半導体装置１０を多数個形成し、その
後に所定位置でダイシングすることにより個片化された
半導体装置１０を製造することが行なわれている。しか
しながら、前記したように各半導体装置１０は熱膨張率
の異なる複数の構成要素から構成されているため、ダイ
シング時に図９に示すように基板３０は反ってしまう。
【００２８】即ち、基板３０は各種構成要素を形成する
際に加熱環境下で形成することが多く、この加熱環境下
では基板３０は平面状態となっている。しかしながら、
従来ではダイシングは常温で行なわれていため、ダイシ
ング時には基板３０の温度は低下する。そして、温度が
低下すると基板３０を構成する各種構成要素の熱膨張差
に起因し、図９に示すように反りが発生してしまう。
【００２９】このように基板３０に反りが発生すると、
ダイシングソー３２により基板３０を切断する位置（ダ
イシング位置）に位置ずれが発生してしまう。これにつ
いて、図９を用いて説明する。いま、基板３０のダイシ
ング位置を設定する基準位置が図中矢印Ｆで示す位置で
あったとすると、ダイシング位置はこの基準位置Ｆから
の距離により決められる。また、このダイシング位置は
基板３０が沿っていないことを前提に設定されている。
【００３０】いま、ダイシングソー３２によりダイシン
グを行なおうとするダイシング位置が図中矢印Ｇで示す
位置であったとすると、基板３０が反ることにより、実
際にダイシングソー３２によりダイシングされる位置
（図中矢印Ｈで示す）は、正規のダイシング位置Ｇに対
して図中矢印ΔＷで示す分だけずれた位置でダイシング
されることとなる。従って、従来のダイシング方法で
は、製造される半導体装置１０にバラツキが発生してし
まい、製品の信頼性が低してしまうという問題点があっ
た。
【００３１】本発明は上記の点に鑑みてなされたもので
あり、樹脂バリや剥離の発生のない信頼性の高い半導体
装置及びその製造方法を提供することを目的とするもの
である。
【００３２】
【課題を解決するための手段】上記課題を解決するため
に本発明では、次に述べる各手段を講じたことを特徴と
する。
【００３３】請求項１記載の発明に係る半導体装置は、
半導体素子に設けられた電極パッドとインターポーザー
とを電気的に接続する接続部材が挿通される開口部をイ
ンターポーザーに形成し、この開口部の両側にインター
ポーザーの変形を規制する補強部を設けたことを特徴と
する。
【００３４】開口部は、インターポーザーに形成された
接続部材が挿通するための開口であり、インターポーザ
ーの開口部の両側における強度は他の部位に比べて低く
なっている。しかしながら、本発明では、この開口部の
両側にインターポーザーの変形を規制する補強部を設け
たことにより、開口部の両側におけるインターポーザー
の強度は補強されるため、封止樹脂の成形時にインター
ポーザーに対し外力が印加されても、インターポーザー
が変形するようなことはない。従って、封止樹脂の成形
時に樹脂が所定成形位置から漏れ出すことを防止でき、
樹脂バリの発生を防止することができる。
【００３５】また、上記請求項１記載の半導体装置にお
いて、補強部をインターポーザーと一体的に形成するこ
とも可能である。この構成とした場合には、部品点数の
削減を図ることができ、半導体装置の構成の簡単化及び
低コスト化を図ることができる。
【００３６】また、請求項２記載の発明は、請求項１記
載の半導体装置において、開口部をインターポーザーに
形成されると共に前記電極パッドに沿った形状の穴によ
り構成し、この穴の外周部が前記補強部として機能する
構成としたものである。上記発明によれば、インターポ
ーザーに穴を形成することにより、同時にインターポー
ザーに補強部を形成することができる。よって、容易に
開口部及び補強部を形成することが可能となる。
【００３７】また、上記の請求項１または請求項２記載
の発明は、封止樹脂をトランスファーモールドにより形
成する場合に大なる利益を得ることができる。即ち、ト
ランスファーモールドにより封止樹脂を形成する場合、
圧入される樹脂の圧力によりインターポーザーには大き
な外力が印加される。しかしながら、上記各発明のよう
に開口部の両側に補強部を設けておくことにより、多大
な外力が印加されるトランスファーモールド時において
も、インターポーザーに変形が発生するのを確実に防止
することができる。
【００３８】また、請求項３記載の発明に係る半導体装
置は、コア材とこのコア材を挟んで配設された第１及び
第２の接着層とによりポストを構成し、かつ、コア材に
第１及び第２の接着層との結合力を高める結合力増大部
を形成したことを特徴とするものである。
【００３９】上記構成とすることにより、半導体装置に
熱が印加されコア材と第１及び第２の接着層との熱膨張
差に起因して両者間に応力が発生しても、結合力増大部
によりコア材と第１及び第２の接着層との結合力は高め
られているため、両者間で剥離が発生することを防止す
ることができる。また、これに付随して、ポストと半導
体素子との間、及びポストとインターポーザーとの間に
剥離が発生することも防止でき、半導体装置の信頼性の
向上を図ることができる。
【００４０】また、請求項４記載の発明では、上記の結
合力増大部をコア材に形成した穴により構成したことを
特徴とする。この構成によれば、単にコア材に穴形成す
ることにより結合力増大部を実現でき、容易かつ低コス
トでコア材に結合力増大部を設けることができる。ま
た、第１の接着層と第２の接着層は穴を介して直接結合
するため、高い結合力を得ることができる。
【００４１】また、上記結合力増大部は、コア材に形成
した凹凸により構成することも可能である。この構成で
は、コア材と第１及び第２の接着層の接合面積を増大す
ることができるため、接合力の増大を図ることができ
る。
【００４２】また、請求項３または請求項４記載の発明
におけるコア材としては、金属，ガラスクロス，及び樹
脂からなる群から選択される一の材料を用いることが可
能である。
【００４３】また、請求項５記載の発明に係る半導体装
置は、ポストの端面を封止樹脂の外面に露出させたこと
を特徴とする。この構成とすることにより、半導体装置
内に侵入した水分に起因し、ポストと半導体素子、及び
ポストとインターポーザーとの間に発生する剥離を防止
することができる。
【００４４】即ち、半導体装置内に水分が侵入する場
合、半導体装置を構成する各構成要素の界面に侵入する
ことが多い。具体的には、ポストと半導体素子との界
面、及びポストとインターポーザーとの界面に間に水分
が侵入することが多い。このように、上記各界面に水分
が存在する場合、実装時等において半導体装置に熱印加
されると、水分は水蒸気となりその体積が急増する。こ
のため、ポストと半導体素子との間、及びポストとイン
ターポーザーとの間に剥離が発生するおそれがある。
【００４５】しかしながら、ポストの端面を封止樹脂の
外面に露出させることにより、半導体装置への熱印加時
に上記各界面において水蒸気が発生したとしても、この
水蒸気はポストに沿って移動し、ポストが封止樹脂の外
面に露出した部位から外部に放出される。従って、本発
明の構成によれば、半導体装置内に侵入した水分に起因
し、ポストと半導体素子、及びポストとインターポーザ
ーとの間に発生する剥離を防止することができる。
【００４６】また、ポストを封止樹脂よりも放熱性の高
い材料により形成することも可能であり、この構成とす
ることにより、ポストを放熱部材としても用いることが
可能となり、半導体素子で発生する熱を効率良く装置外
部に放熱することができる。
【００４７】また、請求項６記載の発明のように、ポス
トの放熱性を向上させる手段として、ポストを構成する
コア材を第１及び第２の接着剤よりも放熱性の高い材料
により形成してもよい。この構成では、単にポストを構
成するコア材の材質を変更するだけでポストに放熱効果
を持たせることができる。
【００４８】また、請求項６記載の発明において、ポス
トの端面を封止樹脂の外面に露出させる構成としてもよ
い。この構成では、ポストの端面が封止樹脂の外面に露
出されることにより、ポストの放熱性を高めることがで
き、半導体素子の放熱をより効率良く行なうことが可能
となる。
【００４９】また、請求項７記載の発明に係る半導体装
置は、接続部材を半導体素子に形成された電極とインタ
ーポーザーに形成された電極を直線状に接続するピン状
部材により構成したことを特徴とする。上記構成とする
ことにより、半導体素子に形成された電極とインターポ
ーザーに形成された電極と間における信号の伝送経路を
短縮することができる。これにより、ピン状部材のイン
ピーダンスを低減でき、高速の半導体素子に対しても対
応することが可能となる。
【００５０】また、前記ピン状部材の先端部を尖った形
状とすることにより、電極に形成された導電材に突き刺
すことにより電気的接続を取ることが可能となる。
【００５１】また、請求項８記載の発明では、基板のダ
イシング工程を含む半導体装置の製造方法において、ダ
イシングステージに加熱機構及び吸引機構を付設し、こ
の加熱機構により基板を加熱し、かつ吸引機構により基
板をダイシングステージに吸引固定した状態でダイシン
グを行なうことを特徴とするものである。
【００５２】ダイシングされることにより個片化される
半導体装置が形成されている基板は、通常加熱された環
境下において半導体装置の形成処理が実施される。ま
た、半導体装置は複数の材料が集合した構造体であり、
上記した加熱環境下において平面状体であっても、冷却
されると上記の各材料の熱膨張差により反りが発生す
る。よって、反りが発生した状態でダイシングを行なう
と、ダイシング位置が正規の切断位置からずれるおそれ
がある。
【００５３】しかしながら、本発明に係る製造方法で
は、加熱機構により基板を加熱しこれにより反りがない
状態としつつ、吸引機構により基板をダイシングステー
ジに吸引固定しダイシングを行なう。よって、正規のダ
イシング位置でダイシングを行なうことが可能となり、
半導体装置の歩留まり及び信頼性の向上を図ることがで
きる。この際、加熱機構による基板の加熱温度は、１０
０℃〜２００℃に設定することが望ましい。
【００５４】また、ダイシング時には、ダイシングによ
り発生する塵埃を除去する必要があるが、この際に乾式
除去法により塵埃を除去する構成とすることにより、基
板の温度を低下させることなく、即ち基板を平面状態に
維持させたままで、塵埃の除去を行なうことができる。
【００５５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
【００５６】先ず、第１実施例に係る半導体装置につい
て説明する。図１０乃至図１５は、第１実施例である半
導体装置５０Ａを示している。図１０は半導体装置５０
Ａの斜視図であり、図１１は図１０におけるＸ−Ｘ線に
沿う断面図（横断面図）であり、図１２は図１０におけ
るＹ−Ｙ線に沿う断面図（縦断面図）であり、図１３は
半導体装置５０Ａを構成するインターポーザー５２Ａの
底面図であり、更に図１４及び図１５は半導体素子５１
をインターポーザー半体５９Ａに実装する状態を示す図
である。
【００５７】半導体装置５０Ａは、大略すると半導体素
子５１，インターポーザー５２Ａ，封止樹脂５３，ポス
ト５４Ａ，及び半田ボール５７等により構成されてい
る。半導体素子５１は例えばＤ−ＲＡＭ等のメモリ素子
であり、中央部分に電極パッド５５が形成された構成と
されている。この半導体素子５１は、半導体装置５０Ａ
の小型化に対応すべく小型化が図られている。
【００５８】半導体素子５１は、後述するポスト５４Ａ
によりインターポーザー５２Ａ上に搭載される。この搭
載の際、半導体素子５１の回路形成面（即ち、電極パッ
ド５５が形成された面）は、インターポーザー５２Ａと
対向するよう配設される。即ち、半導体素子５１はイン
ターポーザー５２Ａにフェイスダウン構造で搭載される
構成とされている。
【００５９】インターポーザー５２Ａは半導体素子５１
と後述する半田ボール５７とを電気的に接続する機能を
奏するものであり、上部より絶縁性の樹脂テープ，配線
層，及びレジストが順次積層された構成とされている
（絶縁性の有機基材，配線層，レジストは図示せず）。
このインターポーザー５２Ａの半導体素子５１の電極パ
ッド５５と対向する位置には、後に詳述するワイヤ挿通
部５８Ａ（請求項に記載した開口部に相当する）が形成
されている。
【００６０】また、インターポーザー５２Ａに形成され
た配線層は、例えば銅箔を所定のパターンに形成したも
のであり、その内側端部と電極パッド５５との間にはワ
イヤ５６（例えば、金ワイヤ）がワイヤーボンディング
される。また、配線層の他端部には半田ボール５７が接
合される。このように、インターポーザー５２Ａとして
絶縁性の有機基材，配線層，及びレジストを積層した構
造のものを用いたことにより、インターポーザー５２Ａ
はＴＡＢ(Tape Automated Bonding)テープと同様の構成
となる。よって、配線層を高密度に形成することが可能
となり、半導体装置５０Ａの小型化及び半導体素子５１
の多ピン化に対応することができる。
【００６１】尚、半導体素子５１とインターポーザー５
２Ａの大きさを比べると、先に説明したように半導体素
子５１は半導体装置５０Ａの小型化を図るために小型化
されている。また、インターポーザー５２Ａも小型化さ
れているが、外部接続端子として機能する半田ボール５
７の配設ピッチの関係から、半導体素子５１ほど小さく
することはできない。このため、インターポーザー５２
Ａの平面視したときの面積は、半導体素子５１を平面視
したときの面積に比べて大きくなっている。
【００６２】半田ボール５７は、実装基板に電気的及び
機械的に接合する外部接続端子として機能するものであ
る。この半田ボール５７は、前記したレジストに形成さ
れたボール取り付け孔（図示せず）を介して配線層と接
合され、これにより半導体素子５１はワイヤ５６，配線
層３（インターポーザー５２Ａ）を介して半田ボール５
７に電気的に接続された構成となる。
【００６３】ポスト５４Ａは、前記したように半導体素
子５１をインターポーザー５２Ｂに接着（固定）する機
能を奏するものである。このポスト５４Ａは、半導体素
子５１の電極パッド５５配設位置を挟んだ両側に配置さ
れており、その長さは半導体素子５１の図中矢印Ｙ１，
Ｙ２方向の長さと同一長さとされている（図１２及び図
１４参照）。
【００６４】また、ポスト５４Ａは、本実施例では三層
構造とされている。具体的には、ポスト５４Ａは、中央
に配置されたコア材６１Ａの上下に第１の接着層６２Ａ
及び第２の接着層６３Ａを配設した構造とされている。
このようにポスト５４Ａを接着層６２Ａ，６３Ａのみか
ら構成するのではなく、そのコア材６１Ａを中心に配置
したのは、ポスト５４Ａの形成性を向上させるためであ
る。
【００６５】即ち、ポスト５４Ａは製造効率を高めるた
めに、広い面積を有したポスト基材（コア材６１Ａ，第
１の接着層６２Ａ，第２の接着層６３Ａを積層した構造
を有する）を形成しておき、これを半導体素子５１の大
きさに対応して切断することにより用いられる。この切
断処理の際、ポストが接着層６２Ａ，６３Ａのみからな
る構成であると変形がし易くなり、正規の位置で切断す
ることができなくなってしまう。
【００６６】正規位置よりも長くポスト５４Ａを切断し
た場合には、半導体素子５１に接着した状態においてポ
スト５４Ａが半導体素子５１の外部にはみ出してしま
う。逆に、正規位置よりも短くポスト５４Ａを切断した
場合には、半導体素子５１に接着した状態においてポス
ト５４Ａの長さが半導体素子５１の長さ（図中、矢印Ｙ
１，Ｙ２方向の長さ）よりも短くなってしまう。
【００６７】しかしながら、コア材６１Ａを各接着層６
２Ａ，６３Ａの中心に配置することにより、このコア材
６１Ａが芯となるため、上記の切断時にポスト基材に変
形が発生することを防止できる。これにより、ポスト５
４Ａを正規の位置で切断することが可能となる。
【００６８】上記したコア材６１Ａは、例えば金属，ガ
ラスクロス，或いは樹脂から選択される一の材料を用い
ることが可能である。コア材６１Ａとして金属を用いた
場合には、後述するように半導体素子５１の放熱特性を
向上させることができる。また、コア材６１Ａとしてガ
ラスクロスを用いた場合には、第１及び第２の接着層６
２Ａ，６２Ｂがガラスクロスの内部に含染との結合性を
向上することができる。更に、コア材６１Ａとして樹脂
を用いた場合には、成形性の向上を図ることができる。
【００６９】また、第１の接着層６２Ａ及び第１の接着
層６２Ｂは、例えば熱硬化性の樹脂により形成されてい
る。熱硬化性樹脂は、加熱処理されることにより接着力
が発生し、この接着力により第１の接着層６２Ａは半導
体素子５１と接着し、第２の接着層６３Ａはインターポ
ーザー５２Ａと接着する。そして、その後冷却すること
により、インターポーザー５２Ａはポスト５４Ａを介し
て半導体素子５１に固定された状態となる。このよう
に、ポスト５４Ａを介してインターポーザー５２Ａを半
導体素子５１に接着固定することにより、半導体素子５
１とインターポーザー５２Ａの固定を確実に行なうこと
ができる。
【００７０】封止樹脂５３は、半導体素子５１（上面を
除く）、インターポーザー５２Ａ（下面を除く）、及び
ワイヤ５６の配設位置を封止するよう配設されている。
これにより、半導体素子５１，インターポーザー５２
Ａ，及びワイヤ５６の配設位置は、封止樹脂５３により
保護される。この封止樹脂５３は、金型を用いたトラン
スファーモールドにより形成される。
【００７１】この際、半導体素子５１とインターポーザ
ー５２Ａとの間にはポスト５４Ａが介装された構成であ
るため、ポスト５４Ａの配設以外の部位には、半導体素
子５１とインターポーザー５２Ａとの間にポスト５４Ａ
の高さ分の間隙が形成される。この間隙内部にも、封止
樹脂５３は充填される。尚、ワイヤ５６の配設位置に配
設される封止樹脂５３は、その一部がポスト５４Ａに形
成されたワイヤ挿通部５８Ａを介してインターポーザー
５２Ａの下部に突出した構成となっている（半田ボール
５７の高さよりも低い）。
【００７２】ここで、上記構成とされた封止樹脂５３の
材質について説明する。本実施例で用いている封止樹脂
５３は、弾性を持たせた構成とされている。封止樹脂５
３に弾性を持たせることは、封止樹脂５３に混入するフ
ィラーの種類及び混入量を制御することにより容易に実
現することができる。また、封止樹脂５３の弾性率は、
半導体装置５０Ａを実装する実装基板（図示せず）と半
導体素子５１との熱膨張差により発生する応力を吸収し
うる値に設定されている。
【００７３】このように、封止樹脂５３に弾性を持たせ
ることにより、半導体素子５１と実装基板の熱膨張差に
起因して発生する応力は、封止樹脂５３が弾性変形する
ことにより吸収される。これにより、半導体装置５０Ａ
と実装基板との接合位置に応力が発生し破損することを
防止でき、実装信頼性の向上を図ることができる。
【００７４】ここで、インターポーザー５２Ａのワイヤ
挿通部５８Ａが形成された近傍の構成、及び半導体素子
５１をインターポーザー５２Ａに実装する実装構造に注
目し説明する。
【００７５】本実施例においてもインターポーザー５２
Ａにはワイヤ５６を挿通するためのワイヤ挿通部５８Ａ
が形成されている。このワイヤ挿通部５８Ａを形成する
ことにより、インターポーザー５２Ａはインターポーザ
ー半体５９Ａとインターポーザー半体６０Ａに画成され
る。
【００７６】従来の半導体装置１０Ａ，１０Ｂ（図４乃
至図７参照）では、ワイヤ挿通部１８はインターポーザ
ー１２を矢印Ｙ１，Ｙ２方向に貫通するよう形成されて
おり、よってインターポーザー半体１９とインターポー
ザー半体２０は完全に分離された構成とされていた。
【００７７】これに対して本実施例では、ワイヤ挿通部
５８Ａを穴により構成することにより、ワイヤ挿通部５
８Ａの図中矢印Ｙ１方向端部及び図中矢印Ｙ２方向端部
に補強部６４を形成したことを特徴とするものである
（図１３乃至図１５に詳しい）。この補強部６４は、イ
ンターポーザー５２Ａと一体的に形成されており、よっ
てインターポーザー半体５９Ａとインターポーザー半体
６０Ａは補強部６４により一体的に接続された構成とな
っている。
【００７８】図１４及び図１５は、この半導体素子５１
をインターポーザー５２Ａに実装する方法を示してい
る。前記したように、本実施例では半導体素子５１の小
型化が図られており、よって半導体素子５１の図中矢印
Ｙ１，Ｙ２方向に対する長さ（Ｌ４）は、インターポー
ザー５２Ａの図中矢印Ｙ１，Ｙ２方向に対する長さ（Ｌ
２）に対して小さくなっている（Ｌ４＜Ｌ２）。
【００７９】半導体素子５１をインターポーザー５２Ａ
に実装するには、ポスト５４Ａを予め半導体素子５１
（インターポーザー５２Ａでもよい）に接着しておき、
その後ワイヤ挿通部５８Ａを跨ぐようにして半導体素子
５１をインターポーザー５２Ａに搭載する。この際、ポ
スト５４Ａは半導体素子５１の図中矢印Ｙ１，Ｙ２方向
の全長に渡り配設されているが、半導体素子５１の矢印
Ｙ１，Ｙ２方向に対する長さＬ４がインターポーザー５
２Ａの矢印Ｙ１，Ｙ２方向に対する長さＬ２に比べて小
さいため、ポスト５４Ａはインターポーザー５２Ａの矢
印Ｙ１，Ｙ２方向全体を補強することはできない。
【００８０】しかしながら本実施例では、ワイヤ挿通部
５８Ａの両側（図中矢印Ｙ１方向端部及びＹ２方向端
部）に補強部６４を設けた構成とされており、この補強
部６４はインターポーザー５２Ａの変形を規制する機能
を奏する。従って、半導体素子５１の小型化によりポス
ト５４Ａによるインターポーザー５２Ａの補強範囲が狭
くなったとしても、インターポーザー５２Ａの半導体素
子５１の外周から図中矢印Ｙ１，Ｙ２方向に延出した部
位は補強部６４により補強される。
【００８１】これにより、封止樹脂５３のトランスファ
ーモールド時にインターポーザー５２Ａに対して外力が
印加されても、インターポーザー５２Ａは図１５に矢印
Ｅ方向に変位が発生することを防止できる。即ち、トラ
ンスファーモールドにより封止樹脂５３を形成する場
合、圧入される樹脂の圧力によりインターポーザー５２
Ａには大きな外力が印加される。
【００８２】しかしながら、本実施例のように、ポスト
５４Ａにより補強されないインターポーザー５２Ａのワ
イヤ挿通部５８Ａの両側に補強部６４を設けておくこと
により、多大な外力が印加されるトランスファーモール
ド時においても、インターポーザー５２Ａに変位が発生
するのを確実に防止することができる。
【００８３】従って、封止樹脂５３の成形時に樹脂が所
定成形位置から漏れ出すことを防止でき、樹脂バリ２４
の発生を防止することができる。このように、樹脂バリ
２４の発生を防止できることにより、実装時において半
田ボール５７と実装基板とを確実に電気的に接続するこ
とができ、実装信頼性の向上を図ることができる。
【００８４】また、本実施例の構成では、補強部６４を
インターポーザー５２Ａと一体的に形成しており、かつ
インターポーザー５２Ａに単に穴加工を行なうだけでワ
イヤ挿通部５８Ａ及び補強部６４の形成を同時に行なう
ことができる。よって、本実施例の構成とすることによ
り、部品点数の削減，半導体装置の構成の簡単化，及び
低コスト化を図りつつ、信頼性の高い半導体装置５０Ａ
を実現することができる。
【００８５】続いて、本発明の第２実施例に係る半導体
装置について説明する。図１６は、第２実施例である半
導体装置５０Ｂを示す横断面図である。尚、図１６にお
いて、先の説明に用いた図１０乃至図１５に示した構成
と同一構成については、同一符号を付してその説明を省
略する。また、本実施例を含め、以下説明する各実施例
の説明に用いる図面についても同様とする。
【００８６】本実施例に係る半導体装置５０Ｂは、第１
実施例に係る半導体装置５０Ａと同様に、コア材６１Ｂ
と、このコア材６１Ｂを挟んで配設された第１及び第２
の接着層６２Ｂ，６３Ｂとによりポスト５４Ｂを構成し
ている。本実施例では、このコア材６１Ｂと第１及び第
２の接着層６２Ｂ，６３Ｂとの結合力を高める結合力増
大部として、コア材６１Ｂに穴６５を形成したことを特
徴としている。
【００８７】図１７は，コア材６１Ｂを平面視した状態
を拡大して示している。同図に示すように、コア材６１
Ｂには多数の穴６５が形成されている。このようにコア
材６１Ｂに多数の穴６５を形成することにより、第１の
接着層６２Ｂと第２の接着層６３Ｂは、この穴６５を介
して一体的に直接結合するため、高い結合力を得ること
ができる。
【００８８】これにより、例えば信頼性試験時等におい
て半導体装置５０Ｂに熱が印加され、これに伴いコア材
６１Ｂと第１及び第２の接着層６２Ｂ，６３Ｂとの熱膨
張差に起因して両者間に応力が発生しても、上記のよう
にコア材６１Ｂと第１及び第２の接着層６２Ｂ，６３Ｂ
との結合力は高められているため、両者間（コア材６１
Ｂと第１の接着層６２Ｂ、コア材６１Ｂと第２の接着層
６３Ｂ）とので剥離が発生することを防止することがで
きる。また、これに付随して、ポスト５４Ｂと半導体素
子５１との間、及びポスト５４Ｂとインターポーザー５
２Ｂとの間で剥離が発生することも防止でき、半導体装
置５０Ｂの信頼性を向上させることができる。
【００８９】更に、本実施例の構成では、結合力増大部
をコア材６１Ｂに形成した穴６５により構成しているた
め、単にコア材６１Ｂに穴形成することにより容易かつ
低コストでコア材６１Ｂと第１及び第２の接着層６２
Ｂ，６３Ｂとの結合力を増大させることができる。
【００９０】コア材と第１及び第２の接着層との結合力
を増大させる結合力増大部の構成は、前記したコア材６
１Ｂに穴６５を形成する構成に限定されるものではな
い。具体的には、図１８に示すようにコア材６１Ｃとし
てメッシュ部材を用い、このメッシュ部材に形成され微
細な間隙を結合力増大部とする構成としてもよい。
【００９１】また、図１９に示すように、結合力増大部
をコア材６１Ｄに形成した凹凸により構成することも可
能である。この構成では、コア材６１Ｄと第１及び第２
の接着層の接合面積６２Ａ，６３Ａを増大することがで
きるため、接合力の増大を図ることができる。
【００９２】尚、図１７に示したように結合力増大部と
して穴６５を用いる場合には、コア材６１Ｂの材質とし
ては、加工性の面から金属或いは樹脂が望ましい。ま
た、図１８に示したように結合力増大部としてメッシュ
部材を用いる場合には、コア材６１Ｃの材質としてはガ
ラスクロスが望ましい。更に、図１９に示したように結
合力増大部として凹凸を用いる場合には、コア材６１Ｄ
の材質としては加工性の面から樹脂が望ましい。
【００９３】続いて、本発明の第３実施例に係る半導体
装置について説明する。図２０乃至図２２は、第３実施
例である半導体装置５０Ｃを示している。図２０は半導
体装置５０Ｃの斜視図であり、図２１は半導体装置５０
Ｃの縦断面図であり、図２２（Ａ）は半導体装置５０Ｃ
の正面図、図２２（Ｂ）は半導体装置５０Ｃの平面図で
ある。
【００９４】前記した各実施例では、ポスト５４Ａ，５
４Ｂの図中矢印Ｙ１，Ｙ２方向の長さは、半導体素子５
１の同方向に対する長さと等しくなるよう構成されてい
た。このため前記した各実施例では、ポスト５４Ａ，５
４Ｂは封止樹脂５３内に埋設された構成となっていた。
【００９５】これに対して本実施例に係る半導体装置５
０Ｃは、ポスト５４Ｄの図中矢印Ｙ１，Ｙ２方向の長さ
を半導体素子５１の同方向に対する長さよりも長く設定
しており（図２１，図２２（Ｂ）参照）、これによりポ
スト５４Ｄの端面６６を封止樹脂５３の外周面６８に露
出させたことを特徴とするものである。この構成とする
ことにより、半導体装置５０Ｃ内に水分が侵入したとし
ても、ポスト５４Ｄと半導体素子５１、及びポスト５４
Ｄと第１の接着層６２Ａとの間に発生する剥離を防止す
ることができる。
【００９６】以下、この理由について説明する。周知の
ように樹脂によりシールを行なう半導体装置では、装置
内に水分が浸入するおそれがある。また、半導体装置内
に水分が侵入する場合、半導体装置を構成する各構成要
素の界面に侵入することが多い。
【００９７】具体的には、本実施例に係る半導体装置５
０Ｃでは、ポスト５４Ｄと半導体素子５１との界面、及
びポスト５４Ｄとインターポーザー５２Ａとの界面に間
に水分が侵入することが多い。このように、上記各界面
に水分が存在する場合、実装時等において半導体装置５
０Ｃに熱印加されると、水分は水蒸気となりその体積が
急増する。このため、ポスト５４Ｄと半導体素子５１と
の間、及びポスト５４Ｄとインターポーザー５２Ａとの
間に剥離が発生するおそれがある。
【００９８】しかしながら、ポスト５４Ｄの端面６６を
封止樹脂５３の端部６６に露出させることにより、半導
体装置５０Ｃへの熱印加時に上記各界面において水蒸気
６７（図２１参照）が発生したとしても、この水蒸気６
７はポスト５４Ｄに沿って移動し（図２１の例では、ポ
スト５４Ｄに沿って矢印Ｙ１方向に移動し）、ポスト５
４Ｄが封止樹脂５３の外周面６８に露出した部位から外
部に放出される。
【００９９】従って、本実施例の構成によれば、半導体
装置５０Ｃ内に水分が侵入したとしても、これに起因し
てポスト５４Ｄと半導体素子５１、及びポスト５４Ｄと
インターポーザー５２Ａとの間に剥離が発生することを
防止することができる。これにより、半導体装置５０Ｃ
の信頼性を向上させることができる。
【０１００】図２３は、上記構成とされた半導体装置５
０Ｃに対し実施した信頼性試験の実験結果を示してい
る。評価条件としては、同図にＡ〜Ｄで示す４種類の吸
湿率及び加熱温度の組み合わせを用いた。また、比較の
ために同一評価条件の下に、ポストの端部を封止樹脂の
外周面から露出させない構成の半導体装置にも実施し、
その結果も合わせて記載した。尚、ここで吸湿率とは、
［｛（吸湿後の重量）−（初期重量）｝／(初期重量)］
×１００で求められる値である。
【０１０１】図２３より、ポスト５４Ｄの端面６６を封
止樹脂５３の外周面６８に露出させた本実施例に係る半
導体装置５０Ｃは、全ての評価条件Ａ〜Ｄにおいて不良
が発生することはなかった。これに対し、ポストの端部
を封止樹脂の外周面から露出させない構成の半導体装置
は、評価条件が最も緩い評価条件Ａ（吸湿率0.2％，温
度240℃）で不良が発生した。よって、図２３に示され
る実験結果により、本実施例に係る半導体装置５０Ｃに
よれば、装置の信頼性を向上することができることが実
証された。
【０１０２】また、一方において本実施例に係る半導体
装置５０Ｃは、ポスト５４Ｄを放熱性の高い材料により
形成したことを特徴としている。具体的には、ポスト５
４Ｄのコア材６１Ｅを、例えば銅のような熱伝導性の高
い材質に選定した構成としている。このコア材６１Ｅは
封止樹脂５３よりも放熱性が高く、かつ少なくとも第１
及び第２の絶縁層６２Ａ，６３Ａよりも放熱性の高い材
質に選定されている。
【０１０３】この構成とすることにより、ポスト５４Ｄ
を放熱部材としても用いることが可能となり、半導体素
子５１で発生する熱を効率良く装置外部に放熱すること
ができる。また、単にポスト５４Ｄを構成するコア材６
１Ｄの材質を変更するだけでポストに放熱効果を持たせ
ることができるため、容易に半導体装置５０Ｃの放熱効
率を高めることができる。
【０１０４】更に、本実施例では、ポスト５４Ｄの端面
６６を封止樹脂５３の外周面６８に露出させている。こ
のため、コア材６１Ｄを熱伝導してきた熱は、この露出
部分から外部に放熱されるため、これによっても放熱効
率の向上を図ることができる。
【０１０５】尚、本実施例ではポスト５４Ｄを図中矢印
Ｙ１，Ｙ２方向にのみ延出させた構成としたが、図中矢
印Ｘ１，Ｘ２方向に延出させた構成とすることも可能で
ある。この構成とした場合には、更に放熱効率の向上を
図ることができる。また、ポスト５４Ｄがインターポー
ザー５２Ａを補強する面積が広がるため、インターポー
ザー５２Ａの変形発生防止を図ることもできる。
【０１０６】続いて、本発明の第４実施例に係る半導体
装置について説明する。図２４乃至図２６は、第３実施
例である半導体装置５０Ｄを説明するための図である。
図２４は半導体装置５０Ｄの横断面図であり、図２５は
半導体装置５０Ｄに設けられるピン状部材７０を拡大し
て示す図であり、図２６はピン状部材７０の製造方法を
説明するための図である。
【０１０７】本実施例に係る半導体装置５０Ｄは、半導
体素子５１に形成された電極パッド５５とインターポー
ザー５２Ｂに形成された電極とを接続する接続部材とし
て、ピン状部材７０を用いたことを特徴とするものであ
る。このピン状部材７０は、前記した電極パッド５５と
インターポーザー５２Ｂの電極（導電材７１が配設され
ている）を直線状に接続する。
【０１０８】図２５は、ピン状部材７０を拡大して示す
図ある。同図に示すように、ピン状部材７０はボンディ
ング部７２Ｓとワイヤ部７３とにより構成されている。
また、このピン状部材７０は、図２６に示されるように
キャピラリ７５を用いたワイヤーボンディング法を用い
て形成される。
【０１０９】具体的には、まずキャピラリ７５を用いて
ワイヤ７６を半導体素子５１の電極パッド５５にボンデ
ィングし、ボンディング部７２を形成する。続いてキャ
ピラリ７５を引き上げる。次に、ハーフカット治具７７
を用いてワイヤ７６の所望するワイヤ切断位置にハーフ
カットを実施する。
【０１１０】このハーフカット治具７７は、図中上下方
向に任意に移動可能な構成となっている。よって、ワイ
ヤ７６に対するハーフカットの形成位置は、任意に設定
することができる。上記したハーフカット処理が終了す
ると、キャピラリ７５は情報に移動し、これによりワイ
ヤ７６はハーフカット位置で切断され、ピン状部材７０
が形成される。
【０１１１】このピン状部材７０の形成方法は、周知の
スタッドバンプの形成方法に類似しているが、ピン状部
材７０の形成方法によれば、所望する切断位置にハーフ
カットを行なった後に切断処理を行なうため、ワイヤ部
７３の長さを任意に設定することができる。これに対し
て、スタッドバンプの形成方法は、ハーフカットを行な
うことなくワイヤを切断するため、スタッドバンプの高
さを調整することができない。
【０１１２】本実施例に係る半導体装置５０Ｄでは、ポ
スト５４Ａにより離間配置された半導体素子５１とイン
ターポーザー５２Ｂを電気的に接続する必要があり、ピ
ン状部材７０の長さを半導体素子５１とインターポーザ
ー５２Ｂの離間距離に精度良く一致させる必要がある。
よって、従来のスタッドバンプを本実施例の半導体装置
５０Ｄに採用することはできない。しかしながら、ピン
状部材７０を用いることにより、上記のように高さ調整
を任意にできるため、半導体素子５１とインターポーザ
ー５２Ｂを直線状に接続することができる。
【０１１３】上記のように、半導体素子５１の電極パッ
ド５５とインターポーザー５２Ｂに形成された電極（導
電材７１）との間を直線状に接続するピン状部材７０を
設けることにより、両電極間おける信号の伝送経路を短
縮することができる。これによりピン状部材７０のイン
ピーダンスを低減でき、高速の半導体素子５１に対して
も対応することが可能となる。
【０１１４】また、図２６（Ｂ）に示すように、ハーフ
カットを行なった後にワイヤ７６を切断することによ
り、形成されたワイヤ部７３の端部には円錐形状に突出
した先鋭部７４が形成される。このように、ピン状部材
７０の先端部に先鋭部７４が形成されることにより、ワ
イヤ部７３を導電材７１に突き刺すことにより電気的接
続を取ることができる。また、円錐形状とされた先鋭部
７４は、先端を円柱形状（ピン状）とした場合に比べて
表面積が広くなる。このため、導電材７１とワイヤ部７
３との接触面積を大きくすることができ、導電材７１と
ワイヤ部７３の電気的接続を確実に行なうことができ
る。
【０１１５】図２７乃至図２９は、本発明の一実施例で
ある半導体装置の製造方法を説明するための図である。
以下説明する製造方法は、上記した各実施例に係る半導
体装置５０Ａ〜５０Ｄに適用することが可能である。
【０１１６】尚、半導体装置５０Ａ〜５０Ｄは多数の製
造工程を経ることにより製造されるが、本実施例の製造
方法はこの多数の製造工程中、ダイシング工程に特徴を
有するものである。よって、以下の説明では、本実施例
の特徴となるダイシング工程についてのみ、重点的に説
明するものとする。
【０１１７】前記した各実施例に係る半導体装置５０Ａ
〜５０Ｄは、製造効率の向上を図るため基板８０に半導
体装置５０Ａ〜５０Ｄを多数個形成し、その後に所定位
置でダイシングすることにより個片化された半導体装置
半導体装置５０Ａ〜５０Ｄを製造することが行なわれて
いる。しかしながら、半導体装置５０Ａ〜５０Ｄは熱膨
張率の異なる複数の構成要素から構成されているため、
ダイシング時に図２７に示すように基板８０は反ってし
まう。このように、基板８０に反りが生じたままの状態
でダイシング処理を行なうと、実際にダイシング（切
断）される位置が正規の切断位置からずれてしまい、製
造される半導体装置の信頼性が低下してしまうことは前
述した通りである。
【０１１８】この基板８０は、通常加熱された環境下に
おいて半導体装置５０Ａ〜５０Ｄを製造するための各種
処理が実施される。また、基板８０は複数の材料が集合
した構造体であり、上記した加熱環境下において平面状
体であっても、冷却されると上記の各材料の熱膨張差に
より反りが発生する。
【０１１９】そこで本実施例に係る製造方法では、ダイ
シング時に基板８０を固定するダイシングステージ８１
にヒータ８２（加熱機構）及びバキューム配管８３（吸
引機構）を設け、このヒータ８２により基板８０を加熱
し、かつ真空装置に接続されたバキューム配管８３によ
り基板８０をダイシングステージ８１に吸引固定した状
態でダイシングを行なうようにしたことを特徴とするも
のである。
【０１２０】図２７は、反った基板８０をダイシングス
テージ８１に載置した状態を示している。この状態で
は、ダイシングステージ８１の上面に対し、最高で図中
矢印Ｈで示す離間距離が発生している。このように、基
板８０がダイシングステージ８１に載置されると、続い
てヒータ８２を駆動して基板８０を加熱すると共に、バ
キューム配管８３を用いて基板８０をダイシングステー
ジ３１に向け吸引処理する。この際、ヒータ８２による
基板８０の加熱温度は、他の工程で基板８０に対して印
加される加熱温度である１００℃〜２００℃程度に設定
することが望ましい。
【０１２１】上記のようにヒータ８２で加熱処理がされ
ることにより、基板８０に発生していた反りは解消さ
れ、図２８に示すように平面状となる。また、これによ
り各バキューム配管８３と基板８０との間に間隙がなく
なるため、基板８０は確実にダイシングステージ８１に
固定された状態となる。
【０１２２】そして、上記のように基板８０の反りが解
消され、ダイシングステージ８１に確実に固定された状
態となった上で、図２９に示すようにダイシングソー８
４を用いて基板８０に対するダイシングが行なわれる。
このように、本実施例では基板８０の反りを無くした状
態でダイシング処理を行なうため、正規のダイシング位
置でダイシングを行なうことが可能となる。よって、個
片化された半導体装置５０Ａ〜５０Ｄの歩留まり及び信
頼性を向上させることができる。
【０１２３】また、ダイシング時には、ダイシングによ
り発生する塵埃を除去する必要がある。本実施例では、
この塵埃を除去する手段として、乾式除去法を用いてい
る。この乾式除去法により塵埃を除去することにより、
洗浄水を用いて塵埃除去を行う湿式除去法に比べ、基板
８０の温度低下を防止することができ、ダイシング最中
に基板８０に再び反りが発生することを防止できる。よ
って、乾式除去法を用いることにより、基板８０を平面
状態に維持させたままで、塵埃の除去を行なうことが可
能となる。
【０１２４】以上の説明に関し、更に以下の項を開示す
る。 （付記１） 複数の電極パッドを有する半導体素子と、
該半導体素子がポストを介して搭載されると共に外部接
続端子が配設されたインターポーザーと、前記電極パッ
ドと前記インターポーザーとを電気的に接続する接続部
材と、少なくともを前記接続部材を封止する封止樹脂と
を具備し、該インターポーザーに前記半導体素子と前記
インターポーザーとを電気的に接続する接続部材が挿通
される開口部を形成すると共に、該開口部の両側に該イ
ンターポーザの変形を規制する補強部を設けたことを特
徴とする半導体装置。 （付記２） 付記１記載の半導体装置において、前記補
強部を前記インターポーザーと一体的に形成したことを
特徴とする半導体装置。 （付記３） 付記１記載の半導体装置において、前記開
口部を前記インターポーザーに形成されると共に前記電
極パッドに沿った形状の穴により構成し、該穴の外周部
が前記補強部として機能する構成としたことを特徴とす
る半導体装置。 （付記４） 付記１乃至付記３のいずれかに記載の半導
体装置において、前記封止樹脂は、トランスファーモー
ルドにより形成されていることを特徴とする半導体装
置。 （付記５） 半導体素子と、該半導体装置と電気的に接
続されると共に、外部接続端子が配設されたインターポ
ーザーと、前記半導体素子を前記インターポーザーに固
定するポストと、少なくともを前記接続部材を封止する
封止樹脂とを具備する半導体装置において、前記ポスト
を、コア材と、該コア材を挟んで配設された第１及び第
２の接着層とにより構成し、かつ、前記コア材に前記第
１及び第２の接着層との結合力を高める結合力増大部を
形成したことを特徴とする半導体装置。 （付記６） 付記５記載の半導体装置において、前記結
合力増大部を、前記コア材に形成した穴により構成した
ことを特徴とする半導体装置。 （付記７） 付記５記載の半導体装置において、前記結
合力増大部を、前記コア材に形成した凹凸により構成し
たことを特徴とする半導体装置。 （付記８） 付記５乃至付記７のいずれかに記載の半導
体装置において、前記コア材は、金属，ガラスクロス，
及び樹脂からなる群から選択される一の材料により構成
されていることを特徴とする半導体装置。 （付記９） 半導体素子と、該半導体装置と電気的に接
続されると共に、外部接続端子が配設されたインターポ
ーザーと、前記半導体素子を前記インターポーザーに固
定するポストと、少なくともを前記半導体素子を封止す
る封止樹脂とを具備する半導体装置において、前記ポス
トの端面を前記封止樹脂の外面に露出させた構成とした
ことを特徴とする半導体装置。 （付記１０） 半導体素子と、該半導体装置と電気的に
接続されると共に、外部接続端子が配設されたインター
ポーザーと、前記半導体素子を前記インターポーザーに
固定するポストと、少なくともを前記接続部材を封止す
る封止樹脂とを具備する半導体装置において、前記ポス
トを前記封止樹脂よりも放熱性の高い材料により形成し
たことを特徴とする半導体装置。 （付記１１） 付記１０記載の半導体装置において、前
記ポストを、コア材と、該コア材を挟んで配設された第
１及び第２の接着層とにより構成し、かつ、前記コア材
を前記第１及び第２の接着層よりも放熱性の高い材料に
より形成したことを特徴とする半導体装置。 （付記１２） 付記１０または付記１１記載の半導体装
置において、前記ポストの端面を前記封止樹脂の外面に
露出させた構成としたことを特徴とする半導体装置。 （付記１３） 半導体素子と、該半導体装置がポストを
介して搭載されると共に外部接続端子が配設されたイン
ターポーザーと、前記半導体素子と前記インターポーザ
ーとを電気的に接続する接続部材とを具備する半導体装
置において、前記接続部材を前記半導体素子に形成され
た電極と前記インターポーザーに形成された電極を直線
状に接続するピン状部材により構成したことを特徴とす
る半導体装置。 （付記１４） 付記１３記載の半導体装置において、前
記ピン状部材の先端部が尖った形状とされていることを
特徴とする半導体装置。 （付記１５） 基板をダイシングステージに装着固定し
てダイシングを行なうことにより個片化された半導体装
置を製造するダイシング工程を含む半導体装置の製造方
法において、前記ダイシングステージに加熱機構及び吸
引機構を付設し、前記加熱機構により前記基板を加熱
し、かつ前記吸引機構により前記基板を前記ダイシング
ステージに吸引固定した状態で前記ダイシングを行なう
ことを特徴とする半導体装置の製造方法。 （付記１６） 付記１５記載の半導体装置の製造方法に
おいて、前記加熱機構により前記基板を１００℃〜２０
０℃に加熱した状態でダイシングを行なうことを特徴と
する半導体装置の製造方法。 （付記１７） 付記１５または付記１６記載の半導体装
置の製造方法において、前記ダイシング時に発生する塵
埃を乾式除去法により除去することを特徴とする半導体
装置の製造方法。
【０１２５】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
【０１２６】請求項１記載の発明によれば、開口部の両
側におけるインターポーザーの強度は補強されるため、
封止樹脂の成形時にインターポーザーに対し外力が印加
されてもインターポーザーが変形することはなく、よっ
て封止樹脂の成形時に樹脂が所定成形位置から漏れ出す
ことを防止でき、樹脂バリの発生を防止することができ
る。
【０１２７】また、上記構成において、補強部をインタ
ーポーザーと一体的に形成した場合には、部品点数の削
減を図ることができ、半導体装置の構成の簡単化及び低
コスト化を図ることができる。
【０１２８】また、請求項２記載の発明によれば、イン
ターポーザーに穴を形成すると同時に、インターポーザ
ーに補強部を形成することができるため、容易に開口部
及び補強部を形成することができる。
【０１２９】また、上記の請求項１または請求項２記載
の発明は、封止樹脂をトランスファーモールドにより形
成する場合大なる利益を得ることができる。
【０１３０】また、請求項３記載の発明によれば、結合
力増大部によりコア材と第１及び第２の接着層との結合
力は高められるため、コア材と第１及び第２の接着層と
の間、ポストと半導体素子との間、及びポストとインタ
ーポーザーとの間で剥離が発生することを防止でき、半
導体装置の信頼性の向上を図ることができる。
【０１３１】また、請求項４記載の発明では、単にコア
材に穴形成することにより結合力増大部を実現でき、容
易かつ低コストでコア材に結合力増大部を設けることが
できる。また、第１の接着層と第２の接着層は穴を介し
て直接結合するため、高い結合力を得ることができる。
【０１３２】また、上記結合力増大部は、コア材に形成
した凹凸により構成することも可能であり、この構成に
よればコア材と第１及び第２の接着層との接合面積は増
大し、よって両者間の接合力を増大することができる。
【０１３３】また、請求項５記載の発明によれば、半導
体装置内に侵入した水分に起因してポストと半導体素子
との間、及びポストとインターポーザーとの間に剥離が
発生することを防止することができる。
【０１３４】また、ポストを封止樹脂に対して放熱性の
高い材料とした場合には、ポストを放熱部材としても用
いることが可能となり、半導体素子で発生する熱を効率
良く装置外部に放熱することができる。
【０１３５】また、請求項６記載の発明によれば、単に
ポストを構成するコア材の材質を変更するだけでポスト
に放熱効果を持たせることができる。
【０１３６】また、請求項６記載の発明において、ポス
トの端面を封止樹脂の外面に露出させた構成とすること
により、ポストの放熱性を高めることができ、半導体素
子の放熱をより効率良く行なうことが可能となる。
【０１３７】また、請求項７記載の発明によれば、半導
体素子に形成された電極とインターポーザーに形成され
た電極と間における信号の伝送経路を短縮することがで
き、これによりピン状部材のインピーダンスを低減で
き、高速の半導体素子に対しても対応することが可能と
なる。
【０１３８】また、前記ピン状部材の先端部を尖った形
状とすることにより、電極に形成された導電材に突き刺
すことにより電気的接続を取ることが可能となる。
【０１３９】また、請求項８記載の発明によれば、加熱
機構により基板を加熱し反りがない状態としつつ、吸引
機構により基板をダイシングステージに吸引固定しダイ
シングを行なうことにより、正規のダイシング位置でダ
イシングを行なうことが可能となり、半導体装置の歩留
まり及び信頼性の向上を図ることができる。
【０１４０】この際、加熱機構による基板の加熱温度
は、１００℃〜２００℃に設定することが望ましい。
【０１４１】また、ダイシングにより発生する塵埃の除
去に乾式除去法を用いることにより、基板の温度を低下
させることなく、即ち基板を平面状態に維持させたまま
で、塵埃の除去を行なうことができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置を示す断面図であ
る。
【図２】従来における形状が大きい半導体素子を用いた
半導体装置を説明するための図である。
【図３】従来における形状が小さい半導体素子を用いた
半導体装置で発生する問題点を説明するための図であ
る。
【図４】形状が小さい半導体素子を用いた半導体装置で
樹脂バリが発生する理由を説明するための図である（そ
の１）。
【図５】形状が小さい半導体素子を用いた半導体装置で
樹脂バリが発生する理由を説明するための図である（そ
の２）。
【図６】形状が小さい半導体素子を用いた半導体装置で
樹脂バリが発生する理由を説明するための図である（そ
の３）。
【図７】形状が小さい半導体素子を用いた半導体装置で
樹脂バリが発生する理由を説明するための図である（そ
の４）。
【図８】形状が小さい半導体素子を用いた半導体装置で
樹脂バリが発生する理由を説明するための図である（そ
の５）。
【図９】基板が反った状態でダイシングした時に発生す
る問題点を説明するための図である。
【図１０】本発明の第１実施例である半導体装置の斜視
図である。
【図１１】図１０におけるＸ−Ｘ線に沿う断面図（横断
面図）である。
【図１２】図１０におけるＹ−Ｙ線に沿う断面図（縦断
面図）である。
【図１３】本発明の第１実施例である半導体装置に用い
るインターポーザーの底面図である。
【図１４】第１実施例である半導体装置において樹脂バ
リの発生が防止される理由を説明するための図である
（その１）。
【図１５】第１実施例である半導体装置において樹脂バ
リの発生が防止される理由を説明するための図である
（その２）。
【図１６】本発明の第２実施例である半導体装置の横断
面図である。
【図１７】第２実施例である半導体装置に設けられるポ
ストのコア材を拡大して示す図である。
【図１８】コア材の第１変形例を説明するための図であ
る。
【図１９】コア材の第２変形例を説明するための図であ
る。
【図２０】本発明の第２実施例である半導体装置の斜視
図である。
【図２１】本発明の第２実施例である半導体装置の縦断
面図である。
【図２２】本発明の第２実施例である半導体装置を説明
するための図であり、（Ａ）は正面図、（Ｂ）は平面図
である。
【図２３】本発明の第２実施例である半導体装置の効果
を示す図である。
【図２４】本発明の第３実施例である半導体装置の横断
面図である。
【図２５】第３実施例である半導体装置に設けられるピ
ン状部材を拡大して示す図である。
【図２６】ピン状部材の製造方法を説明するための図で
ある。
【図２７】本発明の第１実施例である半導体装置の製造
方法のダイシング工程を説明するための図である（その
１）。
【図２８】本発明の第１実施例である半導体装置の製造
方法のダイシング工程を説明するための図である（その
２）。
【図２９】本発明の第１実施例である半導体装置の製造
方法のダイシング工程を説明するための図である（その
３）。
【符号の説明】
５０Ａ〜５０Ｄ 半導体装置 ５１ 半導体素子 ５２Ａ，５２Ｂ インターポーザー ５３ 封止樹脂 ５４Ａ〜５４Ｄ ポスト ５５ 電極パッド ５６ ワイヤ ５７ 半田ボール ５８Ａ ワイヤ挿通部 ５９Ａ インターポーザー半体 ６０Ａ インターポーザー半体 ６１Ａ〜６１Ｅ コア材 ６２Ａ，６２Ｂ 第１の接着層 ６３Ａ，６３Ｂ 第２の接着層 ６４ 補強部 ６７ 水蒸気 ６８ 外周面 ７０ ピン状部材 ７１ 導電材 ７２ ボンディング部 ７３ ワイヤ部 ７４ 先鋭部 ７５ キャピラリ ７６ ワイヤ ７７ ハーフカット治具 ８０ 基板 ８１ ダイシングステージ ８２ ヒータ ８３ バキューム配管 ８４ ダイシングソー ８５ エアノズル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 織茂 政一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 4M109 AA01 BA03 CA21 DB16 5F061 AA01 BA03 CA21 CB12 EA01

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 複数の電極パッドを有する半導体素子
    と、 該半導体素子がポストを介して搭載されると共に外部接
    続端子が配設されたインターポーザーと、 前記電極パッドと前記インターポーザーとを電気的に接
    続する接続部材と、 少なくともを前記接続部材を封止する封止樹脂とを具備
    し、 該インターポーザーに前記半導体素子と前記インターポ
    ーザーとを電気的に接続する接続部材が挿通される開口
    部を形成すると共に、該開口部の両側に該インターポー
    ザの変形を規制する補強部を設けたことを特徴とする半
    導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記開口部を前記インターポーザーに形成されると共に
    前記電極パッドに沿った形状の穴により構成し、該穴の
    外周部が前記補強部として機能する構成としたことを特
    徴とする半導体装置。
  3. 【請求項３】 半導体素子と、 該半導体装置と電気的に接続されると共に、外部接続端
    子が配設されたインターポーザーと、 前記半導体素子を前記インターポーザーに固定するポス
    トと、 少なくともを前記接続部材を封止する封止樹脂とを具備
    する半導体装置において、 前記ポストを、コア材と、該コア材を挟んで配設された
    第１及び第２の接着層とにより構成し、 かつ、前記コア材に前記第１及び第２の接着層との結合
    力を高める結合力増大部を形成したことを特徴とする半
    導体装置。
  4. 【請求項４】 請求項３記載の半導体装置において、 前記結合力増大部を、前記コア材に形成した穴により構
    成したことを特徴とする半導体装置。
  5. 【請求項５】 半導体素子と、 該半導体装置と電気的に接続されると共に、外部接続端
    子が配設されたインターポーザーと、 前記半導体素子を前記インターポーザーに固定するポス
    トと、 少なくともを前記半導体素子を封止する封止樹脂とを具
    備する半導体装置において、 前記ポストの端面を前記封止樹脂の外面に露出させた構
    成としたことを特徴とする半導体装置。
  6. 【請求項６】 半導体素子と、 該半導体装置と電気的に接続されると共に、外部接続端
    子が配設されたインターポーザーと、 前記半導体素子を前記インターポーザーに固定するポス
    トと、 少なくともを前記接続部材を封止する封止樹脂とを具備
    する半導体装置において、 前記ポストを、コア材と、該コア材を挟んで配設された
    第１及び第２の接着層とにより構成し、 かつ、前記コア材を前記第１及び第２の接着層より放熱
    性の高い材料により形成したことを特徴とする半導体装
    置。
  7. 【請求項７】 半導体素子と、 該半導体装置がポストを介して搭載されると共に外部接
    続端子が配設されたインターポーザーと、 前記半導体素子と前記インターポーザーとを電気的に接
    続する接続部材とを具備する半導体装置において、 前記接続部材を前記半導体素子に形成された電極と前記
    インターポーザーに形成された電極を直線状に接続する
    ピン状部材により構成したことを特徴とする半導体装
    置。
  8. 【請求項８】 基板をダイシングステージに装着固定し
    てダイシングを行なうことにより個片化された半導体装
    置を製造するダイシング工程を含む半導体装置の製造方
    法において、 前記ダイシングステージに加熱機構及び吸引機構を付設
    し、前記加熱機構により前記基板を加熱し、かつ前記吸
    引機構により前記基板を前記ダイシングステージに吸引
    固定した状態で前記ダイシングを行なうことを特徴とす
    る半導体装置の製造方法。
JP2000163647A 2000-05-31 2000-05-31 半導体装置及びその製造方法 Pending JP2001345399A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000163647A JP2001345399A (ja) 2000-05-31 2000-05-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000163647A JP2001345399A (ja) 2000-05-31 2000-05-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001345399A true JP2001345399A (ja) 2001-12-14

Family

ID=18667376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000163647A Pending JP2001345399A (ja) 2000-05-31 2000-05-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001345399A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266567A (ja) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc 高速及び高性能の半導体パッケージ
JP2008218505A (ja) * 2007-02-28 2008-09-18 Sony Corp 基板およびその製造方法、半導体パッケージおよびその製造方法、並びに半導体装置およびその製造方法
JP2008235916A (ja) * 2008-04-04 2008-10-02 Renesas Technology Corp 半導体装置の製造方法
WO2011030504A1 (ja) * 2009-09-11 2011-03-17 パナソニック株式会社 電子部品実装体及びその製造方法並びにインタポーザ
WO2014136735A1 (ja) * 2013-03-04 2014-09-12 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8877613B2 (en) 2002-07-22 2014-11-04 Renesas Electronics Corporation Method of manufacturing a semiconductor device
KR20200048970A (ko) 2018-10-31 2020-05-08 삼성전기주식회사 전자 부품

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877613B2 (en) 2002-07-22 2014-11-04 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US9805980B2 (en) 2002-07-22 2017-10-31 Renesas Electronics Corporation Method of manufacturing a semiconductor device
JP2007266567A (ja) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc 高速及び高性能の半導体パッケージ
JP2008218505A (ja) * 2007-02-28 2008-09-18 Sony Corp 基板およびその製造方法、半導体パッケージおよびその製造方法、並びに半導体装置およびその製造方法
JP2008235916A (ja) * 2008-04-04 2008-10-02 Renesas Technology Corp 半導体装置の製造方法
WO2011030504A1 (ja) * 2009-09-11 2011-03-17 パナソニック株式会社 電子部品実装体及びその製造方法並びにインタポーザ
KR101139147B1 (ko) 2009-09-11 2012-04-26 파나소닉 주식회사 전자 부품 실장체 및 그 제조 방법 및 인터포저
JPWO2011030504A1 (ja) * 2009-09-11 2013-02-04 パナソニック株式会社 電子部品実装体及びその製造方法並びにインタポーザ
WO2014136735A1 (ja) * 2013-03-04 2014-09-12 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US9907175B2 (en) 2013-03-04 2018-02-27 Longitude Semiconductors S.A.R.L. Semiconductor device
KR20200048970A (ko) 2018-10-31 2020-05-08 삼성전기주식회사 전자 부품
US11056281B2 (en) 2018-10-31 2021-07-06 Samsung Electro-Mechanics Co., Ltd. Electronic component

Similar Documents

Publication Publication Date Title
JP5572288B2 (ja) 超小型電子部品パッケージ及びそのための方法
JP3269815B2 (ja) 半導体装置及びその製造方法
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US8106521B2 (en) Semiconductor device mounted structure with an underfill sealing-bonding resin with voids
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US7388284B1 (en) Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
US20100006331A1 (en) Printed Circuit Board With Embedded Semiconductor Component and Method for Fabricating the Same
US7554191B2 (en) Semiconductor device having a heatsink plate with bored portions
JP2009212315A (ja) 半導体装置及びその製造方法
JP2001332644A (ja) 半導体装置及びインターポーザー、並びにこれらの製造方法
JP2007027287A (ja) 半導体装置およびその製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP4447143B2 (ja) 半導体装置及びその製造方法
US8507805B2 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
JP2008288489A (ja) チップ内蔵基板の製造方法
JP2003264205A (ja) 半導体装置の製造方法
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2006245076A (ja) 半導体装置
JP2001345399A (ja) 半導体装置及びその製造方法
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP2004128290A (ja) 半導体装置
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP2005268706A (ja) 半導体装置と半導体装置用多層基板
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070116