JP2001343421A - 平面実装型半導体装置用検査装置及びその検査方法並びに半導体装置 - Google Patents
平面実装型半導体装置用検査装置及びその検査方法並びに半導体装置Info
- Publication number
- JP2001343421A JP2001343421A JP2000166098A JP2000166098A JP2001343421A JP 2001343421 A JP2001343421 A JP 2001343421A JP 2000166098 A JP2000166098 A JP 2000166098A JP 2000166098 A JP2000166098 A JP 2000166098A JP 2001343421 A JP2001343421 A JP 2001343421A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- type semiconductor
- inspection apparatus
- mounting type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06716—Elastic
- G01R1/06722—Spring-loaded
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Abstract
(57)【要約】
【課題】 テスターのコンタクタ部のインダクタンスを
無視できるようにし、高精度な測定を可能にする。 【解決手段】 従来使用していたコンタクタ・ソケット
を無くし、第２の配線基板に平面実装型半導体装置６の
外部リード１０を直接コンタクトさせる。
無視できるようにし、高精度な測定を可能にする。 【解決手段】 従来使用していたコンタクタ・ソケット
を無くし、第２の配線基板に平面実装型半導体装置６の
外部リード１０を直接コンタクトさせる。
Description
【０００１】
【発明の属する技術分野】この発明はコンタクタ・ソケ
ットを使用せずにコンタクトを確実に行ったり、また、
異なる半導体装置にも対応できるコンタクタを有した平
面実装型半導体装置用検査装置に関するものである。
ットを使用せずにコンタクトを確実に行ったり、また、
異なる半導体装置にも対応できるコンタクタを有した平
面実装型半導体装置用検査装置に関するものである。
【０００２】
【従来の技術】図１８は従来の平面実装型半導体装置用
検査装置のコンタクタ周辺の装置部分を示している。こ
の図１８において、１はテストボード、２は同軸ケーブ
ル又はポゴピン、３は後述するコンタクタ・ソケットを
取り付けるプリント基板であって、以降Ｉ／Ｆ（インタ
ーフェース）基板と称する。そして、４はコンタクタ・
ソケット、５はコンタクタ、６は被検物である半導体装
置、そして７は測定装置である。又、８は支柱であっ
て、テストボード１とＩ／Ｆ基板３とを離間して固定し
ている。
検査装置のコンタクタ周辺の装置部分を示している。こ
の図１８において、１はテストボード、２は同軸ケーブ
ル又はポゴピン、３は後述するコンタクタ・ソケットを
取り付けるプリント基板であって、以降Ｉ／Ｆ（インタ
ーフェース）基板と称する。そして、４はコンタクタ・
ソケット、５はコンタクタ、６は被検物である半導体装
置、そして７は測定装置である。又、８は支柱であっ
て、テストボード１とＩ／Ｆ基板３とを離間して固定し
ている。
【０００３】
【発明が解決しようとする課題】上記のような従来の平
面実装型半導体装置用検査装置では、半導体装置６の微
細化、高集積化、高速化が飛躍的に進んでいるため、コ
ンタクタ・ソケット４のコンタクト部のインダクタンス
が測定精度を悪化させ、その程度が無視できないという
問題があった。また、コンタクタ・ソケット４は半導体
装置６のサイズ、ピン配置によって固有のものであるた
め、測定する半導体装置６によってテストボード１から
コンタクタ・ソケット４までを全て交換する必要があ
り、高価であるという問題があった。
面実装型半導体装置用検査装置では、半導体装置６の微
細化、高集積化、高速化が飛躍的に進んでいるため、コ
ンタクタ・ソケット４のコンタクト部のインダクタンス
が測定精度を悪化させ、その程度が無視できないという
問題があった。また、コンタクタ・ソケット４は半導体
装置６のサイズ、ピン配置によって固有のものであるた
め、測定する半導体装置６によってテストボード１から
コンタクタ・ソケット４までを全て交換する必要があ
り、高価であるという問題があった。
【０００４】この発明はかかる問題点を解決するために
なされたものであり、本発明の１の目的はコンタクタ・
ソケットのコンタクト部のインダクタンスを低減し、ま
た様々なサイズ、ピン配置の半導体装置の検査に容易に
対応することであり、本発明の他の目的は、そのような
平面実装型半導体装置の検査方法を提供することであ
る。
なされたものであり、本発明の１の目的はコンタクタ・
ソケットのコンタクト部のインダクタンスを低減し、ま
た様々なサイズ、ピン配置の半導体装置の検査に容易に
対応することであり、本発明の他の目的は、そのような
平面実装型半導体装置の検査方法を提供することであ
る。
【０００５】
【課題を解決するための手段】第１の発明にかかる平面
実装型半導体装置用検査装置は、測定装置と、前記測定
装置と電気的に接続された第１の配線基板と、前記第１
の配線基板と電気的に接続された第２の配線基板とを含
む平面実装型半導体装置用検査装置において、平面実装
型半導体装置を前記第２の配線基板に直接に電気的接触
を行うものである。
実装型半導体装置用検査装置は、測定装置と、前記測定
装置と電気的に接続された第１の配線基板と、前記第１
の配線基板と電気的に接続された第２の配線基板とを含
む平面実装型半導体装置用検査装置において、平面実装
型半導体装置を前記第２の配線基板に直接に電気的接触
を行うものである。
【０００６】また、第２の発明にかかる平面実装型半導
体装置用検査装置は、第２の配線基板の半導体装置本体
対応部分を穴あけ、またはトレンチ構造にしたものであ
る。
体装置用検査装置は、第２の配線基板の半導体装置本体
対応部分を穴あけ、またはトレンチ構造にしたものであ
る。
【０００７】さらに、第３の発明にかかる平面実装型半
導体装置用検査装置は、第２の配線基板の、半導体装置
外部リード対応部分をトレンチ構造にしたものである。
導体装置用検査装置は、第２の配線基板の、半導体装置
外部リード対応部分をトレンチ構造にしたものである。
【０００８】また、第４の発明にかかる平面実装型半導
体装置用検査装置は、第２の配線基板の、半導体装置外
部リード対応部分に板バネを設けたものである。
体装置用検査装置は、第２の配線基板の、半導体装置外
部リード対応部分に板バネを設けたものである。
【０００９】さらに、第５の発明にかかる平面実装型半
導体装置用検査装置は、平面実装型半導体装置と第２の
配線基板の電気的接触部の下部に弾性体を設けたもので
ある。
導体装置用検査装置は、平面実装型半導体装置と第２の
配線基板の電気的接触部の下部に弾性体を設けたもので
ある。
【００１０】また、第６の発明にかかる平面実装型半導
体装置用検査装置は、第２の配線基板に対し、平面実装
型半導体装置とは反対側において弾性体が着脱可能であ
るものである。
体装置用検査装置は、第２の配線基板に対し、平面実装
型半導体装置とは反対側において弾性体が着脱可能であ
るものである。
【００１１】さらに、第７の発明にかかる半導体装置
は、前記の発明のいずれかに記載の平面実装型半導体装
置用検査装置を用いて検査したものである。
は、前記の発明のいずれかに記載の平面実装型半導体装
置用検査装置を用いて検査したものである。
【００１２】また、第８の発明にかかる平面実装型半導
体装置の検査方法は、大きさ又はピン数又はピン配置の
異なる複数の半導体装置を検査する場合に、第１及び第
２の配線基板と電気的に接続された第３の配線基板を前
記第１及び第２の配線基板間に載置すると共に、各半導
体装置に応じて専用に作成した、請求項１ないし請求項
６のいずれかに記載の平面実装型半導体装置用検査装置
に使用する第２の配線基板を、前記第３の配線基板上に
着脱可能に載置して前記半導体装置を検査するものであ
る。
体装置の検査方法は、大きさ又はピン数又はピン配置の
異なる複数の半導体装置を検査する場合に、第１及び第
２の配線基板と電気的に接続された第３の配線基板を前
記第１及び第２の配線基板間に載置すると共に、各半導
体装置に応じて専用に作成した、請求項１ないし請求項
６のいずれかに記載の平面実装型半導体装置用検査装置
に使用する第２の配線基板を、前記第３の配線基板上に
着脱可能に載置して前記半導体装置を検査するものであ
る。
【００１３】
【発明の実施の形態】以下、図１から図１７を用いて、
この発明の実施の形態について説明する。
この発明の実施の形態について説明する。
【００１４】実施の形態１．図１は、この発明の実施の
形態１における平面実装型半導体装置用検査装置の断面
図である。図１を参照して、１は第１の配線基板である
テストボード、２は同軸ケーブル又はポゴピン、３は第
２の配線基板であるＩ／Ｆ基板、６は被検物である平面
実装型半導体装置、そして７は測定装置である。又、８
は支柱であって、テストボード１とＩ／Ｆ基板３とを離
間して固定している。そして、１１はトレンチ、１０は
半導体装置６の外部リードであって、この外部リード１
０はバネ式コンタクタ１２に接触して半導体装置６が検
査される。
形態１における平面実装型半導体装置用検査装置の断面
図である。図１を参照して、１は第１の配線基板である
テストボード、２は同軸ケーブル又はポゴピン、３は第
２の配線基板であるＩ／Ｆ基板、６は被検物である平面
実装型半導体装置、そして７は測定装置である。又、８
は支柱であって、テストボード１とＩ／Ｆ基板３とを離
間して固定している。そして、１１はトレンチ、１０は
半導体装置６の外部リードであって、この外部リード１
０はバネ式コンタクタ１２に接触して半導体装置６が検
査される。
【００１５】この実施の形態１では、従来例に示すコン
タクタ・ソケットを無くし、Ｉ／Ｆ基板３に半導体装置
の外部リード１０を直接コンタクトさせている。こうす
ることによって、コンタクタ部のインダクタンスを無視
でき、高精度な測定が可能になる。図２にＩ／Ｆ基板３
のトレンチ構造のコンタクタ部１１を拡大して示す。こ
のように、Ｉ／Ｆ基板のコンタクタ部をトレンチ構造に
することで、半導体装置６の位置決め精度を向上させ、
更に図３に示すようにコンタクタ部を板バネ式にするこ
とで、半導体装置６の外部リード１０の高さバラツキに
よるバネ式コンタクタ部１２との非接触を防止できる。
ここで図４に、トレンチ１１を備えたＩ／Ｆ基板３の上
面図を示すが、この図４に置いて、１５は配線用ホール
である。
タクタ・ソケットを無くし、Ｉ／Ｆ基板３に半導体装置
の外部リード１０を直接コンタクトさせている。こうす
ることによって、コンタクタ部のインダクタンスを無視
でき、高精度な測定が可能になる。図２にＩ／Ｆ基板３
のトレンチ構造のコンタクタ部１１を拡大して示す。こ
のように、Ｉ／Ｆ基板のコンタクタ部をトレンチ構造に
することで、半導体装置６の位置決め精度を向上させ、
更に図３に示すようにコンタクタ部を板バネ式にするこ
とで、半導体装置６の外部リード１０の高さバラツキに
よるバネ式コンタクタ部１２との非接触を防止できる。
ここで図４に、トレンチ１１を備えたＩ／Ｆ基板３の上
面図を示すが、この図４に置いて、１５は配線用ホール
である。
【００１６】実施の形態２．図５は、この発明の実施の
形態２における平面実装型半導体装置用検査装置の断面
図である。この図５における２０は半導体装置の位置決
め治具であって、その他の符号は実施の形態１と同じ、
または相当部分を示す。この実施の形態２では、半導体
装置の位置決め治具２０自体に位置決めピンを設け、位
置決め精度を向上させる。
形態２における平面実装型半導体装置用検査装置の断面
図である。この図５における２０は半導体装置の位置決
め治具であって、その他の符号は実施の形態１と同じ、
または相当部分を示す。この実施の形態２では、半導体
装置の位置決め治具２０自体に位置決めピンを設け、位
置決め精度を向上させる。
【００１７】実施の形態３．図６は、この発明の実施の
形態３における平面実装型半導体装置用検査装置の要部
断面図である。この図６に示すように、Ｉ／Ｆ基板３に
パッケージサイズの穴を開け、半導体装置６の本体で位
置決めしても、前記実施の形態と同様な効果を奏する。
形態３における平面実装型半導体装置用検査装置の要部
断面図である。この図６に示すように、Ｉ／Ｆ基板３に
パッケージサイズの穴を開け、半導体装置６の本体で位
置決めしても、前記実施の形態と同様な効果を奏する。
【００１８】実施の形態４．図７は、この発明の実施の
形態４における平面実装型半導体装置用検査装置の要部
断面図である。この図７に示すように、半導体装置６の
外部リード１０がこの半導体装置６の本体の下面よりも
上に位置していても、Ｉ／Ｆ基板３の表面の半導体装置
下面該当部分にトレンチ２３を設けることによって、外
部リード１０とバネ式コンタクタ１２とをコンタクトす
ることが可能である。
形態４における平面実装型半導体装置用検査装置の要部
断面図である。この図７に示すように、半導体装置６の
外部リード１０がこの半導体装置６の本体の下面よりも
上に位置していても、Ｉ／Ｆ基板３の表面の半導体装置
下面該当部分にトレンチ２３を設けることによって、外
部リード１０とバネ式コンタクタ１２とをコンタクトす
ることが可能である。
【００１９】実施の形態５．図８は、この発明の実施の
形態５における平面実装型半導体装置用検査装置の要部
断面図である。この図８に示すように、半導体装置６の
外部リード１０がこの半導体装置６の本体の下面よりも
上に位置していても、Ｉ／Ｆ基板３の表面の半導体装置
下面該当部分に穴２５を設けることによって、外部リー
ド１０とバネ式コンタクタ１２とをコンタクトすること
が可能である。
形態５における平面実装型半導体装置用検査装置の要部
断面図である。この図８に示すように、半導体装置６の
外部リード１０がこの半導体装置６の本体の下面よりも
上に位置していても、Ｉ／Ｆ基板３の表面の半導体装置
下面該当部分に穴２５を設けることによって、外部リー
ド１０とバネ式コンタクタ１２とをコンタクトすること
が可能である。
【００２０】実施の形態６．図９は、この発明の実施の
形態６における平面実装型半導体装置用検査装置の断面
図である。この図９に示すように、半導体装置６のサイ
ズ、ピン数、ピン配置が異なる場合には、Ｉ／Ｆ基板３
とテストボード１との間に第３の配線基板３０を設け、
この第３の配線基板３０上に、様々な半導体装置ごとの
Ｉ／Ｆ基板３を脱着自在に取り付ける。このＩ／Ｆ基板
３としては、上記実施の形態１ないし５の内のどれかを
使用する。前記の第３の配線基板３０として従来のＩ／
Ｆ基板を用いれば、本実施の形態６の平面実装型半導体
装置用検査装置を安価に実現できる。
形態６における平面実装型半導体装置用検査装置の断面
図である。この図９に示すように、半導体装置６のサイ
ズ、ピン数、ピン配置が異なる場合には、Ｉ／Ｆ基板３
とテストボード１との間に第３の配線基板３０を設け、
この第３の配線基板３０上に、様々な半導体装置ごとの
Ｉ／Ｆ基板３を脱着自在に取り付ける。このＩ／Ｆ基板
３としては、上記実施の形態１ないし５の内のどれかを
使用する。前記の第３の配線基板３０として従来のＩ／
Ｆ基板を用いれば、本実施の形態６の平面実装型半導体
装置用検査装置を安価に実現できる。
【００２１】実施の形態７．図１０は、この発明の実施
の形態７における平面実装型半導体装置用検査装置の要
部断面図である。この実施の形態７はパッド裏面に弾性
を有する素材を挿入する場合を示しており、この図１０
において、６は半導体装置、３５は板状ピンまたは導電
性パッド、３６は弾性体である、シリコンゴムなどの弾
性を有する素材、３７は多層基板においてインピーダン
スの調整された配線パターンや電源・ＧＮＤ層等と接続
するためのスルーホール、３８は配線パターン、そして
３９は電気経路を表している。
の形態７における平面実装型半導体装置用検査装置の要
部断面図である。この実施の形態７はパッド裏面に弾性
を有する素材を挿入する場合を示しており、この図１０
において、６は半導体装置、３５は板状ピンまたは導電
性パッド、３６は弾性体である、シリコンゴムなどの弾
性を有する素材、３７は多層基板においてインピーダン
スの調整された配線パターンや電源・ＧＮＤ層等と接続
するためのスルーホール、３８は配線パターン、そして
３９は電気経路を表している。
【００２２】この実施の形態７は、Ｉ／Ｆ基板３と半導
体装置６を短い電気経路で結ぶ構造でありながら、弾性
やストローク量の必要性に応じ、弾性構造をコンタクタ
下部に別途設ける場合の構造について示している。言い
換えれば、コンタクトピン（板）にバネ機能を不要と
し、コンタクト下部に弾性構造を設けることにより、半
導体装置６とＩ／Ｆ基板３を最短で結びながら、所望の
弾性やストローク量を得られる。こうすることによっ
て、電気経路が短くなって、インダクタンスなどの寄生
成分を低減できる。
体装置６を短い電気経路で結ぶ構造でありながら、弾性
やストローク量の必要性に応じ、弾性構造をコンタクタ
下部に別途設ける場合の構造について示している。言い
換えれば、コンタクトピン（板）にバネ機能を不要と
し、コンタクト下部に弾性構造を設けることにより、半
導体装置６とＩ／Ｆ基板３を最短で結びながら、所望の
弾性やストローク量を得られる。こうすることによっ
て、電気経路が短くなって、インダクタンスなどの寄生
成分を低減できる。
【００２３】実施の形態８．図１１は、この発明の実施
の形態８における平面実装型半導体装置用検査装置の要
部断面図である。この実施の形態８は前記実施の形態７
において、コンタクト部をトレンチ構造にしたものであ
って、符号の説明や効果などは前記実施の形態７と同様
なので、ここでは省略する。
の形態８における平面実装型半導体装置用検査装置の要
部断面図である。この実施の形態８は前記実施の形態７
において、コンタクト部をトレンチ構造にしたものであ
って、符号の説明や効果などは前記実施の形態７と同様
なので、ここでは省略する。
【００２４】実施の形態９．図１２は、この発明の実施
の形態９における平面実装型半導体装置用検査装置の要
部断面図である。この実施の形態９は、基板を挿入し、
コンタクト部分のみを着脱可能とする場合（従来のバネ
部分を含む着脱可能なソケット構造が基板の裏面に有る
ことを特徴とする）であって、４０はネジである。その
他の符号の説明や効果などは前記実施の形態７と同様な
ので、ここでは省略する。ただし、この実施の形態９で
は、消耗部品の交換が容易になると言う特徴的効果があ
る。
の形態９における平面実装型半導体装置用検査装置の要
部断面図である。この実施の形態９は、基板を挿入し、
コンタクト部分のみを着脱可能とする場合（従来のバネ
部分を含む着脱可能なソケット構造が基板の裏面に有る
ことを特徴とする）であって、４０はネジである。その
他の符号の説明や効果などは前記実施の形態７と同様な
ので、ここでは省略する。ただし、この実施の形態９で
は、消耗部品の交換が容易になると言う特徴的効果があ
る。
【００２５】実施の形態１０．図１３は、この発明の実
施の形態１０における平面実装型半導体装置用検査装置
の斜視図である。この実施の形態１０は、外部リード１
０毎の高さのバラツキに対応するため、シリコンゴム４
５にピン毎に弾性を持たせたものであって、外部リード
１０の高さバラツキによる非接触を防止できる。
施の形態１０における平面実装型半導体装置用検査装置
の斜視図である。この実施の形態１０は、外部リード１
０毎の高さのバラツキに対応するため、シリコンゴム４
５にピン毎に弾性を持たせたものであって、外部リード
１０の高さバラツキによる非接触を防止できる。
【００２６】実施の形態１１．図１４は、この発明の実
施の形態１１における平面実装型半導体装置用検査装置
の要部断面図である。この実施の形態１１は、コンタク
タピン３５の下にバネによる弾性を盛り込んだもので、
コンタクタ部のインダクタンスを低減でき、外部リード
の高さバラツキによる非接触を防止できると共に、コン
タクタを最短にしつつバネ性を確保できる。
施の形態１１における平面実装型半導体装置用検査装置
の要部断面図である。この実施の形態１１は、コンタク
タピン３５の下にバネによる弾性を盛り込んだもので、
コンタクタ部のインダクタンスを低減でき、外部リード
の高さバラツキによる非接触を防止できると共に、コン
タクタを最短にしつつバネ性を確保できる。
【００２７】実施の形態１２．図１５は、この発明の実
施の形態１２における平面実装型半導体装置用検査装置
の要部断面図である。この実施の形態１２は、バネを基
板下まで潜り込ませて着脱可能にしたものであっって、
コンタクタ部のインダクタンスを低減でき、リードの高
さバラツキによる非接触を防止できると共に、バネ等の
消耗部品の交換を容易にすることができる。
施の形態１２における平面実装型半導体装置用検査装置
の要部断面図である。この実施の形態１２は、バネを基
板下まで潜り込ませて着脱可能にしたものであっって、
コンタクタ部のインダクタンスを低減でき、リードの高
さバラツキによる非接触を防止できると共に、バネ等の
消耗部品の交換を容易にすることができる。
【００２８】実施の形態１３．図１６は、この発明の実
施の形態１３における平面実装型半導体装置用検査装置
の要部断面図である。この実施の形態１３は、バネを基
板下まで潜り込ませ、板状ピン３５とバネとの間に絶縁
物５０を挟んで着脱可能にしたものであって、コンタク
タ部のインダクタンスを低減できて、リードの高さバラ
ツキによる非接触を防止できると共に、バネ等の消耗部
品の交換を容易にできる。
施の形態１３における平面実装型半導体装置用検査装置
の要部断面図である。この実施の形態１３は、バネを基
板下まで潜り込ませ、板状ピン３５とバネとの間に絶縁
物５０を挟んで着脱可能にしたものであって、コンタク
タ部のインダクタンスを低減できて、リードの高さバラ
ツキによる非接触を防止できると共に、バネ等の消耗部
品の交換を容易にできる。
【００２９】実施の形態１４．図１７は、この発明の実
施の形態１４における平面実装型半導体装置用検査装置
の要部断面図である。この実施の形態１４は、ＢＧＡ
（Ball Grid Array）やＣＳＰ（Chip Size Package）な
ど、半田ボールを特徴とするパッケージに適用し、基板
とのコンタクト経路の下面にバネ構造を形成したもので
ある。こうすることによって、コンタクタ部のインダク
タンスを低減でき、リードの高さバラツキによる非接触
を防止し、コンタクトを最短にしつつバネ性を確保する
と共に、バネ等の消耗部品の交換を容易にすることがで
きる。
施の形態１４における平面実装型半導体装置用検査装置
の要部断面図である。この実施の形態１４は、ＢＧＡ
（Ball Grid Array）やＣＳＰ（Chip Size Package）な
ど、半田ボールを特徴とするパッケージに適用し、基板
とのコンタクト経路の下面にバネ構造を形成したもので
ある。こうすることによって、コンタクタ部のインダク
タンスを低減でき、リードの高さバラツキによる非接触
を防止し、コンタクトを最短にしつつバネ性を確保する
と共に、バネ等の消耗部品の交換を容易にすることがで
きる。
【００３０】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００３１】第１の発明によれば、平面実装型半導体装
置を第２の配線基板に直接に電気的接触を行うこととし
たので、コンタクタ部のインダクタンスを低減できる。
置を第２の配線基板に直接に電気的接触を行うこととし
たので、コンタクタ部のインダクタンスを低減できる。
【００３２】また、第２の発明によれば、第２の配線基
板の半導体装置本体対応部分を穴あけ、またはトレンチ
構造にしたので、半導体装置の外部リードがその下面よ
り上部にある場合でも、コンタクタとコンタクト可能に
なる。
板の半導体装置本体対応部分を穴あけ、またはトレンチ
構造にしたので、半導体装置の外部リードがその下面よ
り上部にある場合でも、コンタクタとコンタクト可能に
なる。
【００３３】さらに、第３の発明によれば、第２の配線
基板の、半導体装置の外部リード対応部分をトレンチ構
造にしたので、半導体装置の位置決め精度を向上でき
る。
基板の、半導体装置の外部リード対応部分をトレンチ構
造にしたので、半導体装置の位置決め精度を向上でき
る。
【００３４】また、第４の発明によれば、第２の配線基
板の、半導体装置の外部リード対応部分に板バネを設け
たので、半導体装置の外部リードの高さのバラツキによ
るコンタクタ部との非接触を防止できる。
板の、半導体装置の外部リード対応部分に板バネを設け
たので、半導体装置の外部リードの高さのバラツキによ
るコンタクタ部との非接触を防止できる。
【００３５】さらに、第５の発明によれば、平面実装型
半導体装置と第２の配線基板の電気的接触部の下部に弾
性体を設けたので、所望の弾性やストローク量を得なが
らインダクタンスなどの寄生成分を低減できる。
半導体装置と第２の配線基板の電気的接触部の下部に弾
性体を設けたので、所望の弾性やストローク量を得なが
らインダクタンスなどの寄生成分を低減できる。
【００３６】また、第６の発明によれば、第２の配線基
板に対し、平面実装型半導体装置とは反対側において弾
性体が着脱可能であるようにしたので、コンタクタ部の
インダクタンスを低減でき、外部リードの高さバラツキ
による非接触を防止できると共に、消耗部品の交換を容
易にすることができる。
板に対し、平面実装型半導体装置とは反対側において弾
性体が着脱可能であるようにしたので、コンタクタ部の
インダクタンスを低減でき、外部リードの高さバラツキ
による非接触を防止できると共に、消耗部品の交換を容
易にすることができる。
【００３７】さらに、第７の発明によれば、前項に記載
のいずれかの発明を用いて検査しているので、その発明
の有する効果を奏する。
のいずれかの発明を用いて検査しているので、その発明
の有する効果を奏する。
【００３８】また、第８の発明によれば、形状の異なる
複数の半導体装置を検査する場合に、各半導体装置専用
に作成した第２の配線基板を差し替えて検査するように
したので、検査を安価に行うことができる。
複数の半導体装置を検査する場合に、各半導体装置専用
に作成した第２の配線基板を差し替えて検査するように
したので、検査を安価に行うことができる。
【図１】この発明の実施の形態１における平面実装型半
導体装置用検査装置を示す断面図である。
導体装置用検査装置を示す断面図である。
【図２】この発明の実施の形態１における平面実装型半
導体装置用検査装置を示す要部断面図である。
導体装置用検査装置を示す要部断面図である。
【図３】この発明の実施の形態１における平面実装型半
導体装置用検査装置を示す要部断面図である。
導体装置用検査装置を示す要部断面図である。
【図４】この発明の実施の形態１におけるＩ／Ｆ基板の
上面図である。
上面図である。
【図５】この発明の実施の形態２における平面実装型半
導体装置用検査装置を示す断面図である。
導体装置用検査装置を示す断面図である。
【図６】この発明の実施の形態３における平面実装型半
導体装置用検査装置を示す要部断面図である。
導体装置用検査装置を示す要部断面図である。
【図７】この発明の実施の形態４における平面実装型半
導体装置用検査装置を示す要部断面図である。
導体装置用検査装置を示す要部断面図である。
【図８】この発明の実施の形態５における平面実装型半
導体装置用検査装置を示す要部断面図である。
導体装置用検査装置を示す要部断面図である。
【図９】この発明の実施の形態６における平面実装型半
導体装置用検査装置を示す断面図である。
導体装置用検査装置を示す断面図である。
【図１０】この発明の実施の形態７における平面実装型
半導体装置用検査装置を示す要部断面図である。
半導体装置用検査装置を示す要部断面図である。
【図１１】この発明の実施の形態８における平面実装型
半導体装置用検査装置を示す要部断面図である。
半導体装置用検査装置を示す要部断面図である。
【図１２】この発明の実施の形態９における平面実装型
半導体装置用検査装置を示す要部断面図である。
半導体装置用検査装置を示す要部断面図である。
【図１３】この発明の実施の形態１０における平面実装
型半導体装置用検査装置を示す要部斜視図である。
型半導体装置用検査装置を示す要部斜視図である。
【図１４】この発明の実施の形態１１における平面実装
型半導体装置用検査装置を示す要部断面図である。
型半導体装置用検査装置を示す要部断面図である。
【図１５】この発明の実施の形態１２における平面実装
型半導体装置用検査装置を示す要部断面図である。
型半導体装置用検査装置を示す要部断面図である。
【図１６】この発明の実施の形態１３おける平面実装型
半導体装置用検査装置を示す要部断面図である。
半導体装置用検査装置を示す要部断面図である。
【図１７】この発明の実施の形態１４おける平面実装型
半導体装置用検査装置を示す要部断面図である。
半導体装置用検査装置を示す要部断面図である。
【図１８】従来の平面実装型半導体装置用検査装置を示
す断面図である。
す断面図である。
１ 第１の配線基板 ３ 第２の配線基板 ６ 平面実装型半導体装置 ７ 測定装置 １０ 外部リード １１ トレンチ構造 １２ 板バネ ２３ トレンチ構造 ２５ 穴あけ構造 ３０ 第３の配線基板 ３６ 弾性体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桧垣 修 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2G003 AA00 AG03 AG07 AG08 AG12 AH05 2G011 AA01 AA15 AB01 AB06 AB08 AC14 AC32 AD01 AF04 AF07
Claims (8)
- 【請求項１】 測定装置と、 前記測定装置と電気的に接続された第１の配線基板と、 前記第１の配線基板と電気的に接続された第２の配線基
板とを含む平面実装型半導体装置用検査装置において、 平面実装型半導体装置を前記第２の配線基板に直接に電
気的接触を行うことを特徴とする平面実装型半導体装置
用検査装置。 - 【請求項２】 第２の配線基板の半導体装置本体対応部
分を穴あけ、またはトレンチ構造にしたことを特徴とす
る、請求項１に記載の平面実装型半導体装置用検査装
置。 - 【請求項３】 第２の配線基板の、半導体装置外部リー
ド対応部分をトレンチ構造にしたことを特徴とする、請
求項１に記載の平面実装型半導体装置用検査装置。 - 【請求項４】 第２の配線基板の、半導体装置外部リー
ド対応部分に板バネを設けたことを特徴とする、請求項
１に記載の平面実装型半導体装置用検査装置。 - 【請求項５】 平面実装型半導体装置と第２の配線基板
の電気的接触部の下部に弾性体を設けたことを特徴とす
る、請求項１に記載の平面実装型半導体装置用検査装
置。 - 【請求項６】 第２の配線基板に対し、平面実装型半導
体装置とは反対側において弾性体が着脱可能であること
を特徴とする、請求項５に記載の平面実装型半導体装置
用検査装置。 - 【請求項７】請求項１ないし請求項６のいずれかに記載
の平面実装型半導体装置用検査装置を用いて検査したこ
とを特徴とする半導体装置。 - 【請求項８】 大きさ又はピン数又はピン配置の異なる
複数の半導体装置を検査する場合に、第１及び第２の配
線基板と電気的に接続された第３の配線基板を前記第１
及び第２の配線基板間に載置すると共に、各半導体装置
に応じて専用に作成した、請求項１ないし請求項６のい
ずれかに記載の平面実装型半導体装置用検査装置に使用
する第２の配線基板を、前記第３の配線基板上に着脱可
能に載置して前記半導体装置を検査することを特徴とす
る、平面実装型半導体装置の検査方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166098A JP2001343421A (ja) | 2000-06-02 | 2000-06-02 | 平面実装型半導体装置用検査装置及びその検査方法並びに半導体装置 |
| KR10-2000-0062789A KR100389227B1 (ko) | 2000-06-02 | 2000-10-25 | 평면 실장형 반도체 장치용 검사장치 및 그 검사방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166098A JP2001343421A (ja) | 2000-06-02 | 2000-06-02 | 平面実装型半導体装置用検査装置及びその検査方法並びに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001343421A true JP2001343421A (ja) | 2001-12-14 |
Family
ID=18669471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000166098A Pending JP2001343421A (ja) | 2000-06-02 | 2000-06-02 | 平面実装型半導体装置用検査装置及びその検査方法並びに半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2001343421A (ja) |
| KR (1) | KR100389227B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020101410A (ja) * | 2018-12-20 | 2020-07-02 | 三菱電機株式会社 | 電子部品の検査装置及び検査方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3020432B2 (ja) * | 1995-06-14 | 2000-03-15 | 信越ポリマー株式会社 | 電気コネクタおよびその製造方法 |
-
2000
- 2000-06-02 JP JP2000166098A patent/JP2001343421A/ja active Pending
- 2000-10-25 KR KR10-2000-0062789A patent/KR100389227B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020101410A (ja) * | 2018-12-20 | 2020-07-02 | 三菱電機株式会社 | 電子部品の検査装置及び検査方法 |
| JP7006578B2 (ja) | 2018-12-20 | 2022-01-24 | 三菱電機株式会社 | 電子部品の検査装置及び検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100389227B1 (ko) | 2003-06-27 |
| KR20010110060A (ko) | 2001-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6395936B2 (ja) | テストソケット | |
| JPH04230866A (ja) | Ｉｃアダプタ | |
| KR101186915B1 (ko) | 검사용 접촉 구조체 | |
| KR20190013732A (ko) | 접촉 도전 지그, 및 검사 장치 | |
| US6483331B2 (en) | Tester for semiconductor device | |
| JP2007033101A (ja) | Ｉｃ試験装置 | |
| JP2004178951A (ja) | 電気部品用ソケット | |
| JP2001343421A (ja) | 平面実装型半導体装置用検査装置及びその検査方法並びに半導体装置 | |
| JP2002098736A (ja) | 半導体デバイス試験装置 | |
| US10309987B2 (en) | Probe and probe card including the same | |
| JP2002107408A (ja) | Ｂｇａ用高周波ソケット | |
| JP2006170700A (ja) | プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置 | |
| KR100560113B1 (ko) | 전기 부품 시험장치 | |
| KR101106607B1 (ko) | 반도체 장치의 시험 장치 | |
| JP2011180019A (ja) | 半導体測定装置および半導体測定装置用ピッチ変換治具 | |
| KR200226638Y1 (ko) | 테스트 소켓 | |
| JP2008014733A (ja) | 半導体装置の検査装置 | |
| KR20070010972A (ko) | 소켓과 컨택터 | |
| JP2005249499A (ja) | 電子部品用検査冶具および検査装置 | |
| KR100508088B1 (ko) | 칩 스케일 패키지의 테스트 장치 및 방법 | |
| KR200372268Y1 (ko) | 매개판을 포함하는 집적화 실리콘 콘택터 | |
| JP2528910Y2 (ja) | コンタクトプローブ支持カバー | |
| KR20000016127A (ko) | 반도체 패키지 및 디바이스 소켓_ | |
| JPH0442783Y2 (ja) | ||
| KR100644077B1 (ko) | 반도체 검사용 프로브 카드의 구조 |