JP2001337307A - 冗長回路、電極基板及びそのリペア方法 - Google Patents

Abstract

(57)【要約】 【課題】 液晶パネルの点欠陥や線欠陥のレーザ光によ
るリペアにおいて、リペア作業を効率良く行うことがで
き、かつリペア成功率を高めて歩留まりを向上させる。 【解決手段】 隣接する一対のＴＦＴ１３ａ及びＴＦＴ
１３ｂの間を、ｐ−Ｓｉ配線部２２とａ−Ｓｉ配線部２
３により構成された冗長回路２１で接続し、リペアの必
要が生じたときには、冗長回路２１のｐ−Ｓｉ配線部２
２にレーザ光を照射して結晶構造をａ−Ｓｉ化させ、冗
長回路２１を導通状態とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、冗長回路、電極
基板及びそのリペア方法に関し、詳しくは主面上に薄膜
トランジスタ（ＴＦＴ）を形成した電極基板に形成され
る冗長回路、この冗長回路を備えた電極基板、及びこの
電極基板のリペア方法に関する。

【０００２】

【従来の技術】近年、液晶パネルは、軽量、薄型、低消
費電力などの特性を活かして各種分野で使用されてお
り、とくに家電製品や情報端末機器などのディスプレイ
として幅広く使用されている。

【０００３】図６は、従来の一般的な液晶パネルの構造
を示す概略断面図である。液晶パネル１の構造を簡単に
説明すると、画素電極８ａなどを形成したアレイ基板２
と、対向電極８ｂを形成した対向基板３とを対向配置し
て、両基板の周辺部にシール剤４を塗布して張り合わ
せ、その内部に液晶５を充填し、さらに両基板の外側に
偏光板６を接着層７を介して張り合わせた構造となって
いる。また図示していないが、アレイ基板２の背面には
光源となるバックライトが配置されており、ここから照
射される光を透過又は遮光することにより表示が行われ
る。

【０００４】このような液晶パネルは、完成後に各種の
検査が実施される。例えば、パネルを点灯させて行う目
視検査では、点欠陥、線欠陥、ムラ不良などの検査が実
施される。このうち、点欠陥はＴＦＴの破損により生じ
る画素の輝点不良や滅点不良であり、線欠陥は画素電極
側の配線が切れる、いわゆる配線オープン起因による欠
陥である。

【０００５】上記のような点欠陥や線欠陥に対しては、
アレイ基板上に冗長回路を配置しておく手法が一般的で
ある。これは、アレイ基板上の結線したい部分にあらか
じめ冗長回路を配置しておき、絶縁膜などを介して電気
的に絶縁しておく。そして、パネル完成後に点欠陥が発
見されたときは、冗長回路部分の絶縁膜にレーザ光を照
射し、これを破壊（もしくは金属配線部を溶融）して電
気的に導通させるようにするものである。これにより、
点欠陥の画素を上下又は左右の画素と同一点灯状態とし
たり、線欠陥の配線に隣接する信号線と同一の信号を与
えることで、欠陥を目立たなくするものである。

【０００６】

【発明が解決しようとする課題】上述したような従来の
リペア方法は、レーザ光により絶縁膜を破壊するなどし
て、冗長回路を物理的に接触・結線することにより電気
的な導通を得るようにしたものであるため、レーザ光出
力が少なすぎると絶縁膜を破壊することができないため
に電気的な導通を得ることができず、またレーザ光出力
が大きすぎると絶縁膜だけでなく冗長回路そのものが吹
き飛ばされてしまうため、この場合も電気的な導通が得
られないことになる。

【０００７】このように、物理的に絶縁されていた材料
同士をレーザ光によりつなげることで電気的な導通を得
るようにした従来方法では、レーザ光の加工マージン
（出力変動の許容範囲）が少ないため、出力を高精度に
制御しなければならず、リペア作業の効率が悪いという
問題点があった。そして、レーザ光出力の大きさがリペ
アの成否を左右していたため、リペア成功率も低く、歩
留まりの低下を招いていた。

【０００８】この発明は、リペア作業を効率良く行うこ
とができ、かつリペア成功率を高めて歩留まりを向上さ
せることができる冗長回路、電極基板及びそのリペア方
法を提供することを特徴とする。

【０００９】

【課題を解決するための手段】請求項１の発明は、多結
晶シリコン領域を含む配線材料により構成され、少なく
とも２つの回路間を接続する冗長回路であり、常時は回
路駆動状態において両回路間相互で電気的な影響が確認
できない範囲の絶縁状態を示し、前記多結晶シリコン領
域への光照射により、回路駆動状態において両回路間相
互で電気的な影響が確認できる導通状態を示すことを特
徴とする冗長回路である。

【００１０】請求項２の発明は、主面上に、互いに交差
する複数の信号線及び複数の走査線、これら両線の交点
近傍に配置された画素電極、前記走査線に供給される走
査信号によりオン／オフ制御され、オン時に前記信号線
と前記画素電極間を導通させて前記信号線にサンプリン
グされた映像信号を前記画素電極に書き込むスイッチ素
子が形成され、隣接する一対の前記スイッチ素子間を、
請求項１の冗長回路で接続したことを特徴とする電極基
板である。

【００１１】請求項３の発明は、主面上に、互いに交差
する複数の信号線及び複数の走査線、これら両線の交点
近傍に配置された画素電極、前記画素電極と電気的に並
列に接続された補助容量、前記走査線に供給される走査
信号によりオン／オフ制御され、オン時に前記信号線と
前記画素電極間を導通させて前記信号線にサンプリング
された映像信号を前記画素電極に書き込むスイッチ素子
とが形成され、前記補助容量と電気的に並列に、請求項
１の冗長回路を接続したことを特徴とする電極基板であ
る。

【００１２】請求項４の発明は、請求項２又は３におい
て、前記冗長回路の多結晶シリコン領域を光照射するこ
とにより、前記冗長回路で接続される両回路間相互の導
通状態を、前記両回路間相互で電気的な影響が確認でき
る導通状態とすることを特徴とする電極基板のリペア方
法である。

【００１３】好ましい形態として、主面上に、互いに交
差する複数の信号線及び複数の走査線、これら両線の交
点近傍に配置された画素電極、前記画素電極と電気的に
並列に接続された補助容量、前記走査線に供給される走
査信号によりオン／オフ制御され、オン時に前記信号線
と前記画素電極間を導通させて前記信号線にサンプリン
グされた映像信号を前記画素電極に書き込むスイッチ素
子とが形成された電極基板において、隣接する一対の信
号線間に、請求項１の冗長回路を接続する。

【００１４】また、好ましい形態として、前記冗長回路
を多結晶シリコン領域と非晶質シリコン領域とで構成
し、多結晶シリコン領域にレーザ光を照射して結晶構造
を非晶質化することにより、回路駆動状態において両回
路間相互で電気的な影響が確認できる導通状態を得るよ
うにする。

【００１５】

【発明の実施の形態】以下、この発明に係わる冗長回
路、電極基板及びそのリペア方法を、アクティブマトリ
クス型液晶パネルのアレイ基板とそのリペアに適用した
場合の実施形態について説明する。

【００１６】まず、この実施形態においてリペア対象と
なる液晶パネルの概略構成について簡単に説明する。

【００１７】図５は、この実施形態に係わる液晶パネル
の回路構成図である。この液晶パネル１００は、複数の
表示画素１０が形成された表示画素部１１０と、走査線
駆動回路１２０及び信号線駆動回路１３０とから構成さ
れている。

【００１８】この実施形態では、表示画素部１１０、走
査線駆動回路１２０及び信号線駆動回路１３０がアレイ
基板１０１上に一体に形成された駆動回路一体型の液晶
パネル１００を例に挙げて説明するが、走査線駆動回路
１２０及び信号線駆動回路１３０は外付け方式であって
もよい。

【００１９】表示画素部１１０には、複数本の信号線１
１及びこれと交差する複数本の走査線１２がマトリクス
状に配置されており、両線の交点近傍にはスイッチ素子
としてのＴＦＴ１３が配設されている。信号線１１と走
査線１２とは、図示しない絶縁膜により電気的に絶縁さ
れている。

【００２０】ＴＦＴ１３のソース電極は信号線１１に接
続され、ドレイン電極は画素電極１４に接続されてい
る。この画素電極１４と平行に配置された対向電極１５
は、図示しない対向基板上に形成されている。画素電極
１４と対向電極１５の間には液晶１６が狭持され、容量
Ｃｌｃを形成している。また、画素電極１４には対向電
極１５との電位関係を保持するために、並列に補助容量
１７が接続されている。この補助容量１７は画素電極１
４と補助容量線１８との間に容量Ｃｓを形成している。
補助容量線１８は、すべての表示画素１０の補助容量１
７と電気的に接続されており、駆動回路基板１４０から
一定の電位が与えられている。

【００２１】また、対向電極１５には、駆動回路基板１
４０から一定のコモン電圧（Ｖｃｏｍ）が図示しないコ
モン配線を通じて与えられている。信号線１１を通じて
書き込まれた映像信号は、容量Ｃｌｃと容量Ｃｓにより
１フレーム走査期間保持される。

【００２２】走査線駆動回路１２０は、図示しないシフ
トレジスタ及びバッファ回路により構成され、駆動回路
基板１４０から供給される垂直同期信号、垂直クロック
信号に基づいて、各走査線１２に順次走査信号を出力す
る。

【００２３】信号線駆動回路１３０は、図示しないシフ
トレジスタ、ビデオバス及びサンプリングスイッチなど
により構成されている。各サンプリングスイッチはそれ
ぞれ信号線１１に接続されており、シフトレジスタは、
駆動回路基板１４０から供給される水平同期信号及び水
平クロック信号に基づいて前記サンプリングスイッチを
制御し、駆動回路基板１４０から供給される映像信号を
所定のタイミングで信号線１１にサンプリングする。

【００２４】駆動回路基板１４０は、図示しないコント
ロールＩＣやＤ／Ａコンバータなどで構成され、外部機
器から供給される基準クロック信号やデジタルの映像信
号などを適宜に変換及び加工して、各駆動回路にアナロ
グの映像信号や水平／垂直のクロック信号、スタート信
号、コモン電圧などを出力する。この駆動回路基板１４
０とアレイ基板１００との間は、図示しないＦＰＣ（フ
レキシブル配線基板）により電気的に接続されている。

【００２５】図５において、信号線駆動回路１３０から
信号線１１に順に映像信号が出力され、これと同期して
走査線駆動回路１２０から走査線１２に走査信号が出力
されると、その一水平ライン上に存在するすべてのＴＦ
Ｔ１３がオンして、前記信号線１１に出力された映像信
号は、ＴＦＴ１３を介して所定の表示画素１０に書き込
まれる。書き込まれた映像信号は、画素電極１４と対向
電極１５との間に信号電圧として充電され、これに液晶
１６が応答することで、前記信号電圧に応じた階調表示
がなされることになる。なお、この実施形態の液晶パネ
ル１００は、ノーマリーホワイト表示の液晶パネルとす
る。したがって、輝点不良などのリペアは、その画素を
隣接する画素に相当する点灯状態としたり、あるいは滅
点化する作業となる。

【００２６】［実施形態１］図１は、図５に示す液晶パ
ネル１００の部分拡大図であり、隣接する２画素の等価
回路図である。ここでは、左側に良点画素２０、右側に
輝点不良が生じた画素（以下、輝点画素）３０があるも
のとし、同等部分の符号には識別のためａ、ｂを付して
いる。

【００２７】ＴＦＴ１３ａ及びＴＦＴ１３ｂのドレイン
電極側は、互いに冗長回路２１により接続されている。
この冗長回路２１は、破線枠で示す部分拡大図（リペア
前）に示すように、ｐ−Ｓｉ（多結晶シリコン）配線部
２２とａ−Ｓｉ（非晶質シリコン）配線部２３により構
成されている。ａ−Ｓｉ配線部２３はＴＦＴ１３ａ及び
ＴＦＴ１３ｂのドレイン電極側に接続し、ｐ−Ｓｉ配線
部２２はその中間部分に形成されている。このｐ−Ｓｉ
配線部２２は、初期状態では導通性を示さず、冗長回路
２１としては絶縁された状態を保っているが、ｐ−Ｓｉ
配線部２２にレーザ光を照射することにより、この領域
での結晶構造がａ−Ｓｉに変化し、電荷の移動により電
気的導通性を示す。

【００２８】ｐ−Ｓｉ配線部２２は、冗長回路２１の中
に少なくとも一箇所形成されていればよく、その位置及
び範囲は図１の例にとどまらず、各種のバリエーション
が考えられる。例えば、冗長回路２１のすべてをｐ−Ｓ
ｉ配線部２２で形成するようにしてもよい。

【００２９】図２は、図１に示す等価回路を画素レイア
ウト上で示した場合の概略平面図である。冗長回路２１
は、良点画素２０のドレイン電極側のコンタクト部分２
４と輝点画素３０のドレイン電極側のコンタクト部分２
５との間に接続されている。初期状態において、冗長回
路２１の配線抵抗は高抵抗に設定されている。このた
め、２つの画素間では信号の流れ込みなどは起こらず、
冗長回路２１はダミー配線として存在している。すなわ
ち、冗長回路２１は物理的には導通しているが、電気的
には絶縁された状態となっている。

【００３０】次に、ＴＦＴ１３ｂが破損した輝点画素３
０をリペアし、隣接する良点画素２０から同一の信号を
輝点画素３０に供給させる場合について説明する。

【００３１】輝点画素３０をリペアする場合は、冗長回
路２１のｐ−Ｓｉ配線部２２にレーザ光（例えば、ＹＡ
Ｇ−ＬＡＳＥＲ等）を照射する。レーザ光は破線枠で示
す部分拡大図（リペア後）に示すように、ｐ−Ｓｉ配線
部２２とａ−Ｓｉ配線部２３の境界部分２６に照射す
る。図１では、ｐ−Ｓｉ配線部２２の両端にある境界部
分２６にレーザ光を照射しているが、ｐ−Ｓｉ配線部２
２の全ての領域にレーザ光を照射してもよい。

【００３２】レーザ光を照射されたｐ−Ｓｉ配線部２２
では、内部の結晶構造がａ−Ｓｉに変化して電気的導通
性を示すようになる。これにより、電気的に絶縁されて
いた冗長回路２１は導通状態となり、図２の良点画素２
０のコンタクト部分２４と輝点画素３０のコンタクト部
分２５との間は電気的に導通することになる。

【００３３】このリペアにより、輝点画素３０のＴＦＴ
１３ｂが動作していなくても、隣接する良点画素２０に
書き込まれた信号が冗長回路２１を介して輝点画素３０
へ供給されるため、輝点画素３０の点灯状態は隣接する
良点画素２０に相当する点灯状態となる。

【００３４】上記リペアにおいて、ｐ−Ｓｉ配線部２２
の結晶構造をａ−Ｓｉの結晶構造に変化させるためのレ
ーザ光の出力は約０．５μＪ相当とすることが望まし
い。本実施形態において、レーザ光は配線を切断した
り、物理的絶縁膜を破壊するものではなく、レーザ光の
出力は特に高出力ではある必要はない（配線パターンを
切断する場合の約１／２程度）。そして、本実施形態の
レーザ光では、ｐ−Ｓｉの結晶構造をａ−Ｓｉの結晶構
造に変化させるに必要な分の出力があればよいため、そ
の出力が多少変動しても、冗長回路の導通性への影響は
ほとんど無視することができる。本実施形態の例では、
レーザ光の加工マージンを平均値±３シグマ以上とする
ことができた。

【００３５】このように、本実施形態においては、従来
方法に比べレーザ光の出力を高精度に制御する必要がな
くなり、リペア作業を効率化することが可能となる。ま
た、レーザ光出力の大きさがリペアの成否を左右してい
た従来方法に比べて、リペア成功率も大幅に高くなるた
め、歩留まりの向上を図ることができる。

【００３６】なお、本実施形態では、隣接する２画素の
間を冗長回路で接続した例について示したが、さらに３
つの画素間を冗長回路で接続するようにしてもよい。ま
た隣接する左右の画素だけでなく、上下に配置された画
素間を接続するようにしてもよい。さらに、冗長回路は
すべての画素について接続してもよいし、１つ又は２つ
おきに配置してもよい。

【００３７】［実施形態２］図３は、図５に示す液晶パ
ネル１００の部分拡大図であり、隣接する２画素の等価
回路図である。ここでは、左側に良点画素４０、右側に
輝点画素５０があるものとし、同等部分の符号には識別
のためａ、ｂを付している。また、図１及び図２と同等
部分には同一符号を付している。

【００３８】この実施形態における冗長回路は、画素ご
とに配置されている。すなわち、冗長回路４１は、良点
画素４０の補助容量１７ａと電気的に並列に接続され、
また冗長回路５１は、輝点画素５０の補助容量１７ｂと
電気的に並列に接続されている。

【００３９】この冗長回路４１及び５１は、破線枠の部
分拡大図（リペア前）に示すように、ｐ−Ｓｉ（多結晶
シリコン）配線部２２とａ−Ｓｉ（非晶質シリコン）配
線部２３により構成されている。本実施形態に示す冗長
回路４１及び５１の構成及び機能は実施形態１と同じで
あるため、説明を省略する。

【００４０】図４は、図３に示す等価回路を画素レイア
ウト上で示した場合の概略平面図である。ここで輝点画
素５０を例に説明すると、冗長回路５１は、輝点画素５
０のドレイン電極側のコンタクト部分２５と、補助容量
線側の補助容量１７ｂとの間に接続されている。初期状
態において、冗長回路５１の配線抵抗は高抵抗に設定さ
れているため、補助容量線１８に供給されている電圧が
画素電極１４ｂに流れ込むことはなく、冗長回路５１は
ダミー配線として存在している。この実施形態の冗長回
路５１（４１）についても、物理的には導通している
が、電気的には絶縁された状態となっている。

【００４１】次に、ＴＦＴ１３ｂが破損した輝点画素５
０をリペアし、滅点化する場合について説明する。

【００４２】輝点画素５０をリペアする場合は、冗長回
路５１のｐ−Ｓｉ配線部２２にレーザ光（例えば、ＹＡ
Ｇ−ＬＡＳＥＲ等）を照射する。レーザ光は破線枠の部
分拡大図（リペア後）に示すように、ｐ−Ｓｉ配線部２
２とａ−Ｓｉ配線部２３の境界部分２６に照射する。レ
ーザ光を照射する位置については実施形態１と同じであ
る。

【００４３】レーザ光を照射されたｐ−Ｓｉ配線部２２
では、内部の結晶構造がａ−Ｓｉに変化して電気的導通
性を示すようになる。これにより、電気的に絶縁されて
いた冗長回路５１は導通状態となり、ＴＦＴ１３ｂのド
レイン電極側と補助容量線１８との間は電気的に導通す
ることになる。

【００４４】このリペアにより、輝点画素５０のＴＦＴ
１３ｂが動作していなくても、補助容量線１８に供給さ
れている電圧が常に画素電極１４ｂに与えられることに
なる。例えば、補助容量線１８に＋１５Ｖ、対向電極１
５ｂに＋５Ｖが供給されていると、液晶１６には＋１０
Ｖの電圧が掛かることになる。この電圧により、ノーマ
リーホワイト表示の液晶パネル１００では、リペアした
輝点画素５０を滅点化（黒色化）することができる。

【００４５】上記リペアにおいても、ｐ−Ｓｉ配線部２
２の結晶構造をａ−Ｓｉの結晶構造に変化させるための
レーザ光の出力は約０．５μＪ相当とすることが望まし
い。また、この実施形態２においてもレーザ光の加工マ
ージンを実施形態１と同様に大きくすることができる。
したがって、従来方法に比べレーザ光の出力を高精度に
制御する必要がなくなり、リペア作業を効率化すること
が可能となる。また、レーザ光出力の大きさがリペアの
成否を左右していた従来方法に比べて、リペア成功率も
大幅に高くなるため、歩留まりの向上を図ることができ
る。

【００４６】なお、配線オープン起因による線欠陥につ
いても、隣接する一対の信号線間に冗長回路を接続する
ことでリペアを行うことができる。この場合は線欠陥の
信号線に隣接する信号線と同一の信号が与えられること
になる。

【００４７】

【発明の効果】以上説明したように、この発明に係わる
冗長回路、電極基板及びそのリペア方法によれば、レー
ザ光の出力マージンを大きくすることができるので、従
来方法に比べレーザ光の出力を高精度に制御する必要が
なくなり、リペア作業を効率化することが可能となる。
また、レーザ光出力の大きさがリペアの成否を左右して
いた従来方法に比べて、リペア成功率も大幅に高くなる
ため、歩留まりの向上を図ることができる。

【図面の簡単な説明】

【図１】実施形態１における液晶パネルの部分拡大図。

【図２】図１に示す等価回路を画素レイアウト上で示し
た場合の概略平面図。

【図３】実施形態２における液晶パネルの部分拡大図。

【図４】図３に示す等価回路を画素レイアウト上で示し
た場合の概略平面図

【図５】実施形態に係わる液晶パネルの回路構成図。

【図６】従来の一般的な液晶パネルの構造を示す概略断
面図。

【符号の説明】

１１…信号線、１２…走査線、１３…ＴＦＴ、１４…画
素電極 １５…対向電極、１６…液晶、１７…補助容量、１８…
補助容量線 ２０，４０…良点画素、３０，５０…輝点画素、２１，
４１，５１…冗長回路 ２２…ｐ−Ｓｉ配線部、２３…ａ−Ｓｉ配線部、１００
…液晶パネル １０１…アレイ基板

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ａ ５Ｇ４３５ Ｆターム(参考） 2H088 FA10 FA13 FA14 FA16 FA17 FA24 FA30 HA08 MA16 2H092 GA50 GA59 HA06 JB63 JB69 JB75 JB77 KA04 KA07 MA35 MA37 MA47 MA52 NA25 NA27 NA29 NA30 PA06 5C094 AA41 AA42 AA44 BA03 BA43 CA19 EA03 EA04 EA07 GB10 5F064 BB18 BB26 CC06 EE36 FF02 FF27 FF42 5F110 AA27 BB01 BB02 5G435 AA17 AA19 BB12 CC09 KK05 KK09 KK10

Claims (4)

【特許請求の範囲】
1. 【請求項１】 多結晶シリコン領域を含む配線材料によ
   り構成され、少なくとも２つの回路間を接続する冗長回
   路であり、 常時は回路駆動状態において両回路間相互で電気的な影
   響が確認できない範囲の絶縁状態を示し、前記多結晶シ
   リコン領域への光照射により、回路駆動状態において両
   回路間相互で電気的な影響が確認できる導通状態を示す
   ことを特徴とする冗長回路。
2. 【請求項２】 主面上に、互いに交差する複数の信号線
   及び複数の走査線、これら両線の交点近傍に配置された
   画素電極、前記走査線に供給される走査信号によりオン
   ／オフ制御され、オン時に前記信号線と前記画素電極間
   を導通させて前記信号線にサンプリングされた映像信号
   を前記画素電極に書き込むスイッチ素子が形成され、 隣接する一対の前記スイッチ素子間を、請求項１の冗長
   回路で接続したことを特徴とする電極基板。
3. 【請求項３】 主面上に、互いに交差する複数の信号線
   及び複数の走査線、これら両線の交点近傍に配置された
   画素電極、前記画素電極と電気的に並列に接続された補
   助容量、前記走査線に供給される走査信号によりオン／
   オフ制御され、オン時に前記信号線と前記画素電極間を
   導通させて前記信号線にサンプリングされた映像信号を
   前記画素電極に書き込むスイッチ素子とが形成され、 前記補助容量と電気的に並列に、請求項１の冗長回路を
   接続したことを特徴とする電極基板。
4. 【請求項４】 前記冗長回路の多結晶シリコン領域を光
   照射することにより、前記冗長回路で接続される両回路
   間相互の導通状態を、前記両回路間相互で電気的な影響
   が確認できる導通状態とすることを特徴とする請求項２
   又は３記載の電極基板のリペア方法。