JP2001332678A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001332678A
JP2001332678A JP2000151763A JP2000151763A JP2001332678A JP 2001332678 A JP2001332678 A JP 2001332678A JP 2000151763 A JP2000151763 A JP 2000151763A JP 2000151763 A JP2000151763 A JP 2000151763A JP 2001332678 A JP2001332678 A JP 2001332678A
Authority
JP
Japan
Prior art keywords
resistor
semiconductor device
current
power semiconductor
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000151763A
Other languages
English (en)
Other versions
JP4209070B2 (ja
Inventor
Futoshi Sasaki
太志 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000151763A priority Critical patent/JP4209070B2/ja
Publication of JP2001332678A publication Critical patent/JP2001332678A/ja
Application granted granted Critical
Publication of JP4209070B2 publication Critical patent/JP4209070B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 過電流検出回路を備えたパワーモジュールの
集積回路において、電流検出用の抵抗を個別に設ける必
要がない電力用半導体装置を提供する。 【解決手段】 電流検出用の抵抗１６と電極端子Ｎ１，
Ｎ２とを一体化したものを半導体装置１Ａのケース３Ａ
内部に配設、固定するとともに、電流検出用の抵抗１６
の所望の位置にアルミワイヤ１０ｆ，１０ｇがワイヤボ
ンディング可能なものとする。このように構成すれば個
別の抵抗が不要となり、半導体装置１Ａの小型化を可能
にできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁ケース内に電
流検出用抵抗器を備えた電力用半導体装置（パワーモジ
ュール）の改良に関するものである。
【０００２】
【従来の技術】図６は、従来の電力用半導体装置の平面
図であり、図７は、図６のVII−VII断面図であり、図８
は、従来の電力用半導体装置を構成する基板部であり、
図９は、図８のIX−IX断面図である。
【０００３】従来より、パワートランジスタ等の電力用
半導体素子を過電流から保護すべく、その電力用半導体
素子とともに過電流検出回路を備えた電力用半導体装置
が知られている。その電力用半導体装置１は、図６に示
すように、基板部２の上面（部品が実装される面）側
に、電極端子Ｐ，Ｎ１，Ｎ２がインサート形成されてな
るインサートケース３が配設されている。そして、イン
サートケース３内は樹脂４で封止されている。
【０００４】基板部２は、図８に示すように、放熱およ
び絶縁の機能等を有し少なくともその一方の面に配線パ
ターンが形成されてなる絶縁放熱基板６を有している。
そして、この絶縁放熱基板６上には、外部負荷を駆動す
るためのパワートランジスタ等の電力用半導体素子７
と、電力用半導体素子７が介装される外部負荷駆動のた
めの母線電流路（図示せず）に流れる母線電流を検出す
る電流検出用抵抗器８と、ＩＣ（集積回路）で構成され
母線電流が所定の値以上になると電力用半導体素子７を
オフするコントロール部９が配設されている。
【０００５】それら電力用半導体素子７、電流検出用抵
抗器８、コントロール部９等の実装部品は、絶縁放熱基
板６の配線パターンとは半田で接合されている。また、
図６に示すように、電力用半導体素子７、電極端子Ｐ，
Ｎ１，Ｎ２及び一部の配線パターンは、アルミボンディ
ングワイヤ（以下アルミワイヤという）１０ａ，１０
ｂ，１０ｃ，１０ｄを介して相互に接続されている。
【０００６】電流検出用抵抗器８の抵抗値は、顧客が要
求する保護電流値、即ち顧客が決めた電力用半導体素子
７に流れる許容電流の上限、に応じて決定される。即
ち、その保護電流値の電流が通れた際に電流検出用抵抗
器８に生じる電圧降下が、後述するコントロール部９に
設定されるしきい値となるように選定される。
【０００７】コントロール部９には、電力用半導体素子
７を過電流から保護するためのしきい値が予め設定され
ている。即ち、コントロール部９は、電流検出用抵抗器
８の電圧降下がそのしきい値以上になると、電力用半導
体素子７をオフさせる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
電力用半導体装置１では、電流検出用抵抗器８に大きな
母線電流が流れるため、電力損失を減らすために抵抗値
を小さくすると、電流検出用抵抗器８そのものが大きく
なり、絶縁放熱基板６上において大きな領域を必要と
し、電力用半導体装置１の小型化を妨げるという問題が
生じる。
【０００９】更に、各顧客から要求される保護電流値に
応じて電流検出用抵抗器８を入れ替える必要があるた
め、手間及びコストがかかるという問題もある。
【００１０】更に、電流検出用抵抗器８は絶縁放熱基板
６の配線パターンに半田により接続されており、その配
線パターンに接続されたアルミワイヤ１０ｄを介して電
流検出用抵抗器８の電圧降下がコントロール部９に入力
されるため、半田の接続状態によりコントロール部９に
入力される電圧にばらつきが生じ、実際に生じている電
圧降下が正確にコントロール部９に入力されないという
接続上の信頼性の問題もある。
【００１１】そこで、この発明の課題は、接続上の信頼
性を確実なものとするとともに、構造を簡素化し且つ小
型化して安価な半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】上記課題を解決するため
には、この請求項１に記載の発明は、電力用半導体素子
が実装された基板と、前記基板に対する封止空間を形成
する絶縁ケースと、前記絶縁ケースに挿入支持され前記
電力用半導体素子を流れる電流を検出する電流検出用抵
抗と、を備える半導体装置である。
【００１３】請求項２の発明は、前記電流検出用抵抗
は、前記絶縁ケースに挿入支持された電極端子と一体的
に形成される半導体装置である。
【００１４】請求項３の発明は、前記電流検出用抵抗
は、該電流検出用抵抗に直接に接続されたボンディング
ワイヤを介して接続対象に接続される電力用半導体装置
である。
【００１５】請求項４の発明は、前記ボンディングワイ
ヤの前記電流検出用抵抗に対する接続位置が変更自在で
ある半導体装置である。
【００１６】
【発明の実施の形態】以下、本発明の第１実施形態を図
１ないし図５に基づいて説明する。図１は、本発明の第
１実施形態に係る半導体装置の平面図であり、図２は、
図１のII-II断面図であり、図３は、第１実施形態に係
る半導体装置の要部の平面図であり、図４は、図３のIV
-IV断面図であり、図５は、第１実施形態に係る半導体
装置の回路の腰部を説明する図である。
【００１７】この実施形態に係る半導体装置１Ａは、外
部負荷を駆動するためのパワートランジスタ等の電力用
半導体素子７とともにその電力用半導体素子７を過電流
から保護する回路が備えられたものであり、図１に示す
ように、回路部品が実装された絶縁放熱基板６に、当該
基板６に対する封止空間を形成するインサートケース３
Ａが取り付けられて構成される。
【００１８】インサートケース３Ａは、図１及び図２に
示すように、絶縁性の樹脂により周壁１４を有する例え
ば矩形の枠体に形成される。そして、その周壁１４内
に、少なくとも電極端子一体型電流検出抵抗１５と電極
端子Ｐとがインサート形成されて構成される。また、イ
ンサートケース３Ａの開放した下面は絶縁放熱基板６が
嵌合するように形成されている。
【００１９】電極端子一体型電流検出抵抗１５は、図３
及び図４に示すように、例えば帯板状の抵抗部（電流検
出用抵抗）１６と、この抵抗部１６の長手方向の例えば
両端側（図では一方の長辺１７の両端側）にそれぞれ電
極端子部Ｎ１，Ｎ２が立設されて形成される。これら抵
抗部１６及び電極端子部Ｎ１，Ｎ２は同一部材により一
体的に形成される。
【００２０】そして、電極端子一体型電流検出抵抗１５
は、図１及び図２に示すように、その抵抗部１６の他方
の長辺１９をインサートケース３Ａの周壁１４の内側か
ら露出させるとともに、その電極端子部Ｎ１，Ｎ２の先
端部が周壁１４の上端面１４ａから突出されるように周
壁１４内に挿入されて支持される。
【００２１】この露出された抵抗部１６の長辺１９のう
ち、例えば電極端子部Ｎ２側の領域１９Ｌは、電極端子
部Ｎ２を電力用半導体素子７に接続すべくアルミワイヤ
１０ｅが接続されるワイヤ接続部（以後、ワイヤ接続部
１９Ｌという）を形成する。そして、例えば抵抗部１６
の長辺１９のうちワイヤ接続部１９Ｌ以外の領域１９Ｒ
が、実質的な電流検出用抵抗として用いられる。この領
域１９Ｒには、電流検出用のアルミワイヤ１０ｆ，１０
ｇの接続位置を規定する凸部２０が複数形成されてい
る。
【００２２】なお、この実施形態では、図３を参照し
て、抵抗部１６には、ワイヤ接続部１９Ｌから電流がへ
入力される。その入力された電流は、抵抗部１６を長手
方向に通電して電極端子部Ｎ１から外部へ出力される。
従って、例えば凸部２０ｆ，２０ｇに電流検出用のアル
ミワイヤ１０ｆ，１０ｇを接続した場合には（図１参
照）、抵抗部１６のうち、その凸部２０ｆ，２０ｇ間で
区切られる部分が実質的な電流検出用抵抗として機能
し、その部分に生じる電圧降下がアルミワイヤ１０ｆ，
１０ｇを介して後述するようにコントロール部９へ出力
される。実質的な電流検出用抵抗の大きさを変更する場
合は、図１に示すように、アルミワイヤ１０ｇの接続位
置を例えば点線で図示したアルミワイヤ１０ｈの接続位
置へ変更する、つまり２本のアルミワイヤ１０ｆ，１０
ｇの接続位置の間隔を変更することで、電流電検出用抵
抗の大きさの変更が行える。
【００２３】電極端子Ｐは、図１及び図４に示すよう
に、断面Ｌ形状に形成されており、その垂直部２２の先
端を周壁１４から露出させるとともに、ワイヤ接続部を
形成する水平部２３（以後ワイヤ接続部２３とする）の
先端を周壁の内側から露出させるように周壁１４内に埋
設される。
【００２４】絶縁放熱基板６は、図１に示すように、放
熱および絶縁の機能等を有し、少なくともその一方の面
に配線パターンが形成されている。絶縁放熱基板６に
は、少なくとも、上述の電力用半導体素子７と、ＩＣ
（集積回路）で構成されたコントロール部９とが実装さ
れている。そして、絶縁放熱基板６は、半導体素子７等
が実装された面を、インサートケース３Ａの開口下面に
嵌合して配設される。そして、図２に示すように、絶縁
放熱基板６がインサートケース３Ａに配設された状態
で、インサートケース３Ａ内には、封止のための樹脂４
が充填される。
【００２５】電力用半導体素子７は、図１及び図５に示
すように、そのコレクタを図示されない絶縁放熱基板６
上の配線パターン及びアルミワイヤ１０ａを介して電極
端子Ｐのワイヤ接続部２３に接続し、そのベースを図示
されない絶縁放熱基板６上の配線パターンを介してコン
トロール部９に接続し、そのエミッタをアルミワイヤ１
０ｅを介して電極端子一体型電流検出抵抗１５のワイヤ
接続部１９Ｌ（図３参照）に接続する。電極端子Ｐから
半導体素子７を介して電極端子Ｎ１に外部負荷を駆動す
るための母線電流が流れ、その母線電流が電極端子一体
型電流検出抵抗１５の抵抗部１６にも流れる。
【００２６】コントロール部９には、半導体素子７を過
電流から保護するためのしきい値が予め設定されてい
る。即ち、コントロール部９は、上述した電流検出用の
アルミワイヤ１０ｆ，１０ｇを介して入力される電極端
子一体型電流検出抵抗１５の抵抗部１６での電圧降下が
そのしきい値以上になると、エラー信号を出し、電力用
半導体素子７をオフさせる。これにより電力用半導体素
子７に保護電流値以上の電流が流れることが防止され
る。
【００２７】以上のように構成された半導体装置１Ａに
よれば、電流検出用の抵抗部１６がインサートケース３
Ａに挿入支持されているため、従来装置のように、高価
な絶縁放熱基板６上に電流検出用抵抗器８を配置する領
域を確保する必要がなくなり、その分絶縁放熱基板６を
小型化でき、これにより半導体装置１Ａのシュリンク化
が図れるとともにコストの削減が図れる。
【００２８】更に、半導体装置１Ａでは、電極端子Ｎ
１，Ｎ２と抵抗部１６とが一体的に形成されているた
め、従来装置のように電極端子Ｎ１，Ｎ２と電流検出用
抵抗器８とをアルミワイヤ１０ｃ等で接続する必要が無
くなり、その分のコストが削減できるとともに構造の簡
素化を図ることができる。
【００２９】更に、半導体装置１Ａでは、抵抗部１６に
直接に電流検出用のアルミワイヤ１０ｆ，１０ｇを接続
し、従来のように絶縁放熱基板６に対する電流検出用抵
抗器８の半田付けを介さないため、半田付けの状態によ
って検出される電圧降下にばらつきの生じることが防止
されて接続上の信頼性を高めることができる。
【００３０】更に、半導体装置１Ａでは、電極端子部Ｎ
１，Ｎ２と抵抗部１６とが同一部材により形成されてい
るため、従来装置のように電極端子Ｎ１，Ｎ２と電流検
出用抵抗器８とが別部材で構成されるよりもコストを抑
えることができる。
【００３１】更に、電流検出用のアルミワイヤ１０ｆ，
１０ｇの接続位置が変更自在であるため、抵抗部１６の
抵抗値を簡単に変更できる。
【００３２】
【発明の効果】請求項１に記載の発明によれば、電流検
出用抵抗がインサートケースに挿入支持されているた
め、基板を小型化でき、これにより電力用半導体装置の
シュリンク化が図れるとともにコストの削減が図れる。
【００３３】請求項２に記載の発明によれば、電極端子
と電流検出用抵抗とが一体的に形成されているため、従
来のように電極端子と電流検出用抵抗とをボンディング
ワイヤで接続する必要が無くなり、その分のコストが削
減できるとともに構造の簡素化を図ることができる。
【００３４】請求項３に記載の発明によれば、電流検出
用抵抗に直接に電流検出用のボンディングワイヤを接続
し、従来のように半田付けを介さないため、半田付けの
状態によって検出される電圧降下にばらつきの生じるこ
とが防止されて接続上の信頼性を高めることができる。
【００３５】請求項４に記載の発明によれば、ボンディ
ングワイヤの電流検出用抵抗に対する接続位置が変更自
在であるため、各顧客から要求される保護電流値に応じ
て電流検出用の抵抗を個々に入れ替える必要が無くな
り、その手間及びコストの削減ができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態に係る電力用半導体装
置の平面図である。
【図２】図１のII-II断面図である。
【図３】この発明の第１実施形態に係る電力用半導体装
置に用いられる電極端子一体型電流検出抵抗の平面図で
ある。
【図４】図３のIV-IV断面図である。
【図５】この発明の第１実施形態に係る回路の腰部を説
明する図である。
【図６】従来の電力用半導体装置の平面図である。
【図７】図６のVII−VII断面図である。
【図８】従来の電力用半導体装置を構成する基板部を示
す図である。
【図９】図８のIX−IX断面図である。
【符号の説明】
１Ａ 電力用半導体装置、２ 基板部、３Ａ インサー
トケース、４ 樹脂、６ 絶縁放熱基板、７ 電力用半
導体素子、９ コントロール部、１０ａ，１０ｅ，１０
ｆ，１０ｇ，１０ｈ アルミワイヤ、１４ 周壁、１５
電極端子一体型電流検出抵抗、１６ 抵抗部、Ｐ 電
極端子、Ｎ１，Ｎ２ 電極端子部。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 電力用半導体素子が実装された基板と、 前記基板に対する封止空間を形成する絶縁ケースと、 前記絶縁ケースに挿入支持され前記電力用半導体素子を
    流れる電流を検出する電流検出用抵抗と、を備えること
    を特徴とする半導体装置。
  2. 【請求項２】 前記電流検出用抵抗は、前記絶縁ケース
    に挿入支持された電極端子と一体的に形成されることを
    特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記電流検出用抵抗は、該電流検出用抵
    抗に直接に接続されたボンディングワイヤを介して接続
    対象に接続されることを特徴とする請求項１又は請求項
    ２に記載の半導体装置。
  4. 【請求項４】 前記ボンディングワイヤの前記電流検出
    用抵抗に対する接続位置が変更自在であることを特徴と
    する請求項３に記載の半導体装置。
JP2000151763A 2000-05-23 2000-05-23 半導体装置 Expired - Lifetime JP4209070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000151763A JP4209070B2 (ja) 2000-05-23 2000-05-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000151763A JP4209070B2 (ja) 2000-05-23 2000-05-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2001332678A true JP2001332678A (ja) 2001-11-30
JP4209070B2 JP4209070B2 (ja) 2009-01-14

Family

ID=18657266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000151763A Expired - Lifetime JP4209070B2 (ja) 2000-05-23 2000-05-23 半導体装置

Country Status (1)

Country Link
JP (1) JP4209070B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101430831B1 (ko) 2012-11-28 2014-08-18 주식회사 케이이씨 파워 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469058A (ja) * 1990-06-29 1992-03-04 Sanyo Electric Co Ltd スイッチング電源装置
JPH09172140A (ja) * 1995-12-21 1997-06-30 Mitsubishi Electric Corp 半導体装置
JPH11252785A (ja) * 1998-03-04 1999-09-17 Toshiba Corp 半導体スタック及び半導体装置
JPH11330355A (ja) * 1998-05-12 1999-11-30 Shibaura Mechatronics Corp インバータｉｃ基板の配線方法
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469058A (ja) * 1990-06-29 1992-03-04 Sanyo Electric Co Ltd スイッチング電源装置
JPH09172140A (ja) * 1995-12-21 1997-06-30 Mitsubishi Electric Corp 半導体装置
JPH11252785A (ja) * 1998-03-04 1999-09-17 Toshiba Corp 半導体スタック及び半導体装置
JPH11330355A (ja) * 1998-05-12 1999-11-30 Shibaura Mechatronics Corp インバータｉｃ基板の配線方法
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101430831B1 (ko) 2012-11-28 2014-08-18 주식회사 케이이씨 파워 모듈

Also Published As

Publication number Publication date
JP4209070B2 (ja) 2009-01-14

Similar Documents

Publication Publication Date Title
US5399905A (en) Resin sealed semiconductor device including multiple current detecting resistors
US5847436A (en) Bipolar transistor having integrated thermistor shunt
US9599655B2 (en) Semiconductor device
JP6645396B2 (ja) 半導体装置
JP4040838B2 (ja) 電力用半導体装置
KR100436352B1 (ko) 전력용 반도체장치
JPH06186254A (ja) 電流検出用チップ形抵抗体
JPH11317495A (ja) 絶縁ゲート型バイポーラトランジスタモジュールおよび駆動回路付絶縁ゲート型バイポーラトランジスタモジュール
JP2017168721A (ja) 半導体装置及び半導体装置の製造方法
JP4866143B2 (ja) 電力用半導体装置
CN110176446B (zh) 半导体装置
JP2005129826A (ja) パワー半導体装置
JPH0315852B2 (ja)
JP2001332678A (ja) 半導体装置
JP4887667B2 (ja) 半導体装置
WO2019167104A1 (ja) 半導体装置
JP2001102520A (ja) 圧接型半導体装置
WO2018096573A1 (ja) 半導体モジュール
JP2006165100A (ja) 半導体装置
JP2006054245A (ja) 半導体装置
JPH0476943A (ja) 半導体素子
JP3477002B2 (ja) 半導体装置
JP3203157B2 (ja) 混成集積回路装置
JP6733218B2 (ja) 保護装置、半導体装置、及び製造方法
JP2023094166A (ja) スイッチング素子の出力電圧検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4209070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term