JP6733218B2 - 保護装置、半導体装置、及び製造方法 - Google Patents

保護装置、半導体装置、及び製造方法 Download PDF

Info

Publication number
JP6733218B2
JP6733218B2 JP2016041400A JP2016041400A JP6733218B2 JP 6733218 B2 JP6733218 B2 JP 6733218B2 JP 2016041400 A JP2016041400 A JP 2016041400A JP 2016041400 A JP2016041400 A JP 2016041400A JP 6733218 B2 JP6733218 B2 JP 6733218B2
Authority
JP
Japan
Prior art keywords
conductor
wiring
recess
conductive material
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016041400A
Other languages
English (en)
Other versions
JP2017157747A (ja
Inventor
逸人 仲野
逸人 仲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016041400A priority Critical patent/JP6733218B2/ja
Publication of JP2017157747A publication Critical patent/JP2017157747A/ja
Application granted granted Critical
Publication of JP6733218B2 publication Critical patent/JP6733218B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fuses (AREA)

Description

本発明は、保護装置、半導体装置、及び製造方法に関する。
従来、短絡等の異常発生時に過電圧・過電流が加わると発熱により溶融して配線を切断するヒューズ等が知られている。また、パワー半導体素子を搭載した半導体装置では、上記異常時に過電流が通電して半導体素子が異常発熱するため、保護機能の実装が求められる。例えば特許文献1には、シャント抵抗、変流器(CT)、サーミスタ等、半導体素子の動作状態をセンシングするセンサを搭載し、これらのセンサを用いて過電流を検出して半導体素子を高速でオフ(すなわち、ソフトシャットダウン)する半導体装置が開示されている。また、特許文献2には、半導体素子の表面の上方に導電性溶融部が配置され、過電流により半導体素子が異常発熱すると導電性溶融部が溶融して電流のバイパスとして機能することで半導体素子の異常発熱を抑制する半導体装置が開示されている。
特許文献1 特開2015−201947号公報
特許文献2 特開2015−41676号公報
しかしながら、半導体装置の小型化及び低コスト化の観点において、特許文献1のような半導体装置のインテリジェント化は好ましくなく、むしろ、半導体装置が故障した場合、新しい装置に交換する運用が好まれることもある。しかし、短絡等の異常により、半導体装置が規格値以下に耐圧を下げるなどの異常を示す程度で完全な故障に至らなかった場合に、故障の発見が遅れ、その間使用を続けることでその半導体装置を組み込んだ外部製品の故障を招くおそれがある。
本発明の第1の態様においては、窪み、並びに、少なくとも一部が窪み内において離間して設けられる第1導体および第2導体を有する基体と、固体状態で第1導体および第2導体の少なくとも一方と離間して設けられ、温度が融点に達したことに応じて溶融すると窪み内に流入して第1導体および第2導体の間を電気的に接続する導電材料と、を備える保護装置が提供される。
本発明の第2の態様においては、第1端子、第2端子、並びに、第1端子および第2端子の間の接続状態を制御する制御端子を有する半導体デバイスと、異常が発生したことに応じて第1端子、第2端子、および制御端子のうちの少なくとも2つの端子間をショートさせる第1の態様の保護装置と、を備える半導体装置が提供される。
本発明の第3の態様においては、窪み、並びに、少なくとも一部が窪み内において離間して設けられる第1導体および第2導体を有する基体を製造する段階と、温度が融点に達したことに応じて溶融すると窪み内に流入して第1導体および第2導体の間を電気的に接続する導電材料を、固体状態において第1導体および第2導体の少なくとも一方と離間する位置に取り付ける段階と、を備える製造方法が提供される。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る保護装置の構成を示す。 保護機能が発動した状態における保護装置を示す。 保護機能の製造方法のフローを示す。 保護装置を備える半導体装置の構成の正面図を示す。 保護装置を備える半導体装置の構成の上面図を示す。 保護装置を備える半導体装置の回路構成を示す。 変形例に係る保護装置の構成を示す。 保護機能が発動した状態における変形例に係る保護装置を示す。 変形例に係る保護装置を備える半導体装置の回路構成を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1Aは、本実施形態に係る保護装置10の構成を示す。保護装置10は、半導体素子を搭載した半導体装置に組み込まれ、半導体素子内での短絡、その他の原因による異常発生時に、半導体素子に接続する導体を電気的に接続して半導体素子をバイパスすることにより、半導体素子に過電流が通電しないようにするとともに半導体装置を動作しない状態にすることを目的とする。保護装置10は、基体11及び導電材料13を備える。
基体11は、絶縁層11a、第1配線11b、及び第2配線11cを有する。
絶縁層11aは、例えば窒化アルミニウム、窒化珪素、酸化アルミニウム等の絶縁性セラミックスから層状又は板状に成形された部材である。また、ガラスエポキシ材等から構成されるリジッド基板や、ポリイミド材等から構成されるフレキシブル基板でもよい。絶縁層11aには、これを図面上下方向に貫通する孔部11aが形成されている。孔部11aは、一例として、円形断面を有する。
第1配線11bは、例えば銅、アルミニウム等の導電性金属を用いて、絶縁層11aの上面に層状に設けられる。第1配線11bは、後述するように半導体素子の一電極に接続して電流を流す配線として機能する。第1配線11bは、2つの部分11b及び11bを含む。
2つの部分11b及び11bは、絶縁層11aの孔部11aの上にギャップ12aを設け、これを介してそれぞれ図面左側及び右側に配される。ここで、ギャップ12aは孔部11aと繋がり窪み12を構成する。孔部11aの内径はギャップ12aのサイズ(すなわち、部分11b及び11bの離間距離)より小さく、孔部11aの内壁はギャップ12aの内壁(すなわち、孔部11aの上側に位置する部分11b及び11bそれぞれの側面)より内側に突出することで、それらの間に位置する絶縁層11aの上面により段部12bが窪み12内に形成される。
第2配線11cは、例えば銅、アルミニウム等の導電性金属を用いて、絶縁層11aの下面に層状に設けられる。第2配線11cは、後述するように半導体素子の別の電極に接続して配線として機能する。第2配線11cは、絶縁層11aの孔部11aを下方から塞ぎ、上面の一部分11cが窪み12の底部に露出する。
導電材料13は、加熱されて融点を超える温度に達すると、溶融して第1及び第2配線11b,11cを接続する部材である。導電材料13は、一例としてはんだボールを使用することができ、ギャップ12aのサイズより若干大きい幅及び孔部11aの容積より大きい容積を有する球状、楕円球状、立方体状等の形状に成形される。
導電材料13は、固体状態において、孔部11aの上方からギャップ12a内に圧入することで第1配線11bの2つの部分11b及び11bに接触面積を持って挟まれ、段部12bに係止されることで第2配線11cから離間して、ギャップ12a内に設けられる。これにより、第1配線11bの2つの部分11b及び11bは、固体状態の導電材料13を介して導通する。
図1Bに、導電材料13が溶融した状態、すなわち保護機能が発動した状態における保護装置10を示す。導電材料13は、過電流が流れると第1配線11b(部分11b及び11b)との接触抵抗により発熱し、融点を超えて溶融すると窪み12内において孔部11aに流入してこれを満たし且つギャップ12aに至る高さに達して、第1配線11bの2つの部分11b及び11bを接続しつつ第1及び第2配線11b,11cを接続する。これにより、導電材料13の溶融後において、第1配線11bの2つの部分11b及び11bは導電材料13を介して導通するとともに、第1配線11bは第2配線11cとも導通する。
なお、導電材料13は、一部を基体11の上面に対し上方に突出してギャップ12a内に設けられる。これにより、導電材料13は、溶融すると突出した部分が窪み12内へと流入し、基体11の上面上に視認できなくなることで、導電材料13が溶融したこと、すなわち保護装置10の保護機能が発動したことを確認することができる。或いは、導電材料13は、上面を第1配線11bの表面と面一に、ギャップ12a内に設けられてもよい。これにより、導電材料13は、溶融すると窪み12外に流出することなく窪み12内へと流入し、窪み12内で導電材料13の上面の窪みを視認することで、導電材料13が溶融したこと、すなわち保護装置10の保護機能が発動したことを確認することができる。
また、基体11の上方から導電材料13を視認できるように、導電材料13の表面を、例えば塗料によって色付けしてもよい。導電材料13が溶融すると、塗料が導電材料13に溶け込み、表面の色が変化する。これを基体11の上方から視認することで、保護装置10の保護機能が発動したことを確認することができる。この場合、導電材料13は、上面を第1配線11bの表面以下としても、保護機能の発動が確認できる。
上述の構成の保護装置10において、ギャップ12aを形成する第1配線11bの2つの部分11b及び11bそれぞれの側面を第1導体とし、第2配線11cにおける窪み12の底部に露出した部分11cを第2導体とする。この状態において、基体11は、窪み12が形成され、窪み12内において離間して設けられる第1及び第2導体を有する。導電材料13は、固体状態において、第1導体に接し、第2導体から離間して窪み12内に設けられる。第1導体に導電材料13を介して過電流が通電すると、導電材料13が、第1導体との接触抵抗により発熱し、その温度が融点を超えて溶融し、窪み12に流入して第1及び第2導体を電気的に接続することで、保護機能を発動する。
なお、基体11上に、導電材料13及び窪み12の上方を覆うカバーを設けてもよい。これにより、窪み12内部が密封され、第1及び第2導体の導通を妨げる異物の侵入を防ぐことができる。また、導電材料13が、外部からの衝撃等により窪み12から脱落するのを防ぐこともできる。
図2は、保護装置10の製造方法のフローを示す。
ステップS1では、基体11が製造される。基体11は、例えば、絶縁層11aにエッチング、機械加工等により孔部11aを形成し、孔部11aの上にギャップ12aを設けて第1配線11bの2つの部分11b及び11bを絶縁層11aの上面に形成し、絶縁層11aの下面に第2配線11cを形成して孔部11aを下方から塞ぐことで、製造される。
ステップS2では、導電材料13が取り付けられる。導電材料13は、固体状態において、孔部11aの上方からギャップ12a内に圧入することで第1配線11bの2つの部分11b及び11bに接触面積を持って挟まれ、段部12bに係止されることで第2配線11cから離間して、ギャップ12a内に設けられる。
図3A及び図3Bは、本実施形態の保護装置10を備える半導体装置100の構成を示す。ここで、図3Aは、図3Bにおける基準線AAに関する半導体装置100の断面を示し、図3Bは、図3Aにおける基準線BBに関する半導体装置100の断面を示す。半導体装置100は、ケース1、基板2、半導体素子3、導通ポスト4、保護装置10を有する配線基板5、端子6、及びゲル充填材7を備える。
ケース1は、半導体装置100の構成各部を収容する筐体であり、その底部をベース基板1aとして、上部を開閉可能なカバー1bとして含む。ベース基板1aは、その上に半導体装置100の構成各部を支持する。ベース基板1aは、放熱性の高い銅(Cu)基板、アルミ炭化ケイ素複合材(Al−SiC)基板等を採用することができる。カバー1bは、平板状の蓋体であり、ケース1の側部上に載置されて半導体装置100の構成各部をケース1内に封入する。カバー1bは、端子6の上端をケース1外に突出するための複数の開口(不図示)が形成されている。
基板2は、半導体素子3を搭載する基板であり、例えばDCB(Direct Copper Bonding)基板、AMB(Active Metal Blazing)基板等を採用することができる。基板2は、絶縁板2a、配線層2b、金属層2cを含む。絶縁板2aは、例えば窒化アルミニウム、窒化珪素、酸化アルミニウム等の絶縁性セラミックスから構成される板状部材である。配線層2bは、銅、アルミニウム等の導電性金属を用いて、絶縁板2aの上面に設けられている。基板2は、はんだ等の接合材(不図示)を介してベース基板1a上に固定される。金属層2cは、配線層2bと同様に銅、銅、アルミニウム等の導電性金属を用いて、絶縁板2aの下面に設けられている。
半導体素子3は、例えば、SiC等の化合物半導体からなるスイッチング素子であり、表面及び裏面のそれぞれに電極を有する縦型の金属酸化物半導体電界効果トランジスタ(MOSFET)、絶縁ゲートバイポーラトランジスタ(IGBT)等を採用することができる。なお、半導体素子3は、縦型の素子に限らず、表面にのみ電極が設けられた横型の素子であってもよい。半導体素子3は、基板2上に実装される。
半導体素子3は、MOSFET(又はIGBT)の場合に、表面にソース電極(エミッタ電極)及びゲート電極、裏面にドレイン電極(コレクタ電極)を有する。半導体素子3は、ドレイン電極(又はコレクタ電極)をはんだ等の接合材により配線層2bに接続することで、その裏面にて基板2上に固着される。
導通ポスト4は、半導体素子3及び基板2と配線基板5との間に設けられてそれらの間で通電するための導電部材であり、一例として銅、アルミニウム等の導電性金属を用いて円柱状に成形されている。なお、導通ポスト4は、その下端をはんだ等の接合材により半導体素子3に接続することでそれらの上に立設され、上端をはんだ、ロウ付け、又はカシメにより配線基板5上の配線パターンに接続される。
導通ポスト4は、複数のポスト4S,4G及び4Dを含む。ポスト4Sは、半導体素子3のソース電極又はこれに繋がる端子上に立設され、配線層5cの開口5c及び絶縁板5aの貫通孔(不図示)を介して、配線基板5上の配線パターン5bに接続する。ポスト4Gは、半導体素子3のゲート電極又はこれに繋がる端子上に立設され、配線基板5の配線層5cに接続する。ポスト4Dは、基板2の配線層2b上に立設され、配線層5cの開口5c及び絶縁板5aの貫通孔(不図示)を介して、配線基板5上の配線パターン5bに接続する。
配線基板5は、半導体素子3の電極を端子6に接続する基板であり、絶縁板5a、配線層5b、配線層5c、及び2つの保護装置10を有する。
絶縁板5aは、例えばガラスエポキシ材等から構成されるリジッド基板又はポリイミド材等から構成されるフレキシブル基板を採用することができる。絶縁板5aには、ポスト4S及び4D並びにゲート端子6Gを通す貫通孔(不図示)、2つの保護装置10にそれぞれ含まれる孔部が形成されている。
配線層5bは、銅、アルミニウム等の導電性金属を用いて、絶縁板5aの表面に設けられている。配線層5bは、4つの矩形状の配線パターン5b〜5bを有する。配線パターン5b及び5bは、絶縁板5aに形成された一方(図面右側)の孔部の上にギャップを設け、これを介して図面左右方向に離間して配置されている。配線パターン5b及び5bは、絶縁板5aに形成された他方(図面左側)の孔部の上にギャップを設け、これを介して図面左右方向に離間して配置されている。なお、配線パターン5b及び5b間並びに配線パターン5b及び5b間のギャップ内に、保護装置10を構成する導電材料がそれぞれ設けられている。
配線層5cは、銅、アルミニウム等の導電性金属を用いて、絶縁板5aの裏面に設けられている。配線層5cは、2つの矩形状の開口5c及び5cを有する配線パターンを有する。配線層5cは、その右端部及び左端部により、それぞれ絶縁板5aに形成された2つの孔部を塞いでいる。
2つの保護装置10は、絶縁板5a(絶縁層11aに対応する)に形成された2つの孔部(すなわち、孔部11a)、2つの孔部上にギャップ(すなわち、ギャップ12a)が設けられた配線層5b(第1配線11bに対応する)、2つの孔部を塞ぐ配線層5c(第2配線11cに対応する)、及びギャップ内に設けられた導電材料(すなわち、導電材料13)を含んで、先述のとおり構成される。
端子6は、半導体素子3に外部信号を入力する又は半導体素子3から電流を外部に入出力するための入出力用端子である。端子6は、例えば銅、アルミニウム等の導電性金属を用いて円柱状に成形されている。端子6は、はんだ等の接合材(不図示)により配線パターン上に立設されて、それぞれの先端をカバー1bの開口(不図示)を介してケース1外に突出する。端子6は、ソース端子6S、補助ソース端子6T、ゲート端子6G、及びドレイン端子6Dを含む。
ソース端子6Sは、配線層5bの配線パターン5b上に立設されている。ソース端子6Sは、配線パターン5b、一方(図面右側)の保護装置10、配線パターン5b、及びポスト4Sを介して、半導体素子3のソース電極に接続する。
補助ソース端子6Tは、配線層5bの配線パターン5b上に立設されている。補助ソース端子6Tは、配線パターン5b及びポスト4Sを介して、半導体素子3のソース電極に接続する。
ゲート端子6Gは、絶縁板5aの孔部(不図示)を介して配線層5c上に立設されている。ゲート端子6Gは、配線層5c及びポスト4Gを介して、半導体素子3のゲート電極に接続する。
ドレイン端子6Dは、配線層5bの配線パターン5b上に立設されている。ドレイン端子6Dは、配線パターン5b、他方(図面左側)の保護装置10、配線パターン5b、及びポスト4D、及び配線層2bを介して、半導体素子3のドレイン電極に接続する。
ゲル充填材7は、半導体装置100の構成各部を封止するための部材であり、一例としてシリコーンゲルを用いることができる。ゲル充填材7は、ケース1内(ベース基板1a上)に基板2、半導体素子3、導通ポスト4、配線基板5、及び端子6が配設された後、それらの上に充填される。さらに、カバー1bをケース1の側部上に載置することで、構成各部がケース1内に封入される。
図4は、半導体装置100の回路構成を示す。半導体装置100において、半導体素子3は、配線層2b、導通ポスト4、及び配線基板5の配線層5b及び5cを介して、ソース端子6S、ゲート端子6G、及びドレイン端子6Dの間に接続される。半導体素子3は、ゲート端子6Gを介して、接続状態を制御するための制御信号がゲート電極Gに入力されることでオンオフされて、ソース端子6S及びドレイン端子6D間に通電する又は通電を止める。
2つの保護装置10の一方は、半導体素子3のソース電極Sとソース端子6Sとの間に設けられる。保護装置10は、短絡等の異常により半導体素子3に過電流が通電すると保護機能が発動し、導電材料13を溶融して配線層5b(配線パターン5b及び5b)と配線層5cとを接続することで、ソース端子6Sとゲート端子6Gとを接続する。
他方の保護装置10は、半導体素子3のドレイン電極Dとドレイン端子6Dとの間に設けられる。保護装置10は、短絡等の異常により半導体素子3に過電流が通電すると保護機能が発動し、導電材料13を溶融して配線層5b(配線パターン5b及び5b)と配線層5cとを接続することで、ドレイン端子6Dとゲート端子6Gとを接続する。
2つの保護装置10は、異常の発生に応じてそれぞれの保護機能を発動することで、ドレイン端子6D及びソース端子6S間をショートさせ、半導体装置100を動作しない状態にする。
なお、本実施形態に係る半導体装置100では、2つの保護装置10を設けたが、これに代えて又はこれとともに、半導体素子3のドレイン電極Dとソース電極Sの間、すなわちドレイン端子6Dとソース端子6Sとの間に1つの保護装置10を設けてもよい。これにより、異常の発生に応じて、保護装置10がドレイン端子6Dとソース端子6Sとをショートさせることで、半導体装置100を動作しない状態にすることができる。
また、本実施形態に係る半導体装置100では、2つの保護装置10を設けたが、ドレイン電極Dとゲート電極Gとの間に設けられる又は寄生するキャパシタが異常時に導通する場合、半導体素子3のソース電極Sとソース端子6Sとの間にのみ保護装置10を設けることとしてよい。これにより、異常の発生に応じて、保護装置10がソース端子6Sとゲート端子6Gとをショートさせることで、半導体装置100を動作しない状態にすることができる。また、ソース電極Sとゲート電極Gとの間に設けられる又は寄生するキャパシタが異常時に導通する場合、半導体素子3のドレイン電極Dとドレイン端子6Dとの間にのみ保護装置10を設けることとしてよい。これにより、異常の発生に応じて、保護装置10がドレイン端子6Dとゲート端子6Gとをショートさせることで、半導体装置100を動作しない状態にすることができる。
また、保護装置10の導電材料13は、これに過電流が通電した際に、第1配線11b(部分11b及び11b)との接触抵抗により発熱して溶融するとしたが、本実施形態に係る半導体装置100においては、過電流が通電することにより半導体素子3が発する熱がポスト4S及び第1配線11bを介して導電材料13に伝達することで、導電材料13が溶融するよう設計してもよい。係る場合、第1配線11bは、2つの部分11b及び11bに分離せず、絶縁層11aの孔部11aに連通する孔部11aより幅の大きい孔部を形成し、その内に導電材料13を設けてもよい。
図5Aは、変形例に係る保護装置20の構成を示す。保護装置20は、基体21及び導電材料23を備える。なお、保護装置20の構成各部のうち先述の保護装置10の構成各部と対応するものについては、適宜、その説明を省略する。
基体21は、第1絶縁層21a、第1配線21b、第2配線21c、第2絶縁層21d、及び第2配線21cを有する。
第1絶縁層21aは、絶縁層11aと同様に構成され、図面上下方向に貫通する孔部21aが形成されている。孔部21aは、一例として、円形断面を有する。
第1配線21bは、第1配線11bと同様に構成される。第1配線21bは、後述するように半導体素子の一電極(例えば、ドレイン電極)に接続して電流を流す配線として機能する。第1配線21bは、2つの部分21b及び21bを含む。
2つの部分21b及び21bは、2つの部分11b及び11bと同様に、絶縁層21aの孔部21aの上にギャップ22aを設け、これを介してそれぞれ図面左側及び右側に配される。ここで、ギャップ22aは、第1絶縁層21aの孔部11a、後述する第2配線21cの孔部21c及び第2絶縁層21dの孔部21dと繋がり窪み22を構成する。孔部21aの内径はギャップ22aのサイズ(すなわち、部分21b及び21bの離間距離)より小さく、孔部21aの内壁はギャップ12aの内壁(すなわち、孔部21aの上側に位置する部分21b及び21bそれぞれの側面)より内側に突出することで、それらの間に位置する絶縁層21aの上面により段部22bが窪み22内に形成される。
第2配線21cは、第2配線11cと同様に、絶縁層21aの下面に層状に設けられる。ただし、第2配線21cは、図面上下方向に貫通して孔部21aと連通する孔部21cが形成されている。第2配線21cは、後述するように半導体素子の別の電極(例えば、ゲート電極)に接続して配線として機能する。
第2絶縁層21dは、第1絶縁層21aと同様に構成され、第2配線21cの下面に層状又は板状に成形されている。第2絶縁層21dは、図面上下方向に貫通して孔部21a及び21cと連通する孔部21dが形成されている。
第3配線21eは、第2配線11cと同様に構成され、第2絶縁層21dの下面に層状に設けられる。第3配線21eは、後述するように半導体素子のさらに別の電極(例えば、ソース電極)に接続して配線として機能する。第3配線21eは、孔部21a,21c及び21dを下方から塞ぎ、上面の一部分21eが窪み22の底部に露出する。
導電材料23は、加熱されて融点を超える温度に達すると、これに応じて溶融して第1配線21b、第2配線21c、及び第3配線21eを接続する。導電材料23は、導電材料13と同様にはんだボールを使用することができ、ギャップ22aのサイズより若干大きい幅及び孔部21a,21c及び21dのそれぞれの容積の和より大きい容積を有する球状、楕円球状、立方体状等の形状に成形される。
導電材料23は、固体状態において、孔部21aの上方からギャップ22a内に圧入することで第1配線21bの2つの部分21b及び21bに接触面積を持って挟まれ、段部22bに係止されることで第2配線21c及び第3配線21eから離間して、ギャップ12a内に設けられる。
図5Bに、導電材料23が溶融した状態、すなわち保護機能が発動した状態における保護装置20を示す。導電材料23は、過電流が流れると第1配線21b(部分21b及び21b)との接触抵抗により発熱し、融点を超えて溶融すると窪み22内において孔部21a,21c及び21dに流入してこれを満たし且つギャップ22aに至る高さに達して、第1配線21bの2つの部分21b及び21bを接続しつつ第1配線21b、第2配線21c、及び第3配線21eを接続する。
上述の構成の保護装置20において、ギャップ22aを形成する第1配線21bの2つの部分21b及び21bそれぞれの側面を第1導体とし、第2配線21cの孔部21cの内面を第2導体とし、第3配線21eにおける窪み22の底部に露出した部分21eを第2導体とする。すなわち、第1導体、第2導体、及び第3導体は、基体21内の異なる配線層21b,21c及び21eに設けられ、隣接する第1及び第2導体間には絶縁層21aが設けられ、隣接する第2及び第3導体間には絶縁層21dが設けられている。基体21は、窪み22が形成され、窪み22内において第1、第2、及び第3導体は互いに離間する。導電材料23は、固体状態において、第1導体に接し、第2及び第3導体から離間して窪み22内に設けられる。このとき、導電材料23は、第1導体、第2導体、及び第3導体のいずれの間も電気的に接続しない。第1導体に導電材料23を介して過電流が通電すると、導電材料23が、第1導体との接触抵抗により発熱し、その温度が融点を超えて溶融し、窪み22に流入して第1導体、第2導体、及び第3導体を電気的に接続することで、保護機能を発動する。
図6は、変形例に係る保護装置20を搭載した半導体装置110の回路構成を示す。半導体装置110において、半導体素子3は、ソース端子6S、ゲート端子6G、及びドレイン端子6Dの間に接続される。半導体素子3は、ゲート端子6Gを介して、接続状態を制御するための制御信号がゲート電極Gに入力されることでオンオフされて、ソース端子6S及びドレイン端子6D間に通電する又は通電を止める。
保護装置20は、一例として、半導体素子3のドレイン電極Dとドレイン端子6Dとの間に設けられる。保護装置20を構成する第1配線21bの2つの部分21b及び21bはそれぞれドレイン電極D及びドレイン端子6Dに接続され、第2配線21cはゲート電極Gに接続され、第3配線21eはソース電極Sに接続される。保護装置20は、短絡等の異常により半導体素子3に過電流が通電すると保護機能が発動し、導電材料23を溶融して第1配線21b、第2配線21c、及び第3配線21eを接続することで、ドレイン端子6D、ゲート端子6G、及びソース端子6Sを接続する。これにより、半導体装置110は動作しない状態になる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
1…ケース、1a…ベース基板、1b…カバー、2…基板、2a…絶縁板、2b…配線層、2c…金属層、3…半導体素子、4…導通ポスト、4D…ポスト、4G…ポスト、4S…ポスト、5…配線基板、5a…絶縁板、5b…配線層、5b,5b,5b,5b…配線パターン、5c…配線層、5c…開口、6…端子、6D…ドレイン端子、6G…ゲート端子、6S…ソース端子、6T…補助ソース端子、7…ゲル充填材、10…保護装置、11…基体、11a…絶縁層、11a…孔部、11b…第1配線、11b,11b…部分、11c…第2配線、11c…部分、12…窪み、12a…ギャップ、12b…段部、13…導電材料、20…保護装置、21…基体、21a…第1絶縁層、21a…孔部、21b…第1配線、21b,21b…部分、21c…第2配線、21c…孔部、21d…第2絶縁層、21d…孔部、21e…第3配線、21e…部分、22…窪み、22a…ギャップ、22b…段部、23…導電材料、100…半導体装置。

Claims (14)

  1. 窪み、並びに、少なくとも一部が前記窪み内において離間して設けられる第1導体および第2導体を有する基体と、
    固体状態で前記第1導体および前記第2導体の少なくとも一方と離間して設けられ、温度が融点に達したことに応じて溶融すると前記窪み内に流入して前記第1導体および前記第2導体の間を電気的に接続する導電材料と、
    を備える保護装置。
  2. 前記基体は、固体状態の前記導電材料を介して電流を流す第1配線を有し、
    前記第1配線における固体状態の前記導電材料が設けられるギャップは、前記窪みの少なくとも一部を構成する請求項1に記載の保護装置。
  3. 前記基体は、前記第1配線が設けられた層の下に絶縁層を有し、
    前記窪みにおける前記絶縁層の部分の内壁は、少なくとも一部において、前記ギャップの内壁よりも前記窪み内に突出する請求項2に記載の保護装置。
  4. 前記導電材料は、溶融状態で前記窪み内における前記第1配線のギャップに至る高さに達する請求項2または3に記載の保護装置。
  5. 前記第1配線のギャップ部分が前記第1導体に対応する請求項2から4のいずれか一項に記載の保護装置。
  6. 前記基体は、前記基体の内部層に設けられ、上面の一部が前記窪みの底部に露出する第2配線を有し、
    前記第2配線における前記窪みの底部に露出した部分が前記第2導体に対応する
    請求項5に記載の保護装置。
  7. 前記基体は、少なくとも一部が前記窪み内において前記第1導体および前記第2導体と離間した第3導体を有し、
    前記導電材料は、固体状態において前記第1導体、前記第2導体、および前記第3導体のいずれの間も電気的に接続せず、溶融すると前記窪み内に流入して前記第1導体、前記第2導体、および前記第3導体を電気的に接続する請求項1から6のいずれか一項に記載の保護装置。
  8. 前記第1導体、前記第2導体、および前記第3導体は、前記基体における異なる導電層に設けられ、
    前記第1導体、前記第2導体、および前記第3導体のうち隣接する導体間には絶縁層が設けられる
    請求項7に記載の保護装置。
  9. 前記導電材料は、固体状態で少なくとも一部が前記窪み内に設けられ、
    前記基体は、前記導電材料および前記窪みの上方を覆うカバー部を更に備える請求項1から8のいずれか一項に記載の保護装置。
  10. 固体状態の前記導電材料は、前記基体の上面に対し上方に突出し、溶融すると突出部分が前記窪み内へと流入する請求項1から9のいずれか一項に記載の保護装置。
  11. 固体状態の前記導電材料は、前記基体の上方から視認可能とするべく表面が塗料によって色付けされ、溶融すると前記塗料が前記導電材料に溶け込んで前記基体の上方から見た色が変化する請求項1から10のいずれか一項に記載の保護装置。
  12. 第1端子、第2端子、並びに、前記第1端子および前記第2端子の間の接続状態を制御する制御端子を有する半導体素子と、
    異常が発生したことに応じて前記第1端子、前記第2端子、および前記制御端子のうちの少なくとも2つの端子間をショートさせる請求項1から10のいずれか一項に記載の保護装置と、
    を備える半導体装置。
  13. 前記保護装置は、異常が発生したことに応じて前記制御端子と前記第1端子および前記第2端子の少なくとも1つとの間をショートさせる請求項12に記載の半導体装置。
  14. 窪み、並びに、少なくとも一部が前記窪み内において離間して設けられる第1導体および第2導体を有する基体を製造する段階と、
    温度が融点に達したことに応じて溶融すると前記窪み内に流入して前記第1導体および前記第2導体の間を電気的に接続する導電材料を、固体状態において前記第1導体および前記第2導体の少なくとも一方と離間する位置に取り付ける段階と、
    を備える製造方法。
JP2016041400A 2016-03-03 2016-03-03 保護装置、半導体装置、及び製造方法 Active JP6733218B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016041400A JP6733218B2 (ja) 2016-03-03 2016-03-03 保護装置、半導体装置、及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016041400A JP6733218B2 (ja) 2016-03-03 2016-03-03 保護装置、半導体装置、及び製造方法

Publications (2)

Publication Number Publication Date
JP2017157747A JP2017157747A (ja) 2017-09-07
JP6733218B2 true JP6733218B2 (ja) 2020-07-29

Family

ID=59810790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016041400A Active JP6733218B2 (ja) 2016-03-03 2016-03-03 保護装置、半導体装置、及び製造方法

Country Status (1)

Country Link
JP (1) JP6733218B2 (ja)

Also Published As

Publication number Publication date
JP2017157747A (ja) 2017-09-07

Similar Documents

Publication Publication Date Title
US8710666B2 (en) Semiconductor device and method for fabricating the same
US7999363B2 (en) Structure and method for self protection of power device
JP6815524B2 (ja) 電力変換装置
JP6464787B2 (ja) 半導体装置および半導体装置の製造方法
JP6991846B2 (ja) 半導体装置およびその製造方法
JP6226068B2 (ja) 半導体装置
US8264071B2 (en) Power semiconductor module with overcurrent protective device
US11315850B2 (en) Semiconductor device
US20240266306A1 (en) Semiconductor package with blast shielding
JP2019161967A (ja) 電力変換装置
US8866535B2 (en) Semiconductor device
JP6417758B2 (ja) 半導体装置
US11756882B2 (en) Semiconductor die with blast shielding
JP6461264B1 (ja) 電力変換装置
US10109603B2 (en) Semiconductor device
JP2005129826A (ja) パワー半導体装置
JP6733218B2 (ja) 保護装置、半導体装置、及び製造方法
JP6797289B2 (ja) 電力変換装置
JP4593518B2 (ja) ヒューズ付半導体装置
TWI715228B (zh) 保護電路
JP2018182220A (ja) 電力変換装置
WO2024079813A1 (ja) 半導体装置
JP2019153651A (ja) 半導体装置
JP3482913B2 (ja) 半導体モジュール
US20070200194A1 (en) Apparatus And Method For Temperature-Interrupting Protection Of An Electric Device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200622

R150 Certificate of patent or registration of utility model

Ref document number: 6733218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250