JP2001328298A - ページプリンタ制御装置の制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 印刷ページデータの圧縮処理と圧縮された印
刷ページデータの伸長及び印刷処理を並行に起動を実行
する合計3チャネルのDMA機能を必要とする場合が生じて
も、DMAコントローラのローカル側に設けられたDMA調停
回路により圧縮処理のDMAと印刷処理DMAを並行に動作さ
せる。 【解決手段】２チャネルのDMA機能しかないエンジンI/F
制御部でDMAコントローラのローカル側にDMA調停回路を
別途設けて、DMA調停回路によりページ内を何分割かに
分けて処理するページプリンタ制御装置の制御方法とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はページプリンタ制御
装置の複数DMA並行起動方法に関するものである。

【０００２】

【従来の技術】図3及び図4により従来のページプリンタ
制御装置における印刷ページデータの圧縮処理と伸長・
印刷処理の従来例を示す。

【０００３】1は装置全体の管理と上位コンピュータか
らの受信データにより印刷ページデータの描画処理を実
行するCPU、2はCPU１によって展開された印刷ページデ
ータの格納やその他各種処理のワークエリアとして使用
されるメインメモリ、3はCPU１のローカルバスとPCやWS
で一般的なPCIバスとを繋ぐBridgeコントローラ、4はメ
インメモリ２のコントローラ、5は上位コンピュータか
ら送られる印刷データ等を受信する受信部、6、7は磁気
デイスクコントローラ及び磁気デイスク(以降HDDと称
す)、8はエンジンI/F制御部である。エンジンI/F制御部
８の詳細構成は、PCIバスとの接続をコントロールしメ
インメモリ２に対して直接読み出し・書き込みを実行す
るためのPCIマスター機能(2チャネルのDMA機能)を備え
たPCIコントローラ８a、印刷ページデータの圧縮・伸長
処理を実行する圧縮・伸長コントローラ８b、圧縮・伸
長コントローラ８bから出力される印刷データに対する
伸長処理と印刷速度の違いを同期化するためのFIFO_A
８c、同様に圧縮・伸長コントローラ８bから出力される
印刷ページデータに対する伸長側処理と圧縮側処理の違
いを同期化するためのFIFO_B ８d、パラレルの印刷ペ
ージデータをビデオデータに変換するP/S変換器８e、エ
ンジンI/F制御部全体を管理・制御を実行するエンジンI
/F制御部全体コントローラ８g、プリンタエンジンとの
シリアルコミニュケーションを制御するシリアルコミニ
ュケーション制御部８fである。

【０００４】ネットワークを介してホストコンピュータ
から送出される印刷コマンド・パラメータ及びデータは
受信部５で受信してメインメモリ２に格納される。メイ
ンメモリ２に格納された受信データは、CPU１により解
析・編集され、その解析・編集データによりビットマッ
プ形式の印刷ページデータをメインメモリ２上に展開す
る。展開された印刷ページデータはまず圧縮処理を施
す。圧縮処理は、CPU１よりエンジンI/F制御部８内のPC
Iコントローラ８aの２つのDMAチャネルに対して設定を
行う。ひとつのDMAチャネルには、メインメモリ２に展
開された印刷ページデータのスタートアドレスと容量を
設定し、もうひとつのDMAチャネルには圧縮後のデータ
をメインメモリ２に格納するためのスタートアドレスと
MAX圧縮率を考慮した圧縮後の容量を設定してPCIコント
ローラ８a内のDMA0及びDMA1に起動を掛ける。DMA0及びD
MA1起動後は、メインメモリ２から印刷ページデータが
読み出され、その読み出されたデータは、圧縮・伸長コ
ントローラ８bの伸長器側をスルーしてFIFO_B ８dを介
して圧縮・伸長コントローラ８bの圧縮器により圧縮さ
れ順次メインメモリ２の指定されたアドレスに書き戻さ
れる。エンジンI/F制御部８で圧縮されメインメモリ２
戻された圧縮後の印刷ページデータは、磁気デイスクコ
ントローラ６を介してHDD７に格納される。

【０００５】次に、印刷を実行する場合は、HDD７に格
納されている圧縮済み印刷ページデータをメインメモリ
２に読み出す。次に、CPU１により圧縮時と同様にPCIコ
ントローラ８aのDMA0に対して圧縮済み印刷ページデー
タが格納されているメインメモリ２上のスタートアドレ
スと容量を設定しDMAの起動を掛ける。起動後、PCIコン
トローラ８aは、PCIのバス権を取りながらメインメモリ
２より圧縮済み印刷ページデータを読み出し、順次圧縮
・伸長コントローラ８bの伸長器により伸長され、伸長
された印刷ページデータはFIFO_A ８cを介してP/S変換
器８eによりビデオデータに変換されプリンタエンジン
に送られ印刷が実行される。

【０００６】上記したように印刷ページデータの圧縮処
理と印刷処理を実行するために、それぞれ2つもしくは1
つのDMA転送を実施してデータ処理を実行しているが、
実際のページプリンタの処理では、上記圧縮処理と印刷
処理は常に平行して要求がでる可能性が高い。そのた
め、従来のページプリンタ制御装置では、印刷ページデ
ータの圧縮処理と印刷処理の2つの処理を並行して起動
しなければならなくなった場合には、片方の処理が他の
処理が終了するのを待つことにより対応していた。

【０００７】しかし、図4に示すように通常は各ページ
の印刷処理時間txの間に発生する時間tyは時間txの1/5
〜1/6しかない。このため通常は時間tyよりメインメモ
リ２から印刷ページデータを読み出し圧縮する処理時間
と、圧縮したデータをメインメモリ２に書き戻す処理時
間の合計が時間tyよりも長いため、次ページのための印
刷処理が間に合わず、間欠印刷が発生し著しく印刷パフ
ォーマンスを低下させてしまうという大きな問題があっ
た。

【０００８】

【発明が解決しようとする課題】従来までの 印刷デー
タをメインメモリからリードしてエンジンに出力するた
めの印刷処理用DMA、印刷データをメインメモリからリ
ードしてデータ圧縮器に転送するためのDMA、及び圧縮
されたデータをデータ圧縮器からリードしメインメモリ
に書き戻すためのDMAの以上３チャンネルのDMAを実行す
るために連続印刷処理の空き時間を使用して、圧縮処理
のための２チャンネル分のDMAを実行する方式では、圧
縮処理のためのDMA実行時間が連続印刷処理の空き時間
よりかかってしまい、次ページの印刷処理が間に合わ
ず、間欠印刷となることによりプリンタのパフォーマン
スを著しく低下させてしまうということが大きな課題と
なっていた。

【０００９】本発明の目的は、前記の従来装置における
複数DMA処理方式の欠点を無くし、印刷処理のためのDMA
と圧縮処理のためのDMA２チャンネルの処理が同時に必
要になる場合でもプリンタエンジンの印刷性能低下の無
いページプリンタ制御装置を提供することである。

【００１０】

【課題を解決するための手段】印刷時のデータの流れ
は、まずメインメモリ上のビットマップデータである印
刷データをエンジン制御部内の印刷経路のための中間バ
ッファに転送する。本転送速度は一般的なPCI busを制
御装置H/Wのローカルバスに使用している場合、最悪で
も33MByte/sec以上の転送能力が保証される。次にエン
ジン制御部内の印刷経路のための中間バッファに転送さ
れた印刷データは、印刷のために読み出されたビデオデ
ータに変換されてエンジンに転送される。本印刷経路の
ための中間バッファからの読み出し速度は10〜15MByte/
sec程度であればサポートするエンジン全てに対応可能
と考えてよい。

【００１１】上記より印刷データの転送は、常に印刷経
路のための中間バッファの空きができるまで、メインメ
モリから印刷経路のための中間バッファへの転送は待た
されることになる。すなわち印刷経路のための中間バッ
ファへの転送は、一頁分の印刷時に常時バスを占有して
いるわけではないことになり、実際50%以上の時間は空
いていることになる。これより本課題は一頁内を中間バ
ッファの容量単位に分割し、その容量分の印刷時間内に
圧縮のためのメインメモリから印刷経路のための中間バ
ッファへの転送処理と圧縮されたデータをメインメモリ
に書戻す処理を実行することにより一頁の印刷処理時間
内に並列に圧縮処理を実行させる機能を持たせることで
解決できる。

【００１２】

【発明の実施の形態】図1,図2により本発明の一実施例
を説明する。

【００１３】プリンタ装置においては、ある複数ヘ゜ーシ゛
で構成された印刷ジョブを印刷したいときに印刷したい
構成で印刷したい部数だけ印刷し、本印刷処理と同時に
他の印刷ジョブを必要な時に印刷するために他のジョブ
の印刷ページを展開し圧縮する処理を行う場合がある。
本印刷圧縮処理の一例を図2に示す。

【００１４】本処理ではページ（1）、（2）、（3）で
構成される第１の印刷ジョブをまず展開・圧縮し、次に
本印刷ジョブを3部ずつ印刷するのと同時に、次に印刷
したい第２の印刷ジョブの展開・圧縮処理を順次行って
いくものである。９は印刷処理と圧縮処理を並列に動作
させるためのDMA調停回路である。本DMA調停回路９の詳
細構成は、印刷処理と圧縮処理を各ブロック単位でPCI
コントローラ８aのDMAに設定するためのDMA設定書込み
回路９a、DMA調停回路９を動作させる際にイネーブルに
するDMA調停回路イネーブルレジスタ９b、印刷処理及び
圧縮処理における各ブロックのDMAスタートアドレスを
算出するためのアドレス加算器９c、印刷処理の全ブロ
ックのDMA実行をカウントするための印刷処理ブロック
数カウンタ９d、圧縮処理の全ブロックのDMA実行をカウ
ントするための圧縮処理ブロック数カウンタ９e、印刷
処理のDMA設定と圧縮された印刷ページデータの全ブロ
ックの圧縮パラメータテーブル情報を書込むための印刷
処理用レジスタ９f、圧縮処理におけるメインメモリ２
から圧縮・伸長コントローラ８bへのDMAを設定するため
の第１の圧縮処理用レジスタ９g、圧縮処理における圧
縮・伸長コントローラ８bへのDMAを設定するための第２
の圧縮処理用レジスタ９hである。

【００１５】まず図２における第１の印刷ジョブの展開
・圧縮処理ではページ（1）、（2）、（3）をCPU１によ
ってメインメモリ２上に印刷データを展開後、順次ブロ
ック単位に圧縮処理を行っていく。この時最初のページ
（1）の圧縮処理はページ（1）の展開処理終了後スター
トさせる。但しCPU１はページ（1）の展開処理後にペー
ジ（1）の圧縮処理を行うが本圧縮処理はDMAで実行する
ため、DMA実行中はCPU１は次のページ（2）の展開処理
を行っていく。以下にページ（1）の展開処理が終了し
た後のページ（1）の圧縮処理の説明を行う。

【００１６】CPU１はDMA調停回路９を使用するためにDM
A調停回路イネーブルレジスタ９bをセットする。同時に
CPU１はページ（1）の圧縮処理を行うためにPCIコント
ローラ８aのDMAを起動する。本起動の設定はDMA調停回
路９内に設けられた第１の圧縮処理用レジスタ９g、第
２の圧縮処理用レジスタ９hに行う。第１の圧縮処理用
レジスタ９gにはページ（1）のメインメモリ２上のスタ
ートアドレスとデータ量を、第２の圧縮処理用レジスタ
９hにはページ（1）の圧縮後のデータを格納する先のメ
インメモリ２上のスタートアドレスと最大圧縮率を考慮
した圧縮後のデータ容量及びブロック数を設定する。上
記ブロック数の設定値は圧縮処理ブロック数カウンタ９
eへロードされる。

【００１７】上記設定によりDMA調停回路９が動作し、
ブロック毎にページ（1）の圧縮処理を行う。1ブロック
目の圧縮処理におけるPCIコントローラ８aDMA0への起動
はDMA設定書込み回路９aが行い、スタートアドレスは第
１の圧縮処理用レジスタ９gに設定されたスタートアド
レス値、データ量は1ブロック分のデータ量が設定され
る。同時に1ブロック目の圧縮処理におけるPCIコントロ
ーラ８aDMA1への起動は同じくDMA設定書込み回路９aが
行い、スタートアドレスは第２の圧縮処理用レジスタ９
hに設定されたスタートアドレス値、データ量は最大圧
縮率を考慮した圧縮後の1ブロック分のデータ量が設定
される。ここで1ブロック分のDMA0,1の起動を行った
後、圧縮処理ブロック数カウンタの値を1つデクリメン
トする。圧縮後のデータ量はブロックごとに異なるた
め、CPU１が圧縮後のデータ量をチェックしメインメモ
リ２内に一時的に書込む。本データ情報は印刷処理の時
に使用される。

【００１８】DMA調停回路９はPCIコントローラ８aから
出力されるDMA0,1の終了割込みを契機に２ブロック目の
圧縮処理を行う。DMA0,1の終了割込みを認識したDMA調
停回路は、２ブロック目圧縮処理におけるPCIコントロ
ーラ８aDMA0,1への設定を行うため、２ブロック目のス
タートアドレス計算を第１の圧縮処理用レジスタ９g、
第２の圧縮処理用レジスタ９hに設定されたそれぞれの
スタートアドレスを基にアドレス加算器９cが行い、DMA
設定書込み回路９aに知らせる。DMA設定書込み回路９a
は算出されたDMA0,1の各スタートアドレスとデータ量を
PCIコントローラ８aのDMA0,1に設定する。圧縮処理にお
いてはデータ量が全ブロック同一であるためあらかじめ
DMA設定回路９aには固定のデータ量情報を持たせておけ
ばよい。

【００１９】以降、各ブロックの圧縮処理が順次実行さ
れ1ページ分の圧縮処理が終了した後ページ（1）の圧縮
データをHDD７に格納する。この時、圧縮された各ブロ
ックのデータ量の情報もページ（1）の圧縮パラメータ
としてHDD７に一緒に格納する。

【００２０】上記のような手順により順次ページ
（2）、（3）の圧縮処理を行い、各ページのデータ情報
に圧縮後の各ブロックのデータ容量情報が付加されてHD
D７に格納される。

【００２１】次に上記圧縮処理によって圧縮された第１
の印刷ジョブ(ページ（1）、（2）、（3）)を各々３部
ずつ印刷し、同時に次に印刷する可能性のある同じく複
数頁で構成された第２の印刷ジョブを順次圧縮する処理
を説明する。本処理においては第１の印刷ジョブの印刷
処理と第２の印刷ジョブの圧縮処理が並行して実行され
ていく。

【００２２】なお本説明では本印刷処理と圧縮処理の並
行処理を代表して図２の状態S1を例に上げ説明する。本
状態S1ではページ（1）の印刷処理とページ（4）の圧縮
処理が並列に処理される。

【００２３】CPU１はまずページ（4）の圧縮処理を行う
ため、ページ（4）の展開処理を行う。本展開処理後、C
PU１はページ（1）の印刷処理を行うためにDMA調停回路
イネーブルレジスタ９bをセットする。次にHDD７に格納
されたページ（1）の圧縮データと各ブロックのデータ
容量の情報をメインメモリ２に書戻す。次にPCIコント
ローラ８aのDMA起動の設定をDMA調停回路９内に設けら
れた印刷処理用レジスタ９fに行う。印刷処理用レジス
タ９fにはページ（1）の圧縮データのスタートアドレス
とページ（1）の圧縮パラメータ及びページ（1）のブロ
ック数を設定する。本ブロック数の値は印刷処理ブロッ
ク数カウンタ９dにロードされる。尚CPU１はページ
（4）の圧縮処理を並列に行うためのDMA設定も行う。本
設定はDMA調停回路９内に設けられた第１の圧縮処理用
レジスタ９g、第２の圧縮処理用レジスタ９hに行う。第
１の圧縮処理用レジスタ９gにはページ（4）のメインメ
モリ２上のスタートアドレスとデータ量を、第２の圧縮
処理用レジスタ９hにはページ（4）の圧縮後のデータを
格納する先のメインメモリ２上のスタートアドレスと最
大圧縮率を考慮した圧縮後のデータ容量及びブロック数
を設定する。上記ブロック数の設定値は圧縮処理ブロッ
ク数カウンタ９eへロードされる。

【００２４】上記設定によりDMA調停回路９が動作し、
ブロック毎にページ（1）の印刷処理、ページ（4）の圧
縮処理を並列して行う。

【００２５】ページ（1）１ブロック目の印刷処理にお
けるPCIコントローラ８aDMA0への起動はDMA設定書込み
回路９aが行い、スタートアドレスは印刷処理用レジス
タ９fに設定されたスタートアドレス値、データ量は圧
縮データ管理テーブル４aから転送されたページ（1）の
圧縮後の各ブロックデータ量情報を基に1ブロック目の
データ量を設定する。ここで1ブロック分のDMA0の設定
を行った後、印刷処理ブロック数カウンタ９dの値を1つ
デクリメントする。起動を掛けられたPCIコントローラ
８aは、PCIのバス権を取りながらメインメモリ２より1
ブロック目の圧縮済み印刷ページデータを読み出し、順
次圧縮・伸長コントローラ８bの伸長器により伸長さ
せ、伸長された印刷ページデータはFIFO_A ８cを介し
てP/S変換器８eによりビデオデータに変換されプリンタ
エンジンに送られ印刷が実行される。1ブロック分の圧
縮データを全て転送し終えたPCIコントローラ８aはDMA0
の終了割込みを発行する。

【００２６】DMA調停回路９はPCIコントローラ８aから
出力されるDMA0の終了割込みを契機に、ページ（4）の1
ブロック目の圧縮処理の起動をかける。ページ（4）1ブ
ロック目の圧縮処理におけるPCIコントローラ８aDMA0へ
の起動はDMA設定書込み回路９aが行い、スタートアドレ
スは第１の圧縮処理用レジスタ９gに設定されたスター
トアドレス値、データ量は1ブロック分のデータ量が設
定される。同時にページ（4）1ブロック目の圧縮処理に
おけるPCIコントローラ８aDMA1への起動は同じくDMA設
定書込み回路９aが行い、スタートアドレスは第２の圧
縮処理用レジスタ９hに設定されたスタートアドレス
値、データ量は最大圧縮率を考慮した圧縮後の1ブロッ
ク分のデータ量が設定される。ここで1ブロック分のDMA
0,1の起動を行った後、圧縮処理ブロック数カウンタの
値を1つデクリメントする。なお本ブロック圧縮処理後
は圧縮後のデータ量をメインメモリ２内に一時的に書込
む。

【００２７】この時本圧縮処理のためのDMA転送時間は
ページ（1）1ブロック目のFIFO_A８cからP/S変換器８e
へ送られエンジンにビデオデータとして出力する時間に
比べて短いためページ（1）1ブロック目のデータがFIFO
_A ８cに残っている内にページ（1）の次ブロックの印
刷処理をスタートさせることができ確実にFIFO_A８cが
エンプティになる前に次ブロックのデータをFIFO_A ８
cに書込むことが可能である。

【００２８】DMA調停回路９はPCIコントローラ８aから
出力されるDMA0,1の終了割込みを契機に、ページ（1）
の２ブロック目の印刷処理の起動をかける。DMA0,1の終
了割込みを認識したDMA調停回路は、次ブロック目印刷
処理におけるPCIコントローラ８aDMA0への設定を行うた
め、次ブロックのスタートアドレス計算を印刷処理用レ
ジスタ９fに設定されたスタートアドレスと1ブロック目
のデータ量の情報を基にアドレス加算器９cが行い、DMA
設定書込み回路９aに知らせる。DMA設定書込み回路９a
は算出されたDMA0のスタートアドレスと次ブロックのデ
ータ量をPCIコントローラ８aのDMA0に設定する。ここで
２ブロック目のDMA0の設定を行った後、印刷処理ブロッ
ク数カウンタ９dの値を1つデクリメントする。

【００２９】起動を掛けられたPCIコントローラ８aは、
PCIのバス権を取りながらメインメモリ２より２ブロッ
ク目の圧縮済み印刷ページデータを読み出し、順次圧縮
・伸長コントローラ８bの伸長器に伸長させ、伸長され
た印刷ページデータはFIFO_A８cを介してP/S変換器８e
によりビデオデータに変換されプリンタエンジンに送ら
れ印刷が実行される。1ブロック分の圧縮データを全て
転送し終えたPCIコントローラ８aはDMA0の終了割込みを
発行する。

【００３０】DMA調停回路９はPCIコントローラ８aから
出力されるDMA0の終了割込みを契機に、ページ（4）の
２ブロック目の圧縮処理の起動をかける。ページ（4）
２ブロック目の圧縮処理におけるPCIコントローラ８aDM
A0,1への起動はDMA設定書込み回路９aが行い、２ブロッ
ク目のスタートアドレス計算を第１の圧縮処理用レジス
タ９g、第２の圧縮処理用レジスタ９hに設定されたそれ
ぞれのスタートアドレスを基にアドレス加算器９cが行
い、DMA設定書込み回路９aに知らせる。DMA設定書込み
回路９aは算出されたDMA0,1の各スタートアドレスとデ
ータ量をPCIコントローラ８aのDMA0,1に設定する。

【００３１】以下同じ処理手順によってページ（1）の
印刷処理とページ（4）の圧縮処理をブロック単位で並
列に実行することが可能となる。

【００３２】

【発明の効果】以上本発明によれば、2チャネルのDMA機
能しかないエンジンI/F制御部を持ったページプリンタ
制御装置において、印刷ページデータの圧縮処理と圧縮
された印刷ページデータの伸長及び印刷処理を並行に起
動を実行する合計3チャネルのDMA機能を必要とする場合
が生じても、DMAコントローラのローカル側に設けられ
たDMA調停回路により圧縮処理のDMAと印刷処理DMAを並
行に動作させることが可能になるため、次ページの印刷
処理が圧縮処理に待たされずにできるようになること
で、プリンタエンジンの印刷性能を低下させないページ
プリンタ制御装置を提供することが可能となる。

【図面の簡単な説明】

【図１】 実施例であるページプリンタ制御装置のDMA
調停回路構成図。

【図２】 実施例である印刷処理及び展開・圧縮処理の
模式図。

【図３】 従来装置におけるページプリンタ制御装置回
路構成図。

【図４】 ページプリンタにおける印刷処理時間の模式
図。

【符号の説明】

1…CPU、2…メインメモリ、3…Bridgeコントローラ、4
…メインメモリコントローラ、5…受信部、6…磁気ディ
スクコントローラ、7…磁気ディスク、8…エンジンI/F
制御部、8a…PCIコントローラ、8b…圧縮・伸長コント
ローラ、8c…FIFO_A、8d…FIFO_B、8e…パラシリ変換
器、8f…シリアルコミニュケーション部、8g…エンジン
制御部全体コントローラ、9…DMA調停回路、9a…DMA設
定書込み回路、9b…DMA調停回路イネーブルレジスタ9c
…アドレス加算器、9d…印刷処理ブロック数カウンタ、
9e…圧縮処理ブロック数カウンタ、9f…印刷処理用レジ
スタ、9g…圧縮処理用レジスタ、9h…圧縮処理用レジス
タ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ページプリンタ制御装置全体の管理や上
   位ホストコンピュータからネットワークまたはパラレル
   ・シリアルI/F等を介して送信される印刷コマンド・パ
   ラメータ及びデータを受信部によって受信し、その受信
   したデータを解析・編集してビットマップ形式の印刷ペ
   ージデータに展開処理を実行するCPU部と、CPU部で生成
   された印刷ページデータの一時格納エリアとしてやその
   他各種処理のワークエリアとして使用されるメインメモ
   リ部と、フォントデータやその他の情報の格納に使用さ
   れる磁気デイスクコントローラを含む磁気デイスク装置
   部と、メインメモリ部に対してCPU部の介在なしに直接
   読み出し・書き込みが可能な2チャネルのDMAチャネルを
   持ったDMAコントローラを有し、印刷ページデータのハ
   ードウエア伸長・圧縮機能及びプリンタエンジンとのコ
   ミュニケーション機能を有したプリンタエンジンI/F制
   御部とを備えたページプリンタ制御装置において、 メインメモリ部に展開された印刷ページデータを、エン
   ジンI/F制御部の圧縮機能により圧縮を施し磁気デイス
   クに格納する処理と、印刷のために圧縮されて磁気デイ
   スクに格納されている印刷ページデータをメインメモリ
   に読み出し、次にその圧縮データをエンジンI/F制御部
   がメインメモリから読み出し、伸長しながらプリンタエ
   ンジンに送出して印刷する処理を同時に実行する場合に
   は、１処理として印刷処理のために圧縮された印刷ペー
   ジデータをメインメモリから読み出し伸長器に転送し伸
   長し、２処理として圧縮処理のために展開された印刷ペ
   ージデータをメインメモリから読み出し圧縮器に転送し
   圧縮し、３処理として圧縮処理のために圧縮された印刷
   ページデータをメインメモリに書戻し、前記３つの処理
   を２チャネルのDMA機能しかないエンジンI/F制御部でDM
   Aコントローラのローカル側にDMA調停回路を別途設け
   て、DMA調停回路によりページ内を何分割かに分けて処
   理することを特徴とするページプリンタ制御装置の制御
   方法。