JP2001320025A - 基準電圧回路 - Google Patents

Abstract

(57)【要約】 【課題】チップが受ける応力に対して基準電圧回路の基
準出力電圧の変化量が原理的にゼロにすることができる
基準電圧回路を提供する。 【解決手段】基準電圧回路は、定電流回路１と、この定
電流回路１から直流電流Igの供給を受け基準電圧Vr1,Vr
2 を発生する基準回路２、３と、を個別にあるいは一体
にチップ上に構成してなり、チップが受ける応力τに対
して基準回路の基準電圧Vr1 が増加方向に変動する第１
基準回路２と、基準電圧Vr2 が減少方向に変動する第２
基準回路３とこの両基準回路２、３が発生する各基準電
圧Vr1,Vr2 に予め定められた重み係数K1,K2 を乗算しこ
の乗算補正された基準電圧K1Vr1,K2Vr2 の和(K1Vr1＋K2
Vr2)を基準出力電圧Vrefとする重み演算手段４と、を備
える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は基準電圧を発生する
基準電圧回路に関わり、特に、このチップに加わる応力
の影響を補償する基準電圧回路に関する。

【０００２】

【従来の技術】近年、携帯情報端末機器などの発展・発
達に伴い、電子回路の高度化が進み、回路全体の高い精
度がより一段と要求される様になってきている。この中
で、基準電圧回路は情報端末機器などの回路全体の電圧
標準となるため、特に高い絶対精度が要求されている。

【０００３】図７の(A) にエンハンスメントｎチャネル
電界効果型トランジスタ（以下、E-nMOS-FETと略称す
る）を利用して基準電圧を得る回路原理を示す。図７の
(A) において、従来技術による基準電圧回路は、定電流
回路１と、この定電流回路１から定電流Igの供給を受
け、E-nMOS-FETのドレイン(D)-ゲート(G) 間を短絡し、
E-nMOS-FETのドレイン(D)-ソース(S) 間電圧(V2-V1) を
ゲート(G) にフィードバックして、この電界効果型トラ
ンジスタE-nMOS-FETを利用して基準電圧Vr1 を発生する
基準電圧回路を構成する。

【０００４】かかる構成により、E-nMOS-FETのドレイン
(D)-ソース(S) 間に定電流回路１からの定電流Igを流す
と、E-nMOS-FETのゲート電圧Vge(＝Vr1)とドレイン電流
Igとの間に(1) 式の関係がある。即ち、

【０００５】

【数１】 ここで、μe はE-nMOS-FETの電子移動度、CeはE-nMOS-F
ETの単位面積当たりのゲート酸化膜容量、We/Le はE-nM
OS-FETのゲート幅(We)と長さ(Le)である。この基準電圧
回路では、E-nMOS-FETのドレイン(D)-ソース(S) 間電圧
を直接ゲート(G) にフィードバックしているので、E-nM
OS-FETのゲート電圧Vge は基準電圧回路Vr1 と等しい。
従って、基準電圧回路Vr1 は(2) 式となる。

【０００６】

【数２】

【０００７】

【数３】 また、定電流回路１をデプレッションｎチャネル電界効
果型トランジスタ（以下、D-nMOS-FETと略称する）でゲ
ート(G)-ソース(S) 間を短絡して構成したとき、このと
きのD-nMOS-FETのドレイン電流Igは (1)式と同様の (4)
式を得る。

【０００８】

【数４】 ここで、μd はD-nMOS-FETの電子移動度、CdはD-nMOS-F
ETの単位面積当たりのゲート酸化膜容量、Wd/Ld はD-nM
OS-FETのゲート幅(Wd)と長さ(Ld)、VthdはE-nMOS-FETの
閾値である。

【０００９】従って、(2) 式と(4) 式とより、(5) 式を
得ることができる。

【００１０】

【数５】 ここで、閾値Vthe,Vthd や電子移動度μe,μd は温度の
関数となる。ゲート寸法We/Le,Wd/Ld を適切な値に選定
し、E-nMOS-FETとD-nMOS-FETのチャネル部の不純物濃度
を適切に選定することにより、基準電圧Vr1 の温度依存
性を大幅に縮小することができる。

【００１１】

【発明が解決しようとする課題】しかしながら、従来技
術による基準電圧回路などでは、樹脂モールド前後で温
度特性が変化することが判っている。この特性変化の主
な原因は、シリコンチップを樹脂モールドしたときに発
生する応力τによって、例えば、(3) 式に示されるｎチ
ャネル電界効果型トランジスタE-nMOS-FETのコンダクタ
ンスGeが変化することにある。この事柄は、樹脂モール
ドなどの形状や成形条件が異なれば発生する応力τも変
化するので、同じ回路設計条件の基準電圧回路を用いて
も、製造方法など変更によって温度特性が異なるものが
できてしまう、と言うことを意味する。従って、高精度
の基準電圧を得るためには、製品に適用する樹脂モール
ド形状による応力を考慮して、半導体チップのデザイン
を調節する必要があり、回路設計の一般化ができない、
と言う問題がある。

【００１２】本発明は上記の点にかんがみてなされたも
のであり、その目的は前記した課題を解決して、半導体
基板（チップ）が受ける応力に対して基準電圧回路の基
準出力電圧の変化量が原理的にゼロにすることができる
基準電圧回路を提供することにある。

【００１３】

【課題を解決するための手段】上記課題は本発明によれ
ば、定電流回路と、この定電流回路から直流電流の供給
を受け基準電圧を発生する基準回路とを個別にあるいは
一体に半導体基板（以下、チップと略称する）上に構成
してなる基準電圧回路において、チップが受ける応力に
対して基準回路の基準電圧が増加方向に変動する第１基
準回路と、基準電圧が減少方向に変動する第２基準回路
と、この両基準回路が発生する各基準電圧に予め定めら
れた第１重み係数を乗算して応力に対する基準電圧の変
動を補正し、この乗算補正された基準電圧の和を基準出
力電圧とする第１重み演算手段とを備えて構成するもの
とする。

【００１４】かかる構成により、第１重み演算手段は、
この補正された基準出力電圧が応力の変動に対して相殺
方向に補償することができる。また、第１基準回路と第
２基準回路がそれぞれ定電流回路を有し、かつ第１基準
回路と第２基準回路とは並列に接続することができる。
また、定電流回路と、この定電流回路から直流電流の供
給を受け基準電圧を発生する基準回路とを個別にあるい
は一体にチップ上に構成してなる基準電圧回路におい
て、チップが受ける応力に対して基準回路の基準電圧が
増加方向に変動する第１基準回路と、基準電圧が減少方
向に変動する第２基準回路とが直列接続され、一方は、
第１基準回路と第２基準回路の基準電圧の和の電圧を入
力としこの電圧に予め定められた第２重み係数を乗算し
て応力に対する基準電圧の変動を補正し、他方は、信号
ゼロに接続される第１基準回路または第２基準回路の基
準電圧を入力としこの電圧に予め定められた第３重み係
数を乗算して応力に対する基準電圧の変動を補正し、第
２重み係数で補正された基準電圧に第３重み係数で補正
された基準電圧を加算あるいは減算して基準出力電圧と
して出力する第２重み演算手段を有するものとする。

【００１５】かかる構成により、第２重み演算手段は、
この補正された基準出力電圧が応力の変動に対して相殺
方向に補償することができる。また、定電流回路と、こ
の定電流回路から直流電流の供給を受け基準電圧を発生
する基準回路とを個別にあるいは一体にチップ上に構成
してなる基準電圧回路において、チップが受ける応力に
対して基準回路の基準電圧が増加方向に変動する第１基
準回路と、基準電圧が減少方向に変動する第２基準回路
とが直列接続され、第１基準回路と第２基準回路は定電
流回路によって発生される電圧を分圧し、第１基準回路
と第２基準回路が出力する基準電圧の和を基準出力電圧
として出力し、一方の基準回路の基準電圧に予め定めら
れた第４重み係数を乗算して当該基準回路に入力し基準
回路の応力に対する基準電圧の変動を補正する第３重み
演算手段と、他方の基準回路の基準電圧に予め定められ
た第５重み係数を乗算して当該基準回路に入力し基準回
路の応力に対する基準電圧の変動を補正する第４重み演
算手段と、のいずれか一方あるいは両方を備えるものと
する。

【００１６】かかる構成により、入力される基準電圧に
予め定められた倍率を乗算することにより、基準回路が
出力する基準回路出力を予め定められた重み係数で補正
することができる。また、第１基準回路が、ドレイン・
ゲート間を短絡されたｎチャネル電界効果型トランジス
タから構成することができる。

【００１７】また、第２基準回路が、ドレイン・ゲート
間を短絡されたｐチャネル電界効果型トランジスタから
構成することができる。第１基準回路は、ｎチャネル電
界効果型トランジスタからなり、第３または第４重み演
算手段はトランジスタのドレイン・ゲート間電圧を増幅
または減衰することにより第４または第５重み係数によ
る補正をして、この補正された電圧をトランジスタのゲ
ートに入力することができる。

【００１８】第２基準回路は、ｐチャネル電界効果型ト
ランジスタからなり、第３または第４重み演算手段はト
ランジスタのドレイン・ゲート間電圧を増幅または減衰
することにより第４または第５重み係数による補正をし
て、この補正された電圧をトランジスタのゲートに入力
することができる。また、定電流回路と、この定電流回
路から直流電流の供給を受け基準電圧を発生する基準回
路とを個別にあるいは一体にチップ上に構成してなる基
準電圧回路において、チップが受ける応力に対して基準
回路の基準電圧が増加方向に変動する第１基準回路と、
基準電圧が減少方向に変動する第２基準回路とが直列接
続され、第１基準回路と第２基準回路は定電流回路によ
って発生される電圧を分圧し、第１基準回路と第２基準
回路が出力する基準電圧の和を基準出力電圧として出力
し、一方の基準回路の基準電圧に予め定められた第６重
み係数を乗算し、他方の基準回路に入力し、他方の基準
回路の応力に対する基準電圧の変動を補正する第５重み
演算手段を備えるものとする。

【００１９】かかる構成により、入力される基準電圧に
予め定められた倍率を乗算することにより、基準回路が
出力する基準回路出力を予め定められた重み係数で補正
することができる。また、第２基準回路が定電流回路に
接続されたｐチャネル電界効果型トランジスタからな
り、第１基準回路が信号ゼロに接続されたｎチャネル電
界効果型トランジスタからなり、第５重み演算手段が信
号ゼロとｐチャネル電界効果型トランジスタのゲートと
の間に接続される予め定められた一定電圧とする。

【００２０】また、第１基準回路および第２基準回路へ
定電流を供給する定電流回路は、デプレッション型電界
効果型トランジスタのソース・ゲート間を短絡して構成
することができる。また、第１基準回路は、２個のp-we
llの npnトランジスタと、このトランジスタのエミッタ
電流を予め定められた比率に配分する抵抗と、トランジ
スタの動作点を安定化する演算増幅器と、を備え、トラ
ンジスタのバンド・ギャップ電圧を利用して基準電圧を
形成するバイポーラ・バンド・ギャップ基準回路を用い
ることができる。

【００２１】また、第２基準回路は、２個のn-wellの p
npトランジスタと、このトランジスタのエミッタ電流を
予め定められた比率に配分する抵抗と、トランジスタの
動作点を安定化する演算増幅器と、を備え、トランジス
タのバンド・ギャップ電圧を利用して基準電圧を形成す
るバイポーラ・バンド・ギャップ基準回路を用いること
ができる。

【００２２】また、重み演算手段は、３個の演算増幅器
と重み抵抗回路を形成する５個の抵抗とを備え、第１、
第２演算増幅器の (+)入力端子に各入力信号を入力し、
(-)入力端子に出力を負帰還してバッファ回路を構成
し、このバッファ回路出力を重み抵抗回路を介して分圧
加算して第３演算増幅器の(+) 入力端子に入力し、 (-)
入力端子に出力を分圧して負帰還することができる。

【００２３】また，重み演算手段は、３個の演算増幅器
と重み抵抗回路を形成する５個の抵抗とを備え、第１、
第２演算増幅器の (+)入力端子に各入力信号を入力し、
(-)入力端子に出力を負帰還してバッファ回路を構成
し、このバッファ回路出力を重み抵抗回路を介して分圧
し、加算器として構成するときは、第１、第２演算増幅
器の分圧出力を加算して第３演算増幅器の(+) 入力端子
に入力し、第３演算増幅器の (-)入力端子に出力を分圧
して負帰還し、また、減算器として構成するときは、第
１、第２演算増幅器の分圧出力を第３演算増幅器の(+)
入力端子に入力し、第２演算増幅器の分圧出力と第３演
算増幅器の分圧出力とを加算して第３演算増幅器の (-)
入力端子に負帰還することができる。

【００２４】また、重み演算手段は、演算増幅器と、こ
の演算増幅器出力を分圧する２個の抵抗とを備え、演算
増幅器の (+)入力端子に入力信号を入力し，演算増幅器
の (-)入力端子に出力を負帰還してバッフア回路を構成
し、このバッフア回路出力を分圧した電圧を出力とする
ことができる。また、重み演算手段は、演算増幅器と、
この演算増幅器出力を分圧する２個の抵抗とを備え、演
算増幅器の (+)入力端子に入力信号を入力し，演算増幅
器の分圧出力を (-)入力端子に負帰還してバッフア回路
を構成し、このバッフア回路出力電圧を出力とすること
ができる。

【００２５】また、重み演算手段は、２個の演算増幅器
と、この演算増幅器出力間を分圧する２個の抵抗とを備
え、第１、第２演算増幅器の (+)入力端子に入力信号を
入力し、 (-)入力端子にそれぞれの出力を負帰還してバ
ッファ回路を構成し、この第１，第２演算増幅器の出力
間を分圧した電圧を出力とすることができる。また、重
み演算手段は、２個の演算増幅器と、この演算増幅器出
力間を分圧する２個の抵抗とを備え、第１、第２演算増
幅器の (+)入力端子に入力信号を入力し、第１演算増幅
器の (-)入力端子に第１、第２演算増幅器の出力間が分
圧された電圧を負帰還し、第２演算増幅器の (-)入力端
子に出力を負帰還してバッファ回路を構成し、第１演算
増幅器の出力電圧を出力とすることができる。

【００２６】また、第１基準回路は、２個のp-wellの n
pnトランジスタと、この第１トランジスタのエミッタ回
路に接続される抵抗と、第２トランジスタのエミッタ回
路に接続される第２、第３抵抗と、第１トランジスタの
エミッタ回路に (+)入力端子を接続し、第２、第３抵抗
の共通点に (-)入力端子を接続する演算増幅器と、を備
え、第１、第３抵抗の他方の端子を信号ゼロに接続し、
両トランジスタのベース回路に演算増幅器出力を接続し
て負帰還回路を形成し、両トランジスタのエミッタ電流
を予め定められた比率に配分して動作点を安定化し、ト
ランジスタのバンド・ギャップ電圧を利用して基準電圧
を形成することができる。

【００２７】また、第２基準回路は、２個のn-wellの p
npトランジスタと、この第１トランジスタのエミッタ回
路に接続される抵抗と、第２トランジスタのエミッタ回
路に接続される第２、第３抵抗と、第１トランジスタの
エミッタ回路に (+)入力端子を接続し、第２、第３抵抗
の共通点に (-)入力端子を接続する演算増幅器と、を備
え、第１、第３抵抗の他方の端子を演算増幅器の出力に
接続して負帰還回路を形成し、両トランジスタのベース
回路を信号ゼロに接続して、両トランジスタのエミッタ
電流を予め定められた比率に配分して動作点を安定化
し、トランジスタのバンド・ギャップ電圧を利用して基
準電圧を形成することができる。

【００２８】

【発明の実施の形態】図１は本発明の一実施例による第
１重み演算手段を有する基準電圧回路のブロック回路
図、図２は第２重み演算手段を有する基準電圧回路のブ
ロック回路図、図３は第３・第４重み演算手段を有する
基準電圧回路のブロック回路図、図４は図３の回路図の
他応用回路図、図５は図３の回路図の他応用回路図、図
６は定電流回路にデプレッションnMOS-FETを用いた第１
基準電圧回路図および第２基準電圧回路図、図７はnMOS
-FETを用いた原理基準回路および負帰還量により重み付
けを可能とする第１基準回路図、図８はpMOS-FETを用い
た原理基準回路および負帰還量により重み付けを可能と
する第２基準回路図、図９はnMOS-FETの基準回路のモー
ルド前後による温度依存性の説明図、図10はnMOS-FETお
よびpMOS-FETの基準回路のモールド前後差の温度特性
図、図11は重み演算手段で補正した基準回路のモールド
前後による温度依存性の説明図、図12は第１および第２
重み演算回路図、図13は第３重み演算回路図、図14は第
４重み演算回路図、図15の(A) はn-wellの pnpトランジ
スタを用いたバイポーラ・バンド・ギャップ基準回路
図、図15の(B) はp-wellの npnトランジスタを用いたバ
イポーラ・バンド・ギャップ基準回路図、図16は一実施
例によるモールドされた基準電圧回路の外形図である。 （実施形態１）図１において、本発明による基準電圧回
路は、定電流回路１と、この定電流回路１から直流電流
Igの供給を受け基準電圧Vr1,Vr2 を発生する基準回路
２、３と、を個別にあるいは一体に半導体基板（以下、
チップと略称する）上に構成してなり、チップが受ける
応力τに対して基準回路の基準電圧Vr1 が増加方向に変
動する第１基準回路２と、基準電圧Vr2 が減少方向に変
動する第２基準回路３と、この両基準回路２、３が発生
する各基準電圧Vr1,Vr2 に予め定められた重み係数K1,K
2 を乗算しこの乗算補正された基準電圧K1Vr1,K2Vr2 の
和(K1Vr1＋K2Vr2)を基準出力電圧Vrefとする第１重み演
算手段４と、を備えて構成される。

【００２９】かかる構成により、第１重み演算手段４
は、この補正(K1Vr1＋K2Vr2)された基準出力電圧Vrefは
応力τの変動に対して相殺方向に補償するものである。
即ち、

【００３０】

【数６】 (6)式で表示される基準出力電圧Vrefの一般式を応力τ
で微分すると、

【００３１】

【数７】 今、第１基準回路２のチップが受ける応力τに対する増
加方向に変動する基準電圧dVr1/dτをδV1とし、第２基
準回路３のチップが受ける応力τに対する減少方向に変
動する基準電圧dVr2/dτを−δV2とすると、(7) 式は
(8)式となる。

【００３２】

【数８】 従って、第２基準回路３の基準電圧Vr2 が受ける重み係
数K2は、第１基準回路２の基準電圧Vr1 が受ける重み係
数K1に対して (9)式の関係を得る。

【００３３】

【数９】 この様な第１重み演算手段４を備える基準電圧回路の構
成は、本発明によれば、以下の実施形態２〜実施形態４
で説明する第１〜第３重み演算手段を有する基準電圧回
路の構成方法がある。 （実施形態２）図１において、第１の基準電圧回路の構
成は、第１基準回路２および第２基準回路３がそれぞれ
定電流回路１を有し、この定電流回路１からの定電流Ig
の供給を受けてなる第１基準電圧回路(1,2) と、第２基
準電圧回路(1,3) と、を並列に接続し、第１重み演算手
段４は、第１基準回路２の基準電圧Vr1 を入力端子Vr1
に、第２基準回路３の基準電圧Vr2 を入力端子Vr2 に入
力し、予め定められた重み係数K1,K2 を乗算し、この乗
算補正された基準電圧K1Vr1,K2Vr2 を加算して基準出力
電圧Vrefとして出力する第１重み演算回路41を備えて構
成される。

【００３４】かかる構成により、第１重み演算手段４
は、この補正(K1Vr1＋K2Vr2)された基準出力電圧Vrefが
応力τの変動に対して相殺方向に補償するものである。
また、第１重み演算回路42を負帰還増幅器回路で構成す
ることにより基準電圧回路の負荷変動の影響を受けない
基準電圧回路を構成することができる。 （実施形態３）図２において、第２の基準電圧回路の構
成は、第１基準回路２と第２基準回路３の両基準回路を
直列に接続して定電流回路１からの定電流Igの供給を受
けて構成し、第２重み演算手段４は、一方は, 第１基準
回路２と第２基準回路３の基準電圧Vr1,Vr2 の和の電圧
(Vr1+Vr2) を端子Vr1 に入力し、この電圧に予め定めら
れた第２重み係数K1を乗算し、他方は, 信号ゼロVss に
接続される図示例は第１基準回路２で図示されているが
（または第２基準回路３）の基準電圧Vr2 を端子Vr2 に
入力し、この電圧Vr2 に予め定められた第３重み係数K
2' を乗算し、第２重み係数K1で補正された基準電圧K1
(Vr1+Vr2) に第３重み係数K2' で補正された基準電圧K
2'Vr2を加算あるいは減算して基準出力電圧(K1(Vr1+Vr
2)±K2'Vr2) として出力する第２重み演算回路42を備え
て構成される。即ち、

【００３５】

【数10】

【００３６】

【数11】

【００３７】

【数12】 従って、第２重み演算手段４の係数をK2＝ (K1±K2')に
選定することにより、実施形態２で説明したと同一の作
用効果を得ることができる。さらに実施形態３は定電流
回路１が１個で済ませることができ、かつ、第２重み演
算回路42を実施形態２と同様に、負帰還増幅器回路で構
成することにより基準電圧回路の負荷変動の影響を受け
ない基準電圧回路を構成することができる。 （実施形態４）図３において、第３の基準電圧回路の構
成は、第１基準回路２と第２基準回路３の両基準回路を
直列に接続して定電流回路１からの定電流Igの供給を受
け、この第１基準回路２と第２基準回路３が出力する基
準電圧Vr1',Vr2' の和の電圧(Vr1'+Vr2') を基準出力電
圧Vrefとして出力し、第１基準回路２または第２基準回
路３あるいは第１基準回路２および第２基準回路３は、
当該基準電圧出力Vr1'またはVr2'を重み係数(K3,K4) に
より補正する第３・第４重み演算手段４を有する。この
第３・第４重み演算手段４は、信号ゼロVss に接続され
る図示例では第１基準回路２（または第２基準回路３の
いずれか一方の基準回路）の基準電圧Vr1'を増幅または
減衰して当該基準回路２の素子を負帰還制御する第３重
み演算回路43からなり、直列に接続される他方の基準回
路３（または基準回路２）の基準電圧Vr2'を増幅または
減衰して当該基準回路３の素子を負帰還制御する第４重
み演算回路44と、のいずれか一方あるいは両者を備えて
構成することができる。

【００３８】かかる構成により、第３重み演算回路43お
よび第４重み演算回路44に入力される基準電圧Vr1',Vr
2' に予め定められた重み係数K3,K4 を乗算することに
より、当該基準回路が出力する基準回路出力は、

【００３９】

【数13】 (13)式で表示される重み係数(K3),(K4) で補正すること
ができる。従って、第２基準回路３の基準電圧Vr2 が受
ける重み係数K4は、第１基準回路２の基準電圧Vr1 が受
ける重み係数K3に対して(14)式の関係を得る。

【００４０】

【数14】

【００４１】

【実施例】（実施例１）本発明に係わる一実施例として
の第１基準回路２は、例えば、図７の(A) に記載のエン
ハンスメントｎチャネル電界効果型トランジスタE-nMOS
-FET(21)のドレイン(D) ・ゲート(G) 間を短絡し、この
E-nMOS-FET(21)の閾値電圧Vtheを利用して基準電圧を形
成するものを用いることができる。この基準電圧回路の
原理は、先に従来技術の (5)式で説明済であるので省略
する。

【００４２】また、第２基準回路３としては、図８の
(A) に示すエンハンスメントｐチャネル電界効果型トラ
ンジスタ（以下、E-pMOS-FETと略称する）の閾値電圧を
利用して基準電圧を得るものを用いることができる。図
８の(A) において、図７の(A)と同様に、第２基準回路
３は、例えば、エンハンスメントｐチャネル電界効果型
トランジスタE-pMOS-FET(31)の閾値電圧Vthpを利用して
基準電圧を形成することができる。即ち、基準電圧回路
は、定電流回路１と、この定電流回路１から定電流Igの
供給を受け、E-pMOS-FETのドレイン(D)-ゲート(G) 間を
短絡し、E-pMOS-FETのドレイン(D)-ソース(S) 間電圧(V
3-V4) をゲート(G) にフィードバックして、この電界効
果型トランジスタE-pMOS-FETの閾値Vthpを利用して基準
電圧Vr2 を発生する基準電圧回路を構成する。

【００４３】かかる構成により、E-pMOS-FETのドレイン
(D)-ソース(S) 間に定電流回路１からの定電流Igを流す
と、E-pMOS-FETのゲート電圧Vgp(＝Vr2)とドレイン電流
Igとの間に(15)式の関係がある。即ち、

【００４４】

【数15】 ここで、μp はE-pMOS-FETの電子移動度、CpはE-pMOS-F
ETの単位面積当たりのゲート酸化膜容量、Wp/Lp はE-pM
OS-FETのゲート幅(Wp)と長さ(Lp)である。この基準電圧
回路では、E-pMOS-FETのドレイン(D)-ソース(S) 間電圧
を直接ゲート(G) にフィードバックしているので、E-pM
OS-FETのゲート電圧Vgp は基準電圧回路Vr2 と等しい。
従って、基準電圧回路Vr2 は(16)式となる。

【００４５】

【数16】

【００４６】

【数17】 また、定電流回路１は、E-nMOS-FETによる基準電圧回路
と同様にデプレッションｎチャネル電界効果型トランジ
スタのゲート(G)-ソース(S) 間を短絡し、(4)式で示さ
れるドレイン電流Igで構成したとする。(16)式および
(4) 式より(18)式を得ることができ、(5) 式のE-nMOS-F
ETと同様の基準電圧回路を得ることができる。

【００４７】

【数18】 ここで、閾値Vthp,Vthd 、電子移動度μp,μd は温度の
関数となる。ゲート寸法Wp/Lp,Wd/Ld を適切な値に選定
し、E-pMOS-FETと、E-pMOS-FETと、D-nMOS-FETと、の間
のチャネル部の不純物濃度を適切に選定することによ
り、基準電圧Vr2,Vr1の温度依存性を総合的に大幅に縮
小することができる。 （実施例２）また、図７の(B) において、第３重み演算
手段４を備える第１基準回路２は、図示例ではエンハン
スメントｎチャネル電界効果型トランジスタE-nMOS-FET
のドレイン(D)-ゲート(G) 間の負帰還回路に第３重み演
算回路43（または第４重み演算回路44）を挿入し、この
E-nMOS-FETの閾値電圧Vtheを利用して基準回路出力に予
め定められた重み係数(K3)を演算することができる。即
ち、(1) 式のゲート電圧 Vge＝K3Vr1'を代入して整理す
ると、

【００４８】

【数19】 また、(5) 式に相当する第１基準回路２の基準出力電圧
は(20)式を得る。

【００４９】

【数20】 また、図８の(B) において、第３重み演算手段４を備え
る第２基準回路３は、図示例ではエンハンスメントｐチ
ャネル電界効果型トランジスタE-pMOS-FETのドレイン
(D)-ゲート(G) 間の負帰還回路に第４重み演算回路44
（または第３重み演算回路43）を挿入し、このE-pMOS-F
ETの閾値電圧Vthpを利用して基準回路出力に予め定めら
れた重み係数(K4)を演算することができる。

【００５０】即ち、(15)式のゲート電圧 Vgp＝K4Vr2'を
代入して整理することにより、(20)式に相当する第２基
準回路３の基準出力電圧は(21)式を得る。

【００５１】

【数21】 （実施例３）実施形態４で述べた第３の基準電圧回路の
構成は、種々の応用変形がある。即ち、図３に図示する
一般的な回路は、第３重み演算回路43および第４重み演
算回路44の利得K3,K4 を適正に選択することにより、基
準出力電圧Vref(=Vr1'+Vr2')を所望の値に選択しなが
ら、応力の変動に対して (Vr1/K3＋Vr2/K4) で補正され
た基準出力電圧Vrefの変動を抑制補償することができ
る。

【００５２】図４の(A) において、第１基準回路２は第
３重み演算回路43を用いていないので、基準出力電圧Vr
efは第１基準回路２の基準電圧Vr1 と、第２基準回路３
の基準電圧Vr2/K5とから定まる値となるが、第３重み演
算回路43を不要とすることができるので、部品点数を減
らして経済的な回路構成を行うことができる。かかる構
成において、基準出力電圧Vrefは(22)式となり、

【００５３】

【数22】 また、このときの最適な第４重み演算回路44の利得K5は
(23)式となる。

【００５４】

【数23】 また、図４の(B) において、ここでは、第２基準回路３
に第４重み演算回路44を用いていないので、基準出力電
圧Vrefは同様に第１基準回路２の基準電圧Vr1/K6と、第
２基準回路３の基準電圧Vr2'とから定まる値となるが、
第４重み演算回路44を不要とすることができ、経済的に
回路構成を行うことができる。かかる構成において、基
準出力電圧Vrefは(24)式となり、

【００５５】

【数24】 また、このときの最適な第４重み演算回路44の利得K6は
(25)式となる。

【００５６】

【数25】 また、図５の(A) において、基準電圧回路の構成は、第
２基準回路３と第１基準回路２との両基準回路を直列に
接続して定電流回路１からの定電流Igの供給を受け、こ
の第２基準回路３と第１基準回路２が出力する基準電圧
(Vr2',Vr1)の和の電圧(Vr2'+Vr1)を基準出力電圧Vrefと
して出力し、直列に接続され定電流回路１側に接続され
る第２基準回路３の素子は、第１基準回路２が出力する
基準電圧Vr1 によって制御する第５重み演算手段４を有
し、この第５重み演算手段４は、信号ゼロVss に接続さ
れ、ｎチャネル電界効果型トランジスタE-nMOS-FETのド
レイン(D)-ゲート(G) 間を短絡して構成する第１基準回
路２の基準電圧Vr1 を増幅して、直列に接続される第２
基準回路３の素子に入力して、この第２基準回路３の基
準出力電圧Vr2'を制御する第５重み演算回路45を備える
ことができる。

【００５７】かかる構成において、第５重み演算回路45
は、第１基準回路２の基準電圧(V2-V1) を増幅して第２
基準回路３の素子のゲート回路(G) を制御する。この基
準電圧回路の出力Vrefは、第２基準回路３のソースフォ
ロワ回路を構成する。従って、第２基準回路３のドレイ
ン(D)-ソース(S) 間電圧が図４の(A) で求められる基準
電圧Vr2'になる値に第５重み演算回路45の出力を選定す
ればよい。第２基準回路３の素子の制御はこの素子の閾
値電圧Vthpに近い値で制御されるので、利得K7は、ほぼ
(26)式を満たす値に選定することにより、応力τの変動
に対して補正された基準出力電圧Vrefの変動を抑制補償
することができる。

【００５８】

【数26】 また、図５の(B) において、第５重み演算手段は、信号
ゼロVss に接続される予め定められた一定電圧Esで第２
基準回路素子３を制御する制御入力電圧46を備えること
ができる。

【００５９】かかる構成において、図５の(A) と同様
に、第２基準回路３の素子がソースフォロワ回路を構成
する。従って、このソースフォロワ回路のゲート電圧
は、ほぼ(27)式を満たす値に選定することにより、応力
τの変動に対して補正された基準出力電圧Vrefの変動を
抑制補償することができる。

【００６０】

【数27】 （実施例４）また、図15の(A) において、第２基準回路
３は、２個のn-wellの pnpトランジスタQ5,Q6 と、この
トランジスタQ5,Q6 のエミッタ電流を予め定められた比
率に配分する抵抗 R11〜R13 と、トランジスタQ5,Q6 の
動作点を安定化する演算増幅器Q4と、を備え、トランジ
スタQ5,Q6 のバンド・ギャップ電圧を利用して基準電圧
を形成するバイポーラ・バンド・ギャップ基準回路を用
いることができる。

【００６１】具体的には、第２基準回路３は、２個のn-
wellの pnpトランジスタQ5,Q6 と、この第１トランジス
タQ5のエミッタ回路に接続される抵抗R11 と、第２トラ
ンジスタQ6のエミッタ回路に接続される第２、第３抵抗
R12,R13 と、第１トランジスタのQ5エミッタ回路に (+)
入力端子が接続され、第２、第３抵抗R12,R13 の共通点
に (-)入力端子が接続される演算増幅器Q4と、を備え、
第１、第３抵抗R11,R13 の他方の端子を演算増幅器Q4の
出力に接続して負帰還回路を形成し、両トランジスタの
ベース回路を信号ゼロVss に接続して、両トランジスタ
Q5,Q6 のエミッタ電流を予め定められた比率に配分して
動作点を安定化し、トランジスタQ5,Q6のバンド・ギャ
ップ電圧を利用して基準電圧を形成することができる。

【００６２】また、図15の(B) において、第１基準回路
２は、２個のp-wellの npnトランジスタQ7,Q8 と、この
トランジスタQ7,Q8 のエミッタ電流を予め定められた比
率に配分する抵抗 R11〜R13 と、トランジスタQ7,Q8 の
動作点を安定化する演算増幅器Q4と、を備え、トランジ
スタQ7,Q8 のバンド・ギャップ電圧を利用して基準電圧
を形成するバイポーラ・バンド・ギャップ基準回路を用
いることができる。

【００６３】具体的には、第１基準回路２は、２個のp-
wellの npnトランジスタQ7,Q8 と、この第１トランジス
タQ7のエミッタ回路に接続される抵抗R11 と、第２トラ
ンジスタQ8のエミッタ回路に接続される第２、第３抵抗
R12,R13 と、第１トランジスタQ7のエミッタ回路に (+)
入力端子が接続され、第２、第３抵抗R12,R13 の共通点
に (-)入力端子が接続される演算増幅器Q4と、を備え、
第１、第３抵抗R11,R13 の他方の端子を信号ゼロVss に
接続し、両トランジスタQ7,Q8 のベース回路に演算増幅
器Q4の出力を接続して負帰還回路を形成し、両トランジ
スタQ7,Q8 のエミッタ電流を予め定められた比率に配分
して動作点を安定化し、トランジスタQ7,Q8 のバンド・
ギャップ電圧を利用して基準電圧を形成することができ
る。

【００６４】この第１基準回路２および第２基準回路３
を用いてチップに作用する応力の影響を除去する基準電
圧回路の構成は、第１基準回路２および第２基準回路３
の基準電圧が固定値（例えば、1.24V)であるので、実施
形態１で述べた回路構成を準用するのが適切である。即
ち、図１において、このバンド・ギャップ電圧を利用し
た第１基準回路２および第２基準回路３は、内部回路で
必要とする電流回路を構成しているので、外部から定電
流Igを供給する必要はなく、従って、定電流回路１は不
要となる。この第１基準回路２および第２基準回路３で
発生する基準電圧を第１重み演算回路41に入力し、必要
な重み係数K1,K2 を乗算して、これを加算することによ
り、応力に対する第１基準回路２および第２基準回路３
の基準電圧の変動方向が逆であるので、相殺補正を行う
ことができる。 （実施例５）図12の(A) において、第１重み演算回路41
は、３個の演算増幅器Q1〜Q3と, 重み抵抗回路を形成す
る５個の抵抗R3〜R7と, を備え、第１、第２演算増幅器
Q1,Q2 の (+)入力端子に各入力信号Vr1,Vr2 を入力し、
(-)入力端子にそれぞれの演算増幅器Q1,Q2 の出力を負
帰還してバッファ回路を構成し、このバッファ回路出力
を重み抵抗回路(R3,R5),(R4,R5) を介して分圧加算して
第３演算増幅器Q3の (+)入力端子に入力し、 (-)入力端
子に演算増幅器Q3の出力を抵抗回路(R6,R7) で分圧して
負帰還して構成することができる。この第１重み演算回
路41の重みは抵抗R3と抵抗R4との比率で定めることがで
きる。また、全体のゲインは抵抗R6と抵抗R7との比率で
定めることができる。

【００６５】また、図12の(B) において、第２重み演算
回路42は、３個の演算増幅器Q1〜Q3と, 重み抵抗回路を
形成する５個の抵抗R3〜R7と, を備え、第１、第２演算
増幅器Q1,Q2 の (+)入力端子に各入力信号Vr1,Vr2 を入
力し、 (-)入力端子にそれぞれの演算増幅器Q1,Q2 の出
力を負帰還してバッファ回路を構成し、このバッファ回
路出力を重み抵抗回路(R3,R5),(R4,R5) あるいは点線で
図示される重み抵抗回路(R4',R7)を介して分圧し、加算
器（実線）として構成するときは、第１、第２演算増幅
器Q1,Q2 の分圧出力を抵抗R5で加算して第３演算増幅器
Q3の (+)入力端子に入力し、第３演算増幅器の (-)入力
端子に出力を抵抗回路(R6,R7) で分圧して負帰還し、ま
た、減算器（点線）として構成するときは、第１演算増
幅器Q1の分圧出力を第３演算増幅器の(+) 入力端子に入
力し、第２演算増幅器Q2出力を重み抵抗回路(R4',R7)の
分圧と, 第３演算増幅器出力の抵抗回路(R6,R7) で分圧
とを加算して第３演算増幅器Q3の (-)入力端子に負帰還
して構成することができる。この第２重み演算回路42の
加算の重みは、抵抗R3と抵抗R4との比率で定めることが
でき、また、減算の重みは、やや複雑な関係式となるが
抵抗R3、抵抗R4',抵抗R5〜R7で定めることができる。 （実施例６）図13の(A) において、第３重み演算回路43
A は、演算増幅器Q1と、この演算増幅器Q1の出力を分圧
する２個の抵抗R1,R2 とを備え、演算増幅器Q1の (+)入
力端子(V2)に入力信号を入力し，演算増幅器Q1の (-)入
力端子に出力(Vg1) を負帰還してバッフア回路を構成
し、このバッフア回路出力を一般的には信号ゼロVss に
接続される入力端子(V1)との間で抵抗R1,R2 で分圧した
電圧を出力Vg1 とすることができる。この第３重み演算
回路43A の重み(K<1) は抵抗R1と抵抗R2との比率で定め
ることができる。

【００６６】また、図13の(B) において、第３重み演算
回路43B は、演算増幅器Q1と、この演算増幅器Q1の出力
を分圧する２個の抵抗R1,R2 とを備え、演算増幅器Q1の
(+)入力端子(V2)に入力信号を入力し，演算増幅器Q1の
分圧出力を演算増幅器Q1の (-)入力端子に負帰還してバ
ッフア回路を構成し、このバッフア回路出力(Vg1) を出
力とすることができる。この第３重み演算回路43B の重
み(K>1) は抵抗R1と抵抗R2との比率で定めることができ
る。

【００６７】また、図14の(A) において、第４重み演算
回路44A は、２個の演算増幅器Q1,Q2 と、この演算増幅
器Q1,Q2 の出力間を分圧する２個の抵抗R1,R2 とを備
え、第１、第２演算増幅器Q1,Q2 の (+)入力端子(V3),
(V4) に入力信号を入力し、演算増幅器Q1,Q2 の (-)入
力端子にそれぞれの出力を負帰還してバッファ回路を構
成し、この第１，第２演算増幅器Q1,Q2 の出力間を抵抗
R1,R2 で 分圧した電圧を出力Vg2 とすることができ
る。この第４重み演算回路44A の重み(K<1) は抵抗R1と
抵抗R2との比率で定めることができる。

【００６８】また、図14の(B) において、第４重み演算
回路44B は、２個の演算増幅器Q1,Q2 と、この演算増幅
器Q1,Q2 の出力間を分圧する２個の抵抗R1,R2 とを備
え、第１、第２演算増幅器Q1,Q2 の (+)入力端子(V3),
(V4) に入力信号を入力し、第１演算増幅器のQ1の (-)
入力端子に第１、第２演算増幅器の出力間が分圧された
電圧を負帰還し、第２演算増幅器Q2の (-)入力端子にこ
の演算増幅器Q2の出力を負帰還してバッファ回路を構成
し、第１演算増幅器Q1の出力電圧(Vg2) を出力とするこ
とができる。この第４重み演算回路44B の重み(K>1) は
抵抗R1と抵抗R2との比率で定めることができる。 （実施例７）本発明の検証テストで用いた実施例を以下
説明する。図６において、第１基準回路２および第２基
準回路３へ定電流Igを供給する定電流回路１は、デプレ
ッション型電界効果型トランジスタD-nMOS-FETのソース
(S)・ゲート(G) 間を短絡して構成することができる。

【００６９】図６の(A) に、今回用いたエンハンスメン
トｎチャネル電界効果型トランジスタE-nMOS-FETを利用
して基準電圧Vr1 を得る回路を図示し、定電流回路１と
して上述のゲートに電圧ゼロを印加したデプレッション
型電界効果型トランジスタD-nMOS-FETを用いた第１基準
電圧回路を図示する。この２つの MOS-FETのサイズを最
適化することにより、温度特性の変化を最小化した基準
電圧回路を、樹脂モールド前の温度特性と、図16に図示
する樹脂仕上がり寸法で 7mm角、厚さ1.4mm のLQFP48の
パッケージに樹脂モールド後の温度特性と、を図９に図
示する。図９において、縦軸に基準電圧を、横軸に周囲
温度をとる。シリコンチップと樹脂の膨張係数が異なる
ので、シリコンチップ上に形成された基準電圧回路を樹
脂モールドで封止すると、樹脂が硬化しかかる約 140度
位から応力がシリコンチップに加わり、周囲温度が常温
に近づくほどこの応力が増加する。

【００７０】一実施例では、室温にて基準電圧が 3mV程
度増加する傾向が見られる。この変化量は基準電圧の
0.4％程度であるが、使用温度範囲で 0.5％の精度を保
証する場合、この値は無視できない大きさとなる。ま
た、この変化量はモールドの樹脂の種類やパッケージの
形状の形態の違いで様々に変化することが判っている。
例えば、LQFP48のパッケージからデュアル・インライン
DIP のパッケージに収納した場合、DIP のパッケージの
方が厚みが多い分、シリコンチップが受ける応力が増加
し、樹脂モールド成形前後での特性変化が大きくなる。

【００７１】本発明では、図６の(B) に図示する様に、
上述のデプレッション型電界効果型トランジスタD-nMOS
-FETを用いた定電流回路１の特性と調和する様に、エン
ハンスメントｐチャネル電界効果型トランジスタE-pMOS
-FETのサイズを最適化し、温度特性の変化を最小化した
第２基準電圧回路を作製した。図10は、E-nMOS-FETとE-
pMOS-FETの基準電圧回路のモールド樹脂成形前後による
基準電圧特性変動を周囲温度を変えて調べたものであ
る。図10において、縦軸にモールド成形前後による基準
電圧の変動値を、横軸に周囲温度（応力の逆方向）をと
る。この両電界効果型トランジスタの温度特性は、例え
ば、図９のE-nMOS-FETのモールド後の温度特性からモー
ルド前の温度特性を差し引いた特性を丸印で示し、E-pM
OS-FETの同温度特性を角印で図示した。この図10で図示
される両電界効果型トランジスタの温度特性は、(8) 式
で示されるδV1, δV2のの温度特性に相当する。そして
この温度特性は、応力の変動（周囲温度の変動方向とは
逆の方向）に対して、E-nMOS-FETで構成した第１基準電
圧回路の応力変動特性は正の方向に変動し、E-pMOS-FET
で構成した第２基準電圧回路の応力変動特性は負の方向
に変動し、その変動量の絶対値は、概略 3.5倍であるこ
とが判る。

【００７２】ここで、E-nMOS-FETで構成した第１基準電
圧回路の基準電圧を Vr1、第２基準電圧回路の基準電圧
を Vr2とし、図１に図示される回路構成で、(6) 式で示
される重み係数をK1＝1 、K2＝1/3.5 とする第１重み演
算回路41を同一チップ上に構成し、この応力変動特性を
周囲温度の変更で等価的に調べた結果を図11に図示す
る。この結果から、モールド成形による特性変化は、特
性測定誤差程度に低減できることを検証することができ
た。

【００７３】また、この検証テストでは、モールド成形
する樹脂の種類や、パッケージの形態, 例えば, LQFP48
のパッケージからデュアル・インラインDIP のパッケー
ジに変更しても、モールド成形による特性変化をほぼゼ
ロに抑えることができる。さらに、この基準電圧回路を
プリント配線基板に搭載した特性試験でも、従来技術の
nMOS-FET回路単独で構成した基準電圧回路をIC（集積回
路）化しこのICをプリント配線基板に搭載し、プリント
配線基板などに加える撓みによって発生する応力に対し
て基準電圧値が変化するが、E-nMOS-FETとE-pMOS-FETの
両基準電圧回路を同一チップ上に構成する本発明による
基準電圧回路では、このプリント配線基板から受ける応
力に対しても同様に相殺効果を得ることができる。

【００７４】図２、図３、図４の図示例では、第１基準
回路２を信号ゼロVss に接続し、第２基準回路３を定電
流回路１に接続しているが、この接続位置を逆にし、第
２基準回路３を信号ゼロVss に接続し、第１基準回路２
を定電流回路１に接続しても本発明には何ら支障なく、
チップが受ける応力変動の影響を第１基準回路２と第２
基準回路３の基準電圧で補償することができる。但し、
図５の図示例では、第１基準回路２と第２基準回路３と
の接続位置を逆にすると、基準電圧回路の出力Vref回路
がソースフォロワ回路にならなくなるので、基準電圧回
路の出力Vrefの安定化が困難となる。

【００７５】また、信号ゼロVss に接続される基準回路
素子を負帰還制御する図13に図示される第３重み演算回
路は図14に図示される第４重み演算回路を用いてもよ
い。また、本発明において、基準電圧回路を構成する各
素子は、個別素子を基板上に回路構成してもよいし、あ
るいは、半導体基板上に各回路素子を集積して構成して
もよい。特に、後者の集積回路では、素子間のバランス
が取り易いので、相互の補正精度を向上させることがで
きる。

【００７６】

【発明の効果】以上述べたように本発明による基準電圧
回路を用いることにより、基準電圧回路を構成するIC製
作上（樹脂モールド）、回路基板への実装上あるいは膨
張係数の差異などにより周囲温度などの環境条件の変動
により、チップが受ける応力に対して、基準電圧が増加
方向および減少方向に変動する基準回路を用い、この両
基準回路が発生する基準電圧に予め定められた重み係数
を乗算しこの乗算補正された電圧の和を基準出力電圧と
することにより、チップが受ける応力に対して基準出力
電圧の変化量が原理的にゼロにできる基準電圧回路が提
供できる。

【００７７】特に、ｎチャネル電界効果型トランジスタ
とｐチャネルの電界効果型トランジスタを用いることに
より、応力に対して基準電圧回路の基準出力電圧の変化
量を容易に補償することができる。

【図面の簡単な説明】

【図１】本発明の一実施例としての第１重み演算手段を
有する基準電圧回路のブロック回路図

【図２】第２重み演算手段を有する基準電圧回路のブロ
ック回路図

【図３】第３・第４重み演算手段を有する基準電圧回路
のブロック回路図

【図４】図３の回路図の他応用回路図であり、(A) は第
４重み演算回路を用いたブロック回路図、(B) は第３重
み演算回路を用いたブロック回路図

【図５】図３の回路図の他応用回路図であり、(A) は第
５重み演算回路を用いたブロック回路図、(B) は制御入
力電圧を用いたブロック回路図

【図６】基準電圧回路図であり、(A) は定電流回路にデ
プレッションnMOS-FETを用いた第１基準電圧回路図、
(B) は第２基準電圧回路図

【図７】原理基準回路であり、(A) はnMOS-FETを用いた
基準回路、(B) は負帰還量により重み付けを可能とする
第１基準回路図

【図８】原理基準回路であり、(A) はpMOS-FETを用いた
基準回路、(B) は負帰還量により重み付けを可能とする
第２基準回路図

【図９】nMOS-FETの基準回路のモールド前後による温度
依存性の説明図

【図10】nMOS-FETおよびpMOS-FETの基準回路のモールド
前後差の温度特性図

【図11】重み演算手段で補正した基準回路のモールド前
後による温度依存性の説明図

【図12】重み演算回路図であり、(A) は第１重み演算回
路図、(B) は第２重み演算回路図

【図13】第３重み演算回路図であり、(A) は利得Ｋ＜
１、(B) は利得Ｋ＞１の回路図

【図14】第４重み演算回路図であり、(A) は利得Ｋ＜
１、(B) は利得Ｋ＞１の回路図

【図15】バイポーラ・バンド・ギャップ基準回路図であ
り、(A) はn-wellの pnpトランジスタを用いた基準回路
図、(B) はp-wellの npnトランジスタを用いた回路図

【図16】一実施例によるモールドされた基準電圧回路の
外形図であり、(A) は正面図、(B) は側面図

【符号の説明】

１ 定電流回路 ２ 第１基準回路 ３ 第２基準回路 ４ 重み演算手段 41 第１重み演算回路 42 第２重み演算回路 43 第３重み演算回路 44 第４重み演算回路 45 第５重み演算回路 46 制御入力電圧 E-nMOS ｎチャネル電界効果型トランジスタ E-pMOS ｐチャネル電界効果型トランジスタ D-nMOS デプレッション型電界効果型トランジスタ Vref 基準出力電圧 Vr1,Vr1' 第１基準電圧 Vr2,Vr2' 第２基準電圧 K1,K2 重み係数 K3〜K7 倍率 Q1〜Q4 演算増幅器 Q5,Q6 トランジスタ R1〜R7,R4',R11〜R13 抵抗 V0,Vg1,Vg2 出力 D ドレイン S ソース G ゲート Ig 定電流 Vcc 電源 Vss 信号ゼロ τ 応力

Claims (21)

【特許請求の範囲】
1. 【請求項１】定電流回路と、この定電流回路から直流電
   流の供給を受け基準電圧を発生する基準回路とを個別に
   あるいは一体に半導体基板（以下、チップと略称する）
   上に構成してなる基準電圧回路において、 チップが受ける応力に対して基準回路の基準電圧が増加
   方向に変動する第１基準回路と、基準電圧が減少方向に
   変動する第２基準回路と、この両基準回路が発生する各
   基準電圧に予め定められた第１重み係数を乗算して応力
   に対する基準電圧の変動を補正し、この乗算補正された
   基準電圧の和を基準出力電圧とする第１重み演算手段と
   を備えた、 ことを特徴とする基準電圧回路。
2. 【請求項２】請求項１に記載の基準電圧回路において、 第１基準回路と第２基準回路がそれぞれ定電流回路を有
   し、かつ第１基準回路と第２基準回路とは並列接続され
   たものである、 ことを特徴とする基準電圧回路。
3. 【請求項３】定電流回路と、この定電流回路から直流電
   流の供給を受け基準電圧を発生する基準回路とを個別に
   あるいは一体にチップ上に構成してなる基準電圧回路に
   おいて、 チップが受ける応力に対して基準回路の基準電圧が増加
   方向に変動する第１基準回路と、基準電圧が減少方向に
   変動する第２基準回路とが直列接続され、 一方は、第１基準回路と第２基準回路の基準電圧の和の
   電圧を入力としこの電圧に予め定められた第２重み係数
   を乗算して応力に対する基準電圧の変動を補正し、他方
   は、信号ゼロに接続される第１基準回路または第２基準
   回路の基準電圧を入力としこの電圧に予め定められた第
   ３重み係数を乗算して応力に対する基準電圧の変動を補
   正し、第２重み係数で補正された基準電圧に第３重み係
   数で補正された基準電圧を加算あるいは減算して基準出
   力電圧として出力する第２重み演算手段を有する、 ことを特徴とする基準電圧回路。
4. 【請求項４】定電流回路と、この定電流回路から直流電
   流の供給を受け基準電圧を発生する基準回路とを個別に
   あるいは一体にチップ上に構成してなる基準電圧回路に
   おいて、 チップが受ける応力に対して基準回路の基準電圧が増加
   方向に変動する第１基準回路と、基準電圧が減少方向に
   変動する第２基準回路とが直列接続され、第１基準回路
   と第２基準回路は定電流回路によって発生される電圧を
   分圧し、第１基準回路と第２基準回路が出力する基準電
   圧の和を基準出力電圧として出力し、 一方の基準回路の基準電圧に予め定められた第４重み係
   数を乗算して当該基準回路に入力し当該基準回路の応力
   に対する基準電圧の変動を補正する第３重み演算手段
   と、他方の基準回路の基準電圧に予め定められた第５重
   み係数を乗算して当該基準回路に入力し当該基準回路の
   応力に対する基準電圧の変動を補正する第４重み演算手
   段と、のいずれか一方あるいは両方を備える、 ことを特徴とする基準電圧回路。
5. 【請求項５】請求項１ないし請求項４のいずれかの項に
   記載の基準電圧回路において、第１基準回路が、ドレイ
   ン・ゲート間を短絡されたｎチャネル電界効果型トラン
   ジスタからなる、 ことを特徴とする基準電圧回路。
6. 【請求項６】請求項１ないし３および請求項５のいずれ
   かの項に記載の基準電圧回路において、第２基準回路
   が、ドレイン・ゲート間を短絡されたｐチャネル電界効
   果型トランジスタからなる、 ことを特徴とする基準電圧回路。
7. 【請求項７】請求項４に記載の基準電圧回路において、 第１基準回路は、ｎチャネル電界効果型トランジスタか
   らなり、第３または第４重み演算手段は該トランジスタ
   のドレイン・ゲート間電圧を増幅または減衰することに
   より第４または第５重み係数による補正をして、この補
   正された電圧を該トランジスタのゲートに入力する、 ことを特徴とする基準電圧回路。
8. 【請求項８】請求項４に記載の基準電圧回路において、 第２基準回路は、ｐチャネル電界効果型トランジスタか
   らなり、第３または第４重み演算手段は該トランジスタ
   のドレイン・ゲート間電圧を増幅または減衰することに
   より第４または第５重み係数による補正をして、この補
   正された電圧を該トランジスタのゲートに入力する、こ
   とを特徴とする基準電圧回路。
9. 【請求項９】定電流回路と、この定電流回路から直流電
   流の供給を受け基準電圧を発生する基準回路とを個別に
   あるいは一体にチップ上に構成してなる基準電圧回路に
   おいて、 チップが受ける応力に対して基準回路の基準電圧が増加
   方向に変動する第１基準回路と、基準電圧が減少方向に
   変動する第２基準回路とが直列接続され、第１基準回路
   と第２基準回路は定電流回路によって発生される電圧を
   分圧し、第１基準回路と第２基準回路が出力する基準電
   圧の和を基準出力電圧として出力し、 一方の基準回路の基準電圧に予め定められた第６重み係
   数を乗算し、他方の基準回路に入力し、他方の基準回路
   の応力に対する基準電圧の変動を補正する第５重み演算
   手段を備える、 ことを特徴とする基準電圧回路。
10. 【請求項10】請求項９に記載の基準電圧回路において、 第２基準回路が定電流回路に接続されたｐチャネル電界
    効果型トランジスタからなり、第１基準回路が信号ゼロ
    に接続されたｎチャネル電界効果型トランジスタからな
    り、第５重み演算手段が信号ゼロとｐチャネル電界効果
    型トランジスタのゲートとの間に接続される予め定めら
    れた一定電圧である，ことを特徴とする基準電圧回路。
11. 【請求項11】請求項１ないし請求項10のいずれかの項に
    記載の基準電圧回路において、 第１基準回路および第２基準回路へ定電流を供給する定
    電流回路は、デプレッション型電界効果型トランジスタ
    のソース・ゲート間を短絡して構成する、 ことを特徴とする基準電圧回路。
12. 【請求項12】請求項１または請求項２に記載の基準電圧
    回路において、 第１基準回路は、２個のp-wellの npnトランジスタと、
    このトランジスタのエミッタ電流を予め定められた比率
    に配分する抵抗と、トランジスタの動作点を安定化する
    演算増幅器と、を備え、トランジスタのバンド・ギャッ
    プ電圧を利用して基準電圧を形成するバイポーラ・バン
    ド・ギャップ基準回路を用いる、 ことを特徴とする基準電圧回路。
13. 【請求項13】請求項１または請求項２に記載の基準電圧
    回路において、 第２基準回路は、２個のn-wellの pnpトランジスタと、
    このトランジスタのエミッタ電流を予め定められた比率
    に配分する抵抗と、トランジスタの動作点を安定化する
    演算増幅器と、を備え、トランジスタのバンド・ギャッ
    プ電圧を利用して基準電圧を形成するバイポーラ・バン
    ド・ギャップ基準回路を用いる、 ことを特徴とする基準電圧回路。
14. 【請求項14】請求項１または請求項２に記載の基準電圧
    回路において、 重み演算手段は、３個の演算増幅器と重み抵抗回路を形
    成する５個の抵抗とを備え、第１、第２演算増幅器の
    (+)入力端子に各入力信号を入力し、 (-)入力端子に出
    力を負帰還してバッファ回路を構成し、このバッファ回
    路出力を重み抵抗回路を介して分圧加算して第３演算増
    幅器の(+) 入力端子に入力し、 (-)入力端子に出力を分
    圧して負帰還する、 ことを特徴とする基準電圧回路。
15. 【請求項15】請求項１または請求項３に記載の基準電圧
    回路において、 重み演算手段は、３個の演算増幅器と重み抵抗回路を形
    成する５個の抵抗とを備え、第１、第２演算増幅器の
    (+)入力端子に各入力信号を入力し、 (-)入力端子に出
    力を負帰還してバッファ回路を構成し、このバッファ回
    路出力を重み抵抗回路を介して分圧し、加算器として構
    成するときは、第１、第２演算増幅器の分圧出力を加算
    して第３演算増幅器の(+) 入力端子に入力し、第３演算
    増幅器の (-)入力端子に出力を分圧して負帰還し、ま
    た、減算器として構成するときは、第１、第２演算増幅
    器の分圧出力を第３演算増幅器の(+) 入力端子に入力
    し、第２演算増幅器の分圧出力と第３演算増幅器の分圧
    出力とを加算して第３演算増幅器の (-)入力端子に負帰
    還する、 ことを特徴とする基準電圧回路。
16. 【請求項16】請求項４または請求項９に記載の基準電圧
    回路において、 重み演算手段は、演算増幅器と、この演算増幅器出力を
    分圧する２個の抵抗とを備え、演算増幅器の (+)入力端
    子に入力信号を入力し，演算増幅器の (-)入力端子に出
    力を負帰還してバッフア回路を構成し、このバッフア回
    路出力を分圧した電圧を出力とする、 ことを特徴とする基準電圧回路。
17. 【請求項17】請求項４または請求項９に記載の基準電圧
    回路において、 重み演算手段は、演算増幅器と、この演算増幅器出力を
    分圧する２個の抵抗とを備え、演算増幅器の (+)入力端
    子に入力信号を入力し，演算増幅器の分圧出力を (-)入
    力端子に負帰還してバッフア回路を構成し、このバッフ
    ア回路出力電圧を出力とする、 ことを特徴とする基準電圧回路。
18. 【請求項18】請求項４に記載の基準電圧回路において、 重み演算手段は、２個の演算増幅器と、この演算増幅器
    出力間を分圧する２個の抵抗とを備え、第１、第２演算
    増幅器の (+)入力端子に入力信号を入力し、 (-)入力端
    子にそれぞれの出力を負帰還してバッファ回路を構成
    し、この第１，第２演算増幅器の出力間を分圧した電圧
    を出力とする、 ことを特徴とする基準電圧回路。
19. 【請求項19】請求項４に記載の基準電圧回路において、 重み演算手段は、２個の演算増幅器と、この演算増幅器
    出力間を分圧する２個の抵抗とを備え、第１、第２演算
    増幅器の (+)入力端子に入力信号を入力し、第１演算増
    幅器の (-)入力端子に第１、第２演算増幅器の出力間が
    分圧された電圧を負帰還し、第２演算増幅器の (-)入力
    端子に出力を負帰還してバッファ回路を構成し、第１演
    算増幅器の出力電圧を出力とする、 ことを特徴とする基準電圧回路。
20. 【請求項20】請求項１または請求項２に記載の基準電圧
    回路において、 第１基準回路は、２個のp-wellの npnトランジスタと、
    この第１トランジスタのエミッタ回路に接続される抵抗
    と、第２トランジスタのエミッタ回路に接続される第
    ２、第３抵抗と、第１トランジスタのエミッタ回路に
    (+)入力端子を接続し、第２、第３抵抗の共通点に (-)
    入力端子を接続する演算増幅器と、を備え、第１、第３
    抵抗の他方の端子を信号ゼロに接続し、両トランジスタ
    のベース回路に演算増幅器出力を接続して負帰還回路を
    形成し、両トランジスタのエミッタ電流を予め定められ
    た比率に配分して動作点を安定化し、トランジスタのバ
    ンド・ギャップ電圧を利用して基準電圧を形成する、 ことを特徴とする基準電圧回路。
21. 【請求項21】請求項１または請求項２に記載の基準電圧
    回路において、 第２基準回路は、２個のn-wellの pnpトランジスタと、
    この第１トランジスタのエミッタ回路に接続される抵抗
    と、第２トランジスタのエミッタ回路に接続される第
    ２、第３抵抗と、第１トランジスタのエミッタ回路に
    (+)入力端子を接続し、第２、第３抵抗の共通点に (-)
    入力端子を接続する演算増幅器と、を備え、第１、第３
    抵抗の他方の端子を演算増幅器の出力に接続して負帰還
    回路を形成し、両トランジスタのベース回路を信号ゼロ
    に接続して、両トランジスタのエミッタ電流を予め定め
    られた比率に配分して動作点を安定化し、トランジスタ
    のバンド・ギャップ電圧を利用して基準電圧を形成す
    る、 ことを特徴とする基準電圧回路。