JP2001312318A - 複数電源回路を備えた電子制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数種の電源を形成するワンチップマイクロ
コンピュータを使用した回路において、マイクロコンピ
ュータの動作保証が行えるようにする。 【解決手段】 ２電源回路において、各電源を形成する
電源出力回路８２ａのそれぞれに、電源出力回路８２ａ
の出力電圧が所定範囲にあるかを検出する電圧異常検出
回路３１０を設けると共に、電源出力回路８２ａに流れ
る電流が過電流になっていたり、低電流になっていたり
することを検出する電流異常検出回路３２０を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の電源種類を
形成する複数電源回路を備えた電子制御装置に関する。

【０００２】

【従来の技術】近年、ＩＣの集積化、高速化が急速に進
み、それに伴い電源電圧が低電圧化している。しかしな
がら、自動車などのノイズ環境が厳しい製品はノイズマ
ージンの面からペリフェラル回路部が低電圧化できな
い。

【０００３】このため、ペリフェラル回路部は高電圧、
ＣＰＵ部等は図１２に示すように低電圧となるような、
集積化とノイズマージンの両立化させた２電源回路を使
用することが多くなっている。

【０００４】また、発振回路等の放射電磁波ノイズ低減
化、Ａ／Ｄコンバータ回路等の高精度化が必要な回路部
についても個別に電源ラインを設けることが多くなって
いる。

【０００５】このような複数の電源ラインを有するワン
チップマイクロコンピュータを使用する場合、電源ライ
ン異常時にマイクロコンピュータの動作保証が行えなく
なったり、電源立ち上げ時や電源立ち下げ時にマイクロ
コンピュータの動作が不定となったりするという問題が
ある。

【０００６】図１０に、従来使用されている２電源回路
の回路構成を示し、上記問題について説明する。

【０００７】まず、電源ライン異常時におけるマイクロ
コンピュータの動作保証に関する問題について説明す
る。

【０００８】図１０に示す２電源回路においては、入力
端子６０１を介して入力される外部からの入力電圧ＶＳ
に基づき、２つの電源出力回路６００ａ、６００ｂによ
って高電圧電源と低電圧電源の２種類の電源を形成して
いる。具体的には、２電源回路は、高電圧側の出力端子
６０２から電位Ｖｏ１（例えば５Ｖ）を出力すると共
に、低電圧側の出力端子６０３である電位Ｖｏ２（例え
ば３．３Ｖ）を出力するように構成されている。

【０００９】高電圧側の電源出力回路６００ａにおいて
は、抵抗６０４〜６０６によって抵抗分割された電位と
定電圧回路６０７が形成する基準電位とに基づいてアン
プ６０８の出力を調整し、ＰＮＰトランジスタ６０９に
流れる電流を制御することで出力端子６０２の電位が電
位Ｖｏ１となるようにしている。

【００１０】また、低電圧側の電源出力回路６００ｂに
おいては、抵抗６１０、６１１によって抵抗分割された
電位と定電圧回路６０７が形成する基準電位とに基づい
てアンプ６１２の出力を調整し、ＰＮＰトランジスタ６
１３に流れる電流を制御することで出力端子６０３の電
位が電位Ｖｏ２となるようにしている。

【００１１】そして、これらのうち高電圧側の出力端子
６０２をペリフェラル回路部の電源端子として用い、低
電圧側の出力端子６０３をマイクロコンピュータの電源
端子として用いているようにしてる。

【００１２】このような回路構成において、出力電圧が
低電圧異常である場合や高電圧異常である場合を監視し
たり、第１、第２電源出力回路６００ａ、６００ｂでの
過電流の発生を監視したりしている。

【００１３】例えば、低電圧異常については、出力端子
６０２に印加される電圧を抵抗６０４〜６０６によって
抵抗分割した電位と定電圧回路６０７が形成する参照電
圧とをコンパレータ６１４で比較することによって監視
している。すなわち、抵抗分割した電位が参照電圧より
も小さくなると、コンパレータ６１４からＨｉレベルが
出力され、ＮＰＮトランジスタ６１５がオンになってコ
ンパレータ６１６からＨｉレベルが出力されると共に、
ＮＰＮトランジスタ６１７がオンになってリセット端子
６１８の電位がＬｏｗレベルになる。このＬｏｗレベル
出力をリセット信号として、低電圧異常が検出される。

【００１４】また、高電圧異常については、各出力端子
６０２、６０３に対して電位固定用のツェナーダイオー
ド６１９、６２０を接続することで、出力端子６０２、
６０３の電圧が高電圧にならないようにしている。

【００１５】さらに、過電流については、各出力端子６
０２、６０３に接続されるラインに抵抗６２１、６２２
を配置すると共に、これらの抵抗６２１、６２２に対し
て電流リミット回路６２３、６２４を並列接続すること
で、電流リミット回路６２３、６２４によって検出でき
るようにしている。

【００１６】しかしながら、図１０に示す従来の２電源
回路では、高電圧側となる第１電源出力回路６００ａに
ついてのみ低電圧検出を行っており、低電圧側となる第
２電源出力回路６００ｂについては低電圧検出を行って
いない。このため、低電圧側の出力端子６０３の電位が
マイクロコンピュータの動作保証電位以上になっている
か否か検出することができず、マイクロコンピュータの
動作が保証できなくなるのである。

【００１７】次に、図１０に示す２電源回路の電源の立
ち上げ時及び立ち下げ時におけるマイクロコンピュータ
の不定状態に関する問題について説明する。図１１に、
電源の立ち上げ時及び立ち下げ時における各部の電圧波
形を示す。

【００１８】従来の２電源回路においては、すべての電
源を同時に立ち上げるようにしている。そして、出力端
子６０２の電位がリセットレベルを超えると、マイクロ
コンピュータのウォームアップ時間を待ってマイクロコ
ンピュータのリセット状態を解除し、出力端子６０２の
電位がリセットレベルを下回るとリセット状態としてい
る。

【００１９】このようにすべての電源が同時に立ち上げ
られる場合、図１０に示す外部平滑コンデンサＣｏ１、
Ｃｏ２消費電流及びカレットリミッタ値の影響等との兼
ね合いで、必ずしもマイクロコンピュータ内部リセット
制御回路の電源となる低電圧側の電源が高電圧側より先
に立ち上がらない。通常の場合には、図１１に示すよう
に、電源電圧ＶＳの印加に伴って高電圧側となる第１電
源出力回路６００ａの電源が立ち上がったあと、低電圧
側となる第２電源出力回路６００ｂの電源が立ち上がる
ことになる。

【００２０】また、電源立ち下げ時においても同様であ
り、必ずしも第２電源出力回路６００ｂの電源が第１電
源出力回路６００ａより後に立ち下がらない場合があ
る。

【００２１】これらのような場合、マイクロコンピュー
タ内部のリセット状態が不定となり、マイクロコンピュ
ータが暴走したり若しくはＩ／Ｏ出力が不定となり、電
子制御装置内の回路が誤作動する可能性がある。

【００２２】従って、このようなワンチップマイクロコ
ンピュータをＡＢＳ（アンチスキッドブレーキシステ
ム）に使用すると、ブレーキ機能の低下を招く可能性が
ある。

【００２３】

【発明が解決しようとする課題】本発明は上記点に鑑み
て成され、複数種の電源を形成するワンチップマイクロ
コンピュータを使用した回路において、マイクロコンピ
ュータの動作保証が行えるようにすることを目的とす
る。

【００２４】また、電源立ち上げ時や電源ライン異常時
においても動作が確実に安全側となる回路構成を提供す
ることも目的とする。

【００２５】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、複数の異なる電位の複
数電源を形成する複数電源回路（８２）を備え、複数電
源のいずれかをマイクロコンピュータ（６０）の電源と
して用いており、複数電源がそれぞれ規定された範囲の
電位になっているか否かを検出し、いずれか１つでも規
定された範囲の電位になっていないことが検出される
と、マイクロコンピュータをリセット状態にすることを
特徴としている。

【００２６】このように、複数電源のいずれか１つでも
規定された範囲の電位になっていないことが検出される
とマイクロコンピュータがリセット状態にされるように
することで、電源ライン異常時においても動作が確実に
安全側となるようにすることができる。

【００２７】請求項２に記載の発明では、第１の電位
（Ｖｃｃ１）を出力する第１電源出力回路（８２ａ）
と、第１の電位よりも低電圧となる第２の電位（Ｖｃｃ
２）を出力する第２電源出力回路（８２ｂ）とを備え、
第１電源出力回路が出力する第１の電位をマイクロコン
ピュータ（６０）のペリフェラル回路部及びアナログデ
ジタル変換回路部に印加し、第２電源出力回路が出力す
る第２の電位を前記マイクロコンピュータのリセット制
御部、発振回路部及びＣＰＵ部に印加するように構成し
た電子制御装置において、第１の電位が規定された電位
よりも低電圧であることを検出する第１電圧異常検出回
路（３１０）と、第２の電位が規定された電位よりも低
電圧であることを検出する第２電圧異常検出回路とを備
え、第１電圧異常検出回路と第２電圧異常検出回路のい
ずれかで低電圧であることが検出されると、マイクロコ
ンピュータをリセット状態にすることを特徴としてい
る。

【００２８】このように、第１電圧異常検出回路と第２
電圧異常検出回路のいずれかで低電圧であることが検出
されると、マイクロコンピュータをリセット状態にする
ことにより、マイクロコンピュータの動作保証を行うこ
とができる。

【００２９】請求項３に記載の発明においては、第１電
源出力回路に流れる電流が規定された範囲外であること
を検出する第１電流異常検出部（３２０）と、第２電源
出力回路に流れる電流が規定された範囲外であることを
検出する第２電流異常検出部とを備え、第１電流異常検
出回路と第２電流異常検出回路のいずれかで第１電源出
力回路若しくは第２電源出力回路に流れる電流が規定さ
れた範囲外であることが検出されると、マイクロコンピ
ュータをリセット状態にすることを特徴としている。

【００３０】これにより、第１、第２電源出力回路にお
ける過電流異常、低電流異常を検出することが可能とな
る。そして、低電流異常の検出が行えるため、マイクロ
コンピュータに接続される電源ラインの断線や接続がＯ
ＰＥＮ状態になっていることの検出も行うことができ
る。

【００３１】請求項４に記載の発明においては、複数の
異なる電位の電源を形成する複数電源回路（８２）を備
え、複数の電源のいずれかをマイクロコンピュータ（６
０）の電源として用いており、複数の電源のうちマイク
ロコンピュータ内のリセット制御部の電源が、他の電源
よりも先に立ち上がるように構成されていることを特徴
としている。

【００３２】このように、マイクロコンピュータ内のリ
セット制御部の電源が他の電源よりも先に立ちあがるよ
うにすることにより、電源立ち上げ時においてマイクロ
コンピュータが暴走したり、Ｉ／Ｏ出力が不定になるこ
とを防止できる。

【００３３】請求項５に記載の発明においては、マイク
ロコンピュータ内のリセット制御部の電源が、他の電源
よりも後に立ち下がることを特徴としている。

【００３４】このように、マイクロコンピュータの電源
が他の電源よりも後に立ち下がるようにすることで、電
源立ち下げ時においてマイクロコンピュータが暴走した
り、Ｉ／Ｏ出力が不定になることを防止できる。

【００３５】請求項６に記載の発明においては、複数の
異なる電位の複数電源を形成する複数電源回路（８２）
と、複数電源の立ち下げ時に、複数電源がそれぞれ規定
された電位になったことを検出する手段（５０１、５０
５）を有し、複数電源のいずれかをマイクロコンピュー
タ（６０）の電源として用いており、複数電源のいずれ
か１つでも規定された電位になったことが検出される
と、マイクロコンピュータをリセット状態にすることを
特徴としている。

【００３６】このように、電源の立ち下げ時において複
数電源のいずれかでも規定された電位になったことが検
出されると、マイクロコンピュータをリセット状態にす
るようにすれば、電源立ち下げ時においてマイクロコン
ピュータが暴走したり、Ｉ／Ｏ出力が不定になることを
防止できる。

【００３７】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。

【００３８】

【発明の実施の形態】（第１実施形態）本実施形態で
は、集積回路として、ＡＢＳ（アンチスキッドブレーキ
システム）制御用ＥＣＵに本発明の一実施形態を適用す
る場合について説明する。

【００３９】まず、図１に、ＡＢＳ制御用ＥＣＵによっ
て制御されるＡＢＳ制御装置の概略構成図を示し、ＡＢ
Ｓ制御装置の構成について説明する。

【００４０】図１に示すように、ＦＲ輪１、ＦＬ輪２、
ＲＲ輪３及びＲＲ輪４のそれぞれには、電磁ピックアッ
プ式、磁気抵抗効果素子（ＭＲＥ）式、若しくはホール
素子式の車輪速度センサ５〜８が配置されている。これ
ら各車輪速度センサ５〜８は各車輪１〜４の回転に応じ
たパルス信号を発生させる。

【００４１】また、各車輪１〜４のそれぞれには、ホイ
ールシリンダ１１〜１４が配設されている。マスタシリ
ンダ１６がブレーキペダル２７の踏み込みに応じてブレ
ーキ液圧を発生させると、２位置弁（増圧制御弁）２１
〜２４及び油圧管路を介して各ホイールシリンダ１１〜
１４に圧送されるようになっている。なお、ブレーキペ
ダル２７の踏み込み状態はストップスイッチ２９によっ
て検出されるようになっている。

【００４２】さらに、ホイールシリンダ１１、１４は２
位置弁（減圧制御弁）３１、３４を介してリザーバ３７
に接続されており、ホイールシリンダ１２、１３は２位
置弁（減圧制御弁）３２、３３を介してリザーバ３９に
接続されている。

【００４３】なお、２位置弁２１〜２４及び３１〜３４
は、連通位置と遮断位置とを有するソレノイド駆動式２
位置弁で構成されており、ソレノイドへの通電により連
通位置と遮断位置とを切換えられるように構成されてい
る。

【００４４】一方、２位置弁２１〜２４の上下流はバイ
パス管路４１〜４４によって接続されている。これらの
バイパス管路４１〜４４には逆止弁４１ａ〜４４ａが備
えられ、ホイールシリンダ１１〜１４からマスタシリン
ダ１６へ向かう圧油のみがバイパス管路４１〜４４を介
して流通できるようになっている。

【００４５】リザーバ３７、３９は、図示しないモータ
によって駆動されるポンプ４５ａ、４５ｂ及び逆止弁４
７、４９を介した油圧管路で接続されており、リザーバ
３７、３９からマスタシリンダ１６へ向かう圧油の流動
のみが許容されている。

【００４６】車輪速度センサ５〜８及びストップスイッ
チ２９の検出信号は、ＡＢＳ制御用ＥＣＵ５０に入力さ
れている。ＡＢＳ制御用ＥＣＵ５０は、上記検出信号に
基づいて、各２位置弁２１〜２４及び３１〜３４の制御
信号やポンプ４５ａ、４５ｂの駆動を行うモータの制御
信号等を発生させる。この制御信号に基づいて各２位置
弁２１〜２４及び３１〜３４やモータを制御し、ＡＢＳ
制御等を行うようになっている。

【００４７】図２に、ＡＢＳ制御用ＥＣＵ５０の内部構
造を表すブロック図を示す。この図に示されるように、
ＡＢＳ制御用ＥＣＵ５０には、マイクロコンピュータ６
０、周辺ＩＣ７０、ソレノイド駆動ドライバ９０、及び
半導体リレー部１００等からなる複数のチップが備えら
れている。

【００４８】以下、ＡＢＳ制御用ＥＣＵ５０の各構成要
素の詳細を説明するが、図２中に示した各矢印は、実線
で示したものが制御系のライン、破線で示したものが監
視系のライン、一点鎖線で示したものが禁止、遮断系の
ラインを示すものとする。なお、制御系のラインとは、
矢印の先端の要素を矢印の後端の要素からの信号に基づ
いて制御することを意味する。また、監視系のラインと
は、矢印の先端の要素が矢印の後端の要素からの信号に
基づいて所定の要素が故障等していないか否か監視する
ことを意味する。また、禁止、遮断系のラインとは、矢
印の先端の要素が矢印の後端の要素からの禁止、遮断信
号に基づいて所定の要素の駆動を禁止、遮断することを
意味する。

【００４９】まず、マイクロコンピュータ６０について
説明する。マイクロコンピュータ６０は、入力部６１、
演算部６２、出力部６３を備えており、入力部６１に車
輪速信号等の各種情報が入力されると、この入力された
各種情報に基づいて演算部６２がＡＢＳ制御等に用いら
れる各種演算を行い、出力部６３より演算結果に基づく
ＡＢＳ制御信号、すなわちソレノイド駆動やモータ駆動
信号を発生させるように構成されている。また、マイク
ロコンピュータ６０にはシリアル通信部６４が備えられ
ており、演算部６２での演算によって得られた各種信号
（例えばＡＢＳ制御中を示すＡＢＳ制御信号）が入力さ
れると、これら各種信号をシリアル化し、シリアル信号
として周辺ＩＣ７０に送信している。

【００５０】次に、周辺ＩＣ７０について説明する。周
辺ＩＣ７０には、車輪速度入力バッファ７１、スイッチ
（以下、ＳＷという）信号入力バッファ７２、シリアル
通信バッファ７３、シリアル通信監視部７４、内部発振
回路７５、ウォッチドック（以下、ＷＤという）監視部
７６、リセット制御部７７、駆動禁止信号発生部７８、
リレー駆動部７９、ランプ駆動回路８０、過熱保護回路
８１、電源監視部８２、電源出力回路８３、信号入出力
バッファ８４及び温度監視部８５が備えられている。こ
れら各要素が１チップに集積され、周辺ＩＣ７０が構成
されている。

【００５１】車輪速入力バッファ７１では、図１に示し
た車輪速度センサ５〜８から送られてくる信号を矩形波
に修正する波形整形を行っている。この車輪速入力バッ
ファ７１によって波形整形された車輪速度信号がマイク
ロコンピュータ６０に入力され、マイクロコンピュータ
６０が車輪速度や推定車体速度等のＡＢＳ制御に用いる
各種演算を行うようになっている。また、車輪速入力バ
ッファ７１では、車輪速度センサ５〜８とＡＢＳ制御用
ＥＣＵとを接続する配線の断線検出も行っており、断線
検出が成されるとシリアル通信バッファ７３に断線した
ことを示す断線信号を送るようになっている。

【００５２】ＳＷ信号入力バッファ７２では、図１に示
すストップスイッチ２９のオン、オフ信号や、２位置弁
２１〜２４、３１〜３４のソレノイドへの通電が行われ
たか否かが判る信号（例えば、ソレノイドにかかる電圧
値）のモニタリングを行っている。これにより、ブレー
キペダル２７の踏み込みが成されているか否かのオン、
オフ信号や、ソレノイドへの通電が行われているか否か
のオン、オフ信号が出力されるようになっている。

【００５３】シリアル通信バッファ７３では、車輪速入
力バッファ７１からの断線信号やＳＷ信号入力バッファ
７２からのオン、オフの信号等をシリアル化し、シリア
ル信号としてマイクロコンピュータ６０への送信を行っ
ている。上述したマイクロコンピュータ６０からのシリ
アル信号は、このシリアル通信バッファ７３に送られる
ようになっている。

【００５４】シリアル信号監視部７４では、シリアル通
信バッファ７３からのシリアル信号に基づいてマイクロ
コンピュータ６０の監視を行う。具体的には、車輪速入
力バッファ７１及びＳＷ信号入力バッファ７２からの信
号等に基づいてマイクロコンピュータ６０が演算した結
果をシリアル通信バッファ７３で受信し、その信号が適
正な信号であるか否かの監視を行う。例えば、ＳＷ信号
入力バッファ７２からストップスイッチ２９が踏み込ま
れていないというオフ信号が送られてきているにも関わ
らず、シリアル通信部６４からＡＢＳ制御中という信号
が送られてきた場合には、マイクロコンピュータ６０か
らのシリアル信号が適正ではないと判定するようになっ
ている。そして、マイクロコンピュータ６０からのシリ
アル信号が適正ではない場合には、後述するリセット制
御部７７にリセット信号を出力する若しくは、駆動禁止
信号発生回路７８に禁止信号を送るようになっている。

【００５５】内部発信部７５では、シリアル信号監視部
７４やＷＤ監視部７６等に使用される内部クロックを形
成している。この内部発振回路７５では、タイミングが
異なる複数種のクロック信号を生成しており、シリアル
信号監視部７４やＷＤ監視部７６では、監視用信号とし
て相応しいタイミングのクロック信号を選択して、各監
視を行っている。

【００５６】ＷＤ監視部７６では、マイクロコンピュー
タ６０から送られてくる演算周期等のデータに基づい
て、マイクロコンピュータ６０での演算が適正に成され
ているか否かの監視を行っている。例えば、演算適正に
行われていれば、ＷＤ監視信号が交互に反転した信号と
して得られるため、このＷＤ監視信号が交互に反転した
信号となっていなければマイクロコンピュータ６０での
演算が適正な周期で行われていないと判定するようにな
っている。そして、マイクロコンピュータ６０での演算
が適正ない周期で行われていない場合には、後述するリ
セット制御部７７にリセット信号を出力する若しくは、
駆動禁止信号発生回路７８に禁止信号を送るようになっ
ている。

【００５７】リセット制御部７７では、初期化の際、若
しくはシリアル信号監視部７４やＷＤ監視部７６、及び
後述する電源監視部８３からのリセット信号が入力され
ると、マイクロコンピュータ６０にリセット信号を送る
ようになっている。このリセット信号を受け取ると、マ
イクロコンピュータ６０は、マイクロコンピュータ６０
内の各値を予め規定されたリセット状態のモードにす
る。例えば、マイクロコンピュータ６０での演算等をす
べてストップさせる。また、このリセット信号は、シリ
アル通信バッファ７３やシリアル信号監視部７４にも送
られるようになっており、このリセット信号に基づいて
初期化等が行われる。

【００５８】駆動禁止信号発生部７８では、シリアル信
号監視部７４、ＷＤ監視部７６、後述する過熱保護回路
８１及び電源監視部８３からの禁止信号に基づき、リレ
ー駆動部７９にソレノイド駆動禁止信号やモータ駆動禁
止信号を送ると共に、マイクロコンピュータ６０を介さ
ずに直接ソレノイド駆動ドライバ９０に駆動禁止信号を
送る。このため、駆動禁止信号発生部７８からソレノイ
ド駆動禁止信号が送られると、マイクロコンピュータ６
０が作動していてもソレノイド駆動が禁止される。

【００５９】リレー駆動部７９では、マイクロコンピュ
ータ６０からのソレノイド駆動信号やモータ駆動信号に
基づき、半導体リレー部１００のスイッチングを制御
し、ソレノイドやポンプ４５ａ、４５ｂの駆動を行うモ
ータへの通電を制御する。そして、駆動禁止信号発生部
７８や後述するソレノイド駆動ドライバ９０の出力監視
部９２からのソレノイド駆動禁止信号やモータ駆動禁止
信号が入力されると、リレー駆動部７９は半導体リレー
部１００によってソレノイドへの通電やモータへの通電
をストップさせるようになっている。

【００６０】ランプ駆動部８０では、通常時にはマイク
ロコンピュータ６０からのＡＢＳ制御中信号に基づいて
ＡＢＳ制御の作動状態を出力しているが、リセット制御
部７７からのリセット信号、若しくは駆動禁止信号発生
部７８からのソレノイド駆動禁止信号やモータ駆動禁止
信号が入力されると、ＡＢＳ制御が非作動となることを
出力する。このランプ駆動部８０からの信号を受けて、
図示しないランプが点灯し、ＡＢＳ制御の作動状態が確
認できる。

【００６１】過熱保護回路部８１では、周辺回路７０を
構成するチップが異常な温度になることを防止すべく、
チップが所定温度に達したことを検出し、チップが所定
温度以上になると駆動禁止信号発生部７８に禁止信号を
発生させると共に、それ以上の温度上昇を防止するため
に、マイクロコンピュータ６０への電圧供給を止めるよ
うになっている。

【００６２】電源出力回路８２は、被監視ブロックに相
当し、集積回路５０外に配置された外部電源との接続が
成される電源端子（第１の電源端子）１０１及び接地端
子（第１の接地端子）１０３に接続されている。この電
源出力回路８２では、電源端子１０１に印加される電圧
に基づいて、所望の値（例えば、５Ｖ、３．３Ｖ）の電
圧を出力するようになっている。この電源出力回路８２
の出力電圧が、マイクロコンピュータ６０、周辺ＩＣ７
０、ソレノイド駆動ドライバ９０等の電源電圧として用
いられる。なお、この電源出力回路８２の詳細について
は後述する。

【００６３】電源監視部８３は、監視ブロックに相当
し、電源出力回路８２が接続される電源端子１０１とは
別の電源端子（第２の電源端子）１０５及び接地端子
（第２の電源端子）１０７に接続されている。電源監視
部８３では、電源出力回路８２の出力電圧が所望の値に
なっているか否かの監視を行うと共に、電源出力回路８
２に印加される電圧が過電圧になっていないか否かの監
視を行う。例えば、電源出力回路８２の出力電圧が所望
の値に満たない場合にはリセット制御部７７にリセット
信号が送られ、所望の値よりも高い場合には駆動禁止信
号発生部７８に禁止信号が送られるようになっている。
また、電源出勅回路８２に印加される電圧が過電圧であ
る場合には、駆動禁止信号発生部７８に禁止信号を出力
すると共に、異常過熱を防止するため、マイクロコンピ
ュータ６０への電圧供給を止めるようになっている。な
お、この電源監視部８３についての詳細は後述する。

【００６４】信号入出力バッファ８４は、車が故障した
時のダイアグを調査するための端子８４ａに接続されて
おり、テスターを端子８４ａに接続することでマイクロ
コンピュータ６０との通信が行えるようになっている。
また、この信号入出力バッファ８４は、単なる出力バッ
ファ、例えば車両用スピードメータの車速を表示するた
めの信号（例えば、車輪速から演算された推定車体速度
に相当する信号）を出力させるバッファに使用すること
ができる。

【００６５】温度監視部８５では、常時、集積回路５０
の温度検出を行っている。温度監視部８５は、集積回路
５０の温度に応じた信号を温度検出信号としてマイクロ
コンピュータ６０に送るようになっている。この温度検
出信号に基づいてマイクロコンピュータ６０では、検出
された温度に応じたＡＢＳ制御の演算を行うようになっ
ている。

【００６６】続いて、ソレノイド駆動ドライバ９０につ
いて説明する。ソレノイド駆動ドライバ９０は、ソレノ
イドに接続されたＭＯＳトランジスタ９１と、ソレノイ
ド（ＭＯＳトランジスタ９１）への通電状態を監視する
出力監視部９２と、ＭＯＳトランジスタ９１のオン、オ
フ駆動を行うアンド回路９３とを備えている。

【００６７】ＭＯＳトランジスタ９１は、図１に示す各
種制御弁２１〜２４、３１〜３４のそれぞれのソレノイ
ドに接続されており、このＭＯＳトランジスタ９１によ
ってソレノイドへの通電のスイッチングが成される。

【００６８】出力監視部９２は、各ソレノイド１つ１つ
に備えられ、各ソレノイドへのドライバ出力の監視を行
っている。例えば、ＭＯＳトランジスタ９１のドレイン
電圧やドレイン電流に基づいてソレノイドへの通電状態
の監視を行う。これにより、例えば、ドレイン電流が過
電流になっていないか、ソレノイドへの通電用配線がオ
ープンになっていないか若しくはリークしていないか、
ＭＯＳトランジスタ９１が高温になり過ぎていないか等
を検出する。これにより、ソレノイド駆動に適していな
い結果が得られた場合には、出力監視部９２はリレー駆
動部７９にソレノイド駆動禁止信号やモータ駆動禁止信
号を送ると共に、アンド回路９３にもソレノイド駆動禁
止信号を送るようになっている。

【００６９】アンド回路９３には、マイクロコンピュー
タ６０の出力信号、リレー駆動部７９からの出力信号、
駆動禁止信号発生部７８からの出力信号、出力監視部９
２からの出力信号が入力される。本実施形態の場合、リ
レー駆動部７９からの出力信号、駆動禁止信号発生部７
８からの出力信号、出力監視部９２からの出力信号は、
通常時にはＬｏｗレベルとなっているが、何らかの故障
が合った時にＨｉレベルとなり、アンド回路９３の出力
がＬｏｗレベル、つまりＭＯＳトランジスタ９１をオフ
するようになっている。

【００７０】このため、ソレノイド駆動ドライバ９０
は、マイクロコンピュータ６０や周辺ＩＣ７０からの信
号に基づいてソレノイドへの通電を遮断できるだけでな
く、ソレノイド駆動ドライバ９０自身に備えら得た出力
監視部９２からの信号に基づいてソレノイドへの通電を
遮断できるようになっている。

【００７１】半導体リレー部１００においては、半導体
リレー１００ａでは、ソレノイドへの通電のスイッチン
グを行っており、半導体リレー１００ｂでは、ポンプ４
５ａ、４５ｂの駆動を行うモータへの通電のスイッチン
グを行っている。これら各半導体リレー１００ａ、１０
０ｂは、リレー駆動部７９からの信号に基づいて制御さ
れ、通常時にはソレノイドやモータへの通電が可能とな
るように構成され、リレー駆動部７９からソレノイド駆
動禁止信号やモータ駆動禁止信号を受けると、ソレノイ
ドやモータへの通電が行えなくなるように構成されてい
る。

【００７２】続いて、電源出力回路８２の詳細について
説明する。図２に示す電源出力回路８２の詳細を表すブ
ロック図を図３に示す。

【００７３】この図に示されるように、電源出力回路８
２は、電源出力Ｖｃｃ１（例えば５Ｖ）を出力する第１
電源出力回路８２ａと、電源出力Ｖｃｃ１よりも低電圧
となる電源出力Ｖｃｃ２（例えば３．３Ｖ）を出力する
第２電源出力回路８２ｂとを備えた２電源回路で構成さ
れている。

【００７４】この電源出力回路８２と他のブロックとの
具体的な回路構成を図４に示す。電源出力回路８２及び
電源監視部８３は、図中の第１、第２電源制御回路部２
０１、２０２と第１、第２バンドギャップ基準電源回路
２０３、２０４によって構成されている。

【００７５】これらのうちの第１、第２電源制御回路部
２０１、２０２に電源出力回路８２が内蔵されている。
図５に、第１電源制御回路部２０１の具体的な回路構成
を示し、これら図４、図５に基づいて電源出力回路８２
と電源監視部８３の詳細について説明する。なお、第２
電源制御回路部２０２の回路構成は素子等の定数が異な
る以外は第１電源制御回路部２０１と同様であるため、
ここでは省略する。

【００７６】図５に示すように、第１電源制御回路部２
０１内に第１電源出力回路８２ａが備えられている。こ
の第１電源出力回路８２ａには、電源端子１０１を介し
て外部からの電源電圧ＶＳが印加されるようになってお
り、この電源電圧ＶＳと電源監視部８３に備えられた第
１バンドギャップ基準電源回路２０３が形成する基準電
圧ＶＢＧ１に基づいて、第１電源制御回路部２０１が電
圧Ｖｃｃ１を出力するようになっている。具体的には、
抵抗３０１及び抵抗３０２の定数を調整することによ
り、抵抗３０１及び抵抗３０２によって抵抗分割された
電位と基準電圧ＶＢＧ１とに基づいてアンプ３０３の出
力を調整し、ＰＮＰトランジスタ３０４に流れる電流を
制御することでＶｃｃ１端子が所望範囲の電位となるよ
うにしている。

【００７７】また、第１電源制御回路部２０１には、電
源監視部８３の一部を構成する電圧異常検出回路（第１
電圧異常検出回路）３１０が備えられている。この電圧
異常検出回路３１０により、Ｖｃｃ１端子の電位と電源
監視部８３に備えられた第２バンドギャップ基準電源回
路８３ｂによって形成される基準電圧ＶＢＧ２とが比較
され、正確に所望範囲の電圧になっているか否かが監視
される。すなわち、Ｖｃｃ１端子の電位が所望の電位よ
りも高電位となる高電圧異常や、低電位となる低電圧異
常の検出が行われる。

【００７８】具体的には、抵抗３１１〜３１３によって
抵抗分割された２部位の電位と第２バンドギャップ基準
電源回路２０４が形成する基準電圧ＶＢＧ２とを２つの
コンパレータ３１４、３１５によって比較し、Ｖｃｃ１
端子の電位が所望範囲になければ、電圧異常信号として
ＯＲ回路３１６からＨｉレベル出力がなされるようにな
っている。このＯＲ回路３１６の出力が図４に示すＤＧ
−Ｖ端子の出力に相当する。

【００７９】さらに、第１電源制御回路部２０１には、
第１電源出力回路８２ａに流れる電流が所望範囲の電流
値にあるか否かを検出する電流異常検出回路（第１電流
異常検出回路）３２０が備えられている。この電流異常
検出回路３２０により、第１電源出力回路８２ａに流れ
る電流が所望の電流値より高電流である過電流異常や、
低電流である低電流異常の検出が行われる。

【００８０】具体的には、定電流源３２１及び抵抗３２
２、３２３によって形成された定電位となる２部位の電
位と第１電源出力回路８２ａに接続される電圧供給ライ
ンの電位とを２つのコンパレータ３２４、３２５によっ
て比較し、第１電源出力回路８２ａに過電流が発生する
と、電流異常信号としてＯＲ回路３２６からＨｉレベル
が出力されるようになっている。このＯＲ回路３２６の
出力が図４に示すＤＧ−Ｃ端子の出力に相当する。

【００８１】なお、上述したように第２電源制御回路部
２０２の回路構成も図５と同様であるが、第１電源制御
回路部２０１の回路構成に対して抵抗３０１の定数が異
なっており、Ｖｃｃ２端子がＶｃｃ１端子よりも低い所
望範囲の電位となるようにしている。そして、第２電源
制御回路部２０２の高電圧異常や低電圧異常、さらにな
過電流異常や低電流異常が検出できるようになってい
る。なお、この第２電源制御回路部２０２に備えられる
電圧異常検出回路が第２電圧異常検出回路に相当し、電
流異常検出回路が第２電流異常検出回路に相当する。

【００８２】このようにして、図４に示す第１、第２電
源制御回路部２０１、２０２それぞれのＤＧ−Ｃ端子及
びＤＧ−Ｖ端子からの出力がＯＲ回路２０５を介してリ
セット制御部７７に入力され、このとき入力される信号
ｆＶＣＵＮに基づいてリセット制御部７７がリセット信
号を出力するように構成されている。

【００８３】具体的には、リセット制御部７７の論理構
成は図６のように表される。なお、この図に示す信号Ｑ
６とは図２及び図４に示す内部発振回路７５が形成する
クロック信号の１つである。

【００８４】この図に示されるカウンター７７ａは、初
期状態においてはカウントが成されていないが、アンド
回路７７ｂの出力がＨｉレベルとなるため、アンド回路
７７ｃより信号Ｑ６の立ち上がりタイミングに同期して
出力されるＨｉレベル信号に伴ってカウントされ、最終
桁までカウントが成される。このため、アンド回路７７
ｂの出力がＬｏｗレベルとなり、カウンター７７ｂは最
終桁までカウントされた状態を維持し、リセット信号に
相当する信号ｆＲＥＳがＬｏｗレベルとなる。

【００８５】これに対し、上記した電圧異常検出若しく
は電流異常検出が成されると、信号ｆＶＣＵＮがＨｉレ
ベルになるため、ＯＲ回路７７ｄの出力がＨｉレベルと
なりカウンター７７ｂがリセットされる。このため、ア
ンド回路７７ｂの出力がＨｉレベルとなり、マイクロコ
ンピュータ６０をリセット状態にするリセット信号が送
られる。

【００８６】なお、信号ｆＲＳＷＤは、図４に示すＷＤ
監視部７６からの異常検出信号であり、ＷＤ監視部７６
にて異常検出が行われた場合においても上記と同様の作
動によりマイクロコンピュータ６０をリセット状態にす
るリセット信号が送られるようになっている。

【００８７】以上説明したように、本実施形態において
は第１、第２電源出力回路８２ａ、８２ｂが出力する電
圧を両方共監視しているため、高電圧側のみでなく低電
圧側についても監視することができ、マイクロコンピュ
ータ６０の動作を保証することができる。

【００８８】また、第１、第２電源出力回路８２ａ、８
２ｂの両方において、低電流異常及び過電流異常を検出
するようにしているため、マイクロコンピュータ６０や
ＡＢＳ制御用ＥＣＵ５０内の各回路（ペリフェラル部）
の動作を保証することができる。

【００８９】さらに、上記した図１０に示す従来の回路
構成においては、低電流異常を検出する手段が備えられ
ていないため、低電圧側の電源となるＶｏ１端子とマイ
クロコンピュータとを接続する電源ラインが断線したり
ＯＰＥＮ状態になったりしてもそれを検出することがで
きない。これに対し、第２電源出力回路８２ｂにおいて
低電流異常が検出できるようにしているため、低電圧側
の電源となるＶｃｃ２端子とマイクロコンピュータ６０
等とを結ぶ電源ラインの断線等についても検出すること
ができる。

【００９０】（第２実施形態）本実施形態では、第１実
施形態に対して２電源回路における電源の立ち上げ順序
を規定する場合について説明する。

【００９１】上述したように、２電源回路における電源
の立ち上げ時や立ち下げ時において、マイクロコンピュ
ータ６０が不定状態になる場合がある。本実施形態で
は、このようなマイクロコンピュータ６０の不定状態を
防止するべく、２電源回路における電源の立ち上げ順序
を規定するものである。

【００９２】図７に、本実施形態における電源出力回路
８２の具体的な回路構成を示し、図８に、図７中に示す
順序コントロール及びリセット制御を行うコントロール
部５００の具体的な論理構成を示す。また、図９に、電
源電圧ＶＳ印加時における電源出力回路８２の各部での
電圧波形を示す。以下、これらの図を参照して本実施形
態における電源出力回路８２の作動を説明する。

【００９３】まず、各電源を立ち上げるために電源出力
回路８２に対して電源電圧ＶＳを印加すると、図７に示
す第２電源出力回路８２ｂに備えられたＰＮＰトランジ
スタ４０１がオンする。これにより、抵抗４０２〜４０
４によって抵抗分割された電位と図４に示す第２バンド
ギャップ基準電源回路２０４が形成する基準電圧ＶＢＧ
２とに基づいてアンプ４０５の出力が調整され、Ｖｃｃ
２端子の電位が上昇し、第２電源出力回路８２ｂにおい
て電源が立ち上がる。

【００９４】一方、Ｖｃｃ２端子の電源が立ち上がる前
には、抵抗４０２〜４０４によって抵抗分割された電位
ＶＭ２が参照電圧Ｖｒｅｆよりも小さいため、図８に示
すコンパレータ５０１の出力がＬｏｗレベルとなり、イ
ンバータ回路５０２を介してＭＯＳトランジスタ５０３
がオンとなる。

【００９５】このため、コントロール部５００のＩＨＶ
１端子を介して電流が流れ、図８に示すＰＮＰトランジ
スタ４０５がオンすると共にＰＮＰトランジスタ４０６
がオフし、第１電源出力回路８２ａにおいては電源が立
ち上がらない。

【００９６】なお、このとき、コンパレータ５０１の出
力がＬｏｗレベルとなるため、インバータ回路５０４か
らＨｉレベルが出力され、θＳＨ端子を介してＮＰＮト
ランジスタ４１１がオンになる。このため、コンデンサ
４１２が充電されていたとしてもＮＰＮトランジスタ４
１１を介して電荷が引き抜かれるようになっている。

【００９７】続いて、第２電源出力回路８２ｂにおける
電源が立ち上がったのち、電位ＶＭ２が基準電圧ＶＢＧ
２を超えると、コンパレータ５０１からＨｉレベルが出
力され、ＭＯＳトランジスタ５０３がオフされる。

【００９８】これにより、ＰＮＰトランジスタ４０５が
オフすると共にＰＮＰトランジスタ４０６がオンにな
る。これにより、抵抗４０７〜４０９によって抵抗分割
された電位と図４に示す第１バンドギャップ基準電源回
路２０３が形成する基準電圧ＶＢＧ１とに基づいてアン
プ４１０の出力が調整され、Ｖｃｃ１端子の電位が上昇
し、第１電源出力回路８２ａにおいて電源が立ち上が
る。

【００９９】このように、マイクロコンピュータ６０内
のリセット制御部の電源となる第２電源出力回路８２ｂ
における電源が立ち上がった後に、その他の電源である
第１電源出力回路８２ａにおける電源が立ち上がるよう
にすることができる。

【０１００】また、各電源が立ち上げられる前において
は、ＶＭ２端子の電位もＶＭ１端子の電位も基準電圧Ｖ
ＢＧ２、ＶＢＧ１よりも低電圧となっているため、コン
パレータ５０１及びコンパレータ５０５の出力はＬｏｗ
レベルとなる。このため、インバータ回路５０６、５０
７の出力が共にＨｉレベルとなって、ＯＲ回路５０８の
出力がＨｉレベルとなり、カウンター５０９がリセット
状態にされ、遇数個備えられたインバータ回路５１０、
５１１を介してリセット端子からＬｏｗレベルが出力さ
れる。このリセット端子の出力信号がリセット信号に相
当し、リセット端子からＬｏｗレベルが出力されると、
マイクロコンピュータ６０がリセット状態にされる。

【０１０１】そして、各電源がすべて立ち上がりＶｃｃ
１端子及びＶｃｃ２端子の電位が動作保証電圧を超える
と、ＯＲ回路５０８の出力がＬｏｗレベルとなり、内部
発振回路７５が形成するクロック信号ＣＫの立ち上がり
パルスに同期してアンド回路からＨｉレベルが出力さ
れ、カウンター５０９でのカウントが成される。

【０１０２】この後、カウンター５０９でのカウントが
最終桁まで成されると、リセット端子からＨｉレベルが
出力される。つまり、マイクロコンピュータ６０等のウ
ォームアップ時間を待ってから、リセット端子からマイ
クロコンピュータ６０のリセット状態を解除する信号が
出力される。

【０１０３】このように、本実施形態における電源出力
回路８２では、まずマイクロコンピュータ６０のリセッ
ト制御部の電源を立ち上げ、すべての電源が立ち上がり
Ｖｃｃ１端子及びＶｃｃ２端子の電位が動作保証レベル
の電位を超えてから、マイクロコンピュータ６０のリセ
ット状態を解除するようにしているため、マイクロコン
ピュータ６０内部のリセット状態が不定になることはな
い。これにより、マイクロコンピュータ６０等が暴走し
たり、Ｉ／Ｏ出力が不定になることを防止でき、ＡＢＳ
制御用ＥＣＵ５０内の回路が誤作動することを防止する
ことができる。

【０１０４】次に、各電源を立ち下げるために電源出力
回路８２への電源電圧ＶＳの印加を止めると、第１電源
出力回路８２ａにおける電源、第２電源出力回路８２ｂ
における電源が共に立ち下がり始める。そして、第２電
源出力回路８２ｂにおける電位ＶＭ２が回路動作保証レ
ベルの電位を下回ると、図８に示すコンパレータ５０１
の出力がＬｏｗレベルとなり、インバータ回路５０２の
出力がＨｉレベルとなり、ＭＯＳトランジスタ５０３が
オンされ、ＩＨＶ１出力がＬｏｗレベルとなり、ＰＮＰ
トランジスタ４０５のベース電流を流し、ＰＮＰトラン
ジスタ４０５をオンすると共に、ＰＮＰトランジスタ４
０６をオフする。また一方、インバータ回路５０４の出
力がＨｉレベルとなる。これにより、θＳＨ端子を介し
てＮＰＮトランジスタ４１１がオンし、コンデンサ４１
２に充電された電荷がＮＰＮトランジスタ４１１を介し
て引き抜かれ、第１電源出力回路８２ａにおける電源が
瞬時に立ち下げられる。

【０１０５】そして、第１電源出力回路８２ａにおける
電位ＶＭ１がリセットレベルの電位を下回ると、コンパ
レータ５０５の出力がＬｏｗレベルとなり、カウンター
５０９がリセットされ、リセット端子からＬｏｗレベル
が出力される。これにより、マイクロコンピュータ６０
がリセット状態にされる。

【０１０６】一方、第２電源出力回路８２ｂにおける電
源はコンデンサ４１３等の時定数に応じた速度で立ち下
がり、少なくとも第１電源出力回路８２ａにおける電源
の立ち下げよりも遅いタイミングで立ち下がる。

【０１０７】このように、各電源のうちの１つでも動作
保証レベルの電圧を下回った際に即座にマイクロコンピ
ュータ６０がリセットされるようにしているため、マイ
クロコンピュータ６０が確実にリセット状態にされる。
さらに、リセット制御を行うコントロール部５００の電
源、つまり第２電源出力回路８２ｂの電源が最も遅く立
ち下がるようにしているため、マイクロコンピュータ６
０が暴走したり、Ｉ／Ｏ出力が不定になることを防止で
き、ＡＢＳ制御用ＥＣＵ５０内の回路が誤作動すること
を防止することができる。

【０１０８】（他の実施形態）第１、第２実施形態で
は、電源出力回路８２が２電源回路となる場合について
説明したが、２以上の電源を形成する複数電源回路にお
いて、本発明を適用することが可能である。

【０１０９】この場合、複数の電源回路のすべてにおい
て高電圧異常、低電圧異常、過電流異常、低電流異常が
検出されるようにすれば第１実施形態と同様の効果を得
ることができる。

【０１１０】また、複数電源のうちマイクロコンピュー
タの電源となるものが他の電源よりも先に立ち上がり、
かつ他の電源よりも後に立ち下がるようにすれば、第２
実施形態と同様の効果をえることができる。

【０１１１】また、図４では示していないが、Ｖｃｃ１
端子及びＶｃｃ２端子に対してツェナーダイオードを接
続し、Ｖｃｃ１端子やＶｃｃ２端子が所望範囲より高電
圧になることを防止することも可能である。

【図面の簡単な説明】

【図１】本発明の第１実施形態におけるＡＢＳ制御用Ｅ
ＣＵによって制御されるＡＢＳ制御装置の概略構成を示
す図である。

【図２】ＡＢＳ制御用ＥＣＵ５０の内部構造を表すブロ
ック図である。

【図３】図２に示す電源出力回路８２の詳細を表すブロ
ック図である。

【図４】電源出力回路８２と他のブロックとの具体的な
回路構成を示す図である。

【図５】第１電源制御回路部２０１の回路構成を示す図
である。

【図６】図４に示すリセット制御部７７の論理構成を示
す図である。

【図７】従来の２電源回路における各電源の立ち上げ
時、及び立ち下げ時のタイミングを説明するための図で
ある。

【図８】本発明の第２実施形態における電源出力回路８
２の回路構成を示す図である。

【図９】図８に示すコントロール部５００の論理構成を
示す図である。

【図１０】図８に示す電源出力回路８２の各電源の立ち
上げ時、及び立ち下げ時のタイミングを説明するための
図である。

【図１１】従来の２電源回路の回路構成を示す図であ
る。

【図１２】複数の電源を有するマイクロコンピュータの
内部かいろ構成を示す図である。

【符号の説明】

５０…ＡＢＳ制御用ＥＣＵ、６０…マイクロコンピュー
タ、７０…周辺ＩＣ、８２…電源出力回路、８２ａ…第
１電源出力回路、８２ｂ…第２電源出力回路、８３…電
源監視部。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3D046 BB01 BB28 GG11 HH11 KK12 MM05 MM14 5H410 BB01 BB02 CC02 DD02 EB25 EB37 FF03 FF05 FF14 GG07 HH05 LL02 LL04 LL06 LL13 LL15 LL20

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数の異なる電位の複数電源を形成する
   複数電源回路（８２）を備え、 前記複数電源のいずれかをマイクロコンピュータ（６
   ０）の電源として用いており、 前記複数電源がそれぞれ規定された範囲の電位になって
   いるか否かを検出し、いずれか１つでも前記規定された
   範囲の電位になっていないことが検出されると、前記マ
   イクロコンピュータをリセット状態にすることを特徴と
   する電子制御装置。
2. 【請求項２】 第１の電位（Ｖｃｃ１）を出力する第１
   電源出力回路（８２ａ）と、前記第１の電位よりも低電
   圧となる第２の電位（Ｖｃｃ２）を出力する第２電源出
   力回路（８２ｂ）とを備え、前記第１電源出力回路が出
   力する第１の電位をマイクロコンピュータ（６０）のペ
   リフェラル回路部及びアナログデジタル変換回路部に印
   加し、前記第２電源出力回路が出力する第２の電位を前
   記マイクロコンピュータのリセット制御部、発振回路部
   及びＣＰＵ部に印加するように構成した電子制御装置に
   おいて、 前記第１の電位が規定された電位よりも低電圧であるこ
   とを検出する第１電圧異常検出回路（３１０）と、 前記第２の電位が規定された電位よりも低電圧であるこ
   とを検出する第２電圧異常検出回路とを備え、 前記第１電圧異常検出回路と前記第２電圧異常検出回路
   のいずれかで低電圧であることが検出されると、前記マ
   イクロコンピュータをリセット状態にすることを特徴と
   する電子制御装置。
3. 【請求項３】 前記第１電源出力回路に流れる電流が規
   定された範囲外であることを検出する第１電流異常検出
   部（３２０）と、 前記第２電源出力回路に流れる電流が規定された範囲外
   であることを検出する第２電流異常検出部とを備え、 前記第１電流異常検出回路と前記第２電流異常検出回路
   のいずれかで第１電源出力回路若しくは第２電源出力回
   路に流れる電流が規定された範囲外であることが検出さ
   れると、前記マイクロコンピュータをリセット状態にす
   ることを特徴とする請求項２に記載の電子制御装置。
4. 【請求項４】 複数の異なる電位の電源を形成する複数
   電源回路（８２）を備え、 前記複数の電源のいずれかをマイクロコンピュータ（６
   ０）の電源として用いており、 前記複数の電源のうち前記マイクロコンピュータ内のリ
   セット制御部の電源が、他の電源よりも先に立ち上がる
   ように構成されていることを特徴とする電子制御装置。
5. 【請求項５】 前記マイクロコンピュータ内のリセット
   制御部の電源が、他の電源よりも後に立ち下がることを
   特徴とする請求項４に記載の電子制御装置。
6. 【請求項６】 複数の異なる電位の複数電源を形成する
   複数電源回路（８２）と、 前記複数電源の立ち下げ時に、前記複数電源がそれぞれ
   規定された電位になったことを検出する手段（５０１、
   ５０５）を有し、 前記複数電源のいずれかをマイクロコンピュータ（６
   ０）の電源として用いており、 前記複数電源のいずれか１つでも前記規定された電位に
   なったことが検出されると、前記マイクロコンピュータ
   をリセット状態にすることを特徴とする電子制御装置。