JP2001314096A - 負荷駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 負荷駆動用の半導体素子を並列駆動する際
に、負荷駆動回路の端子、及びこの端子に接続されるワ
イヤ本数の削減が図れるようにする。 【解決手段】 負荷駆動回路は、パワーＭＯＳトランジ
スタ２０１ａ〜２０１ｃが内蔵されていると共にパワー
ＭＯＳトランジスタ２０１ａ〜２０１ｃのオン、オフ駆
動を行うＩＰＤＡ〜Ｃを複数個並列接続した構成となっ
ている。このような構成において、パワーＭＯＳトラン
ジスタ２０１ａ〜２０１ｃへの電圧供給ライン及び接地
ラインとＩＰＤ内に備えられた制御部への電圧供給ライ
ン及び接地ラインとを１本の電圧供給ライン１５６及び
接地ライン１５７で兼用する。そして、電源端子１５３
と接地端子１５４との間に配置されるコンデンサ１６０
に対して抵抗１６１を配置し、インダクタンス成分１６
３とコンデンサ１６０によるＬＣ発振を抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、モータやソレノイ
ド等の負荷の駆動に用いられる負荷駆動回路に関するも
のである。

【０００２】

【従来の技術】近年、車両の自動制御化が進むに連れ、
負荷制御技術が重要になってきている。この負荷制御を
達成する一手法として、従来では、半導体スイッチング
素子を用いた制御技術が採用されている。

【０００３】しかしながら、負荷が大きくなるに連れて
大電流負荷のオン、オフ時に電源ワイヤのインダクタン
ス成分により発生するサージノイズの影響で自己保護回
路が誤動作する問題がある。

【０００４】

【発明が解決しようとする課題】図１６に示す負荷駆動
回路では、並列接続された複数のパワーＭＯＳトランジ
スタ５０１、５０２、５０３へは大電流用の電圧供給ラ
イン５０４を通じて電源電圧が印加されるようになって
おり、パワーＭＯＳトランジスタ駆動用のマイクロコン
ピュータ等が配された制御部５０５には小電流用の電圧
供給ライン５０６を通じて電源電圧が印加されるように
なっている。すなわち、大電流が流れる電圧供給ライン
５０４と、小電流が流れる電圧供給ライン５０６とを別
々に構成している。

【０００５】この場合、負荷制御回路には、図中白丸で
示すようにパワーＭＯＳトランジスタ５０１〜５０３の
両端に接続される端子５０８、５０９、制御部５０５の
両端に接続される端子５１０、５１１、及びパワーＭＯ
Ｓトランジスタ駆動用の入力電圧を制御するＭＯＳトラ
ンジスタ５０７に接続される端子５１２の合計５つの端
子が必要になると共に、端子数に応じてワイヤハーネス
も必要になる。

【０００６】しかしながら、負荷制御回路、ひいては車
両のコストダウンや軽量化の観点から、端子の削減及び
端子に接続されるワイヤ本数の削減が求められており、
図１６に示す回路構成では端子及びワイヤ本数の削減が
十分であるとは言えない。

【０００７】なお、ここでは、複数のパワーＭＯＳトラ
ンジスタ５０１〜５０３を並列駆動する場合について説
明したが、１つの場合であっても同様である。

【０００８】本発明は上記点に鑑みて、負荷駆動回路の
端子、及びこの端子に接続されるワイヤ本数の削減が図
れるようにすることを目的とする。

【０００９】

【課題を解決するための手段】本発明者らは、上記問題
を解決するために、パワーＭＯＳトランジスタへの電圧
供給ラインと制御部への電圧供給ラインを共通化させる
ことを考えた。この回路構成を図１７に示す。

【００１０】この図に示す負荷駆動回路は、パワーＭＯ
Ｓトランジスタ２０１ａ〜２０１ｃが内蔵されていると
共にパワーＭＯＳトランジスタ２０１ａ〜２０１ｃのオ
ン、オフ駆動を行うＩＰＤ（Intelligent Power Devi
ce）Ａ〜Ｃを複数個（本図では３つ）並列接続した構成
となっている。但し、本図では、複数個並べられたＩＰ
Ｄのうち最も左に位置するもの以外は省略して記載する
が、実際にはすべてのＩＰＤが図中の最も左に位置する
ＩＰＤと同様の構成を有している。

【００１１】また、パワーＭＯＳトランジスタ２０１ａ
〜２０１ｃへの電圧供給ライン及び接地ラインとＩＰＤ
内に備えられた制御部への電圧供給ライン及び接地ライ
ンとを１本の電圧供給ライン１５６及び接地ライン１５
７で兼用した構成となっている。

【００１２】そして、ＭＯＳトランジスタ１５８を介し
て複数個のＩＰＤＡ〜Ｃのそれぞれに入力電圧が印加さ
れるようになっており、複数個のＩＰＤＡ〜Ｃを並列駆
動することによって、各パワーＭＯＳトランジスタ２０
１ａ〜２０１ｃのソース電極と接地ライン１５７間に配
置された負荷１５９への電流供給のオン、オフが制御さ
れるようになっている。

【００１３】しかしながら、本発明者らが上記構成の負
荷駆動回路について更なる検討を行ったところ、以下に
示す問題が発生することが判った。

【００１４】図１７に示す負荷駆動回路においては、
大電流が流れる電圧供給ライン１５６を介してパワーＭ
ＯＳトランジスタ２０１ａ〜２０１ｃへの電圧供給を行
っていると共に、制御部１５５への電圧供給も行ってい
る。このような回路構成においては、通常、電源１５２
として車両バッテリを用いることから、バッテリ１５２
と電源端子１５３とを接続するワイヤ長さ分の配線イン
ダクタンス１６３が存在することになる。

【００１５】この配線インダクタンス１６３の存在によ
り、負荷駆動回路への電流供給が遮断された際にフライ
バック電圧等のサージノイズが発生する。このようなサ
ージノイズが発生すると、ＥＳＤ（静電気）サージ保護
等のために備えてあるコンデンサ１６０との間でＬＣ発
振が生じる。このＬＣ発振の様子を図１８に示す。な
お、この図に示す電源電圧とは電圧供給ライン１５６の
電位、入力信号とは入力端子１５１の電位、出力電圧と
はパワーＭＯＳトランジスタ２０１ａ〜２０１ｃにかか
る電位、電源電流とは電源供給ライン１５６に流れる電
流を示している。

【００１６】この図に示すように、ＬＣ発振が生じる
と、電圧供給ライン１５６の電位（電源電圧）が瞬間的
に低下してしまう。このような状態になると、制御部１
５５に備えられた出力ラッチ用の部品、つまりパワーＭ
ＯＳトランジスタ２０１ａ〜２０１ｃをオフ状態に維持
する出力を発生する部品（例えばフリップフロップ等）
が誤動作し、パワーＭＯＳトランジスタ２０１ａ〜２０
１ｃが破壊される等、負荷駆動回路の保護が十分に図れ
ないという問題がある。

【００１７】また、近年のパワーＭＯＳトランジスタ
のオン抵抗の低減により、オン抵抗と車両バッテリに接
続されるワイヤの抵抗とが近似しつつある。このため、
ワイヤの噛み込みやショートなどが起こった場合、オン
抵抗とワイヤ抵抗とによる分圧抵抗値で決定される電圧
供給ラインの電位が低下し、制御部に備えられた出力ラ
ッチ用の部品を誤作動させ、上記と同様の問題を発生さ
せる。

【００１８】図１７に示す負荷駆動回路のうち電源から
負荷を通過する電流経路を簡略化すると、図１９に示す
回路構成となる。この場合において、負荷１５９として
のモータに接続される配線がショートし、負荷ショート
が生じたとすると、上記電流経路は、電源１５２の内部
抵抗、電源１５２とパワーＭＯＳトランジスタ２０１ａ
〜２０１ｃとを接続するワイヤ抵抗、パワーＭＯＳトラ
ンジスタ２０１ａ〜２０１ｃのオン抵抗、及びモータ部
分でのショート抵抗によって構成されることになる。

【００１９】このような負荷ショートが生じた場合、上
記電流経路に過電流が流れるため、パワーＭＯＳトラン
ジスタ２０１ａ〜２０１ｃが高温となり、過熱検出部に
よって過熱検出が成されるため、パワーＭＯＳトランジ
スタ２０１ａ〜２０１ｃをオフ状態に維持するべく、Ｒ
Ｓフリップフロップ２１３の出力がラッチされる。

【００２０】しかしながら、通常、ＲＳフリップフロッ
プ２１３はパワーオンリセット部２１４からの初期状態
設定信号に基づいてリセットされるように構成され、パ
ワーオンリセット部２１４は電源供給ライン１５６の電
位が所定のスレッショルドレベル以下になると初期状態
設定信号を出力するようになっているため、負荷ショー
トが生じたときに電源供給ライン１５６の電位が低下
し、パワーオンリセット部２１４が初期状態設定信号を
出力するパワーオンリセット電圧よりも低くなって、Ｒ
Ｓフリップフロップ２１３をリセットしてしまう。

【００２１】このようにリセットされると、ＲＳフリッ
プフロップ２１３のラッチ出力が解除され、パワーＭＯ
Ｓトランジスタ２０１ａ〜２０１ｃをオフ状態に維持す
るべきであるにも関わらずオンさせてしまい、パワーＭ
ＯＳトランジスタ２０１ａ〜２０１ｃが破壊される等、
負荷駆動回路の保護が十分に図れないという問題があ
る。

【００２２】また、図１７に示すＩＰＤの制御部１５
５には、ロジック部が含まれており、このロジック部に
は入力電圧と所定のしきい値電圧とを比較するコンパレ
ータが備えられている。このコンパレータのしきい値電
圧は、ＩＰＤに印加される電源電圧Ｖｃｃに基づいて設
定される。

【００２３】負荷駆動回路を簡略化して書くと図２０の
ような回路構成で示される。この図に示されるように、
コンパレータ２０４は電源電圧Ｖｃｃを抵抗Ｒ１、Ｒ２
で抵抗分割することによってしきい値電圧を設定してお
り、このように設定されたしきい値電圧と入力電圧Ｖ１
とを比較することによって、パワーＭＯＳトランジスタ
２０１ａ〜２０１ｃのオン、オフ駆動用の信号を出力す
るようになっている。例えば、本実施形態のようにＬｏ
ｗアクティブのＩＰＤＡ〜Ｃの場合、入力電圧がＬｏｗ
レベルであればパワーＭＯＳトランジスタ２０１ａ〜２
０１ｃをオンさせ、逆にＨｉレベルであればパワーＭＯ
Ｓトランジスタ２０１ａ〜２０１ｃをオフさせるよう作
動する。

【００２４】しかしながら、このような構成において
は、電源投入時や上述したフライバック電圧発生時など
電源電圧の急上昇に対して、入力電圧Ｖ１の上昇が遅れ
てしまい、以下の問題を発生させる。この問題につい
て、図２１に示す電圧波形を参照に説明する。

【００２５】図２１に示すように、入力電圧Ｖ１として
Ｈｉレベルが入力される場合、入力電圧Ｖ１が徐々に上
昇していき、しきい値電圧を超える。これにより、パワ
ーＭＯＳトランジスタ２０１ａ〜２０１ｃをオフさせ
る。このとき、フライバック電圧が発生すため、電源電
圧が急上昇し、それに伴ってコンパレータ２０４のしき
い値電圧も急上昇する。

【００２６】これに対し、サージノイズ吸収用のコンデ
ンサ１６４等の影響で入力電圧Ｖ１の立ち上がりがしき
い値電圧の上昇よりも遅れる。このため、入力電圧Ｖ１
がしきい値電圧よりも低下してコンパレータ２０４の出
力が反転し、パワーＭＯＳトランジスタ２０１ａ〜２０
１ｃをオンさせてしまう。

【００２７】そして、パワーＭＯＳトランジスタ２０１
ａ〜２０１ｃがオンすると再びしきい値電圧が低下する
ため、入力電圧Ｖ１がしきい値電圧を超えるが、このと
き未だ入力電圧Ｖ１がしきい値電圧の急上昇分よりも小
さいと再び入力電圧Ｖ１がしきい値電圧を下回り、パワ
ーＭＯＳトランジスタ２０１ａ〜２０１ｃをオフさせて
上記動作を繰り返す可能性がある。

【００２８】このような場合、パワーＭＯＳトランジス
タ２０１ａ〜２０１ｃに繰り返しストレスが印加される
ため、負荷駆動回路の保護を十分に図ることができな
い。

【００２９】そこで、請求項１に記載の発明では、スイ
ッチング素子（２０１ａ、２０１ｂ、２０１ｃ）と、該
スイッチング素子のスイッチングを制御する制御部（１
５５）とが備えられた複数のスイッチング回路（Ａ、
Ｂ、Ｃ）が並列接続され、複数のスイッチング回路を並
列駆動することにより、負荷（１５９）に流す電流のス
イッチングを行う負荷駆動回路において、電源側に接続
される電源端子（１５３）と、接地側に接続される接地
端子（１５４）とが備えられており、制御部に電圧供給
を行う電圧供給ラインと、スイッチング素子に電圧供給
を行う電圧供給ラインとは、電源端子に接続される電源
供給ライン（１５６）によって兼用されており、制御部
の接地ラインと、スイッチング素子の接地ラインとは、
接地端子に接続される接地ライン（１５７）によって兼
用されていることを特徴としている。

【００３０】このような構成とすることにより、制御部
の電圧供給ラインや接地ラインとスイッチング素子の電
圧供給ラインや接地ラインを共通化でき、電圧供給ライ
ンが接続される電源端子やワイヤを省略でき、回路構成
の簡略化を図ることができる。

【００３１】なお、請求項３に示すように、スイッチン
グ素子を備えたスイッチング回路が１つの場合において
も、請求項１と同様の効果を得ることができる。

【００３２】請求項５に記載の発明においては、電源端
子と接地端子との間には、第１のコンデンサ（１６０）
が接続されていると共に、第１のコンデンサに対して第
１の抵抗（１６１）が直列接続されていることを特徴と
している。

【００３３】このように第１のコンデンサに対して第１
の抵抗を直列接続することにより、電源と電源端子とを
接続するワイヤに存在するインダクタンス成分と第１の
コンデンサとによるＬＣ発振を抑制することができる。
これにより、電圧供給ラインの電位が瞬間的に低下して
しまうことを防止でき、スイッチング素子の誤作動を防
止できる。

【００３４】請求項８に記載の発明においては、入力端
子と電源端子との間は、第２の抵抗（１６２）を介して
接続されていることを特徴としている。

【００３５】このような構成において、入力端子と接地
端子との間にコンデンサが配置されないようにすれば、
コンデンサの影響による入力電圧の立ち上がり遅れを防
止することができる。これにより、フライバック電圧発
生時に第１の比較器（２０４）の出力が反転してしまっ
てスイッチング素子をオンさせてしまうことを防止でき
る。

【００３６】請求項９に記載の発明においては、入力端
子と接地端子との間は、第２のコンデンサ（１６４）を
介して接続されており、第２の抵抗とコンデンサの時定
数は、スイッチング素子がオフされた際に電圧供給ライ
ンに印加されるフライバック電圧によって上昇する所定
電圧よりも、入力端子にかかる電位が速く立ち上がるよ
うに設定されていることを特徴としている。

【００３７】このように、第２の抵抗と第２のコンデン
サの時定数を設定することによっても、請求項８と同様
の効果を得ることができる。

【００３８】請求項１０に記載の発明においては、入力
端子と電源端子との間は、第２のコンデンサ（１６
４′）を介して接続されていることを特徴としている。

【００３９】このように、第２のコンデンサが入力端子
と電源端子との間に配置されるようにすれば、コンデン
サの影響による入力電圧の立ち上がり遅れをなくせるた
め、請求項８と同様の効果を得ることができる。

【００４０】請求項１１に記載の発明においては、第１
の比較器からスイッチング素子をオフする制御信号が出
力されると、所定期間スイッチング素子のオフ状態を維
持するワンショットマルチバイブレータ（４００）を備
えていることを特徴としている。

【００４１】このように、ワンショットマルチバイブレ
ータを備えることにより、フライバック電圧が生じたか
否かに関わらず、所定期間スイッチング素子のオフ状態
を維持することができるため、請求項８と同様の効果を
得ることができる。

【００４２】請求項１２に記載の発明においては、制御
部には、電源の電位とスレッショルド電圧とを大小比較
する第２の比較器が備えられており、第２の比較器のス
レッショルド電圧は、スイッチング素子がオフされた際
に電圧供給ラインに印加されるフライバック電圧よりも
低い電位に設定されていることを特徴としている。

【００４３】このように、第２の比較器のスレッショル
ド電圧をフライバック電圧よりも低い電圧に設定してお
くことにより、フライバック電圧発生時にスイッチング
素子をオフ状態に維持することができ、請求項６と同様
の効果を得ることができる。

【００４４】請求項１３に記載の発明においては、制御
部には、入力端子にかかる電位と電源の電位変動によっ
て変化しない所定電圧とを大小比較する比較器（２０
４）が備えられており、入力端子にかかる電位が所定電
圧よりも高い場合には、比較器からスイッチング素子を
オフする制御信号が出力されるようになっていることを
特徴としている。

【００４５】このように、比較器で比較されるスレッシ
ョルド電圧が電源の電位変動によって変化しない所定電
圧と比較するようになっていても、請求項８と同様の効
果を得ることができる。

【００４６】請求項１４に記載の発明においては、制御
部には、スイッチング素子が配置されたチップの温度が
過熱状態になっていることを検出する過熱検出部（２１
２）と、該過熱検出部が過熱状態であることを検出する
と、スイッチング素子をオフにする制御信号を出力する
ラッチ手段（２１３）とが備えられており、ラッチ手段
には、制御信号を所定期間中維持する手段が備えられて
いることを特徴としている。

【００４７】このように、ラッチ手段が出力する制御信
号が所定期間中維持されるようにすれば、電源電圧が瞬
間的に低下した時にラッチ手段の出力がリセットされて
しまい、スイッチング素子を誤ってオンさせないように
できる。

【００４８】具体的には、請求項１５に示すように、ラ
ッチ手段としては、セット端子とリセット端子、及び第
１、第２のＮＯＲ回路（２１３ａ、２１３ｂ）が備えら
れたＲＳフリップフロップを用いることができ、ＲＳフ
リップフロップに対して、第１のＮＯＲ回路の出力部と
電源供給ラインとの間に第３のコンデンサ（２１３ｄ）
を配置すると共に、第２のＮＯＲ回路の出力部と接地ラ
インとの間に第４のコンデンサ（２１３ｃ）を配置すれ
ばよい。

【００４９】請求項１６に記載の発明においては、ラッ
チ手段は、パワーオンリセット部（２１４）からのリセ
ット信号に基づいてリセットされるように構成されてお
り、パワーオンリセット部は、電圧供給ラインの電位
が、負荷ショート時における電位よりも低くなった時に
リセット信号を出力するようになっていることを特徴と
している。

【００５０】このようにすることで、負荷ショート時に
リセット信号を出力しないようにでき、負荷ショートに
よって電圧供給ラインの電位が低下した場合においても
過熱異常時に確実に出力をオフ状態でラッチすることが
できる。

【００５１】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。

【００５２】

【発明の実施の形態】（第１実施形態）本実施形態で
は、集積回路として、ＡＢＳ（アンチスキッドブレーキ
システム）制御用ＥＣＵに本発明の一実施形態を適用す
る場合について説明する。

【００５３】まず、図１に、ＡＢＳ制御用ＥＣＵによっ
て制御されるＡＢＳ制御装置の概略構成図を示し、ＡＢ
Ｓ制御装置の構成について説明する。

【００５４】図１に示すように、ＦＲ輪１、ＦＬ輪２、
ＲＲ輪３及びＲＲ輪４のそれぞれには、電磁ピックアッ
プ式、磁気抵抗効果素子（ＭＲＥ）式、若しくはホール
素子式の車輪速度センサ５〜８が配置されている。これ
ら各車輪速度センサ５〜８は各車輪１〜４の回転に応じ
たパルス信号を発生させる。

【００５５】また、各車輪１〜４のそれぞれには、ホイ
ールシリンダ１１〜１４が配設されている。マスタシリ
ンダ１６がブレーキペダル２７の踏み込みに応じてブレ
ーキ液圧を発生させると、２位置弁（増圧制御弁）２１
〜２４及び油圧管路を介して各ホイールシリンダ１１〜
１４に圧送されるようになっている。なお、ブレーキペ
ダル２７の踏み込み状態はストップスイッチ２９によっ
て検出されるようになっている。

【００５６】さらに、ホイールシリンダ１１、１４は２
位置弁（減圧制御弁）３１、３４を介してリザーバ３７
に接続されており、ホイールシリンダ１２、１３は２位
置弁（減圧制御弁）３２、３３を介してリザーバ３９に
接続されている。

【００５７】なお、２位置弁２１〜２４及び３１〜３４
は、連通位置と遮断位置とを有するソレノイド駆動式２
位置弁で構成されており、ソレノイドへの通電により連
通位置と遮断位置とを切換えられるように構成されてい
る。

【００５８】一方、２位置弁２１〜２４の上下流はバイ
パス管路４１〜４４によって接続されている。これらの
バイパス管路４１〜４４には逆止弁４１ａ〜４４ａが備
えられ、ホイールシリンダ１１〜１４からマスタシリン
ダ１６へ向かう圧油のみがバイパス管路４１〜４４を介
して流通できるようになっている。

【００５９】リザーバ３７、３９は、図示しないモータ
によって駆動されるポンプ４５ａ、４５ｂ及び逆止弁４
７、４９を介した油圧管路で接続されており、リザーバ
３７、３９からマスタシリンダ１６へ向かう圧油の流動
のみが許容されている。

【００６０】車輪速度センサ５〜８及びストップスイッ
チ２９の検出信号は、ＡＢＳ制御用ＥＣＵ５０に入力さ
れている。ＡＢＳ制御用ＥＣＵ５０は、上記検出信号に
基づいて、各２位置弁２１〜２４及び３１〜３４の制御
信号やポンプ４５ａ、４５ｂの駆動を行うモータの制御
信号等を発生させる。この制御信号に基づいて各２位置
弁２１〜２４及び３１〜３４やモータを制御し、ＡＢＳ
制御等を行うようになっている。

【００６１】図２に、ＡＢＳ制御用ＥＣＵ５０の内部構
造を表すブロック図を示す。この図に示されるように、
ＡＢＳ制御用ＥＣＵ５０には、マイクロコンピュータ６
０、周辺ＩＣ７０、ソレノイド駆動ドライバ９０、及び
半導体リレー部１００等からなる複数のチップが備えら
れている。

【００６２】以下、ＡＢＳ制御用ＥＣＵ５０の各構成要
素の詳細を説明するが、図２中に示した各矢印は、実線
で示したものが制御系のライン、破線で示したものが監
視系のライン、一点鎖線で示したものが禁止、遮断系の
ラインを示すものとする。なお、制御系のラインとは、
矢印の先端の要素を矢印の後端の要素からの信号に基づ
いて制御することを意味する。また、監視系のラインと
は、矢印の先端の要素が矢印の後端の要素からの信号に
基づいて所定の要素が故障等していないか否か監視する
ことを意味する。また、禁止、遮断系のラインとは、矢
印の先端の要素が矢印の後端の要素からの禁止、遮断信
号に基づいて所定の要素の駆動を禁止、遮断することを
意味する。

【００６３】まず、マイクロコンピュータ６０について
説明する。マイクロコンピュータ６０は、入力部６１、
演算部６２、出力部６３を備えており、入力部６１に車
輪速信号等の各種情報が入力されると、この入力された
各種情報に基づいて演算部６２がＡＢＳ制御等に用いら
れる各種演算を行い、出力部６３より演算結果に基づく
ＡＢＳ制御信号、すなわちソレノイド駆動やモータ駆動
信号を発生させるように構成されている。また、マイク
ロコンピュータ６０にはシリアル通信部６４が備えられ
ており、演算部６２での演算によって得られた各種信号
（例えばＡＢＳ制御中を示すＡＢＳ制御信号）が入力さ
れると、これら各種信号をシリアル化し、シリアル信号
として周辺ＩＣ７０に送信している。

【００６４】次に、周辺ＩＣ７０について説明する。周
辺ＩＣ７０には、車輪速度入力バッファ７１、スイッチ
（以下、ＳＷという）信号入力バッファ７２、シリアル
通信バッファ７３、シリアル通信監視部７４、内部発振
回路７５、ウォッチドック（以下、ＷＤという）監視部
７６、リセット制御部７７、駆動禁止信号発生部７８、
リレー駆動部７９、ランプ駆動回路８０、過熱保護回路
８１、電源監視部８２、電源出力回路８３、信号入出力
バッファ８４及び温度監視部８５が備えられている。こ
れら各要素が１チップに集積され、周辺ＩＣ７０が構成
されている。

【００６５】車輪速入力バッファ７１では、図１に示し
た車輪速度センサ５〜８から送られてくる信号を矩形波
に修正する波形整形を行っている。この車輪速入力バッ
ファ７１によって波形整形された車輪速度信号がマイク
ロコンピュータ６０に入力され、マイクロコンピュータ
６０が車輪速度や推定車体速度等のＡＢＳ制御に用いる
各種演算を行うようになっている。また、車輪速入力バ
ッファ７１では、車輪速度センサ５〜８とＡＢＳ制御用
ＥＣＵとを接続する配線の断線検出も行っており、断線
検出が成されるとシリアル通信バッファ７３に断線した
ことを示す断線信号を送るようになっている。

【００６６】ＳＷ信号入力バッファ７２では、図１に示
すストップスイッチ２９のオン、オフ信号や、２位置弁
２１〜２４、３１〜３４のソレノイドへの通電が行われ
たか否かが判る信号（例えば、ソレノイドにかかる電圧
値）のモニタリングを行っている。これにより、ブレー
キペダル２７の踏み込みが成されているか否かのオン、
オフ信号や、ソレノイドへの通電が行われているか否か
のオン、オフ信号が出力されるようになっている。

【００６７】シリアル通信バッファ７３では、車輪速入
力バッファ７１からの断線信号やＳＷ信号入力バッファ
７２からのオン、オフの信号等をシリアル化し、シリア
ル信号としてマイクロコンピュータ６０への送信を行っ
ている。上述したマイクロコンピュータ６０からのシリ
アル信号は、このシリアル通信バッファ７３に送られる
ようになっている。

【００６８】シリアル信号監視部７４では、シリアル通
信バッファ７３からのシリアル信号に基づいてマイクロ
コンピュータ６０の監視を行う。具体的には、車輪速入
力バッファ７１及びＳＷ信号入力バッファ７２からの信
号等に基づいてマイクロコンピュータ６０が演算した結
果をシリアル通信バッファ７３で受信し、その信号が適
正な信号であるか否かの監視を行う。例えば、ＳＷ信号
入力バッファ７２からストップスイッチ２９が踏み込ま
れていないというオフ信号が送られてきているにも関わ
らず、シリアル通信部６４からＡＢＳ制御中という信号
が送られてきた場合には、マイクロコンピュータ６０か
らのシリアル信号が適正ではないと判定するようになっ
ている。そして、マイクロコンピュータ６０からのシリ
アル信号が適正ではない場合には、後述するリセット制
御部７７にリセット信号を出力する若しくは、駆動禁止
信号発生回路７８に禁止信号を送るようになっている。

【００６９】内部発信部７５では、シリアル信号監視部
７４やＷＤ監視部７６等に使用される内部クロックを形
成している。この内部発振回路７５では、タイミングが
異なる複数種のクロック信号を生成しており、シリアル
信号監視部７４やＷＤ監視部７６では、監視用信号とし
て相応しいタイミングのクロック信号を選択して、各監
視を行っている。

【００７０】ＷＤ監視部７６では、マイクロコンピュー
タ６０から送られてくる演算周期等のデータに基づい
て、マイクロコンピュータ６０での演算が適正に成され
ているか否かの監視を行っている。例えば、演算適正に
行われていれば、ＷＤ監視信号が交互に反転した信号と
して得られるため、このＷＤ監視信号が交互に反転した
信号となっていなければマイクロコンピュータ６０での
演算が適正な周期で行われていないと判定するようにな
っている。そして、マイクロコンピュータ６０での演算
が適正ない周期で行われていない場合には、後述するリ
セット制御部７７にリセット信号を出力する若しくは、
駆動禁止信号発生回路７８に禁止信号を送るようになっ
ている。

【００７１】リセット制御部７７では、初期化の際、若
しくはシリアル信号監視部７４やＷＤ監視部７６、及び
後述する電源監視部８３からのリセット信号が入力され
ると、マイクロコンピュータ６０にリセット信号を送る
ようになっている。このリセット信号を受け取ると、マ
イクロコンピュータ６０は、マイクロコンピュータ６０
内の各値を予め規定されたリセット状態のモードにす
る。例えば、マイクロコンピュータ６０での演算等をす
べてストップさせる。また、このリセット信号は、シリ
アル通信バッファ７３やシリアル信号監視部７４にも送
られるようになっており、このリセット信号に基づいて
初期化等が行われる。

【００７２】駆動禁止信号発生部７８では、シリアル信
号監視部７４、ＷＤ監視部７６、後述する過熱保護回路
８１及び電源監視部８３からの禁止信号に基づき、リレ
ー駆動部７９にソレノイド駆動禁止信号やモータ駆動禁
止信号を送ると共に、マイクロコンピュータ６０を介さ
ずに直接ソレノイド駆動ドライバ９０に駆動禁止信号を
送る。このため、駆動禁止信号発生部７８からソレノイ
ド駆動禁止信号が送られると、マイクロコンピュータ６
０が作動していてもソレノイド駆動が禁止される。

【００７３】リレー駆動部７９では、マイクロコンピュ
ータ６０からのソレノイド駆動信号やモータ駆動信号に
基づき、半導体リレー部１００のスイッチングを制御
し、ソレノイドやポンプ４５ａ、４５ｂの駆動を行うモ
ータへの通電を制御する。そして、駆動禁止信号発生部
７８や後述するソレノイド駆動ドライバ９０の出力監視
部９２からのソレノイド駆動禁止信号やモータ駆動禁止
信号が入力されると、リレー駆動部７９は半導体リレー
部１００によってソレノイドへの通電やモータへの通電
をストップさせるようになっている。

【００７４】ランプ駆動部８０では、通常時にはマイク
ロコンピュータ６０からのＡＢＳ制御中信号に基づいて
ＡＢＳ制御の作動状態を出力しているが、リセット制御
部７７からのリセット信号、若しくは駆動禁止信号発生
部７８からのソレノイド駆動禁止信号やモータ駆動禁止
信号が入力されると、ＡＢＳ制御が非作動となることを
出力する。このランプ駆動部８０からの信号を受けて、
図示しないランプが点灯し、ＡＢＳ制御の作動状態が確
認できる。

【００７５】過熱保護回路部８１では、周辺回路７０を
構成するチップが異常な温度になることを防止すべく、
チップが所定温度に達したことを検出し、チップが所定
温度以上になると駆動禁止信号発生部７８に禁止信号を
発生させると共に、それ以上の温度上昇を防止するため
に、マイクロコンピュータ６０への電圧供給を止めるよ
うになっている。

【００７６】電源出力回路８２は、被監視ブロックに相
当し、集積回路５０外に配置された外部電源との接続が
成される電源端子（第１の電源端子）１０１及び接地端
子（第１の接地端子）１０３に接続されている。この電
源出力回路８２では、電源端子１０１に印加される電圧
に基づいて、所望の値（例えば、５Ｖ、３．３Ｖ）の電
圧を出力するようになっている。この電源出力回路８２
の出力電圧が、マイクロコンピュータ６０、周辺ＩＣ７
０、ソレノイド駆動ドライバ９０等の電源電圧として用
いられる。

【００７７】電源監視部８３は、監視ブロックに相当
し、電源出力回路８２が接続される電源端子１０１とは
別の電源端子（第２の電源端子）１０５及び接地端子
（第２の電源端子）１０７に接続されている。電源監視
部８３では、電源出力回路８２の出力電圧が所望の値に
なっているか否かの監視を行うと共に、電源出力回路８
２に印加される電圧が過電圧になっていないか否かの監
視を行う。例えば、電源出力回路８２の出力電圧が所望
の値に満たない場合にはリセット制御部７７にリセット
信号が送られ、所望の値よりも高い場合には駆動禁止信
号発生部７８に禁止信号が送られるようになっている。
また、電源出勅回路８２に印加される電圧が過電圧であ
る場合には、駆動禁止信号発生部７８に禁止信号を出力
すると共に、異常過熱を防止するため、マイクロコンピ
ュータ６０への電圧供給を止めるようになっている。

【００７８】信号入出力バッファ８４は、車が故障した
時のダイアグを調査するための端子８４ａに接続されて
おり、テスターを端子８４ａに接続することでマイクロ
コンピュータ６０との通信が行えるようになっている。
また、この信号入出力バッファ８４は、単なる出力バッ
ファ、例えば車両用スピードメータの車速を表示するた
めの信号（例えば、車輪速から演算された推定車体速度
に相当する信号）を出力させるバッファに使用すること
ができる。

【００７９】温度監視部８５では、常時、集積回路５０
の温度検出を行っている。温度監視部８５は、集積回路
５０の温度に応じた信号を温度検出信号としてマイクロ
コンピュータ６０に送るようになっている。この温度検
出信号に基づいてマイクロコンピュータ６０では、検出
された温度に応じたＡＢＳ制御の演算を行うようになっ
ている。

【００８０】続いて、ソレノイド駆動ドライバ９０につ
いて説明する。ソレノイド駆動ドライバ９０は、ソレノ
イドに接続されたＭＯＳトランジスタ９１と、ソレノイ
ド（ＭＯＳトランジスタ９１）への通電状態を監視する
出力監視部９２と、ＭＯＳトランジスタ９１のオン、オ
フ駆動を行うアンド回路９３とを備えている。

【００８１】ＭＯＳトランジスタ９１は、図１に示す各
種制御弁２１〜２４、３１〜３４のそれぞれのソレノイ
ドに接続されており、このＭＯＳトランジスタ９１によ
ってソレノイドへの通電のスイッチングが成される。

【００８２】出力監視部９２は、各ソレノイド１つ１つ
に備えられ、各ソレノイドへのドライバ出力の監視を行
っている。例えば、ＭＯＳトランジスタ９１のドレイン
電圧やドレイン電流に基づいてソレノイドへの通電状態
の監視を行う。これにより、例えば、ドレイン電流が過
電流になっていないか、ソレノイドへの通電用配線がオ
ープンになっていないか若しくはリークしていないか、
ＭＯＳトランジスタ９１が高温になり過ぎていないか等
を検出する。これにより、ソレノイド駆動に適していな
い結果が得られた場合には、出力監視部９２はリレー駆
動部７９にソレノイド駆動禁止信号やモータ駆動禁止信
号を送ると共に、アンド回路９３にもソレノイド駆動禁
止信号を送るようになっている。

【００８３】アンド回路９３には、マイクロコンピュー
タ６０の出力信号、リレー駆動部７９からの出力信号、
駆動禁止信号発生部７８からの出力信号、出力監視部９
２からの出力信号が入力される。本実施形態の場合、リ
レー駆動部７９からの出力信号、駆動禁止信号発生部７
８からの出力信号、出力監視部９２からの出力信号は、
通常時にはＬｏｗレベルとなっているが、何らかの故障
が合った時にＨｉレベルとなり、アンド回路９３の出力
がＬｏｗレベル、つまりＭＯＳトランジスタ９１をオフ
するようになっている。

【００８４】このため、ソレノイド駆動ドライバ９０
は、マイクロコンピュータ６０や周辺ＩＣ７０からの信
号に基づいてソレノイドへの通電を遮断できるだけでな
く、ソレノイド駆動ドライバ９０自身に備えら得た出力
監視部９２からの信号に基づいてソレノイドへの通電を
遮断できるようになっている。

【００８５】半導体リレー部１００においては、半導体
リレー１００ａでは、ソレノイドへの通電のスイッチン
グを行っており、半導体リレー１００ｂでは、ポンプ４
５ａ、４５ｂの駆動を行うモータへの通電のスイッチン
グを行っている。これら各半導体リレー１００ａ、１０
０ｂは、リレー駆動部７９からの信号に基づいて制御さ
れ、通常時にはソレノイドやモータへの通電が可能とな
るように構成され、リレー駆動部７９からソレノイド駆
動禁止信号やモータ駆動禁止信号を受けると、ソレノイ
ドやモータへの通電が行えなくなるように構成されてい
る。これら半導体リレー１００ａ、１００ｂが負荷駆動
回路に相当する。

【００８６】以下、半導体リレー部１００の詳細を図に
基づいて説明する。ただし、半導体リレー部１００を構
成するソレノイド駆動用の半導体リレー１００ａとモー
タ駆動用の半導体リレー１００ｂとは同様の構成である
ため、ここではモータ駆動用の半導体リレー１００ｂを
例に挙げて説明する。図３にモータ駆動用の半導体リレ
ー１００ｂの回路構成を示す。

【００８７】図３に示すように、半導体リレー１００ｂ
には、パワーＭＯＳトランジスタ２０１ａ、２０１ｂ、
２０１ｃが内蔵されていると共にパワーＭＯＳトランジ
スタ２０１ａ〜２０１ｃのオン、オフ駆動を行うＩＰＤ
Ａ、Ｂ、Ｃを複数個（本図では３つ）並列接続した構成
となっている。但し、本図では、複数個並べられたＩＰ
ＤＡ〜Ｃのうち最も左に位置するもの以外は省略して記
載するが、実際にはすべてのＩＰＤＡ〜Ｃが図中の最も
左に位置するＩＰＤＡと同様の構成を有している。

【００８８】この半導体リレー１００ｂには、リレー駆
動部７９からの入力電圧が印加される入力端子１５１
と、車両バッテリ等の電源１５２の正極側に接続される
電源端子１５３と、電源の負極側に接続される接地端子
１５４との３端子が備えられており、パワーＭＯＳトラ
ンジスタ２０１ａ〜２０１ｃへの電圧供給ライン及び接
地ラインとＩＰＤＡ〜Ｃ内に備えられた制御部１５５へ
の電圧供給ライン及び接地ラインとが１本の電圧供給ラ
イン１５６及び接地ライン１５７で兼用された構成とな
っている。

【００８９】そして、ＭＯＳトランジスタ１５８を介し
て複数個のＩＰＤＡ〜Ｃのそれぞれに入力電圧が印加さ
れるようになっており、複数個のＩＰＤＡ〜Ｃを並列駆
動することによって、各パワーＭＯＳトランジスタ２０
１ａ〜２０１ｃのソース電極と接地ライン１５７間に配
置された負荷１５９への電流供給のオン、オフが制御さ
れるようになっている。

【００９０】また、電源供給ライン１５６と接地ライン
１５７との間には、ＥＳＤサージ保護等のためにコンデ
ンサ１６０が備えられていると共に、このコンデンサ１
６０に対して直列接続されるように抵抗（第１の抵抗）
１６１が備えられている。

【００９１】さらに、電源端子１５３と入力端子１５４
との間には抵抗（第２の抵抗）１６２が備えられている
が、入力端子１５１と接地端子１５４との間には図１７
に示すコンデンサ１６４が配置されていない構成となっ
ている。

【００９２】なお、インダクタンス１６３は、電源１５
２と電源端子１５３とを接続するワイヤのインダクタン
ス成分を示している。

【００９３】続いて、図３に示すＩＰＤＡの具体的な回
路構成を図４に示し、この図に基づいてＩＰＤＡの詳細
について説明する。なお、他のＩＰＤＢ、Ｃの回路構成
も同様であるため、ここでは省略する。

【００９４】ＩＰＤＡの入力端子（ＩＮ端子）２０３に
は、リレー駆動部７９のデューティ制御信号に基づく電
圧が印加される。具体的には、モータ駆動時にはリレー
駆動部７９からＬｏｗレベルの電位が印加されている
が、モータ非駆動時及びモータ駆動禁止信号が送られる
場合にはリレー駆動部７９からＨｉレベルの電位が印加
される。

【００９５】そして、入力端子２０３に印加される電位
はコンパレータ（第１の比較器）２０４によって所定の
しきい値電圧（例えば０．５×Ｖｃｃ）と比較され、こ
の比較結果がＯＲ回路２０５を介してＭＯＳトランジス
タ２０６に出力される。このため、モータ非駆動時及び
モータ駆動禁止信号の送信時において入力端子２０３に
Ｈｉレベルの電位が印加されると、ＯＲ回路２０５から
Ｈｉレベルが出力され、ＭＯＳトランジスタ２０６をオ
ンさせる。これにより、ＩＮＨ入出力端子２０２ａの電
位がＬｏｗレベルとなる。このＩＮＨ入出力端子２０２
ａからのＬｏｗレベル出力がパワーＭＯＳトランジスタ
２０１ａ〜２０１ｃをオンさせることを禁止する禁止信
号に相当する。

【００９６】そして、このようにＩＮＨ入出力端子２０
２ａの電位がＬｏｗレベルになると、コンパレータ２０
７の出力がＬｏｗレベルになり、ドライバ回路２０８か
らの出力がＬｏｗレベルとなって、パワーＭＯＳトラン
ジスタ２０１ａがオフされる。

【００９７】一方、ＩＰＤＡのＩＮＨ入出力端子２０２
ａの電位がＬｏｗレベルになると、ＩＰＤＡのＩＮＨ入
出力端子２０２ａとＩＰＤＢ、ＣのＩＮＨ入出力端子２
０２ｂ、２０２ｃとが接続されているため、ＩＰＤＢ、
ＣのＩＮＨ入出力端子２０２ｂ、２０２ｃの電位もＬｏ
ｗレベルとなる。このため、ＩＰＤＡと同様の回路構成
とされたＩＰＤＢ、Ｃも、ＩＰＤＢ、Ｃに備えられたパ
ワーＭＯＳトランジスタ２０１ｂ、２０１ｃをオフさせ
る。

【００９８】このように、リレー駆動部７９からＨｉレ
ベルの電位が印加されると、ＩＰＤＡ及び他のＩＰＤ
Ｂ、Ｃに備えられたパワーＭＯＳトランジスタ２０１ａ
〜２０１ｃが同時にオフするようになっている。

【００９９】また、ＩＰＤＡには、高電圧検出部２０９
や低電圧検出部２１０が備えられている。高電圧検出部
２０９は、モータ駆動用の電圧Ｖｃｃと通常時の電圧Ｖ
ｃｃよりも高い所望の電圧値とを比較し、電圧Ｖｃｃが
所望の電圧値よりも高いことを検出するものであり、本
実施形態では電圧Ｖｃｃが所望の電圧値よりも高い場合
にＨｉレベルを出力するようになっている。また、低電
圧検出部２１０は、モータ駆動用の電圧Ｖｃｃと通常時
の電圧Ｖｃｃよりも低い所望の電圧値とを比較し、電圧
Ｖｃｃが所望の電圧値よりも低いことを検出するもので
あり、本実施形態では電圧Ｖｃｃが所望の電圧値よりも
低い場合にＨｉレベルを出力するようになっている。

【０１００】これら高電圧検出部２０９や低電圧検出部
２１０からＨｉレベルが出力されると、ＯＲ回路２１１
を介してＯＲ回路２０５からＨｉレベルが出力され、Ｍ
ＯＳトランジスタ２０６をオンさせる。これにより、Ｉ
ＮＨ入出力端子２０２ａの電位がＬｏｗレベルとなる。

【０１０１】そして、このようにＩＮＨ入出力端子２０
２ａの電位がＬｏｗレベルになると、コンパレータ２０
７の出力がＬｏｗレベルになり、ドライバ回路２０８か
らの出力がＬｏｗレベルとなって、パワーＭＯＳトラン
ジスタ２０１ａがオフする。これに伴い、上述したよう
にＩＰＤＢ、ＣのＩＮＨ入出力端子２０２ｂ、２０２ｃ
の電位もＬｏｗレベルとなるため、他のＩＰＤＢ、Ｃに
備えられたパワーＭＯＳトランジスタ２０１ｂ、２０１
ｃもオフする。

【０１０２】このように、ＩＰＤＡに備えられた高電圧
検出部２０９や低電圧検出部２１０によってモータ駆動
用電圧が所望の電圧値よりも高低している場合が検出さ
れても、ＩＰＤＡ及び他のＩＰＤＢ、Ｃに備えられたパ
ワーＭＯＳトランジスタ２０１ａ〜２０１ｃが同時にオ
フするようになっている。

【０１０３】なお、ＩＰＤＢ、ＣにもＩＰＤＡと同様に
高電圧検出部２０９や低電圧検出部２１０が備えられて
いるが、このＩＰＤＢに備えられた高電圧検出部２０９
や低電圧検出部２１０によってモータ駆動用電圧が所望
の電圧値よりも高低していることが検出されても、ＩＰ
ＤＢ、ＣのＩＮＨ入出力端子がＬｏｗレベルとなり、Ｉ
ＰＤＡ〜Ｃに備えられたパワーＭＯＳトランジスタ２０
１ａ〜２０１ｃが同時にオフする。

【０１０４】さらに、ＩＰＤＡには過熱検出部２１２が
備えられている。この過熱検出部２１２は、ＩＰＤＡが
形成されたチップの温度が異常な高温になることを防止
すべく、チップが所定温度以上の過熱状態になったこと
を検出するものであり、本実施形態では過熱検出部２１
２は、チップが高温であることが検出されるとＨｉレベ
ル信号を出力するようになっている。

【０１０５】この過熱検出部２１２からのＨｉレベル信
号がＲＳフリップフロップ２１３に入力されると、ＲＳ
フリップフロップ２１３の出力がＨｉレベルにセットさ
れ、ＯＲ回路２０５からＨｉレベルが出力される。

【０１０６】このため、上記した高電圧が検出された場
合等と同様に、ＩＮＨ入出力端子２０２ａの電位がＬｏ
ｗレベルになって、ＩＰＤＡ〜Ｃに備えられたパワーＭ
ＯＳトランジスタ２０１ａ〜２０１ｃが同時にオフす
る。

【０１０７】一方、モータ駆動時、若しくは各種異常状
態が解除された際には、ＯＲ回路２０５の出力がＬｏｗ
レベルとなるため、各ＩＰＤＡ〜Ｃに備えられたパワー
ＭＯＳトランジスタ２０１ａ〜２０１ｃをオンさせよう
とする。

【０１０８】このとき、各ＩＰＤＡ〜ＣのＩＮＨ入出力
端子２０２ａ〜２０２ｃが互いに接続されているため、
ＩＰＤＡに備えられたＭＯＳトランジスタ２０６だけで
なく、ＩＰＤＢ、ＣのうちＩＰＤＡに備えられたＭＯＳ
トランジスタ２０６と同様の構成のＭＯＳトランジスタ
もオフしなければ、各ＩＰＤＡ〜ＣのＩＮＨ入出力端子
２０２ａ〜２０２ｃがＨｉレベルとならない。

【０１０９】従って、各ＩＰＤＢ、Ｃに備えられたパワ
ーＭＯＳトランジスタ２０１ｂ、２０１ｃのオン動作も
同時に行われる。

【０１１０】なお、電源電圧Ｖｃｃが印加される電源端
子２２１とＧＮＤとされる接地端子２２２との間は、Ｖ
ｃｃクランプ回路２２３によって接続されており、ＥＳ
Ｄサージ時やロードダンプ時においてもＩＰＤＡが保護
できるようになっている。

【０１１１】また、本実施形態では、パワーオンリセッ
ト部２１４からの初期状態設定信号や入力端子２０３か
らの信号に基づいてＲＳフリップフロップ２１３がリセ
ットされるような構成としている。

【０１１２】すなわち、パワーオンリセット部２１４か
らの初期状態設定信号（Ｈｉレベル信号）により、ＯＲ
回路２１５がＨｉレベルを出力したとき、及びリレー駆
動部７９からのデューティ駆動信号によってＭＯＳトラ
ンジスタ２１６がオン、オフされ、ＭＯＳトランジスタ
２１６のドレイン電位が所定電位（ここでは２．５Ｖ）
よりも高くコンパレータ２１７によってＨｉレベルが出
力されたときに、ＲＳフリップフロップ２１３がリセッ
トされるようになっている。

【０１１３】次に、上記構成とされた半導体リレー１０
０ｂの特徴について説明する。

【０１１４】本実施形態に示す半導体リレー１００ｂ
では、上述したように、ＥＳＤサージ保護等のためのコ
ンデンサ１６０に対して抵抗１６１を直列接続してい
る。このような抵抗を備えることにより、電源１５２と
電源端子１５３とを接続するワイヤのインダクタンス成
分１６３とコンデンサ１６０とによるＬＣ発振が抑制さ
れる。

【０１１５】図５に、本実施形態のように抵抗を備えた
場合において、電圧供給を遮断した際における半導体リ
レー１００ｂの各部の出力波形を示す。この図に示され
るように、抵抗１６１を備えたことにより、電源１５２
と負荷駆動回路としての半導体リレー１００ｂを接続す
るワイヤのインダクタンス成分による影響を吸収でき、
ＬＣ発振を抑制することが可能となる。

【０１１６】これにより、電源供給ラインの電位の安定
化を図ることができ、電源供給ラインが瞬間的に低下す
ることを防止することができる。

【０１１７】さらに、本実施形態の場合、過熱検出時に
パワーＭＯＳトランジスタ２０１がオフ状態に維持され
るようにＲＳフリップフロップ（ラッチ手段）２１３の
出力がラッチされるようにしている。このＲＳフリップ
フロップ２１３の論理構成を図６（ａ）に示す。

【０１１８】この図に示されるように、ＲＳフリップフ
ロップ２１３は２つのＮＯＲ回路２１３ａ、２１３ｂを
備えた構成となっている。一方のＮＯＲ回路（第１のＮ
ＯＲ回路）２１３ａには、セット端子に接続される信号
と他方のＮＯＲ回路（第２のＮＯＲ回路）２１３ｂの出
力信号が入力されるように構成され、他方のＮＯＲ回路
２１３ｂには、リセット端子に接続される信号ともう一
方のＮＯＲ回路２１３ａの出力信号が入力されるように
構成されている。これらのうち、ＮＯＲ回路２１３ｂの
出力がＲＳフリップフロップ２１３の出力となり、ＮＯ
Ｒ回路２１３ａの出力がＲＳフリップフロップ２１３の
反転出力となる。

【０１１９】さらに、ＮＯＲ回路２１３ｂと接地電位間
においてコンデンサ（第４のコンデンサ）２１３ｃが接
続されており、ＮＯＲ回路２１３ａと電源との間におい
てもコンデンサ（第３のコンデンサ）２１３ｄが接続さ
れている。

【０１２０】このように構成されたＲＳフリップフロッ
プ２１３の作動をタイミングチャートで示すと、図６
（ｂ）のように示される。

【０１２１】この図に示すように、ＮＯＲ回路２１３ａ
の出力電位がコンデンサ２１３ｄによって保持されるた
め、電圧供給ライン１５６の電位が変動したり、瞬間的
に低下した場合においても、ＲＳフリップフロップ２１
３の状態がコンデンサ２１３ｃ、２１３ｄによって保持
され、ＲＳフリップフロップ２１３が誤作動することは
ない。

【０１２２】このように、ＲＳフリップフロップ２１３
の出力が所定時間中維持されるようにすることによって
も、パワーＭＯＳトランジスタ２０１ａ〜２０１ｃを誤
ってオンさせないようにできる。

【０１２３】なお、電源立ち上げ時には、電圧立ち上が
り時のＡＣ成分がＮＯＲ回路２１３ｂの出力に接続され
たコンデンサ容量を抜けるため、ＲＳフリップフロップ
２１３がリセット状態に初期設定されるようにできる。

【０１２４】また、本実施形態では、パワーオンリセ
ット部２１４が初期状態設定信号（パワーオンリセット
信号）を発生させるスレッショルドレベルを調整し、負
荷ショート時に想定される電圧供給ラインの電位よりも
低いスレッショルドレベルに設定している。

【０１２５】すなわち、図１９に示したように、電源１
５２の内部抵抗Ｒｂ、電源１５２と電源端子１５３とを
接続するワイヤ抵抗Ｒｗ、パワーＭＯＳトランジスタ２
０１ａ〜２０１ｃのオン抵抗Ｒｏｎ、及びモータ部分で
のショート抵抗Ｒｓとすると、パワーオンリセット部が
初期状態設定信号を発生させるスレッショルドレベルが
以下の関係を満たすようにしている。

【０１２６】

【数１】

【０１２７】図７（ａ）に、本実施形態のようにスレッ
ショルドレベルを負荷ショート時に想定される電圧供給
ライン１５６の電位よりも低い値に設定した場合と、そ
の電位よりも高い値に設定した改善前の場合とについ
て、電圧供給ライン１５６の電位とスレッショルドレベ
ルとの関係を示す。また、図７（ｂ）に、本実施形態の
場合と改善前の場合におけるＲＳフリップフロップ２１
３の出力信号波形を示す。

【０１２８】これらの図からも判るように、改善前のよ
うに負荷ショート時に想定される電圧供給ライン１５６
の電位よりも高い値にスレッショルドレベルを設定して
おくと、ＲＳフリップフロップ２１３のラッチ出力が解
除され、パワーＭＯＳトランジスタ２０１ａ〜２０１ｃ
をオフ状態に維持するべきであるにも関わらず、パワー
ＭＯＳトランジスタ２０１ａ〜２０１ｃをオンさせてし
まう。

【０１２９】これに対し、本実施形態のように、負荷シ
ョート時に想定される電圧供給ライン１５６の電位より
も低い値にスレッショルドレベルを設定しておくと、Ｒ
Ｓフリップフロップ２１３のラッチ出力が解除されず、
パワーＭＯＳトランジスタ２０１ａ〜２０１ｃをオフ状
態に維持することができる。

【０１３０】これにより、ＲＳフリップフロップ２１３
の誤作動によるパワーＭＯＳトランジスタ２０１ａ〜２
０１ｃの破壊等を防止でき、半導体リレー１００ｂの保
護を図ることができる。

【０１３１】さらに、本実施形態では、図１７に示す
コンデンサ１６４を備えていない構成としている。この
ため、リレー駆動部７９よりパワーＭＯＳトランジスタ
２０１ａ〜２０１ｃをオフさせるという入力信号が入力
された時に、ＩＰＤＡの各部では図８に示す電圧波形を
示す。

【０１３２】この図に示されるように、入力電圧Ｖ１が
立ち上がるとしきい値電圧を超え、コンパレータ２０４
がＨｉレベルを出力するようになる。このとき、コンデ
ンサを廃止し、コンデンサの影響による入力電圧Ｖ１の
立ち上がり遅れが無くしてあるため、フライバック電圧
によってしきい値電圧が急上昇しても、しきい値電圧が
入力電圧Ｖ１を超えてしまってパワーＭＯＳトランジス
タ２０１ａ〜２０１ｃをオンさせてしまうことはない。

【０１３３】このように、コンデンサを廃止することに
より、コンデンサの影響による入力電圧Ｖ１の立ち上が
り遅れを防止することができ、フライバック電圧発生時
にコンパレータ２０４の出力が反転してしまってパワー
ＭＯＳトランジスタ２０１ａ〜２０１ｃをオンさせてし
まうことを防止できる。

【０１３４】これにより、パワーＭＯＳトランジスタ２
０１ａ〜２０１ｃに繰り返しストレスが印加されること
を防止でき、負荷駆動回路の保護を十分に図ることがで
きる。

【０１３５】（第２実施形態）上記第１実施形態では、
図１７に示すコンデンサ１６４を削除しているが、図１
７に示すコンデンサ（第２のコンデンサ）１６４をその
まま用いた場合においても、コンデンサ１６４と抵抗１
６２とによる時定数を調整することにより、入力電圧の
立ち上がり遅れをなくすことができる。

【０１３６】図９に、リレー駆動部７９よりパワーＭＯ
Ｓトランジスタ２０１ａ〜２０１ｃをオフさせるという
入力信号が入力された時におけるＩＰＤＡの各部での電
圧波形を示す。

【０１３７】この図に示すように、入力電圧Ｖ１の立ち
上がりが第１実施形態と比べると多少遅れるが、フライ
バック電圧発生時において、しきい値電圧が上昇する分
よりも入力電圧Ｖ１が高くなるように上記時定数を設定
することにより、第１実施形態と同様の効果を得ること
ができる。

【０１３８】これにより、入力電圧Ｖ１の立ち上がり遅
れによってパワーＭＯＳトランジスタ２０１ａ〜２０１
ｃに繰り返しストレスが印加させることを防止すること
ができる。

【０１３９】（第３実施形態）本実施形態における半導
体リレー１００ｂの回路構成を図１０に示す。本実施形
態では、図１７に対して、コンデンサ１６４の接続位置
を変更している。すなわち、電源供給ライン１５６とＩ
ＰＤＡ〜Ｃの入力端子１５１間にコンデンサ１６４′を
接続し、抵抗１６２に対してコンデンサ１６４′が並列
接続されるようにしている。このようにコンデンサ１６
４′の接続位置を変更することにより、コンデンサ１６
４′への充電が成されないようにでき、入力電圧Ｖ１の
立ち上がり遅れを防止することができる。

【０１４０】この場合、リレー駆動部７９よりパワーＭ
ＯＳトランジスタ２０１ａ〜２０１ｃをオフさせるとい
う入力信号が入力された時には、ＩＰＤＡの各部での電
圧波形が図８に示す波形とほぼ同様になる。

【０１４１】これにより、入力電圧Ｖ１の立ち上がり遅
れによってパワーＭＯＳトランジスタ２０１ａ〜２０１
ｃに繰り返しストレスが印加させることを防止すること
ができる。

【０１４２】（第４実施形態）本実施形態では図１７に
示す回路構成に対してＩＰＤＡ〜Ｃの構成を変更するこ
とにより、入力電圧Ｖ１の立ち上がり遅れによる問題を
解決する。図１１に、本実施形態におけるＩＰＤＡの回
路構成を示す。

【０１４３】図１１に示すように、本実施形態では、コ
ンパレータ２０４の出力がインバータ回路２２０を介し
てワンショットマルチバイブレータ４００に入力され、
ワンショットマルチバイブレータ４００の出力がＯＲ回
路２０５に入力されるようになっている。

【０１４４】このような構成とすることにより、一旦コ
ンパレータ２０４の出力がＨｉレベルとなってワンショ
ットマルチバイブレータ４００にＬｏｗレベルが入力さ
れると、所定期間中パワーＭＯＳトランジスタ２０１ａ
〜２０１ｃがオフされるようにしている。

【０１４５】図１２に、本実施形態におけるＩＰＤＡの
各部での電圧波形を示す。この図に示されるように、入
力電圧Ｖ１の立ち上がり遅れが発生してしきい値電圧が
入力電圧Ｖ１を超えたとしても、ワンショットマルチバ
イブレータ４００によって所定期間中Ｈｉレベル信号が
出力されるため、この期間中はパワーＭＯＳトランジス
タ２０１ａ〜２０１ｃをオフさせることができる。

【０１４６】これにより、入力電圧Ｖ１の立ち上がり遅
れによってパワーＭＯＳトランジスタ２０１ａ〜２０１
ｃに繰り返しストレスが印加させることを防止すること
ができる。

【０１４７】（第５実施形態）本実施形態も図１７に示
す回路構成に対してＩＰＤＡ〜Ｃの構成を変更すること
により、入力電圧Ｖ１の立ち上がり遅れによる問題を解
決する。図１３に、本実施形態におけるＩＰＤＡの回路
構成を示す。

【０１４８】図１３に示すように、本実施形態では、コ
ンパレータ２０４のしきい値電圧が電源電圧の変動によ
って変化しないように例えば４〜５Ｖとなるように固定
している。このしきい値電圧の固定は、例えば、ツェナ
ーダイオードや内部電源回路によって行うことができ
る。

【０１４９】このようにコンパレータ２０４のしきい値
電圧を固定しておけば、コンデンサ１６４による影響で
入力電圧の立ち上がり遅れがあっても、フライバック電
圧によってしきい値電圧が急上昇して入力電圧よりも高
くなることはない。

【０１５０】図１４に、本実施形態におけるＩＰＤＡの
各部での電圧波形を示す。この図に示されるように、入
力電圧Ｖ１の立ち上がり遅れが発生してもしきい値電圧
が固定されているため、しきい値電圧が入力電圧Ｖ１を
超えない。

【０１５１】これにより、入力電圧Ｖ１の立ち上がり遅
れによってパワーＭＯＳトランジスタ２０１ａ〜２０１
ｃに繰り返しストレスが印加させることを防止すること
ができる。

【０１５２】（第６実施形態）本実施形態では、ＩＰＤ
Ａのうち高電圧検出部２０９におけるスレッショルドレ
ベルを変更することにより、入力電圧Ｖ１の立ち上がり
遅れによる問題を解決する。なお、本実施形態では図４
のうち高電圧検出部２０９のスレッショルドレベルを変
更するのみであるため、図４を参照に説明する。

【０１５３】本実施形態では、高電圧検出部２０９が高
電圧であると検出するスレッショルドレベルを低く設定
するようにしている。高圧検出部２０９にはコンパレー
タ（図示せず）が備えられており、電源電圧がスレッシ
ョルドレベルよりも高くなった時に高電圧であるとし
て、ＯＲ回路２１１にＨｉレベルを出力し、パワーＭＯ
Ｓトランジスタ２０１ａ〜２０１ｃをオフするように構
成されている。

【０１５４】この高電圧検出部２０９のスレッショルド
レベルをフライバック電圧よりも低く設定することによ
り、フライバック電圧発生時には高電圧検出部２０９に
よってパワーＭＯＳトランジスタ２０１ａ〜２０１ｃが
オフされるようにできる。

【０１５５】図１５に、本実施形態におけるＩＰＤＡの
各部での電圧波形を示す。この図に示されるように、入
力電圧Ｖ１の立ち上がり電圧が遅れたとしても、電源電
圧が急上昇することによって高電圧検出部４１０のスレ
ッショルドレベルを超えるため、しきい値電圧が入力電
圧Ｖ１を超える前に高電圧検出部４１０からＨｉレベル
が出力される。これにより、フライバック電圧発生時に
パワーＭＯＳトランジスタ２０１ａ〜２０１ｃがオフさ
れるようにでき、入力電圧の立ち上がり遅れによってパ
ワーＭＯＳトランジスタに繰り返しストレスが印加させ
ることを防止することができる。

【０１５６】（他の実施形態）上記各実施形態では、半
導体スイッチング素子としてのパワーＭＯＳトランジス
タを有するＩＰＤＡ〜Ｃが３つ備えられた負荷駆動回路
について説明したが、ＩＰＤが１つの場合や、複数の場
合すべてにおいて上記各実施形態を適用することが可能
である。

【図面の簡単な説明】

【図１】本発明の第１実施形態におけるＡＢＳ制御用Ｅ
ＣＵによって制御されるＡＢＳ制御装置の概略構成を示
す図である。

【図２】ＡＢＳ制御用ＥＣＵ５０の内部構造を表すブロ
ック図である。

【図３】図２に示す半導体リレー１００ｂの具体的な構
成を示す図である。

【図４】図３に示す半導体リレー１００ｂを構成する各
ＩＰＤＡ〜Ｃの回路構成を示す図である。

【図５】電圧供給を遮断した際における半導体リレー１
００ｂの各部の出力波形を示す図である。

【図６】（ａ）はＲＳフリップフロップ２１３の論理構
成を示す図であり、（ｂ）はＲＳフリップフロップ２１
３の作動を説明するためのタイミングチャートを示す図
である。

【図７】（ａ）は負荷ショート時におけるスレッショル
ドレベルと電源供給ライン１５６の電位Ｖｂとの関係を
示す図であり、（ｂ）は負荷ショート時におけるＲＳフ
リップフロップ２１３の出力信号を示す図である。

【図８】リレー駆動部７９からの入力電圧に対するＩＰ
ＤＡの各部での電圧波形を示す図である。

【図９】本発明の第２実施形態について、リレー駆動部
７９からの入力電圧に対するＩＰＤＡの各部での電圧波
形を示す図である。

【図１０】本発明の第３実施形態におけるＩＰＤＡの回
路構成を示す図である。

【図１１】本発明の第４実施形態におけるＩＰＤＡの回
路構成を示す図である。

【図１２】リレー駆動部７９からの入力電圧に対するＩ
ＰＤＡの各部での電圧波形を示す図である。

【図１３】本発明の第５実施形態におけるＩＰＤＡの回
路構成を示す図である。

【図１４】リレー駆動部７９からの入力電圧に対するＩ
ＰＤＡの各部での電圧波形を示す図である。

【図１５】リレー駆動部７９からの入力電圧に対するＩ
ＰＤＡの各部での電圧波形を示す図である。

【図１６】本発明者らが検討に用いた負荷駆動回路の回
路構成を示す図である。

【図１７】本発明者らが検討に用いた負荷駆動回路の回
路構成を示す図である。

【図１８】ＬＣ発振時における電圧波形を示す図であ
る。

【図１９】図１７に示す負荷駆動回路を簡略化した図で
ある。

【図２０】図１７に示す負荷駆動回路を簡略化した図で
ある。

【図２１】入力電圧Ｖ１としきい値電圧との関係を説明
するための図である。

【符号の説明】

５０…ＡＢＳ制御用ＥＣＵ、６０…マイクロコンピュー
タ、７０…周辺ＩＣ、７７…リセット制御部、７８…駆
動禁止信号発生部、７９…リレー駆動部、１００…半導
体リレー部、１００ａ、１００ｂ…半導体リレー、１５
１…入力端子、１５３…電源端子、１５４…接地端子、
１５６…電圧供給ライン、１５７…接地ライン、１６１
…抵抗、２０１ａ〜２０１ｃ…パワーＭＯＳトランジス
タ、２０４…コンパレータ、Ａ〜Ｃ…ＩＰＤ。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3D046 BB28 KK12 KK13 MM35 5H570 AA21 BB04 BB07 BB09 CC02 DD01 EE02 FF05 HA01 HA05 HA08 HA20 JJ03 JJ14 JJ19 JJ30 LL03 LL18 LL36 MM03 MM05 MM07

Claims (16)

【特許請求の範囲】
1. 【請求項１】 スイッチング素子（２０１ａ、２０１
   ｂ、２０１ｃ）と、該スイッチング素子のスイッチング
   を制御する制御部（１５５）とが備えられた複数のスイ
   ッチング回路（Ａ、Ｂ、Ｃ）が並列接続され、前記複数
   のスイッチング回路を並列駆動することにより、負荷
   （１５９）に流す電流のスイッチングを行う負荷駆動回
   路において、 電源側に接続される電源端子（１５３）と、接地側に接
   続される接地端子（１５４）とが備えられており、 前記制御部に電圧供給を行う電圧供給ラインと、前記ス
   イッチング素子に電圧供給を行う電圧供給ラインとは、
   前記電源端子に接続される電源供給ライン（１５６）に
   よって兼用されており、 前記制御部の接地ラインと、前記スイッチング素子の接
   地ラインとは、前記接地端子に接続される接地ライン
   （１５７）によって兼用されていることを特徴とする負
   荷駆動回路。
2. 【請求項２】 スイッチング素子（２０１ａ、２０１
   ｂ、２０１ｃ）と、該スイッチング素子のスイッチング
   を制御する制御部（１５５）とが備えられた複数のスイ
   ッチング回路（Ａ、Ｂ、Ｃ）が並列接続され、前記複数
   のスイッチング回路を並列駆動することにより、負荷
   （１５９）に流す電流のスイッチングを行う負荷駆動回
   路において、 電源側に接続される電源端子（１５３）と、 前記電源端子に接続され、前記スイッチング素子及び前
   記制御部への電圧供給を行う電圧供給ライン（１５６）
   と、 接地側に接続される接地端子（１５４）と、 前記接地端子と前記スイッチング素子及び前記制御部と
   を接続する接地ライン（１５７）とを備えていることを
   特徴とする負荷駆動回路。
3. 【請求項３】 スイッチング素子（２０１ａ、２０１
   ｂ、２０１ｃ）と、該スイッチング素子のスイッチング
   を制御する制御部（１５５）とが備えられたスイッチン
   グ回路（Ａ、Ｂ、Ｃ）を駆動することにより、負荷（１
   ５９）に流す電流のスイッチングを行う負荷駆動回路に
   おいて、 電源側に接続される電源端子（１５３）と、接地側に接
   続される接地端子（１５４）とが備えられており、 前記制御部に電圧供給を行う電圧供給ラインと、前記ス
   イッチング素子に電圧供給を行う電圧供給ラインとは、
   前記電源端子に接続される電源供給ライン（１５６）に
   よって兼用されており、 前記制御部の接地ラインと、前記スイッチング素子の接
   地ラインとは、前記接地端子に接続される接地ライン
   （１５７）によって兼用されていることを特徴とする負
   荷駆動回路。
4. 【請求項４】 スイッチング素子（２０１ａ、２０１
   ｂ、２０１ｃ）と、該スイッチング素子のスイッチング
   を制御する制御部（１５５）とが備えられたスイッチン
   グ回路（Ａ、Ｂ、Ｃ）を駆動することにより、負荷（１
   ５９）に流す電流のスイッチングを行う負荷駆動回路に
   おいて、 電源側に接続される電源端子（１５３）と、 前記電源端子に接続され、前記スイッチング素子及び前
   記制御部への電圧供給を行う電圧供給ライン（１５６）
   と、 接地側に接続される接地端子（１５４）と、 前記接地端子と前記スイッチング素子及び前記制御部と
   を接続する接地ライン（１５７）とを備えていることを
   特徴とする負荷駆動回路。
5. 【請求項５】 前記電源端子と前記接地端子との間に
   は、第１のコンデンサ（１６０）が接続されていると共
   に、前記第１のコンデンサに対して第１の抵抗（１６
   １）が直列接続されていることを特徴とする請求項１乃
   至４のいずれか１つに記載の負荷駆動装置。
6. 【請求項６】 外部からの入力信号が入力される入力端
   子（１５１）が備えられ、 前記スイッチング回路は、前記入力端子にかかる電位に
   基づいて前記スイッチング素子のオン、オフを制御する
   ようになっていることを特徴とする請求項１乃至５のい
   ずれか１つに記載の負荷駆動回路。
7. 【請求項７】 前記制御部には、前記入力端子にかかる
   電位と前記電源の電位とによって設定される所定電圧と
   を大小比較する第１の比較器（２０４）が備えられてお
   り、 前記入力端子にかかる電位が前記所定電圧よりも高い場
   合には、前記第１の比較器から前記スイッチング素子を
   オフする制御信号が出力されるようになっていることを
   特徴とする請求項６に記載の負荷駆動回路。
8. 【請求項８】 前記入力端子と前記電源端子との間は、
   第２の抵抗（１６２）を介して接続されていることを特
   徴とする請求項７に記載の負荷駆動回路。
9. 【請求項９】 前記入力端子と前記接地端子との間は、
   第２のコンデンサ（１６４）を介して接続されており、 前記第２の抵抗と前記コンデンサの時定数は、前記スイ
   ッチング素子がオフされた際に前記電圧供給ラインに印
   加されるフライバック電圧によって上昇する前記所定電
   圧よりも、前記入力端子にかかる電位が速く立ち上がる
   ように設定されていることを特徴とする請求項８に記載
   の負荷駆動回路。
10. 【請求項１０】 前記入力端子と前記電源端子との間
    は、第２のコンデンサ（１６４′）を介して接続されて
    いることを特徴とする請求項７に記載の負荷駆動回路。
11. 【請求項１１】 前記第１の比較器から前記スイッチン
    グ素子をオフする制御信号が出力されると、所定期間前
    記スイッチング素子のオフ状態を維持するワンショット
    マルチバイブレータ（４００）を備えていることを特徴
    とする請求項７に記載の負荷駆動回路。
12. 【請求項１２】 前記制御部には、前記電源の電位とス
    レッショルド電圧とを大小比較する第２の比較器が備え
    られており、 前記第２の比較器の前記スレッショルド電圧は、前記ス
    イッチング素子がオフされた際に前記電圧供給ラインに
    印加されるフライバック電圧よりも低い電位に設定され
    ていることを特徴とする請求項７に記載の負荷駆動回
    路。
13. 【請求項１３】 前記制御部には、前記入力端子にかか
    る電位と前記電源の電位変動によって変化しない所定電
    圧とを大小比較する比較器（２０４）が備えられてお
    り、 前記入力端子にかかる電位が前記所定電圧よりも高い場
    合には、前記比較器から前記スイッチング素子をオフす
    る制御信号が出力されるようになっていることを特徴と
    する請求項７に記載の負荷駆動回路。
14. 【請求項１４】 前記制御部には、 該制御部が配置されたチップの温度が過熱状態になって
    いることを検出する過熱検出部（２１２）と、 該過熱検出部が過熱状態であることを検出すると、前記
    スイッチング素子をオフにする制御信号を出力するラッ
    チ手段（２１３）とが備えられており、 前記ラッチ手段には、前記制御信号を所定期間中維持す
    る手段が備えられていることを特徴とする請求項１乃至
    １３のいずれか１つに記載の負荷駆動回路。
15. 【請求項１５】 前記ラッチ手段は、セット端子とリセ
    ット端子、及び第１、第２のＮＯＲ回路（２１３ａ、２
    １３ｂ）が備えられたＲＳフリップフロップであり、 第１のＮＯＲ回路（２１３ａ）にはセット端子からの入
    力信号と前記第２のＮＯＲ回路からの出力信号が入力さ
    れ、前記第２のＮＯＲ回路（２１３ｂ）にはリセット端
    子からの入力信号と前記第１のＮＯＲ回路からの出力信
    号が入力されるようになっており、 前記ＲＳフリップフロップには、前記第１のＮＯＲ回路
    の出力部と前記電源供給ラインとの間に配置された第３
    のコンデンサ（２１３ｄ）と、前記第２のＮＯＲ回路の
    出力部と前記接地ラインとの間に配置された第４のコン
    デンサ（２１３ｃ）とが備えられていることを特徴とす
    る請求項１４に記載の負荷駆動回路。
16. 【請求項１６】 前記ラッチ手段は、パワーオンリセッ
    ト部（２１４）からのリセット信号に基づいてリセット
    されるように構成されており、 前記パワーオンリセット部は、前記電圧供給ラインの電
    位が、負荷ショート時における電位よりも低くなった時
    に前記リセット信号を出力するようになっていることを
    特徴とする請求項１４又は１５に記載の負荷駆動回路。