JP2001309649A - 電源回路 - Google Patents

Abstract

(57)【要約】 【課題】 入力電圧と出力電圧との差が小さい場合でも
正常に動作することが可能でかつ回路規模が小さく安価
で消費電力の低減化が図られた電源回路を提供する。 【解決手段】 入力端子Ｉ１とノードＮ１との間に駆動
電圧作成回路９および駆動用ダイオード１０が直列に接
続され、ＦＥＴ３のドレインＤが入力端子Ｉ１に接続さ
れ、ソースＳがノードＮ２に接続される。制御部４の第
１の電源端子４１がノードＮ１に接続され、第２の電源
端子４２がノードＮ２に接続され、出力端子４３がＦＥ
Ｔ３のゲートＧに接続される。駆動用コンデンサ１１が
ノードＮ１とノードＮ２との間に接続される。接地端子
Ｇ１とノードＮ２との間に転流ダイオード５が接続さ
れ、ノードＮ２と出力端子Ｏ１との間にコイル６が接続
され、出力端子Ｏ１と接地端子Ｇ１との間に負荷用平滑
コンデンサ７が接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流の入力電圧を
降下させて直流の出力電圧を出力する降圧型の電源回路
に関する。

【０００２】

【従来の技術】従来より、直流の入力電圧を降下させて
直流の出力電圧を得る降圧型の電源回路が用いられてい
る。このような電源回路は、ＤＣ−ＤＣコンバータと呼
ばれている。図５は従来の降圧型の電源回路の一例を示
す回路図である。

【０００３】図５の電源回路２００は、電源側平滑コン
デンサ２２、ｎチャネル型ＭＯＳＦＥＴ（金属酸化物半
導体電界効果トランジスタ）２３、制御部２４、転流ダ
イオード２５、コイル２６および負荷用平滑コンデンサ
２７により構成される。入力端子Ｉ２１と接地端子Ｇ２
１との間に直流電源２１が接続され、出力端子Ｏ２１と
接地端子Ｇ２１との間に負荷２８が接続される。

【０００４】電源側平滑コンデンサ２２は入力端子Ｉ２
１と接地端子Ｇ２１との間に接続されている。ＦＥＴ２
３のドレインＤおよび制御部２４の第１の電源端子２４
１は入力端子Ｉ２１に接続され、制御部２４の第２の電
源端子２４２は接地端子Ｇ２１に接続されている。ま
た、制御部２４の出力端子２４３はＦＥＴ２３のゲート
Ｇに接続され、ＦＥＴ２３のソースＳはノードＮ２１に
接続されている。

【０００５】転流ダイオード２５のカソードはノードＮ
２１に接続され、アノードは接地端子Ｇ２１に接続され
ている。コイル２６はノードＮ２１と出力端子Ｏ２１と
の間に接続され、負荷用平滑コンデンサ２７は出力端子
Ｏ２１と接地端子Ｇ２１との間に接続されている。

【０００６】直流電源２１により入力端子Ｉ２１と接地
端子Ｇ２１との間に入力電圧Ｅ１が印加される。それに
より、制御部２４が入力電圧Ｅ１により駆動され、制御
部２４の出力端子２４３からＦＥＴ２３のゲートＧにパ
ルス電圧が与えられる。パルス電圧がハイレベルのとき
には、ＦＥＴ２３がオンする。それにより、直流電源２
１からコイル２６を通して負荷２８に電流が供給され
る。このとき、コイル２６にエネルギーが蓄積される。

【０００７】パルス電圧がローレベルのときには、ＦＥ
Ｔ２３がオフする。それにより、コイル２６に蓄積され
たエネルギーにより負荷２８に電流が供給される。この
場合、コイル２６、負荷２８および転流ダイオード２５
からなる経路に電流が流れる。

【０００８】負荷用平滑コンデンサ２７により出力端子
Ｏ２１と接地端子Ｇ２１との間の電圧が平滑される。こ
のようにして、制御部２４から出力されるパルス電圧の
周期およびデューティ比に応じて、出力端子Ｏ２１と接
地端子Ｇ２１との間に、入力電圧Ｅ１よりも低い一定の
出力電圧Ｅ２が出力される。

【０００９】ＦＥＴ２３のオンオフ動作は、その特性
上、ゲート・ソース間電圧にのみ依存する。そのため、
ＦＥＴ２３のゲート・ソース間電圧を変化させることに
より、ＦＥＴ２３をオンおよびオフさせることができ
る。

【００１０】図５の電源回路２００の制御部２４は第１
の電源端子２４１と第２の電源端子２４２との間に印加
される電圧により駆動される。図５の例では、制御部２
４は直流電源２１により印加される入力電圧Ｅ１により
駆動される。そのため、出力端子２４３から出力される
パルス電圧の電圧範囲の上限は入力電圧Ｅ１となり、下
限は接地電圧ＧＮＤ（０Ｖ）となる。

【００１１】一方、ＦＥＴ２３がオン状態の場合でも入
力電圧Ｅ１と出力電圧Ｅ２との差が小さい場合は、ＦＥ
Ｔ２３のソース電圧は出力端子Ｏ２１の出力電圧Ｅ２と
ほぼ等しくなる。それにより、ＦＥＴ２３のゲート・ソ
ース間電圧の最大値は（入力電圧Ｅ１−出力電圧Ｅ２）
となる。そのため、このような場合は、ＦＥＴ２３はオ
ンすることができず、電源回路２００が正常に動作する
ことが困難となる。

【００１２】そこで、入力電圧よりも高い駆動電圧を作
成する駆動電圧作成回路を設け、制御部を入力電圧より
も高い駆動電圧で駆動する電源回路が提案されている。
図６は駆動電圧作成回路を備えた従来の電源回路の例を
示す回路図である。

【００１３】図６に示す電源回路３００においては、入
力端子Ｉ２１と制御部２４の第１の電源端子２４１との
間に駆動電圧作成回路２９が接続されている。駆動電圧
作成回路２９は、入力電圧Ｅ１を昇圧し、入力電圧Ｅ１
よりも高い駆動電圧Ｅ３を制御部２４の第１の電源端子
２４１に与える。それにより、制御部２４は駆動電圧Ｅ
３により駆動される。

【００１４】この場合、出力端子２４３から出力される
パルス電圧の電圧範囲の上限は駆動電圧Ｅ３となり、下
限は接地電圧ＧＮＤ（０Ｖ）となる。それにより、ＦＥ
Ｔ２３のゲート・ソース間電圧の最大値は（駆動電圧Ｅ
３−出力電圧Ｅ２）となる。したがって、入力電圧Ｅ１
と出力電圧Ｅ２との差が小さい場合でも、ＦＥＴ２３が
オンすることができ、電源回路３００は正常に動作する
ことができる。

【００１５】

【発明が解決しようとする課題】しかしながら、図６に
示した従来の電源回路３００においては、制御部２４を
高い駆動電圧Ｅ３で駆動するため、制御部２４を構成す
るために耐圧の高いロジックＩＣ（集積回路）を用いる
ことが必要となる。この場合、耐圧の高いロジックＩＣ
の種類が少ないため、高耐圧のトランジスタ等の素子を
用いて新たにロジック回路を作製する必要がある。その
結果、制御部２４の回路規模が大きくなるとともに、コ
ストが高くなってしまう。また、制御部２４が高い駆動
電圧Ｅ３で駆動されるため、消費電力が高くなる。

【００１６】本発明の目的は、入力電圧と出力電圧との
差が小さい場合でも正常に動作することが可能でかつ回
路規模が小さく安価で低消費電力化が図られた電源回路
を提供することである。

【００１７】

【課題を解決するための手段および発明の効果】第１の
発明に係る電源回路は、入力端子と基準端子との間に印
加される入力電圧を降下させて出力端子と基準端子との
間に出力電圧を出力する電源回路であって、入力電圧以
下の駆動電圧を生成して第１のノードに与える駆動電圧
生成手段と、第１のノードに接続される第１の電源端子
および第２のノードに接続される第２の電源端子を有
し、第１の電源端子と第２の電源端子との間に印加され
る電圧により駆動され、パルス電圧を生成するパルス電
圧生成手段と、第１のノードと第２のノードとの間に接
続された容量手段と、入力端子と第２のノードとの間に
接続されるとともに、パルス電圧生成手段により生成さ
れるパルス電圧を受ける制御端子を有するスイッチング
手段と、第２のノードと出力端子との間に接続されたイ
ンダクタンス手段と、基準端子と第２のノードとの間に
接続され、一方向に導通する一方向性導通手段と、出力
端子と基準端子との間の電圧を平滑して出力電圧を得る
平滑手段とを備えたものである。

【００１８】本発明に係る電源回路においては、入力端
子と基準端子との間に入力電圧が印加される。また、出
力端子と基準端子との間に負荷が接続される。駆動電圧
生成手段により入力電圧以下の駆動電圧が生成され、第
１のノードに与えられる。それにより、容量手段が駆動
電圧に充電される。この場合、パルス電圧生成手段は駆
動電圧により駆動され、スイッチング手段の制御端子に
パルス電圧を出力する。スイッチング手段は、そのパル
ス電圧に応じてオンおよびオフする。

【００１９】スイッチング手段がオンしているときに
は、入力電圧と出力電圧との差が小さい場合は、第２の
ノードの電圧はほぼ入力電圧と等しくなる。それによ
り、入力電圧によりスイッチング手段およびインダクタ
ンス手段を通して出力端子と基準端子との間に接続され
る負荷に電流が供給される。このとき、インダクタンス
手段にエネルギーが蓄積される。

【００２０】スイッチング手段がオフしているときに
は、第２のノードの電圧は基準端子の電圧と等しくな
る。それにより、インダクタンス手段に蓄積されたエネ
ルギーにより出力端子と基準端子との間に接続された負
荷に電流が供給される。この場合、インダクタンス手
段、負荷および一方向性導通素子からなる経路に電流が
流れる。

【００２１】平滑手段により出力端子と基準端子との間
の電圧が平滑されることにより、出力端子と基準端子と
の間に入力電圧以下の出力電圧が出力される。

【００２２】第２のノードとスイッチング手段の制御端
子との間の電圧は、出力電圧にかかわらず、パルス電圧
生成手段により生成されるパルス電圧により変化する。
そのため、出力電圧と入力電圧との差が小さい場合で
も、スイッチング手段がオンすることができ、電源回路
が正常に動作する。

【００２３】また、パルス電圧生成手段が入力電圧以下
の駆動電圧で常に駆動されるため、パルス電圧生成手段
を構成するために汎用のロジック回路を用いることがで
きる。したがって、パルス電圧生成手段の回路設計が容
易になるとともに、パルス電圧生成手段の回路規模が小
さくなり、かつ低コスト化が図られる。また、パルス電
圧生成手段を高い駆動電圧で駆動する必要がないので、
低消費電力化を図ることができる。

【００２４】第２の発明に係る電源回路は、第１の発明
に係る電源回路の構成において、駆動電圧生成手段と第
１のノードとの間に設けられ、第１のノードから駆動電
圧生成手段への電流の流れを阻止する阻止手段をさらに
備えたものである。

【００２５】この場合、第１のノードの電圧が駆動電圧
よりも高くなったときに、第１のノードから駆動電圧生
成手段へ電流が流れることが阻止される。それにより、
駆動電圧生成手段が保護される。

【００２６】

【発明の実施の形態】図１は本発明の一実施の形態によ
る降圧型の電源回路の回路図である。

【００２７】図１の電源回路１００は、電源側平滑コン
デンサ２、ｎチャネル型ＭＯＳＦＥＴ（以下、ＦＥＴと
略記する）３、制御部４、転流ダイオード５、コイル
６、負荷用平滑コンデンサ７、駆動電圧作成回路９、駆
動用ダイオード１０および駆動用コンデンサ１１により
構成される。入力端子Ｉ１と接地端子Ｇ１との間に直流
電源１が接続され、出力端子Ｏ１と接地端子Ｇ１との間
に負荷８が接続される。直流電源１により入力端子Ｉ１
と接地端子Ｇ１との間に入力電圧Ｅ１が印加され、出力
端子Ｏ１と接地端子Ｇ１との間に出力電圧Ｅ２が出力さ
れる。出力電圧Ｅ２は入力電圧Ｅ１以下になる。

【００２８】電源側平滑コンデンサ２は入力端子Ｉ１と
接地端子Ｇ１との間に接続されている。入力端子Ｉ１と
ノードＮ１との間に駆動電圧作成回路９および駆動用ダ
イオード１０が直列に接続されている。ＦＥＴ３のドレ
インＤは入力端子Ｉ１に接続され、ソースＳはノードＮ
２に接続されている。制御部４の第１の電源端子４１は
ノードＮ１に接続され、第２の電源端子４２はノードＮ
２に接続されている。制御部４の出力端子４３はＦＥＴ
３のゲートＧに接続されている。

【００２９】駆動用コンデンサ１１はノードＮ１とノー
ドＮ２との間に接続されている。転流ダイオード５のカ
ソードはノードＮ２に接続され、アノードは接地端子Ｇ
１に接続されている。コイル６はノードＮ２と出力端子
Ｏ１との間に接続され、負荷用平滑コンデンサ７は出力
端子Ｏ１と接地端子Ｇ１との間に接続されている。

【００３０】本実施の形態では、駆動電圧作成回路９が
駆動電圧生成手段に相当し、制御部４がパルス電圧生成
手段に相当し、駆動用コンデンサ１１が容量手段に相当
する。また、ＦＥＴ３がスイッチング手段に相当し、コ
イル６がインダクタンス手段に相当し、転流ダイオード
５が一方向性導通手段に相当し、負荷用平滑コンデンサ
７が平滑手段に相当し、駆動用ダイオード１０が阻止手
段に相当する。さらに、入力端子Ｉ１が入力端子に相当
し、出力端子Ｏ１が出力端子に相当し、接地端子Ｇ１が
基準端子に相当し、ゲートＧが制御端子に相当する。

【００３１】図２は図１の電源回路１００の動作を説明
するための電圧波形図である。次に、図２の電圧波形図
を参照しながら図１の電源回路１００の動作を説明す
る。

【００３２】ここで、接地電圧ＧＮＤ（０Ｖ）を基準と
するノードＮ１の電圧をＶ１とし、接地電圧ＧＮＤを基
準とするノードＮ２の電圧をＶ２とし、接地電圧ＧＮＤ
を基準とするＦＥＴ３のゲートＧの電圧をＶ３とする。

【００３３】まず、ＦＥＴ３がオフしているものとす
る。このとき、ノードＮ２は接地電圧ＧＮＤ（０Ｖ）と
なっている。直流電源１により入力端子Ｉ１と接地端子
Ｇ１との間に入力電圧Ｅ１が印加される。駆動電圧作成
回路９は、入力電圧Ｅ１から駆動電圧ＶＥを作成し、駆
動用ダイオード１０を介してノードＮ１に与える。駆動
電圧ＶＥはＦＥＴ３のＯＮ電圧よりも高くかつ入力電圧
Ｅ１以下に設定される。それにより、駆動用コンデンサ
１１が駆動電圧ＶＥに充電される。この場合、制御部４
は駆動電圧ＶＥにより駆動され、出力端子４３にパルス
電圧を出力する。

【００３４】まず、制御部４から出力されるパルス電圧
がハイレベルになる。ここで、パルス電圧のハイレベル
は駆動電圧ＶＥに等しいものとする。この場合、ノード
Ｎ２の電圧Ｖ２は接地電圧ＧＮＤ（０Ｖ）となっている
ので、ＦＥＴ３のゲート・ソース間電圧（Ｖ３−Ｖ２）
は駆動電圧ＶＥに等しくなる。それにより、ＦＥＴ３が
オンする。

【００３５】その結果、ノードＮ２の電圧Ｖ２が入力電
圧Ｅ１と等しくなる。この場合、駆動用コンデンサ１１
が駆動電圧ＶＥに充電されているので、ノードＮ１の電
圧Ｖ１は（Ｅ１＋ＶＥ）となる。このとき、駆動用ダイ
オード１０によりノードＮ１から駆動電圧作成回路９に
電流が流れることが阻止され、駆動電圧作成回路９が保
護される。

【００３６】ＦＥＴ３がオンしているときには、直流電
源１からＦＥＴ３およびコイル６を通して負荷８に電流
が供給される。このとき、コイル６にエネルギーが蓄積
される。

【００３７】次に、制御部４から出力されるパルス電圧
がローレベルになる。ここで、パルス電圧のローレベル
は第２の電源端子４２（ノードＮ２）の電圧と等しいも
のとする。ノードＮ２の電圧Ｖ２が入力電圧Ｅ１と等し
くなっているので、ＦＥＴ３のゲート・ソース間電圧
（Ｖ３−Ｖ２）は０Ｖとなる。それにより、ＦＥＴ３は
オフする。

【００３８】ＦＥＴ３がオフしているときには、コイル
６に蓄積されたエネルギーにより負荷８に電流が供給さ
れる。この場合、コイル６、負荷８および転流ダイオー
ド５からなる経路に電流が流れる。

【００３９】このとき、転流ダイオード５によりノード
Ｎ２の電圧Ｖ２が接地電圧ＧＮＤとなる。駆動用コンデ
ンサ１１は駆動電圧ＶＥに充電されているため、ノード
Ｎ１の電圧Ｖ１は駆動電圧ＶＥに等しくなる。

【００４０】このように、接地電圧ＧＮＤ（０Ｖ）を基
準とするノードＮ２の電圧Ｖ２は０Ｖと入力電圧Ｅ１と
の間で変化する。また、接地電圧ＧＮＤを基準とするノ
ードＮ１の電圧Ｖ１はＶＥと（Ｅ１＋ＶＥ）との間で変
化する。それにより、ノードＮ１の電圧Ｖ１とノードＮ
２の電圧Ｖ２との差（Ｖ１−Ｖ２）は駆動電圧作成回路
９により作成された駆動電圧ＶＥと等しく一定となる。
それにより、制御部４は常に駆動電圧ＶＥにより駆動さ
れる。また、ＦＥＴ３のゲート・ソース間電圧（Ｖ３−
Ｖ２）は０Ｖと駆動電圧ＶＥとの間で変化する。

【００４１】本実施の形態の電源回路１００において
は、ＦＥＴ３のゲート・ソース間電圧（Ｖ３−Ｖ２）が
出力電圧Ｅ２にかかわらず０Ｖと駆動電圧ＶＥとの間で
変化するので、出力電圧Ｅ２と入力電圧Ｅ１との差が小
さい場合でも、ＦＥＴ３がオンすることができ、電源回
路１００が正常に動作する。

【００４２】上記のように、制御部４が入力電圧Ｅ１以
下の駆動電圧ＶＥで常に駆動されるため、制御部４を構
成するために汎用のロジックＩＣを用いることができ
る。例えば、駆動電圧ＶＥを３．３Ｖまたは５Ｖに設定
した場合には、制御部４を３．３Ｖまたは５Ｖで駆動さ
れる汎用のロジックＩＣにより構成することができる。
したがって、制御部４の回路設計が容易になるととも
に、制御部４の回路規模が小さくなり、かつ低コスト化
が図られる。また、制御部４が入力電圧Ｅ１以下の駆動
電圧ＶＥで駆動されるので、消費電力が低くなる。

【００４３】なお、駆動用ダイオード１０は、ノードＮ
１の電圧Ｖ１が駆動電圧ＶＥよりも高くなったときに、
ノードＮ１から駆動電圧作成回路９に電流が流れること
を阻止するために設けられている。図１の駆動電圧作成
回路９として図３の構成を用いた場合には、図１の駆動
用ダイオード１０は不要となる。

【００４４】図３において、駆動電圧作成回路９は、バ
イポーラトランジスタ１５、抵抗１６およびツェナーダ
イオード１７により構成される。バイポーラトランジス
タ１５のコレクタは入力端子Ｉ１に接続され、エミッタ
はノードＮ１に接続され、ベースはツェナーダイオード
１７を介して接地端子Ｇ１に接続されている。抵抗１６
は入力端子Ｉ１とバイポーラトランジスタ１５のベース
との間に接続されている。

【００４５】図３の駆動電圧作成回路９においては、ツ
ェナーダイオード１７によりバイポーラトランジスタ１
５のベース電圧が一定に保持される。直流電源１により
入力端子Ｉ１と接地端子Ｇ１との間に印加される入力電
圧Ｅ１によりバイポーラトランジスタ１５のコレクタか
らエミッタに電流が流れ、ノードＮ１に入力電圧Ｅ１よ
りも低い一定の駆動電圧ＶＥが与えられる。

【００４６】図１の駆動用コンデンサ１１によりノード
Ｎ１の電圧Ｖ１が駆動電圧ＶＥよりも高くなった場合に
は、バイポーラトランジスタ１５がオフし、エミッタか
らコレクタへは電流が流れない。すなわち、バイポーラ
トランジスタ１５は図１の駆動用ダイオード１０の働き
を兼ねている。

【００４７】ここで、図１の電源回路１００の効率を実
際に測定した。効率ηは出力電力Ｐｏと入力電力Ｐｉと
の比で表される。図４に示すように、入力端子Ｉ１と接
地端子Ｇ１との間の入力電圧をＶｉとし、出力端子Ｏ１
と接地端子Ｇ１との間の出力電圧をＶｏとし、入力電流
をＩｉとし、出力電流をＩｏとした場合には、効率ηは
次式から求められる。

【００４８】 η［％］＝（Ｐｏ／Ｐｉ）×１００ ＝｛（Ｖｏ×Ｉｏ）／（Ｖｉ×Ｉｉ）｝×１００［％］ 図１の電源回路１００において、入力電圧Ｅ１を６Ｖと
し、出力電圧Ｅ２を５．５Ｖとし、負荷８のインピーダ
ンスを５．５Ωとした場合には、出力電流は１Ａとな
る。この場合、入力電流の実測値は約０．９８Ａとなっ
た。よって、効率ηは次式のようになる。

【００４９】 η＝｛（５．５×１）／（６×０．９８）｝×１００＝９３．５［％］ 同じ条件で図５の電源回路２００および図６の電源回路
３００の効率ηを測定したところ、７５％〜８５％程度
となった。

【００５０】このように、図１の電源回路１００におい
ては、図５の電源回路２００および図６の電源回路３０
０に比べて高い効率が得られることがわかる。

【００５１】なお、上記実施の形態では、駆動電圧生成
手段として駆動電圧作成回路９を用いているが、駆動電
圧作成回路９の代わりに電池等の他の駆動電圧生成手段
を用いてもよい。

【００５２】また、上記実施の形態では、インダクタン
ス手段としてコイル６を用いているが、インダクタンス
手段としてトランスの一次巻線を用いてもよい。この場
合には、トランスの二次巻線を利用して駆動電圧生成手
段を作製することも可能となる。

【００５３】さらに、上記実施の形態では、基準端子と
して接地電圧ＧＮＤに設定される接地端子Ｇ１を用いて
いるが、基準端子として他の電圧に設定される端子を用
いてもよい。

【００５４】また、上記実施の形態では、スイッチング
手段としてｎチャネル型ＭＯＳＦＥＴ３を用いている
が、スイッチング手段としてｐチャネル型ＭＯＳＦＥＴ
を用いてもよく、バイポーラトランジスタ等の他のスイ
ッチング素子を用いてもよい。

【００５５】また、上記実施の形態では、一方向性導通
手段として転流ダイオード５を用いているが、一方向性
導通手段としてトランジスタ、サイリスタ等の他の素子
を用いてもよい。

【００５６】また、上記実施の形態では、阻止手段とし
て駆動用ダイオード１０を用いているが、阻止手段とし
てトランジスタ等の他の素子を用いてもよい。

【００５７】なお、本発明に係る電源回路は、例えば外
部から直接見えない内部の対象物を観察するための内視
鏡に用いることができるが、内視鏡に限らず種々の電子
機器に用いることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態における電源回路の回路
図である。

【図２】図１の電源回路の動作を説明するための電圧波
形図である。

【図３】駆動電圧作成回路の他の例を示す回路図であ
る。

【図４】電源回路における効率の測定方法を説明するた
めの図である。

【図５】従来の電源回路の一例を示す図である。

【図６】従来の電源回路の他の例を示す図である。

【符号の説明】 １ 直流電源 ２ 電源側平滑コンデンサ ３ ｎチャネル型ＭＯＳＦＥＴ ４ 制御部 ５ 転流ダイオード ６ コイル ７ 負荷用平滑コンデンサ ８ 負荷 ９ 駆動電圧作成回路 １０ 駆動用ダイオード １１ 駆動用コンデンサ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力端子と基準端子との間に印加される
   入力電圧を降下させて出力端子と前記基準端子との間に
   出力電圧を出力する電源回路であって、 前記入力電圧以下の駆動電圧を生成して第１のノードに
   与える駆動電圧生成手段と、 前記第１のノードに接続される第１の電源端子および第
   ２のノードに接続される第２の電源端子を有し、前記第
   １の電源端子と前記第２の電源端子との間に印加される
   電圧により駆動され、パルス電圧を生成するパルス電圧
   生成手段と、 前記第１のノードと前記第２のノードとの間に接続され
   た容量手段と、 前記入力端子と前記第２のノードとの間に接続されると
   ともに、前記パルス電圧生成手段により生成されるパル
   ス電圧を受ける制御端子を有するスイッチング手段と、 前記第２のノードと前記出力端子との間に接続されたイ
   ンダクタンス手段と、 前記基準端子と前記第２のノードとの間に接続され、一
   方向に導通する一方向性導通手段と、 前記出力端子と前記基準端子との間の電圧を平滑して前
   記出力電圧を得る平滑手段とを備えたことを特徴とする
   電源回路。
2. 【請求項２】 前記駆動電圧生成手段と前記第１のノー
   ドとの間に設けられ、前記第１のノードから前記駆動電
   圧生成手段への電流の流れを阻止する阻止手段をさらに
   備えたことを特徴とする請求項１記載の電源回路。