JP2001291869A - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the sameInfo
- Publication number
- JP2001291869A JP2001291869A JP2000104476A JP2000104476A JP2001291869A JP 2001291869 A JP2001291869 A JP 2001291869A JP 2000104476 A JP2000104476 A JP 2000104476A JP 2000104476 A JP2000104476 A JP 2000104476A JP 2001291869 A JP2001291869 A JP 2001291869A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- epitaxial layer
- type conductivity
- carbide semiconductor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 211
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 166
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 166
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims 1
- 238000006263 metalation reaction Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 18
- 238000003860 storage Methods 0.000 abstract description 12
- 230000007547 defect Effects 0.000 description 10
- 230000005669 field effect Effects 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、炭化珪素半導体
材料からなる半導体装置及びその製造方法に関するもの
である。The present invention relates to a semiconductor device made of a silicon carbide semiconductor material and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来の炭化珪素半導体からなる電界効果
トランジスタあるいは絶縁ゲート両極性トラジスタなど
の半導体装置は、チャネルの実効移動度が小さいという
問題があり、その問題を解決する手段として、例えば、
ELECTRON DEVICE LETTERSの２０巻６２４ページに記載
されているように、イオン注入法を用いて窒素を添加す
ることによりチャネルを形成する領域をｎ型化し、伝導
帯の曲がりを制御し電子蓄積型のチャネルを形成するこ
とによって、実効移動度を増加させるという方法が用い
られていた。2. Description of the Related Art A conventional semiconductor device such as a field effect transistor or an insulated gate bipolar transistor made of a silicon carbide semiconductor has a problem that the effective mobility of a channel is small.
As described in ELECTRON DEVICE LETTERS, Vol. 20, p. 624, the region for forming a channel is made n-type by adding nitrogen using an ion implantation method, the bending of the conduction band is controlled, and the electron storage type channel is formed. Has been used to increase the effective mobility.
【０００３】[0003]
【発明が解決しようとする課題】これまでの炭化珪素半
導体からなる半導体装置には以上の様な手法が用いられ
ていた。しかしながら、イオン注入法を用いて窒素を添
加することによりチャネルを形成する領域をｎ型化した
場合は、注入により高密度の欠陥が生成された部分にチ
ャネルを形成することになるため、小さなチャネル移動
度しか得られないという問題があった。The above-described method has been used for a semiconductor device made of a silicon carbide semiconductor. However, in the case where the region where a channel is formed is made n-type by adding nitrogen using an ion implantation method, a channel is formed in a portion where high-density defects are generated by implantation. There is a problem that only mobility can be obtained.
【０００４】この発明は、上記の問題点を解消するため
になされたもので、炭化珪素半導体からなる半導体装置
の電子蓄積型のチャネルを形成する際に、イオン注入法
を用いずに、エピタシャル成長およびエッチングによ
り、高品質のチャネルを形成することができる炭化珪素
半導体からなる半導体装置を得ることを目的とするもの
である。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem. In forming an electron storage type channel of a semiconductor device made of a silicon carbide semiconductor, an epitaxial growth is performed without using an ion implantation method. It is another object of the present invention to obtain a semiconductor device including a silicon carbide semiconductor capable of forming a high-quality channel by etching.
【０００５】[0005]
【課題を解決するための手段】この発明に係る半導体装
置は、炭化珪素半導体からなる半導体基板と、前記半導
体基板上に堆積させたｎ型伝導性をもつ炭化珪素半導体
エピタキシャル層と、前記炭化珪素半導体エピタキシャ
ル層に部分的に形成したｐ型伝導性領域と、前記ｐ型伝
導性領域が部分的に形成された炭化珪素半導体エピタキ
シャル層上に堆積させたｎ型伝導性をもつ他の炭化珪素
半導体エピキシャル層と、前記他の炭化珪素半導体エピ
タキシャル層に対し部分的にエッチングが施された面を
用いて形成された金属／絶縁膜／半導体の積層構造のｎ
型炭化珪素半導体エピタキシャル層からなるチャネルと
を備えたことを特徴とするものである。According to the present invention, there is provided a semiconductor device comprising: a semiconductor substrate made of a silicon carbide semiconductor; an n-type silicon carbide semiconductor epitaxial layer deposited on the semiconductor substrate; A p-type conductive region partially formed in the semiconductor epitaxial layer, and another silicon carbide semiconductor having n-type conductivity deposited on the silicon carbide semiconductor epitaxial layer in which the p-type conductive region is partially formed N of a stacked structure of metal / insulating film / semiconductor formed using an epitaxial layer and a surface partially etched on the other silicon carbide semiconductor epitaxial layer
And a channel formed of a silicon carbide semiconductor epitaxial layer.
【０００６】また、前記半導体基板を、ｎ型伝導性をも
つ炭化珪素半導体とすることを特徴とするものである。Further, the semiconductor substrate is made of a silicon carbide semiconductor having n-type conductivity.
【０００７】また、前記半導体基板を、ｐ型伝導性をも
つ炭化珪素半導体とすることを特徴とするものである。Further, the semiconductor substrate is made of a silicon carbide semiconductor having p-type conductivity.
【０００８】また、ｐ型伝導性をもつ炭化珪素半導体か
らなる半導体基板と、前記半導体基板上に堆積させたｐ
型伝導性をもつ炭化珪素半導体エピタキシャル層と、前
記ｐ型伝導性をもつ炭化珪素半導体エピタキシャル層上
に堆積させたｎ型伝導性をもつ炭化珪素半導体エピタキ
シャル層と、前記ｎ型伝導性をもつ炭化珪素半導体エピ
タキシャル層に対し部分的にエッチングが施された面を
用いて形成された金属／絶縁膜／半導体の積層構造のｎ
型炭化珪素半導体エピタキシャル層からなるチャネル
と、前記ｎ型伝導性をもつ炭化珪素半導体エピタキシャ
ル層側に形成されたソースおよびドレイン電極とを備え
たことを特徴とするものである。A semiconductor substrate made of a silicon carbide semiconductor having p-type conductivity, and a p-type semiconductor substrate deposited on the semiconductor substrate.
A silicon carbide semiconductor epitaxial layer having n-type conductivity; a silicon carbide semiconductor epitaxial layer having n-type conductivity deposited on the silicon carbide semiconductor epitaxial layer having p-type conductivity; N of a laminated structure of metal / insulating film / semiconductor formed using a surface partially etched on the silicon semiconductor epitaxial layer
And a source and drain electrode formed on the side of the silicon carbide semiconductor epitaxial layer having the n-type conductivity.
【０００９】また、ｐ型伝導性をもつ炭化珪素半導体か
らなる半導体基板と、前記半導体基板上に堆積させたｐ
型伝導性をもつ炭化珪素半導体エピタキシャル層と、前
記ｐ型伝導性をもつ炭化珪素半導体エピタキシャル層上
に堆積させたｎ型伝導性をもつ炭化珪素半導体エピタキ
シャル層と、前記ｎ型伝導性をもつ炭珪素半導体エピタ
キシャル層上に堆積させたｐ型伝導性をもつ他の炭化珪
素半導体エピタキシャル層と、前記ｎ型伝導性をもつ炭
珪素半導体エピタキシャル層と前記ｐ型伝導性をもつ他
の炭化珪素半導体エピタキシャル層に対し部分的にエッ
チングが施された面を用いて形成された金属／絶縁膜／
半導体の層構造のｎ型炭化珪素半導体エピタキシャル層
からなるチャネルと、前記ｎ型伝導性をもつ炭化珪素半
導体エピタキシャル層上に形成されたソース電極と、前
記ｐ型伝導性をもつ炭化珪素半導体エピタキシャル層に
形成されたドレイン電極とを備えたことを特徴とするも
のである。Also, a semiconductor substrate made of a silicon carbide semiconductor having p-type conductivity, and a p-type semiconductor deposited on the semiconductor substrate
A silicon carbide semiconductor epitaxial layer having n-type conductivity; a silicon carbide semiconductor epitaxial layer having n-type conductivity deposited on the silicon carbide semiconductor epitaxial layer having p-type conductivity; Another silicon carbide semiconductor epitaxial layer having p-type conductivity deposited on the silicon semiconductor epitaxial layer, the silicon carbide semiconductor epitaxial layer having the n-type conductivity, and the other silicon carbide semiconductor epitaxial layer having the p-type conductivity Metal / insulating film / surface formed using partially etched surface of layer
A channel comprising an n-type silicon carbide semiconductor epitaxial layer having a semiconductor layer structure, a source electrode formed on the n-type conductivity silicon carbide semiconductor epitaxial layer, and a p-type conductivity silicon carbide semiconductor epitaxial layer And a drain electrode formed on the substrate.
【００１０】また、この発明に係る半導体装置の製造方
法は、炭化珪素半導体からなる半導体基板上にｎ型伝導
性をもつ炭化珪素半導体エピタキシャル層を堆積させる
工程と、前記ｎ型伝導性をもつ炭化珪素半導体エピタキ
シャル層中にｐ型伝導性をもつ領域を部分的に形成する
工程と、ｐ型伝導性をもつ領域が部分的に形成された前
記ｎ型伝導性をもつ炭化珪素半導体エピタキシャル層上
にｎ型伝導性をもつ他の炭化珪素半導体エピキシャル層
を堆積させる工程と、ｎ型伝導性をもつ他の炭化珪素半
導体エピタキシャル層に対し部分的にエッチングを施す
工程と、エッチングが施された面を用いて金属／絶縁膜
／半導体の積層構造のｎ型炭化珪素半導体エピタキシャ
ル層からなるチャネルを形成する工程とからなることを
特徴とするものである。Further, according to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: depositing a silicon carbide semiconductor epitaxial layer having n-type conductivity on a semiconductor substrate made of a silicon carbide semiconductor; Partially forming a region having p-type conductivity in the silicon semiconductor epitaxial layer; and forming the region having p-type conductivity on the n-type silicon carbide semiconductor epitaxial layer partially formed. depositing another silicon carbide semiconductor epitaxial layer having n-type conductivity, partially etching the other silicon carbide semiconductor epitaxial layer having n-type conductivity, and removing the etched surface. Forming a channel composed of an n-type silicon carbide semiconductor epitaxial layer having a laminated structure of metal / insulating film / semiconductor using a channel. That.
【００１１】また、前記半導体基板を、ｎ型伝導性をも
つ炭化珪素半導体とすることを特徴とするものである。Further, the semiconductor substrate is made of a silicon carbide semiconductor having n-type conductivity.
【００１２】また、前記半導体基板を、ｐ型伝導性をも
つ炭化珪素半導体とすることを特徴とするものである。Further, the semiconductor substrate is made of a silicon carbide semiconductor having p-type conductivity.
【００１３】また、ｐ型伝導性をもつ炭化珪素半導体か
らなる半導体基板上にｐ型伝導性をもつ炭化珪素半導体
エピタキシャル層を堆積させる工程と、前記ｐ型伝導性
をもつ炭化珪素半導体エピタキシャル層上にｎ型伝導性
をもつ炭化珪素半導体エピタキシャル層を堆積させる工
程と、前記ｎ型伝導性をもつ炭化珪素半導体エピタキシ
ャル層に対し部分的にエッチングを施す工程と、エッチ
ングが施された面を用いて金属／絶縁膜／半導体の積層
構造のｎ型炭化珪素半導体エピタキシャル層からなるチ
ャネルを形成し、前記ｎ型伝導性をもつ炭化珪素半導体
エピタキシャル層側にソースおよびドレイン電極を形成
する工程とからなることを特徴とするものである。A step of depositing a silicon carbide semiconductor epitaxial layer having p-type conductivity on a semiconductor substrate made of a silicon carbide semiconductor having p-type conductivity; Depositing a silicon carbide semiconductor epitaxial layer having n-type conductivity on the substrate, partially etching the silicon carbide semiconductor epitaxial layer having n-type conductivity, and using the etched surface. Forming a channel comprising an n-type silicon carbide semiconductor epitaxial layer having a laminated structure of metal / insulating film / semiconductor, and forming source and drain electrodes on the side of the silicon carbide semiconductor epitaxial layer having n-type conductivity. It is characterized by the following.
【００１４】さらに、ｐ型伝導性をもつ炭化珪素半導体
からなる半導体基板上にｐ型伝導性をもつ炭化珪素半導
体エピタキシャル層を堆積させる工程と、前記ｐ型伝導
性をもつ炭化珪素半導体エピタキシャル層上にｎ型伝導
性をもつ炭化珪素半導体エピタキシャル層を堆積させる
工程と、前記ｎ型伝導性をもつ炭珪素半導体エピタキシ
ャル層上にｐ型伝導性をもつ他の炭化珪素半導体エピタ
キシャル層を堆積させる工程と、前記ｎ型伝導性をもつ
炭珪素半導体エピタキシャル層と前記ｐ型伝導性をもつ
他の炭化珪素半導体エピタキシャル層に対し部分的にエ
ッチングを施す工程と、エッチングが施された面を用い
て金属／絶縁膜／半導体の層構造のｎ型炭化珪素半導体
エピタキシャル層からなるチャネルを形成し、前記ｎ型
伝導性をもつ炭化珪素半導体エピタキシャル層にソース
電極を形成すると共に、前記ｐ型伝導性をもつ他の炭化
珪素半導体エピタキシャル層にドレイン電極を形成する
工程とからなることを特徴とするものである。A step of depositing a silicon carbide semiconductor epitaxial layer having p-type conductivity on a semiconductor substrate made of a silicon carbide semiconductor having p-type conductivity; Depositing a silicon carbide semiconductor epitaxial layer having n-type conductivity on the substrate; and depositing another silicon carbide semiconductor epitaxial layer having p-type conductivity on the silicon carbide semiconductor epitaxial layer having n-type conductivity. Partially etching the silicon carbide semiconductor epitaxial layer having the n-type conductivity and the other silicon carbide semiconductor epitaxial layer having the p-type conductivity, and forming a metal / metal layer using the etched surface. Forming a channel comprising an n-type silicon carbide semiconductor epitaxial layer having an insulating film / semiconductor layer structure; And forming a source electrode containing semiconductor epitaxial layer, and is characterized in that comprising the step of forming a drain electrode on the other silicon carbide semiconductor epitaxial layer with the p-type conductivity.
【００１５】[0015]
【発明の実施の形態】この発明に係る炭化珪素半導体か
らなる半導体装置は、堆積させたｎ型エピタキシャル層
を部分的に反応性ドライエッチング法などのエッチング
法を用いて加工し、該加工部に蓄積型チャネルを形成し
た構造をもつものである。BEST MODE FOR CARRYING OUT THE INVENTION In a semiconductor device comprising a silicon carbide semiconductor according to the present invention, a deposited n-type epitaxial layer is partially processed by an etching method such as a reactive dry etching method. It has a structure in which a storage type channel is formed.
【００１６】電子蓄積型のチャネルを形成するために行
う窒素のイオン注入の際、イオンの加速電圧は、通常、
５０ｋＶ以上が用いられ、炭化珪素半導体中に高密度の
欠陥を発生させる。炭化珪素半導体では、高温熱処理な
どの一般的手法により、イオン注入により生成した欠陥
の密度を大幅に低減することは困難であることが知られ
ている。このため、イオン注入を行った部分にチャネル
を形成した場合は、欠陥によるキャリアの散乱中心が高
密度で存在することになり、移動度を大幅に低下させて
しまう。When nitrogen ions are implanted to form an electron storage channel, the ion accelerating voltage is usually
A voltage of 50 kV or more is used to generate high-density defects in the silicon carbide semiconductor. It is known that it is difficult for silicon carbide semiconductors to significantly reduce the density of defects generated by ion implantation by a general method such as high-temperature heat treatment. For this reason, when a channel is formed in a portion where ion implantation has been performed, scattering centers of carriers due to defects are present at high density, and the mobility is greatly reduced.
【００１７】この発明では、ｐ型領域を有する炭化硅素
半導体にｎ型炭化硅素エピタキシャル結晶層を堆積さ
せ、そのエピタキシャル結晶層にエッチングを施し、エ
ッチングを施した面にチャネルを形成して電界効果トラ
ンジスタあるいは絶縁ゲート両極性トランジスタなどを
作製する。エピタキシャル結晶層は高純度であり欠陥の
密度も低いため、高いチャネル移動度が得られる。エッ
チングを行った面には欠陥が存在するため、エッチング
を施した面にチャネルを形成した場合は、この欠陥によ
りチャネル移動度が低下することが懸念される。According to the present invention, an n-type silicon carbide epitaxial crystal layer is deposited on a silicon carbide semiconductor having a p-type region, the epitaxial crystal layer is etched, and a channel is formed on the etched surface. Alternatively, an insulated gate bipolar transistor or the like is manufactured. Since the epitaxial crystal layer has high purity and low defect density, high channel mobility can be obtained. Since there is a defect on the etched surface, when a channel is formed on the etched surface, there is a concern that the channel mobility may be reduced due to the defect.
【００１８】しかしながら、例えば反応性イオンエッチ
ングにおいて、イオン種のエネルギーは、通常、５００
−６００ｅＶ以下であり、また、バイアス電圧を制御す
ることにより更にイオン種のエネルギーを下げることも
可能であるため、イオン注入時と比較し反応性イオンエ
ッチングでは、結晶中の欠陥の密度は非常に小さく、し
かも、その欠陥は表面近傍にのみ存在している。反応性
イオンエッチングによる欠陥はゲート絶縁膜を形成する
ための酸化あるいは犠牲酸化膜の形成およびその酸化膜
のウエットエッチングにより容易に除去できると考えら
れるため、エッチングを施した面に形成したチャネルに
おいても高い移動度が得られる。However, for example, in reactive ion etching, the energy of the ion species is usually 500
−600 eV or less, and the energy of the ion species can be further reduced by controlling the bias voltage. Therefore, the density of defects in the crystal is much higher in reactive ion etching than in ion implantation. The defects are small and exist only near the surface. Defects caused by reactive ion etching are considered to be easily removed by oxidation or formation of a sacrificial oxide film for forming a gate insulating film and wet etching of the oxide film, and therefore, even in a channel formed on an etched surface. High mobility is obtained.
【００１９】以下、具体的な実施の形態について説明す
る。 実施の形態１．まず、この発明の実施の形態１に係る半
導体装置及びその製造方法を、図１ないし図３を用いて
説明する。図１は、ｎ型炭化珪素基板１の上に堆積させ
た低濃度ｎ型炭化珪素エピタキシャル層２に対し、イオ
ン注入により部分的にｐ型領域３を形成し、その上にｎ
型炭化珪素エピタキシャル層４および高濃度ｎ型炭化珪
素エピタキシャル層５を堆積させた状態を示した断面図
である。Hereinafter, specific embodiments will be described. Embodiment 1 FIG. First, a semiconductor device and a method of manufacturing the same according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows that a low-concentration n-type silicon carbide epitaxial layer 2 deposited on an n-type silicon carbide substrate 1 is partially ion-implanted to form a p-type region 3, and n-type regions 3 are formed thereon.
FIG. 4 is a cross-sectional view showing a state in which a silicon carbide epitaxial layer 4 and a high concentration n-type silicon carbide epitaxial layer 5 are deposited.
【００２０】図１に示した状態のエピタキシャル層を堆
積させた炭化珪素基板に対し、エッチングマスクを用い
て反応性イオンエッチングを部分的に施した後の状態の
断面図を図２に示しいる。図２に示した状態のエッチン
グ済み炭化珪素基板に対し、図３に示すように、熱酸化
によりゲート絶縁膜８を、そして、ソース電極６、ゲー
ト電極７、ドレイン電極９を形成すれば、イオン注入に
よる損傷を受けていない蓄積型チャネル１０を有する縦
型の金属／絶縁膜／半導体の積層構造の電界効果トラン
ジスタを得ることができる。FIG. 2 is a sectional view showing a state after the reactive ion etching is partially performed on the silicon carbide substrate on which the epitaxial layer of the state shown in FIG. 1 is deposited using an etching mask. As shown in FIG. 3, a gate insulating film 8 and a source electrode 6, a gate electrode 7, and a drain electrode 9 are formed on the etched silicon carbide substrate in the state shown in FIG. A vertical metal / insulating film / semiconductor field effect transistor having a storage type channel 10 which is not damaged by implantation can be obtained.
【００２１】この縦型の電界効果トランジスタは、図２
において、エッチング後に残すｎ型炭化珪素エピタキシ
ャル層４の層厚Ｄを変えることにより、ノーマリオフあ
るいはノーマリオン動作させることが可能であり、ま
た、しきい値電圧を変えることも可能である。This vertical field effect transistor is shown in FIG.
In the above, by changing the layer thickness D of the n-type silicon carbide epitaxial layer 4 to be left after the etching, it is possible to perform the normally-off or normally-on operation, and it is also possible to change the threshold voltage.
【００２２】この実施の形態１では、イオン注入を一度
しか行わず、また、炭化珪素のエピタキシャル成長は１
６００℃程度の高温で行うため、エピタキシャル成長中
に注入元素の電気的活性化がなされることになり、イオ
ン注入後の活性化アニールを省くことができ、エピタシ
ャル成長およびエッチングにより、高品質のチャネルを
形成することができる。このため、素子作製の工程を大
幅に簡略化できる。In the first embodiment, ion implantation is performed only once, and epitaxial growth of silicon carbide is performed only once.
Since it is performed at a high temperature of about 600 ° C., the implanted element is electrically activated during epitaxial growth, so that activation annealing after ion implantation can be omitted, and a high-quality channel can be formed by epitaxial growth and etching. Can be formed. For this reason, the element manufacturing process can be greatly simplified.
【００２３】また、実施の形態１では、ゲート絶縁膜８
に酸化膜を用いたが、かわりに窒化硅素膜あるいは窒化
アルミニウムを用いても電界効果トランジスタとするこ
とができる。In the first embodiment, the gate insulating film 8
Although an oxide film is used, a field effect transistor can be formed by using a silicon nitride film or aluminum nitride instead.
【００２４】実施の形態２．図４は、この発明の実施の
形態２に係る炭化珪素半導体からなる半導体装置を示す
断面図である。図４に示す断面構造において、図３と同
一部分は同一符号を付しその説明は省略する。図４に示
す半導体装置は、図３に示す実施の形態１に係る構造に
おいて、ｎ型炭化珪素半導体基板１を用いるかわりに、
ｐ型炭化珪素基板１１を用いて作製したもので、この構
造によって、イオン注入による損傷を受けていない蓄積
型チャネルを有した絶縁ゲート両極性トランジスタを構
成することができる。Embodiment 2 FIG. FIG. 4 is a sectional view showing a semiconductor device made of a silicon carbide semiconductor according to the second embodiment of the present invention. In the cross-sectional structure shown in FIG. 4, the same parts as those of FIG. In the semiconductor device shown in FIG. 4, instead of using n-type silicon carbide semiconductor substrate 1 in the structure according to the first embodiment shown in FIG.
Manufactured using the p-type silicon carbide substrate 11, this structure makes it possible to form an insulated gate bipolar transistor having a storage channel which is not damaged by ion implantation.
【００２５】実施の形態１、２に示す金属／絶縁膜／半
導体の積層構造の電界効果トラジスタあるいは絶縁ゲー
ト両極性トランジスタに限らず、金属／絶縁膜／半導体
の積層構造のチャネル構造をもつ半導体装置に対して、
実施の形態１に示した方法によりチャネルを形成すれ
ば、イオン注入による損傷を受けていない高品質のチャ
ネルとすることができる。The semiconductor device having a channel structure of a metal / insulating film / semiconductor laminated structure is not limited to the field effect transistor or the insulated gate bipolar transistor having a laminated structure of metal / insulating film / semiconductor shown in the first and second embodiments. Against
When a channel is formed by the method described in Embodiment 1, a high-quality channel which is not damaged by ion implantation can be obtained.
【００２６】実施の形態３．次に、この発明の実施の形
態３に係る炭化珪素半導体からなる半導体装置及びその
製造方法を図５ないし図７を用いて説明する。図５は、
ｐ型炭化珪素基板１２の上に堆積させたｐ型炭化硅素エ
ピタキシャル層１３に対し、ｎ型炭化硅素エピキシャル
層１４および高濃度ｎ型炭化硅素エピタキシャル層１５
を堆積させた状態を示した断面図である。Embodiment 3 FIG. Next, a semiconductor device made of a silicon carbide semiconductor and a method of manufacturing the same according to a third embodiment of the present invention will be described with reference to FIGS. FIG.
In contrast to p-type silicon carbide epitaxial layer 13 deposited on p-type silicon carbide substrate 12, n-type silicon carbide epitaxial layer 14 and high concentration n-type silicon carbide epitaxial layer 15
FIG. 4 is a cross-sectional view showing a state where is deposited.
【００２７】そして、図５に示した状態のエピタキシャ
ル層を堆積させた炭化珪素半導体基板に対し、エッチン
グマスクを用いて反応性イオンエッチングを部分的に施
した後の状態の断面図を図６に示している。エッチング
後に残すｎ型エピタキシャル層１４の層厚ＤＤを変える
ことにより、ノーマリオフあるいはノーマリオン動作さ
せることが可能であり、また、しきい値電圧変えること
も可能である。FIG. 6 is a sectional view showing a state after the reactive ion etching is partially performed on the silicon carbide semiconductor substrate on which the epitaxial layer in the state shown in FIG. 5 is deposited using an etching mask. Is shown. By changing the layer thickness DD of the n-type epitaxial layer 14 left after the etching, it is possible to perform a normally-off or normally-on operation, and it is also possible to change the threshold voltage.
【００２８】図６に示したエッチング済み炭化珪素基板
に対し、図７に示すように、イオン注入にり高濃度ｎ型
領域２０を形成し、熱酸化によりゲート絶縁膜１７を、
そして、ソース電極１９、ゲート電極１８、ドレイン電
極１６を形成すれば、イオン注入による損傷を受けでな
い蓄積型チャネル２１を有する縦型の金属／絶縁膜／半
導体の積層構造の電界効果トンジスタとなる。As shown in FIG. 7, a high concentration n-type region 20 is formed on the etched silicon carbide substrate shown in FIG. 6 by ion implantation, and a gate insulating film 17 is formed by thermal oxidation.
When the source electrode 19, the gate electrode 18, and the drain electrode 16 are formed, a field effect transistor having a stacked structure of a vertical metal / insulating film / semiconductor having a storage type channel 21 which is not damaged by ion implantation is obtained.
【００２９】上記の如く構成される本実施の形態３によ
る電界効果トランジスタでは、イオン注入による損傷を
受けていない蓄積型チャネルを有した電界効果トンジス
タを構成することができ、また、ソース電極１９および
ドレイン電極１６がともに炭化珪素基板の一方の面側に
存在するため、炭化珪素基板上の集積回路とともに用い
る場合などに有利な構造とすることができる。In the field effect transistor according to the third embodiment configured as described above, a field effect transistor having a storage type channel not damaged by ion implantation can be formed. Since both drain electrodes 16 are present on one surface side of the silicon carbide substrate, a structure advantageous for use with an integrated circuit on the silicon carbide substrate can be obtained.
【００３０】実施の形態４．図８は、この発明の実施の
形態４に係る炭化珪素半導体からなる半導体装置を示す
断面図である。図８に示す断面構造において、図７と同
一部分は同一符号を付しその説明は省略する。図８に示
す半導体装置は、図７に示す実施の形態３に係る構造に
おいて、高濃度ｎ型炭化硅素エピタキシャル層１５を堆
積させるかわりに、高濃度ｐ型炭化硅素エピタキシャル
層２２を堆積させて作製したもので、この構造によっ
て、イオン注入による損傷を受けていない蓄積型チャネ
ルを有した絶縁ゲート両極性トランジスタを構成するこ
とができ、高いチャネル移動度を得ることができる。Embodiment 4 FIG. 8 is a sectional view showing a semiconductor device made of a silicon carbide semiconductor according to a fourth embodiment of the present invention. In the sectional structure shown in FIG. 8, the same parts as those in FIG. The semiconductor device shown in FIG. 8 is manufactured by depositing a high-concentration p-type silicon carbide epitaxial layer 22 instead of depositing a high-concentration n-type silicon carbide epitaxial layer 15 in the structure according to the third embodiment shown in FIG. With this structure, an insulated gate bipolar transistor having an accumulation type channel which is not damaged by ion implantation can be formed, and high channel mobility can be obtained.
【００３１】[0031]
【発明の効果】以上のように、この発明によれば、炭化
珪素半導体からなる半導体装置において、高品質の金属
／絶縁膜／半導体の積層構造のチャネルを用いることが
できるため、高いチャネル移動度を実現でき、電気的特
性の優れた半導体装置を得ることが可能である。As described above, according to the present invention, in a semiconductor device made of a silicon carbide semiconductor, a high-quality metal / insulating film / semiconductor stacked structure channel can be used, so that a high channel mobility can be obtained. And a semiconductor device having excellent electric characteristics can be obtained.
【図１】 この発明の実施の形態１に係る炭化珪素半導
体からなる半導体装置を示すもので、ｎ型炭化珪素基板
１の上に堆積させた低濃度ｎ型炭化珪素エピタキシャル
層２に対し、イオン注入により部分的にｐ型領域３を形
成し、その上にｎ型炭化珪素エピタキシャル層４および
高濃度ｎ型炭化珪素エピタキシャル層５を堆積させた状
態を示した断面図である。FIG. 1 shows a semiconductor device made of a silicon carbide semiconductor according to a first embodiment of the present invention, in which a low-concentration n-type silicon carbide epitaxial layer 2 deposited on an n-type silicon carbide substrate 1 FIG. 4 is a cross-sectional view showing a state in which a p-type region 3 is partially formed by implantation, and an n-type silicon carbide epitaxial layer 4 and a high concentration n-type silicon carbide epitaxial layer 5 are deposited thereon.
【図２】 図１に示した状態のエピタキシャル層を堆積
させた炭化珪素基板に対し、エッチングマスクを用いて
反応性イオンエッチングを部分的に施した後の状態の断
面図である。FIG. 2 is a cross-sectional view showing a state after the reactive ion etching is partially performed on the silicon carbide substrate on which the epitaxial layer in the state shown in FIG. 1 is deposited using an etching mask.
【図３】 図２に示した状態のエッチング済み炭化珪素
基板に対し、熱酸化によりゲート絶縁膜８を、そして、
ソース電極６、ゲート電極７、ドレイン電極９を形成し
作製した縦型の金属／絶縁膜／半導体の積層構造の電界
効果トランジスタを示す断面図である。FIG. 3 shows a gate insulating film 8 formed by thermal oxidation on the etched silicon carbide substrate in the state shown in FIG. 2, and
FIG. 2 is a cross-sectional view showing a vertical metal / insulating film / semiconductor stacked structure field effect transistor formed by forming a source electrode 6, a gate electrode 7, and a drain electrode 9;
【図４】 この発明の実施の形態２に係る炭化珪素半導
体からなる半導体装置を示すもので、イオン注入による
損傷を受けていない蓄積型チャネルを有した絶縁ゲート
両極性トランジスタの断面図である。FIG. 4 shows a semiconductor device made of a silicon carbide semiconductor according to a second embodiment of the present invention, and is a cross-sectional view of an insulated gate bipolar transistor having a storage type channel which is not damaged by ion implantation.
【図５】 この発明の実施の形態３に係る炭化珪素半導
体からなる半導体装置を示すもので、ｐ型炭化硅素基板
１２の上に堆積させたｐ型炭化硅素エピタキシャル層１
３に対し、ｎ型炭化硅素エピタキシャル層１４および高
濃度ｎ型炭化硅素エピタキシャル層１５を堆積させた状
態を示した断面図である。FIG. 5 shows a semiconductor device made of a silicon carbide semiconductor according to a third embodiment of the present invention, and shows a p-type silicon carbide epitaxial layer 1 deposited on a p-type silicon carbide substrate 12.
3 is a cross-sectional view showing a state in which an n-type silicon carbide epitaxial layer 14 and a high-concentration n-type silicon carbide epitaxial layer 15 are deposited on No. 3.
【図６】 図５に示した状態のエピタキシャル層を堆積
させた炭化珪素基板に対し、エッチングマスクを用いて
反応性イオンエッチングを部分的に施した後の状態の断
面図である。FIG. 6 is a cross-sectional view of a state after the reactive ion etching is partially performed on the silicon carbide substrate on which the epitaxial layer in the state shown in FIG. 5 is deposited using an etching mask.
【図７】 図６に示したエッチング済み炭化珪素基板に
対し、イオン注入により高濃度ｎ型領域２０を形成し、
熱酸化によりゲート絶縁膜１７を、そして、ソース電極
１９、ゲート極１８、ドレイン電極１６を形成し作製し
た、縦型の金属／絶縁膜／半導体の積層構造の電界効果
トランジスタを示す断面図である。7 forms a high concentration n-type region 20 in the etched silicon carbide substrate shown in FIG. 6 by ion implantation;
FIG. 4 is a cross-sectional view showing a vertical metal / insulating film / semiconductor field effect transistor having a gate insulating film 17 formed by thermal oxidation and a source electrode 19, a gate electrode 18, and a drain electrode 16. .
【図８】 この発明の実施の形態４に係る炭化珪素半導
体からなる半導体装置を示すもので、イオン注入による
損傷を受けていない蓄積型チャネルを有し、ソースおよ
びトイン電極を炭化硅素基板の一方の面に有する絶縁ゲ
ート両極性トランジスタの断面図である。FIG. 8 shows a semiconductor device made of a silicon carbide semiconductor according to a fourth embodiment of the present invention, which has a storage type channel not damaged by ion implantation, and has a source and a tin electrode on one side of a silicon carbide substrate. FIG. 4 is a cross-sectional view of an insulated gate ambipolar transistor provided on the surface of FIG.
１ ｎ型炭化珪素基板、２ 低濃度ｎ型炭化珪素エピタ
キシャル層、３ ｐ型領域、４ ｎ型炭化珪素エピタキ
シャル層、５ 高濃度ｎ型炭化珪素エピタキシャル層、
６ ソース電極、７ ゲート電極、８ ゲート絶縁膜、
９ ドレイン電極、１０ 蓄積型チャネル、１１ ｐ型
炭化硅素基板、１２ ｐ型炭化硅素基板、１３ ｐ型炭
化硅素エピタキシャル層、１４ ｎ型炭化硅素エピタキ
シャル層、１５ 高濃度ｎ型炭化硅素エピタキシャル
層、１６ ドレイン電極、１７ ゲート絶縁膜、１８
ゲート極、１９ ソース電極、２０ 高濃度ｎ型領域、
２１蓄積型チャネル、２２ 高濃度ｐ型炭化硅素エピタ
キシャル層。1 n-type silicon carbide substrate, 2 low-concentration n-type silicon carbide epitaxial layer, 3 p-type region, 4 n-type silicon carbide epitaxial layer, 5 high-concentration n-type silicon carbide epitaxial layer,
6 source electrode, 7 gate electrode, 8 gate insulating film,
Reference Signs List 9 drain electrode, 10 storage channel, 11 p-type silicon carbide substrate, 12 p-type silicon carbide substrate, 13 p-type silicon carbide epitaxial layer, 14 n-type silicon carbide epitaxial layer, 15 high-concentration n-type silicon carbide epitaxial layer, 16 Drain electrode, 17 gate insulating film, 18
Gate electrode, 19 source electrode, 20 high concentration n-type region,
21 accumulation type channel, 22 high concentration p-type silicon carbide epitaxial layer.
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ３０１Ｖ ３０１Ｊ ６５８Ｅ ６５８Ｇ (72)発明者 杉本 博司 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 大塚 健一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 高見 哲也 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F040 DA29 DB01 DC02 EA05 EB13 EB14 ED03 ED04 EE03 EF18 FC05 FC21 Continuation of the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01L 29/78 301V 301J 658E 658G (72) Inventor Hiroshi Sugimoto 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Inside the company (72) Kenichi Otsuka, 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation (72) Inventor Tetsuya Takami 2-3-2, Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation F term (reference) 5F040 DA29 DB01 DC02 EA05 EB13 EB14 ED03 ED04 EE03 EF18 FC05 FC21
Claims (10)
素半導体エピタキシャル層と、 前記炭化珪素半導体エピタキシャル層に部分的に形成し
たｐ型伝導性領域と、 前記ｐ型伝導性領域が部分的に形成された炭化珪素半導
体エピタキシャル層上に堆積させたｎ型伝導性をもつ他
の炭化珪素半導体エピキシャル層と、 前記他の炭化珪素半導体エピタキシャル層に対し部分的
にエッチングが施された面を用いて形成された金属／絶
縁膜／半導体の積層構造のｎ型炭化珪素半導体エピタキ
シャル層からなるチャネルとを備えたことを特徴とする
半導体装置。1. A semiconductor substrate made of a silicon carbide semiconductor, a silicon carbide semiconductor epitaxial layer having n-type conductivity deposited on the semiconductor substrate, and a p-type conductive layer partially formed on the silicon carbide semiconductor epitaxial layer. Conductive region; another silicon carbide semiconductor epitaxial layer having n-type conductivity deposited on a silicon carbide semiconductor epitaxial layer in which the p-type conductive region is partially formed; and the other silicon carbide semiconductor epitaxial layer A channel formed of an n-type silicon carbide semiconductor epitaxial layer having a stacked structure of metal / insulating film / semiconductor formed by using a partially etched surface.
前記半導体基板を、ｎ型伝導性をもつ炭化珪素半導体と
することを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein
A semiconductor device, wherein the semiconductor substrate is a silicon carbide semiconductor having n-type conductivity.
前記半導体基板を、ｐ型伝導性をもつ炭化珪素半導体と
することを特徴とする半導体装置。3. The semiconductor device according to claim 1, wherein
A semiconductor device, wherein the semiconductor substrate is a silicon carbide semiconductor having p-type conductivity.
る半導体基板と、 前記半導体基板上に堆積させたｐ型伝導性をもつ炭化珪
素半導体エピタキシャル層と、 前記ｐ型伝導性をもつ炭化珪素半導体エピタキシャル層
上に堆積させたｎ型伝導性をもつ炭化珪素半導体エピタ
キシャル層と、 前記ｎ型伝導性をもつ炭化珪素半導体エピタキシャル層
に対し部分的にエッチングが施された面を用いて形成さ
れた金属／絶縁膜／半導体の積層構造のｎ型炭化珪素半
導体エピタキシャル層からなるチャネルと、 前記ｎ型伝導性をもつ炭化珪素半導体エピタキシャル層
側に形成されたソースおよびドレイン電極とを備えたこ
とを特徴とする半導体装置。4. A semiconductor substrate made of a silicon carbide semiconductor having p-type conductivity, a silicon carbide semiconductor epitaxial layer having p-type conductivity deposited on the semiconductor substrate, and silicon carbide having p-type conductivity. A silicon carbide semiconductor epitaxial layer having n-type conductivity deposited on the semiconductor epitaxial layer; and a silicon carbide semiconductor epitaxial layer having n-type conductivity formed by using a partially etched surface. A channel formed of an n-type silicon carbide semiconductor epitaxial layer having a stacked structure of metal / insulating film / semiconductor; and source and drain electrodes formed on the side of the silicon carbide semiconductor epitaxial layer having the n-type conductivity. Semiconductor device.
る半導体基板と、 前記半導体基板上に堆積させたｐ型伝導性をもつ炭化珪
素半導体エピタキシャル層と、 前記ｐ型伝導性をもつ炭化珪素半導体エピタキシャル層
上に堆積させたｎ型伝導性をもつ炭化珪素半導体エピタ
キシャル層と、 前記ｎ型伝導性をもつ炭珪素半導体エピタキシャル層上
に堆積させたｐ型伝導性をもつ他の炭化珪素半導体エピ
タキシャル層と、 前記ｎ型伝導性をもつ炭珪素半導体エピタキシャル層と
前記ｐ型伝導性をもつ他の炭化珪素半導体エピタキシャ
ル層に対し部分的にエッチングが施された面を用いて形
成された金属／絶縁膜／半導体の層構造のｎ型炭化珪素
半導体エピタキシャル層からなるチャネルと、 前記ｎ型伝導性をもつ炭化珪素半導体エピタキシャル層
上に形成されたソース電極と、 前記ｐ型伝導性をもつ炭化珪素半導体エピタキシャル層
に形成されたドレイン電極とを備えたことを特徴とする
半導体装置。5. A semiconductor substrate made of a silicon carbide semiconductor having p-type conductivity, a silicon carbide semiconductor epitaxial layer having p-type conductivity deposited on the semiconductor substrate, and silicon carbide having p-type conductivity. A silicon carbide semiconductor epitaxial layer having n-type conductivity deposited on the semiconductor epitaxial layer; and another silicon carbide semiconductor epitaxial layer having p-type conductivity deposited on the silicon carbide semiconductor epitaxial layer having n-type conductivity. Metal / insulation formed using a surface partially etched with respect to a layer, the silicon carbide semiconductor epitaxial layer having n-type conductivity and the other silicon carbide semiconductor epitaxial layer having p-type conductivity. A channel comprising an n-type silicon carbide semiconductor epitaxial layer having a film / semiconductor layer structure; and the silicon carbide semiconductor epitaxial layer having the n-type conductivity. The semiconductor device characterized by comprising a source electrode formed above a drain electrode formed on the silicon carbide semiconductor epitaxial layer with the p-type conductivity.
ｎ型伝導性をもつ炭化珪素半導体エピタキシャル層を堆
積させる工程と、 前記ｎ型伝導性をもつ炭化珪素半導体エピタキシャル層
中にｐ型伝導性をもつ領域を部分的に形成する工程と、 ｐ型伝導性をもつ領域が部分的に形成された前記ｎ型伝
導性をもつ炭化珪素半導体エピタキシャル層上にｎ型伝
導性をもつ他の炭化珪素半導体エピキシャル層を堆積さ
せる工程と、 ｎ型伝導性をもつ他の炭化珪素半導体エピタキシャル層
に対し部分的にエッチングを施す工程と、 エッチングが施された面を用いて金属／絶縁膜／半導体
の積層構造のｎ型炭化珪素半導体エピタキシャル層から
なるチャネルを形成する工程とからなることを特徴とす
る半導体装置の製造方法。6. A step of depositing a silicon carbide semiconductor epitaxial layer having n-type conductivity on a semiconductor substrate made of a silicon carbide semiconductor; and forming p-type conductivity in the silicon carbide semiconductor epitaxial layer having n-type conductivity. Partially forming a region having p-type conductivity, and another silicon carbide semiconductor having n-type conductivity on the silicon carbide semiconductor epitaxial layer having n-type conductivity in which a region having p-type conductivity is partially formed. A step of depositing an epitaxial layer, a step of partially etching another silicon carbide semiconductor epitaxial layer having n-type conductivity, and a metal / insulating film / semiconductor laminated structure using the etched surface. Forming a channel made of an n-type silicon carbide semiconductor epitaxial layer as described above.
において、前記半導体基板を、ｎ型伝導性をもつ炭化珪
素半導体とすることを特徴とする半導体装置の製造方
法。7. The method for manufacturing a semiconductor device according to claim 6, wherein said semiconductor substrate is a silicon carbide semiconductor having n-type conductivity.
において、前記半導体基板を、ｐ型伝導性をもつ炭化珪
素半導体とすることを特徴とする半導体装置の製造方
法。8. The method of manufacturing a semiconductor device according to claim 6, wherein the semiconductor substrate is a silicon carbide semiconductor having p-type conductivity.
る半導体基板上にｐ型伝導性をもつ炭化珪素半導体エピ
タキシャル層を堆積させる工程と、 前記ｐ型伝導性をもつ炭化珪素半導体エピタキシャル層
上にｎ型伝導性をもつ炭化珪素半導体エピタキシャル層
を堆積させる工程と、 前記ｎ型伝導性をもつ炭化珪素半導体エピタキシャル層
に対し部分的にエッチングを施す工程と、 エッチングが施された面を用いて金属／絶縁膜／半導体
の積層構造のｎ型炭化珪素半導体エピタキシャル層から
なるチャネルを形成し、前記ｎ型伝導性をもつ炭化珪素
半導体エピタキシャル層側にソースおよびドレイン電極
を形成する工程とからなることを特徴とする半導体装置
の製造方法。9. A step of depositing a silicon carbide semiconductor epitaxial layer having p-type conductivity on a semiconductor substrate made of a silicon carbide semiconductor having p-type conductivity; Depositing a silicon carbide semiconductor epitaxial layer having n-type conductivity on the substrate, partially etching the silicon carbide semiconductor epitaxial layer having n-type conductivity, and using the etched surface Forming a channel comprising an n-type silicon carbide semiconductor epitaxial layer having a laminated structure of metal / insulating film / semiconductor, and forming source and drain electrodes on the side of the silicon carbide semiconductor epitaxial layer having n-type conductivity. A method for manufacturing a semiconductor device, comprising:
なる半導体基板上にｐ型伝導性をもつ炭化珪素半導体エ
ピタキシャル層を堆積させる工程と、 前記ｐ型伝導性をもつ炭化珪素半導体エピタキシャル層
上にｎ型伝導性をもつ炭化珪素半導体エピタキシャル層
を堆積させる工程と、 前記ｎ型伝導性をもつ炭珪素半導体エピタキシャル層上
にｐ型伝導性をもつ他の炭化珪素半導体エピタキシャル
層を堆積させる工程と、 前記ｎ型伝導性をもつ炭珪素半導体エピタキシャル層と
前記ｐ型伝導性をもつ他の炭化珪素半導体エピタキシャ
ル層に対し部分的にエッチングを施す工程と、 エッチングが施された面を用いて金属／絶縁膜／半導体
の層構造のｎ型炭化珪素半導体エピタキシャル層からな
るチャネルを形成し、前記ｎ型伝導性をもつ炭化珪素半
導体エピタキシャル層にソース電極を形成すると共に、
前記ｐ型伝導性をもつ他の炭化珪素半導体エピタキシャ
ル層にドレイン電極を形成する工程とからなることを特
徴とする半導体装置の製造方法。10. A step of depositing a silicon carbide semiconductor epitaxial layer having p-type conductivity on a semiconductor substrate made of a silicon carbide semiconductor having p-type conductivity; Depositing a silicon carbide semiconductor epitaxial layer having n-type conductivity on the silicon carbide semiconductor epitaxial layer having n-type conductivity; and depositing another silicon carbide semiconductor epitaxial layer having p-type conductivity on the silicon carbide semiconductor epitaxial layer having n-type conductivity. Partially etching the silicon carbide semiconductor epitaxial layer having the n-type conductivity and the other silicon carbide semiconductor epitaxial layer having the p-type conductivity; and performing metal / metal etching using the etched surface. Forming a channel comprising an n-type silicon carbide semiconductor epitaxial layer having an insulating film / semiconductor layer structure; And forming a source electrode on the semiconductor epitaxial layer,
Forming a drain electrode on the other silicon carbide semiconductor epitaxial layer having the p-type conductivity.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104476A JP4541489B2 (en) | 2000-04-06 | 2000-04-06 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104476A JP4541489B2 (en) | 2000-04-06 | 2000-04-06 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001291869A true JP2001291869A (en) | 2001-10-19 |
| JP4541489B2 JP4541489B2 (en) | 2010-09-08 |
Family
ID=18618010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104476A Expired - Lifetime JP4541489B2 (en) | 2000-04-06 | 2000-04-06 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4541489B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004090969A1 (en) * | 2003-03-24 | 2004-10-21 | National Institute Of Advanced Industrial Science And Technology | Silicon carbide semiconductor device and method for manufacturing same |
| WO2005091372A1 (en) * | 2004-03-22 | 2005-09-29 | The Kansai Electric Power Co., Inc. | Voltage-controlled semiconductor device |
| JP2008187173A (en) * | 2007-01-26 | 2008-08-14 | Internatl Rectifier Corp | Group iii nitride power semiconductor device |
| JP2008186925A (en) * | 2007-01-29 | 2008-08-14 | Fuji Electric Device Technology Co Ltd | Insulated gate silicon carbide semiconductor device and manufacturing method thereof |
| JP2009044035A (en) * | 2007-08-10 | 2009-02-26 | Sanken Electric Co Ltd | Field effect semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160408A (en) * | 1991-12-04 | 1993-06-25 | Toshiba Corp | Field effect transistor and dynamic semiconductor storage device using same |
| JPH10284733A (en) * | 1997-03-31 | 1998-10-23 | Motorola Inc | Insulated gate bipolar transistor having reduced electric field |
| JP2000031483A (en) * | 1998-07-14 | 2000-01-28 | Kansai Electric Power Co Inc:The | Static induction semiconductor device |
-
2000
- 2000-04-06 JP JP2000104476A patent/JP4541489B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160408A (en) * | 1991-12-04 | 1993-06-25 | Toshiba Corp | Field effect transistor and dynamic semiconductor storage device using same |
| JPH10284733A (en) * | 1997-03-31 | 1998-10-23 | Motorola Inc | Insulated gate bipolar transistor having reduced electric field |
| JP2000031483A (en) * | 1998-07-14 | 2000-01-28 | Kansai Electric Power Co Inc:The | Static induction semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004090969A1 (en) * | 2003-03-24 | 2004-10-21 | National Institute Of Advanced Industrial Science And Technology | Silicon carbide semiconductor device and method for manufacturing same |
| WO2005091372A1 (en) * | 2004-03-22 | 2005-09-29 | The Kansai Electric Power Co., Inc. | Voltage-controlled semiconductor device |
| US7626232B2 (en) | 2004-03-22 | 2009-12-01 | The Kansai Electric Power Co., Inc. | Voltage-controlled semiconductor device |
| JP2008187173A (en) * | 2007-01-26 | 2008-08-14 | Internatl Rectifier Corp | Group iii nitride power semiconductor device |
| JP2008186925A (en) * | 2007-01-29 | 2008-08-14 | Fuji Electric Device Technology Co Ltd | Insulated gate silicon carbide semiconductor device and manufacturing method thereof |
| JP2009044035A (en) * | 2007-08-10 | 2009-02-26 | Sanken Electric Co Ltd | Field effect semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4541489B2 (en) | 2010-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
| JP5584823B2 (en) | Silicon carbide semiconductor device | |
| JP2000101069A (en) | Semiconductor element and manufacture thereof | |
| US20080108190A1 (en) | SiC MOSFETs and self-aligned fabrication methods thereof | |
| KR100473735B1 (en) | Method of manufacturing a semiconductor device | |
| JPS63244776A (en) | Manufacture of insulated-gate field-effect transistor | |
| JP2005150522A (en) | Semiconductor device and manufacturing method thereof | |
| JP4541489B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5036399B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP2005347680A (en) | Semiconductor device and its manufacturing method | |
| KR101088712B1 (en) | Method for manufacturing semiconductor device | |
| JP5158197B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN101320688B (en) | Method of manufacturing semiconductor device and semiconductor device manufactured thereof | |
| JPH07161988A (en) | Manufacture of semiconductor device | |
| KR100940440B1 (en) | Method of manufacturing a semiconductor device | |
| KR100539159B1 (en) | Transistor in a semiconductor device and a method of manufacturing the same | |
| KR100262297B1 (en) | Method for fabricating transistor of semiconductor device | |
| KR100334866B1 (en) | Transistor Formation Method of Semiconductor Device | |
| JP2017168681A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JPS62245671A (en) | Manufacture of semiconductor integrated circuit device | |
| KR100505630B1 (en) | Method for manufacturing MOSFET having elevated source/drain | |
| KR100588777B1 (en) | Semiconductor device and its fabricating method | |
| JPS6190470A (en) | Manufacture of compound semiconductor device | |
| JPS6158986B2 (en) | ||
| JPH0298173A (en) | Manufacture of semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100624 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4541489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |