JP2001290748A

JP2001290748A - 半導体集積回路及び光ディスクドライブ装置

Info

Publication number: JP2001290748A
Application number: JP2000106703A
Authority: JP
Inventors: Naomiki Mitsuishi; 直幹三ッ石
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-04-04
Filing date: 2000-04-04
Publication date: 2001-10-19

Abstract

(57)【要約】【課題】ソフトウェアによる処理を軽減することによ
りシステム開発効率の向上を図る。【解決手段】信号処理用の半導体集積回路において、
信号処理回路における所望状態を特定するための情報を
設定可能なレジスタ（２４）と、上記信号処理回路にお
ける動作に応じてクロック信号をカウントするカウンタ
（２６）と、上記レジスタの出力値と上記カウンタの出
力値とを比較するための比較器（２５）と、この比較器
の比較結果に基づいて割り込み要求を発生させる割り込
み要求発生手段（２７，２８）とを含んでタイマを構成
することで、インタバルタイマに基づくソフトウェア処
理を軽減し、システム開発効率の向上を達成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号処理用の半導
体集積回路に関し、例えば光ディスクドライブ装置に適
用して有効な技術に関する。

【０００２】

【従来の技術】パーソナルコンピュータシステムなどに
搭載される記憶装置として、ＣＤ−ＲＯＭ（コンパクト
ディスク・リードオンリメモリ）ドライブ、あるいは、
ＤＶＤ−ＲＯＭ（ディジタルバーサタイルディスク・リ
ードオンリメモリ）ドライブが用いられる。

【０００３】かかるドライブにおいて、ＣＤ−ＲＯＭや
ＤＶＤ−ＲＯＭから読み出された信号の処理は、半導体
集積回路によって行われ、例えば、リードチャネル、サ
ーボ、ＣＤオーディオ復号化、ＣＤ−ＲＯＭ復号化、Ｄ
ＶＤ復号化、ホストインタフェース、バッファメモリ及
びマイクロコンピュータなどの機能ブロックが、複数の
半導体集積回路として構成されている。これらは、例え
ば、平成９年４月（株）日経ＢＰ社発行の「日経エレク
トロニクス」ｎｏ．６８６、ＰＰ１９〜２Ｏ「２倍速の
ＤＶＤ−ＲＯＭ装置、日立がまっ先にサンプル出荷」に
記載されている。この例では、アナログ信号処理、サー
ボ制御処理、ＤＶＤ信号処理、ＣＤ信号処理、認証処
理、２個のメモリ、及びマイクロコンピュータによって
システムが構成されている。

【０００４】ＣＤ−ＲＯＭ乃至ＤＶＤ−ＲＯＭドライブ
のホストインタフェースとして、例えば、トリケップス
発行の「ＡＴＡ／ＡＴＡＰＩインタフェース技術」に記
載のＡＴＡＰＩインタフェースが知られている。このイ
ンタフェースには、タスクファイルレジスタなどの、ホ
スト及びマイクロコンピュータの双方からリード又はラ
イト可能なレジスタが含まれている。

【０００５】上記ＣＤ−ＲＯＭドライブの読み出し速度
が標準速から２倍速、４倍速、さらには３２倍速以上に
まで向上されており、ＤＶＤ−ＲＯＭドライブについて
も、読み出し速度の向上が望まれている。この読み出し
速度の高速化には、上記信号処理の高速化に加えて、全
体の制御を司るマイクロコンピュータの高速化を実現し
たり、負荷を軽減したりする必要がある。

【０００６】

【発明が解決しようとする課題】マイクロコンピュータ
の処理として、上記インタフェースを介して入力される
コマンドを解析して、そのコマンドによって指定された
処理（例えば、データ出力など）を行うといった、通常
動作の制御の他、非定常的な動作の検出などもある。例
えば、データ出力中に、不可知の要因によって、データ
転送が完了しないままになってしまった場合には、マイ
クロコンピュータはこれを検出して、所要の回復処理な
どを行うことがある。また、ドライブの低消費電力状態
の制御なども、マイクロコンピュータの制御によって行
われる。

【０００７】上記非定常的な状態の検出には、マイクロ
コンピュータに内蔵されるインターバルタイマによって
一定時間毎に割り込みを発生させ、その割り込み処理ル
ーチンの中で、ドライブシステムの監視を行うことで、
上記データ転送が完了しないことなどを検出している。

【０００８】しかしながら、上記インターバルタイマの
処理の中で、監視すべき要素が多いと、ソフトウェアの
処理が増加してしまう。その要素毎によって、時間的な
要素の検出方法や、異常判断の基準、さらには所要の回
復処理などを実行すべき条件は異なる。これらは、プロ
グラム容量の増加や、プログラム開発効率の悪化の要因
になることが考えられる。

【０００９】本発明の目的は、ソフトウェアによる処理
を軽減することによりシステム開発効率の向上を図るこ
とにある。

【００１０】本発明の上記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１２】すなわち、信号処理回路及びホストインタ
フェースは、それぞれ、予め定められた状態を検知して
マイクロコンピュータに対する割り込みを発生させるた
めのタイマを有し、このタイマは、所望状態を特定する
ための情報を設定可能なレジスタと、回路動作に応じて
クロック信号をカウントするカウンタと、上記レジスタ
の出力値と上記カウンタの出力値とを比較するための比
較器と、この比較器の比較結果に基づいて割り込み要求
を発生させる割り込み要求発生手段とを含んで成る。

【００１３】上記の手段によれば、所望状態を特定する
ための情報を設定可能なレジスタと、回路動作に応じて
クロック信号をカウントするカウンタと、上記レジスタ
の出力値と上記カウンタの出力値とを比較するための比
較器と、この比較器の比較結果に基づいて割り込み要求
を発生させる割り込み要求発生手段とを含んでタイマを
構成し、このタイマの出力信号をマイクロコンピュータ
に対する割り込み信号とすることで、上記マイクロコン
ピュータにおいては、上記タイマで計測が行われる処理
に関して、インターバルタイマに基づくソフトウェア処
理が不要になる。このことが、ソフトウェアによる処理
を軽減することによりシステム開発効率の向上を達成す
る。

【００１４】このとき、上記ホストインタフェースに含
まれるタイマは、データ転送中を示す第１ステータス信
号とコマンド受け付け可能状態を示す第２ステータス信
号とに応じてモード制御を行うためのモード制御回路
と、上記第１ステータス信号に応じて上記カウンタのカ
ウントアップが行われるとき、データ転送が行われる毎
に上記カウンタをクリアすることにより、データ転送が
行われない状態での時間経過の計測を可能にし、上記第
２ステータス信号に応じて上記カウンタのカウントアッ
プが行われるとき、コマンド入力によって上記カウンタ
をクリアすることにより、コマンドが入力されない状態
での時間経過の計測を可能にするためのカウンタクリア
回路とを含んで構成することができる。それによれば、
上記第１ステータス信号に応じて上記カウンタのカウン
トアップが行われる場合には、データ転送が中断してし
まったことを割り込みとして認識できるので、この割り
込み処理で、所要の回復処理などを制御すればよいか
ら、データ転送についてのソフトウェアによる検出や判
定処理を不要にすることができる。また、上記上記第２
ステータス信号に応じて上記カウンタのカウントアップ
が行われる場合には、所定時間にコマンドが入力されな
いことを割り込みとして認識でき、この割り込み処理
で、低消費電力状態への遷移などを制御すればよいか
ら、コマンド入力についてのソフトウェアによる検出や
判定処理を不要にすることができる。

【００１５】また、上記信号処理回路に含まれるタイマ
は、バッファメモリへのデータ書き込みを開始するオー
トバッファリングモードを示す信号に応じて上記カウン
タのカウントアップを制御するためのカウント制御手段
と、上記オートバッファリングモードにおけるターゲッ
トアドレスと、実際の読み出しアドレスとが一致した場
合に上記カウンタをクリアすることにより、上記アドレ
スの不一致状態での時間経過の計測を可能にするカウン
タクリア回路とを含んで構成することができる。それに
よれば、アドレス一致が検出できなかったことを割り込
みとして認識できるので、この割り込み処理で、所要の
リトライ処理などを制御すればよいから、ソフトウェア
によるアドレス一致検出や判定処理を不要にすることが
できる。

【００１６】そして、予め定められたプログラムに従っ
て回路動作を制御可能なプロセッサと、上記タイマから
発生された割り込み要求を、上記プロセッサと上記マイ
クロコンピュータとに振り分けるための選択回路とを設
けることができる。それによれば、上記タイマあるいは
その他の割り込み要因を、上記プロセッサに要求する
か、上記マイクロコンピュータに要求するかを選択可能
になる。例えば上記プロセッサに割り込み要求すること
で、マイクロコンピュータでのソフトウェアによる負荷
を軽減することができ、また、マイクロコンピュータに
要求することで、プロセッサによる固定的な処理のみで
はなく、マイクロコンピュータの制御によって、システ
ムや使用者の個別仕様などに対応可能となる。

【００１７】

【発明の実施の形態】図８には、本発明にかかる光ディ
スクドライブ装置６００が示される。

【００１８】６０１はＣＤ又はＤＶＤなどの光ディスク
であり、この光ディスク６０１はスピンドルモータ６０
２の回転駆動によって所定の速度で回転される。６０３
はドライバであり、このドライバ６０３は、上記スピン
ドルモータを駆動する。６０４はピックアップであり、
このピックアップ６０４は、回転する上記光ディスク６
０１から記憶情報を読み取る。６０７は、リードチャネ
ルであり、このリードチャネル６０７は、上記ピックア
ップ６０１の読み取り情報を増幅するアンプを含む。６
０５はアクチュエータモータであり、このアクチュエー
タモータ６０５は、上記ピックアップ６０４の位置を移
動させる。６０８はドライバであり、このドライバ６０
８は、上記アクチュエータモータ６０５のを駆動する。
６０６はスレッドモータであり、このスレッドモータ６
０６は、上記ピックアップ６０４とアクチュエータモー
タ６０５とをスライドさせる。６０９はドライバであ
り、このドライバ６０９は、上記スレッドモータ６０６
を駆動する。６１０は信号処理用半導体集積回路であ
り、この信号処理用半導体集積回路６１０は、上記光デ
ィスク６０１から読み出された信号を処理したり、上記
ドライバ６０３，６０８，６０９を制御する機能を有す
る。６１１はバッファメモリであり、このバッファメモ
リ６１は、リードチャネル６０７を介して取り込まれた
データを格納することによって、データのバッファリン
グを行う。６１３はマイクロコンピュータであり、この
マイクロコンピュータ６１３は、本光ディスクドライブ
装置６００の全体的な動作制御を司る。

【００１９】信号処理用半導体集積回路６１０は、光デ
ィスク６０１のサーボ制御に用いられ、トラッキングエ
ラーや、フォーカスエラーなどをサーボ用Ａ／Ｄ変換器
で検出して、サーボ用Ｄ／Ａ変換器でアクチュエータモ
ータ（２軸）、スレッドモータなどのモータ制御を行う
とともに、読み出したデータを復調及び復号化し、ホス
トインタフェースを介して、パーソナルコンピュータな
どのホストシステムへ、復調及び復号化したデータを出
力する。

【００２０】光ディスク６０１の記憶情報は、ピックア
ップによって読み取られる。ピックアップ６０４は、発
光素子（レーザダイオード）によってレーザ出力を行
い、光ディスク６０４からの反射光を受光素子（フォト
ダイオード）で検出する。ピックアップ６０４の位置
は、アクチュエータモータ６０５と、スレッドモータ６
０６によって制御される。ピックアップ６０４から出力
された信号は、リードチャネル６０７で増幅された後に
ディジタル信号に変換される。マイクロコンピュータ６
１３は、リードチャネル６０７に対して、シリアルコミ
ュニケーションインタフェースＳＣＩ及び入出力ポート
ＩＯＰを介して制御を行う。

【００２１】信号処理用半導体集積回路６１０は、リー
ドチャネルの出力するフォーカスエラー信号（ＦＥ）、
トラッキングエラー信号（ＴＥ）をサーボ用Ａ／Ｄ変換
器で入力、トラックカウント信号（ＴＣＮＴ）を外部イ
ベント入力に入力する。

【００２２】アクチュエータモータ６０５に対しては、
サーボ用Ｄ／Ａ変換器の出力（ＳＶＤＡ）で、ドライバ
６０８を介して制御する。アクチュエータモータ６０５
は２軸で、ディスクに垂直方向のフォーカス制御と、半
径方向のトラッキング制御を行うため、サーボ用Ｄ／Ａ
出力を２本用いる。検出信号と基準信号との誤差が検出
され、それに基づいて、スピンドルモータ６０２の制御
が行われる。

【００２３】信号処理用半導体集積回路６１０に内蔵さ
れるホストインタフェースは、特に制限されないが、上
記ＡＴＡＰＩインタフェースが採用される場合には、エ
ンハンスドＩＤＥバスなどのバスを介して、パーソナル
コンピュータなどのホストシステムと接続され、コマン
ド及びパケットコマンドなどの取り込みが可能とされ
る。マイクロコンピュータ６１３は、上記コマンド及び
パケットコマンドを読み出して解析し、それに基づく所
定の動作制御、例えばステータスなどの表示と、データ
の入出力などを行う。また、信号処理用半導体集積回路
６１０に内蔵されるタスクファイルレジスタのリード又
はライトを検出して、低消費電力状態を解除したりす
る。

【００２４】光ディスク６０１がＣＤの場合、ピックア
ップ６０４で読み出された信号は、リードチャネルのプ
リアンプで増幅された後、波形整形回路でディジタル波
形に整形される。この出力（ＤＩＮ）は、本信号処理用
半導体集積回路６１０の復調回路で、ディジタル復調さ
れてからデインタリーブされることで、その配列が元に
戻され、エラー訂正や補間が実施される。読み出された
信号がデータの場合には、さらにデスクランブルされて
誤り訂正などが行われ、バッファメモリ６１１に蓄えら
れた後、本信号処理用半導体集積回路６１０内のホスト
インタフェースから出力される。読み出された信号がオ
ーディオデータの場合は、バッファメモリに蓄えた後、
本信号処理用半導体集積回路６１０内のオーディオ用Ｄ
／Ａ変換器でアナログ信号に変換された後に出力され、
後段のアンプ６１２で増幅された後にヘッドフォン駆動
用のオーディオ信号として出力される。また、ディジタ
ルオーディオデータの出力も可能にされる。

【００２５】光ディスク６０１がＤＶＤの場合にも、上
記ＣＤの場合と同様に、復調回路及び復号回路で処理が
施された後、ホストインタフェースを介して出力され
る。

【００２６】マイクロコンピュータ６１３は、システム
コントロール用であり、所定のレジスタのリード又はラ
イトや、シリアルコミュニケーションインタフェースＳ
ＣＩによるコマンド出力、入出力ポートＩＯＰ出力など
によって、そのほかの各部の制御を行う。

【００２７】また、光ディスクを載置するためのトレイ
（図示せず）に対しては、オープンスイッチ信号、クロ
ーズスイッチ信号などが入出力ポートＩＯＰを介して伝
達される。イジェクトスイッチの操作情報が割り込み要
求信号としてマイクロコンピュータ６１３に入力され
る。上記トレイを動かすためのローディングモータは、
マイクロコンピュータ６１３に内蔵されているパルス幅
変調タイマの出力信号ＰＷＭによって駆動される。

【００２８】その他、LＥＤ（発光ダイオード）６１６
が入出力ポートＩＯＰの出力信号で駆動される。また、
ドライブが組み込まれるパーソナルコンピュータなどの
システムに適合するように、入出力ポートＩＯＰやアナ
ログ入力によって、オプション選択用の各種設定（ＯＰ
Ｔ）情報６１５がマイクロコンピュータ６１３に取り込
まれる。シリアルコミュニケーションインタフェースＳ
ＣＩによって、評価用のシステム（ＥＱＰ）６１４など
とのインタフェースがとられる。

【００２９】マイクロコンピュータ６１３は、上記制御
に当たって、上記信号処理用半導体集積回路からの割り
込み要求信号を入力し、割り込みが要求（ＩＮＴ）され
ていると、所定のタイミングで、実行中の処理を中断し
て、所定の割り込み処理ルーチンに分岐する。いずれの
割り込み要因が発生しているかは、ベクタで示された
り、割り込み要因フラグをリードして判定され、その上
で例えばコマンド入力完了やタイマのコンペアマッチな
ど、それぞれの割り込み要因に応じた処理が行われる。
このように割り込み要因フラグを個別に持つことによっ
て、割り込み要因の判定が容易になる。

【００３０】光ディスク６０１の読み出し速度の高速化
に伴って、角速度一定（ＣＡＶ）で光ディスクを再生し
つつ、標準速でオーディオ再生を行うことが、特開平６
−２７５Ｏ１９号公報などに記載されている。この場合
は、光ディスク６０１の再生が高速、且つ、間欠的に行
われ、読み出しデータがバッファメモリ６１１に蓄積さ
れ、それが標準速で順次アナログオーディオ信号とし
て、あるいはディジタルオーディオデータとして出力さ
れるようにする。バッファメモリ６１１におけるデータ
がオーバフロー、あるいはアンダーフローしないよう
に、バッファメモリ６１１の管理を行う必要がある。

【００３１】このとき、アナログオーディオ信号やディ
ジタルオーディオデータの出力量は信号処理用半導体集
積回路６１０内のタイマによって知ることができる。１
セクタは１／７５秒に相当する。バッファメモリ上での
５セクタ分の空き領域ができることを待つためには、タ
イマで、１／１５秒を待てばよい。そのような制御は、
内蔵されるタイマを使用して行われ、例えば５セクタの
空きができたら、５セクタ分の光ディスクの再生が行わ
れる。

【００３２】図１には、上記信号処理用半導体集積回路
６１０の構成例が示される。

【００３３】信号処理用半導体集積回路６１０は、特に
制限されないが、リードチャネル６０７から取り込まれ
る信号の処理、及び各種モータを駆動するためのドライ
バに供給すべき信号を生成するための信号処理回路１
０、バッファメモリ６１１の動作を制御するためのメモ
リコントローラ２０、パーソナルコンピュータなどのホ
ストシステムとのインタフェースを可能とするホストイ
ンタフェース３０、消費電力の低減を図るための低消費
電力制御回路４０、マイクロコンピュータ６１３とのイ
ンタフェースを可能とするためのマイクロコンピュータ
インタフェース５０、及び図示されないＤＶＤ認証回路
などを含んで、公知の半導体集積回路製造技術により、
単結晶シリコン基板などの一つの半導体基板に形成され
る。

【００３４】上記信号処理回路１０は、特に制限されな
いが、オーディオ出力回路１０１、データストローブ回
路１０２、復調回路１０３、誤り訂正回路１０５、及び
サーボ制御回路１０６を含んで成る。

【００３５】オーディオ出力回路１０１は、光ディスク
６０１からのオーディオ再生においてアナログオーディ
オ信号及びディジタルオーディオ信号を出力する。

【００３６】サーボ制御回路１０６は、図示されないサ
ーボ用Ａ／Ｄ（アナログ／ディジタル）変換器、サーボ
用Ｄ／Ａ（ディジタル／アナログ）変換器、及びパルス
検出回路を有し、リードチャネル６０７や、ドライバ６
０３，６０８，６０９を介して、光ディスク６０１やピ
ックアップ６０４の動作制御を行う。上記リードチャネ
ル６０７から制御に必要な情報、例えばフォーカスエラ
ー、トラッキングエラーなどの情報がサーボ用Ａ／Ｄ変
換器によって取り込まれる。これらの情報からサーボ処
理が行われる。すなわち、サーボ用Ｄ／Ａ変換器の出力
信号に基づいて上記アクチュエータモータ６０５の回転
が制御されることによってピックアップ６０４のフォー
カスとトラッキングが調整される。また、トラッキング
調整の低周波成分が抽出され、それのサーボ用Ｄ／Ａ変
換器出力によってスレッドモータ６０６の制御が行われ
る。そして、サーボ制御回路１０６においては、回転速
度が検出され、それのサーボ処理結果についてのサーボ
用Ｄ／Ａ変換出力によってスピンドルモータ６０２の制
御が行われる。尚、スピンドルモータ６０２の制御に
は、Ｄ／Ａ変換出力に代えてＰＷＭ（パルス幅変調）出
力を用いることができる。

【００３７】データストローブ回路１０２は、入力され
た信号の２値化処理、クロック抽出処理などを行う。

【００３８】復調回路１０３は、ＤＶＤ再生時には、８
−１６方式の復調を行う。８−１６方式の復調は、１６
ビットの入力を所定の８ビットに変換するものであり、
テーブル変換によって実現される。必要に応じて、さら
に、デインタリーブ、シンク検出などが行われ、復調さ
れたデータは、メモリコントローラ２０を介してバッフ
ァメモリ６１１へブロック単位乃至セクタ単位で書き込
まれる。このときブロック単位乃至セクタ単位にアドレ
ス情報が付加される。ＣＤ再生時には、図示はされない
ＣＤオーディオ復調回路や、ＣＤ−ＲＯＭのシンク検出
回路、デスクランブル及びヘッダの検出回路などが使用
される。

【００３９】誤り訂正回路１０５は、バッファメモリ６
１１の記憶データに対して、ＣＤ−ＲＯＭ又はＤＶＤの
シンドロームの計算を行い、もしも、誤りがある場合に
は、その誤り訂正を行った後に、ＣＲＣ（巡回符号）チ
ェックを行ってデータを得る。誤り訂正の概略処理とし
ては、シンドローム計算、誤りの有無判定、ユークリッ
ド互除法、チェンサーチ、誤り数値計算、及び訂正を挙
げることができる。シンドローム計算は、一連の入力符
号をバッファメモリからリードし、シンドローム多項式
の係数を算出する。シンドローム多項式の係数が、すべ
てゼロである場合は入力符号に誤りがないことになる。
誤りがあった場合には、最初に、ユークリッド互除法に
より、シンドローム多項式から誤り位置多項式と誤り数
値多項式が求められ、続いて、誤り位置多項式の根が求
められることによって、誤りの位置が求められる。これ
らを基に、誤りの数値が計算され、その訂正が行われ
る。

【００４０】メモリコントローラ２０は、バッファメモ
リ６１１に対する入出力の要求の調停を行うとともにバ
ス制御を行う。また、ＣＰＵ以外の各入出力要求毎に、
バッファメモリ６１１に対するアドレスポインタを持っ
ている。

【００４１】ホストインタフェース３０は、タスクファ
イルレジスタ３０１、ホストインタフェース制御回路３
０２、ＦＩＦＯ（先入れ先出し）バッファ３０４、及び
パケットコマンドレジスタ３０５を含み、パーソナルコ
ンピュータなどのホストシステムとインタフェース可能
であり、特に制限されないが、ＡＴＡＰＩ（ＡＴアタッ
チメントパケットインタフェース）とされる。ＡＴＡＰ
Ｉについては、平成８年３月（株）トリケップス社発行
の「ＡＴＡ／ＡＴＡＰＩインタフェース技術」などに記
載されている。ホストインタフェースを介して、コマン
ドの入力、ステータスの出力とデータの入出力を行う。

【００４２】タスクファイルレジスタ３０１には、ＢＳ
Ｙビット、ＤＲＱビットを持つステータスレジスタが含
まれる。

【００４３】ＡＴＡＰＩについては、コマンドはタスク
ファイルレジスタのコマンドレジスタにライトされる。
さらに、このコマンドが「ＡＯ」のとき、１２バイトの
パケットコマンドが続くので、これはデータとして入力
され、これを所定のパケットコマンドレジスタに格納す
る。コマンドに従って、ホストインタフェース３０は、
バッファメモリ６１１と、図示されないホストシステム
との間のデータ転送を行う。この場合、ＦＩＦＯバッフ
ァ３０４を介して、データの入出力を行う。

【００４４】コマンドが入力されると、ＢＳＹ＝１、Ｄ
ＲＱ＝Ｏとなる。データ転送の準備が完了すると、ＢＳ
Ｙ＝Ｏ、ＤＲＱ＝１となる。データ転送が終了すると、
ＢＳＹ＝１、ＤＲＱ＝Ｏとなった後、タスクファイルに
コマンドの実行結果の設定が行われ、ＢＳＹ＝ＤＲＱ＝
Ｏとなる。これは次のコマンドを受け付け可能な状態で
ある。

【００４５】また、上記オーディオ出力回路１０１、復
調回路１０３、ホストインタフェース制御回路３０２に
は、それぞれタイマ機能が設けられる。このタイマ機能
は、マイクロコンピュータインタフェース５０を介して
マイクロコンピュータ６１３に対して割り込み要求可能
とされる。

【００４６】かかる信号処理用半導体集積回路６１０に
リセット信号が与えられると、当該半導体集積回路６１
０はリセット状態になる。このリセットが解除される
と、マイクロコンピュータ６１３からのリード又はライ
トが可能な状態になる。この後、マイクロコンピュータ
６１３は初期化を行う。この初期化が終了すると、コマ
ンド入力のための待機状態になる。

【００４７】マイクロコンピュータ６１３は、ホストイ
ンタフェース３０からのコマンド入力を、割り込みなど
を使用して検出する。入力されたコマンドの内容を解読
し、それに従って、動作を開始する。再生時には、以下
のように動作する。

【００４８】マイクロコンピュータ６１３は、リードチ
ャネル６０７などに動作を指示するとともに、所定のサ
ーボ制御回路１０６の内部Ｉ／Ｏレジスタなどを設定す
ることによって、フォーカス及びトラッキングサーボ制
御を起動する。フォーカスがロックされると、スピンド
ルモータ制御を起動し、光ディスク６０１を回転させ、
さらに、ピックアップ６０４を所望の位置に移動させ
る。

【００４９】再生時には、ピックアップ６０４から出力
されたデータが、リードチャネル６０７でディジタル変
換され、それがこの信号処理用半導体集積回路６１０に
入力される。かかるデータは、先ず、復調回路１０３に
入力され、例えばＤＶＤの場合、８−１６方式の復調、
デインタリーブ、シンクの検出などが順次行われる。所
定量のデータが復調されると、メモリコントローラ２０
に対して入力を要求する。このため、復調回路１０３
は、図示されないが、所定量のバッファ乃至ＦＩＦＯを
内蔵する。

【００５０】メモリコントローラ２０は、所定のタイミ
ングで、入力要求を受け付けて、復調されたデータを、
復調回路１０３から、バッファメモリ６１１へ転送す
る。このためのバッファメモリ６１１のアドレスを示す
ポインタを持つ。これは、マイクロコンピュータ６１３
のアドレス空間上に配置される内部Ｉ／Ｏレジスタとさ
れ、マイクロコンピュータ６１３によって初期設定さ
れ、その後はリングバッファ動作を行う。

【００５１】バッファメモリ６１１に所定量のデータ
（例えばＤＶＤの場合、１ブロック：１８２×２Ｏ８バ
イト）が蓄積されると、メモリコントローラ２０から、
誤り訂正回路１０５に動作開始が指示され、読み出しデ
ータについての誤り訂正処理（復号化）が行われる。Ｄ
ＶＤの場合、リードソロモン積符号の訂正が行われる。

【００５２】所定のデータのエラー訂正処理が行われる
と、デコード完了割り込みが発生されて、それがマイク
ロコンピュータ６１３に通知される。マイクロコンピュ
ータ６１３は、所定量のデータの復号化が完了すると、
ホストインタフェース３０の所定の内部Ｉ／Ｏレジスタ
などを設定して、データ出力を指示する。これに従って
ホストインタフェース３０は、メモリコントローラ２０
に、出力要求信号を送出する。メモリコントローラ２０
は、所定のタイミングで出力要求を受け付け、バッファ
メモリ６１１からＦＩＦＯバッファ３０４を介して、ホ
ストバスへのデータ送出を行う。ホストインタフェース
３０上のデータのスループットが適性になるように、Ｆ
ＩＦＯバッファ３０４の容量が決定される。

【００５３】コマンドの指示が完了するか、次のコマン
ドが入力されるまで、上記動作が継続される。

【００５４】低消費電力回路４０は、マイクロコンピュ
ータ６１３による、内部Ｉ／Ｏレジスタの設定などに応
じてクロック信号の発生を制御することにより、信号処
理用半導体集積回路６１０を低消費電力状態に遷移させ
る。この状態は、マイクロコンピュータ６１３によって
内部Ｉ／Ｏレジスタの設定が変更された場合、又はホス
トインタフェース３０へのコマンド入力が検出された場
合に解除される。例えば、スタンバイ状態において、ホ
ストインタフェース３０への任意のコマンドが入力され
た場合や、スリープ状態において、ホストインタフェー
ス３０へのリセットコマンドなどの特殊コマンドのみが
検出された場合にスタンバイ状態が解除される。

【００５５】図７には、上記光ディスクドライブ装置６
００において、ＡＴＡＰＩインタフェースによるデータ
転送コマンド入力された場合の動作の流れが示される。

【００５６】先ず、ホストシステムは、タスクファイル
レジスタに所定のパラメータを設定し（ＳＯ）、ＡＯコ
マンドをコマンドレジスタにライトし（Ｓ１）、信号処
理用半導体集積回路がＤＲＱビットを１にセットする
と、パケットコマンドをライトする（Ｓ２）。かかるＤ
ＲＱビットのセット後、所望の時間内にパケットコマン
ドが入力されないと、上記タイマのコンペアマッチ割り
込みが発生する。パケットコマンドは、所定のパケット
コマンドレジスタに格納される。マイクロコンピュータ
６１３は、かかるコマンドをリードして、その内容を解
析する（Ｓ３）。このコマンドがデータ転送コマンドの
場合は以下のようになる。

【００５７】要求されたデータが、バッファメモリ６１
１に存在するか否かの判定が行われる（Ｓ４）。この判
定において、要求されたデータがバッファメモリ６１１
に存在しない（ミスヒット）と判断された場合には、デ
ータ読み込みのため、光ディスク６０１の再生が行われ
る（Ｓ５）。このとき、シーク動作が必要となり、オー
トバッファリングが行われる。所定の時間内に、所望の
ヘッダ（アドレス情報）が検出されないと、上記タイマ
のコンペアマッチ割り込みが発生する。必要に応じて、
リトライなどの処理が行われる。

【００５８】バッファメモリ６１１にデータが準備でき
ると、ホストデータ転送の設定（Ｓ６）が行われた後、
ＤＲＱビットを１にセットし、データ転送を起動する
（Ｓ７）。バッファメモリからデータをリードし、それ
を一時的にＦＩＦＯバッファに蓄えてから、ホストイン
タフェースに出力する。かかるＤＲＱビットがセットさ
れた状態で、ホストインタフェースのデータ転送が行わ
れないと、上記タイマのコンペアマッチ割り込みが発生
する。

【００５９】尚、上記ステップＳ４の判定において、要
求されたデータがバッファメモリ６１１に存在する（ヒ
ット）と判断された場合には、上記ステップＳ５の光デ
ィスクの再生を行うことなしに、上記ステップＳ６のデ
ータ転送の設定が行われる。

【００６０】次に、データ転送が終了したか否かの判定
が行われる（Ｓ８）。この判定は、データ転送が終了し
たと判断されるまで繰り返される。このステップＳ８の
判別において、データ転送が終了したと判断された場合
には、タスクファイルレジスタにステータスの表示が行
われる（Ｓ９）。ホストシステムは、ステータスの確認
を行い（Ｓ１Ｏ）、必要に応じて、次のコマンドを発行
する。

【００６１】上記ステップＳ９でのステータスの表示完
了後のコマンド発行待ちの状態で、所望の時間内に次の
コマンドが入力されないと、上記タイマのコンペアマッ
チ割り込みが発生する。この割り込み処理において、必
要に応じて低消費電力状態に遷移させることができる。

【００６２】図２には、オーディオ出力回路１０１に含
まれるタイマＴＭ１の構成例が示される。

【００６３】図２に示されるように、このタイマＴＭ１
は、タイマカウンタ２６、コンペアレジスタ２４、比較
器２５、カウント制御回路２２、カウンタクリア回路３
３、コンペアマッチフラグ回路２７、割り込みマスク回
路２８から構成される。

【００６４】バッファメモリ６１１におけるデータがオ
ーバフロー、あるいはアンダーフローしないように、バ
ッファメモリ６１１の管理を行うため、バッファメモリ
６１１上での５セクタ分の空き領域ができるのを待つに
は、タイマＴＭ１で１／１５秒を計測してから、光ディ
スク６０１からのデータ読み込み処理についての割り込
み要求をすればよい。例えば光ディスク６０１での１セ
クタが１／７５秒に相当するとき、バッファメモリ６１
１上での５セクタ分の空き領域ができることを待つため
には、タイマで、１／１５秒を待てばよい。この１／１
５秒をタイマＴＭ１で計測可能とするためには、タイマ
カウンタ２６に入力されるクロック信号の周波数との関
係でコンペアレジスタ２４の設定値を決定する。

【００６５】タイマカウンタ３６の出力値とコンペアレ
ジスタ２４の出力値とが比較器２５で比較される。この
比較において、図３に示されるように、タイマカウンタ
２６の出力値とコンペアレジスタ２４の出力値とが一致
すると、コンペアマッチフラグ回路２７へのフラグセッ
ト信号がアサートされる。これに応じて、コンペアマッ
チフラグ回路２７においては、コンペアマッチフラグが
論理値‘１’にセットされる。このとき、割り込みマス
ク回路２８において、割り込みマスクビットが論理値
‘０’にクリアされていると、それは割り込みを許可す
ることを意味するから、割り込みマスク回路２８によっ
て割り込み要求信号ｉｎｔ＿ｔｍｒ１がアサートされ、
マイクロコンピュータインタフェース５０を介して、マ
イクロコンピュータ６１３へ割り込みが要求される。マ
イクロコンピュータ６１３は、この割り込み処理ルーチ
ンで割り込み要因フラグ（ｉｎｔ＿ｔｍｒ１）を論理値
“０”にクリアする。上記コンペアマッチフラグが論理
値“１”になることでタイマカウンタ２６がクリアされ
る。尚、マスクビットが論理値“０”の場合には、割り
込み要求は許可されない。ここで、本発明における割り
込み要求発生手段は、コンペアマッチフラグ回路２７及
び割り込みマスク回路２８を含んで成る。

【００６６】図４には、復調回路１０３に含まれるタイ
マＴＭ２の構成例が示される。

【００６７】このタイマＴＭ２は、特に制限されない
が、タイマカウンタ４６、コンペアレジスタ４４、比較
器４５、カウント制御回路４１、カウンタクリア回路４
２、コンペアマッチフラグ回路４７、割り込みマスク回
路４８を含んで成る。

【００６８】カウント制御回路４１は、オートバッファ
リングモードのとき、タイマカウンタ４６にカウントア
ップを指示する。カウンタクリア回路４２は、ターゲッ
トアドレスと読み出されたアドレスとの一致検出機能を
有する。ターゲットアドレスと読み出されたアドレスと
の一致が検出されると、カウンタクリア回路４２は、カ
ウント制御回路４１によってカウントアップが指示され
ているか否かにかかかわらず、タイマカウンタ４６にカ
ウント状態のクリアを指示する。

【００６９】コンペアレジスタ４４には、マイクロコン
ピュータインタフェース５０を介して、マイクロコンピ
ュータ６１３から所定の値が設定可能にされる。タイマ
カウンタ４６は、カウント制御回路４１から伝達される
カウントクロック信号をカウントする。タイマカウンタ
３６のカウント値と、コンペアレジスタ３４の設定値と
が比較器３５で比較される。この比較において、タイマ
カウンタ３６のカウント値と、コンペアレジスタ３４の
設定値とが一致すると、比較器３５によってセット信号
がアサートされ、それによって、コンペアマッチフラグ
回路４７におけるコンペアマッチフラグが論理値“１”
にセットされる。

【００７０】コンペアマッチフラグが論理値“１”にセ
ットされ、割り込みマスクビットがクリアされている
と、割り込み要求信号ｉｎｔ＿ｔｍｒ２がアサートさ
れ、マイクロコンピュータインタフェース５０を介して
マイクロコンピュータ６１３へ割り込みが要求される。
尚、マイクロコンピュータ６１３によって、コンペアマ
ッチフラグのクリア、及び割り込みマスクビットの設定
が行われる。

【００７１】図５には、上記タイマＴＭ２の動作タイミ
ングが示される。

【００７２】ホストインタフェース３０からのコマンド
に基づいて、シーク（頭だし）が必要になると、マイク
ロコンピュータ６１３は、ターゲットとなるアドレスよ
り、少し前のアドレスにトラックジャンプを行うように
制御する。この制御は、サーボ制御回路１０６を用いて
もよいし、マイクロコンピュータ６１３に含まれるＤ／
Ａ変換器などを用いて行うこともできる。

【００７３】トラックジャンプ後のデータが入力される
ようになると、ヘッダなどのアドレス情報が判定され
る。このとき、所定のターゲットアドレスレジスタに所
望のアドレス（ターゲットアドレス）を設定しておく
と、復調回路１０３において、入力されたアドレス情報
（読み出しアドレス）と比較されて、一致したフレーム
から順にバッファメモリに書き込まれる。これを「オー
トバッファリング」と呼ぶ。オートバッファリングのと
き、カウント制御回路４１からのカウントクロック信号
に基づいて、タイマカウンタ４６のカウントアップが開
始される。また、カウンタクリア回路４２において、ア
ドレス情報の一致が検出されると、タイマカウンタ４６
のカウント状態がクリアされる。

【００７４】トラックジャンプの失敗や、アドレス情報
の読み出しエラーなどによって、アドレス情報の一致が
検出されないままの状態で、タイマカウンタ４６のカウ
ント値が、コンペアレジスタ４４への設定値に達する
と、コンペアマッチフラグ回路４７コンペアマッチフラ
グがセットされ、割り込みマスク回路４８から割り込み
要求がなされる。

【００７５】マイクロコンピュータ６１３は、上記割り
込みによって、オートバッファリングを失敗したことを
知ることができる。マイクロコンピュータ６１３では、
上記割り込みについての処理として、例えば、リトライ
の処理を行ったり、あるいはアドレス情報の判定を行っ
てバッファリングの再開を指示するようにすればよい。

【００７６】図６には、ホストインタフェース制御回路
３０２に含まれるタイマＴＭ３の構成例が示される。

【００７７】図６に示されるように、このタイマＴＭ３
は、モード制御回路３１、タイマカウンタ３６、コンペ
アレジスタ３４、比較器３５、カウント制御回路３２、
カウンタクリア回路３３、コンペアマッチフラグ回路３
７、割り込みマスク回路３８から構成される。

【００７８】モード制御回路３１は、タスクファイルレ
ジスタ３０１におけるステータスレジスタのＢＳＹ、Ｄ
ＲＱビットによってモード設定が行われる。ＤＲＱ＝１
のとき、モード１を指示し、ＢＳＹ＝ＤＲＱ＝Ｏのと
き、モード２を指示する。

【００７９】カウント制御回路３２は、モード１又はモ
ード２のとき、タイマカウンタ３６にカウントアップを
指示する。

【００８０】カウンタクリア回路３３は、モード１のと
き、データレジスタ（アドレス＝Ｏ）のリード又はライ
トを検出する。モード２のとき、コマンドレジスタ（ア
ドレス＝７）のライトを検出する。これらが検出される
と、カウンタクリア回路３３は、タイマカウンタ３６を
クリアする。

【００８１】コンペアレジスタ３４は、マイクロコンピ
ュータインタフェース５０及びバスを介して、マイクロ
コンピュータ６１３から所定の値が設定可能とされる。

【００８２】タイマカウンタ３６の出力値とコンペアレ
ジスタ３４の出力値とが比較器３５で比較される。この
比較において、タイマカウンタ３６の出力値とコンペア
レジスタ３４の出力値とが一致すると、コンペアマッチ
フラグ回路３７へのフラグセット信号がアサートされ
る。これに応じて、コンペアマッチフラグ回路３７にお
いては、コンペアマッチフラグが論理値‘１’にセット
される。このとき、割り込みマスク回路３８における割
り込みマスクビットが論理値‘０’にクリアされている
と、割り込みマスク回路３８によって割り込み要求信号
ｉｎｔ＿ｔｍｒ３がアサートされ、マイクロコンピュー
タインタフェース５０を介して、マイクロコンピュータ
６１３へ割り込みが要求される。マイクロコンピュータ
６１３によって、コンペアマッチフラグ回路３７のクリ
ア、及び割り込みマスク回路３８におけるマスクビット
の設定が行われる。

【００８３】図７には、上記タイマＴＭ３の動作タイミ
ング図が示される。

【００８４】ホストインタフェース３０を介してコマン
ドが入力されると、ＢＳＹ＝１、ＤＲＱ＝Ｏとされ、マ
イクロコンピュータ６１３の制御に基づいて、データ転
送の準備などが行われる。このデータ転送の準備が完了
すると、マイクロコンピュータ６１３は、コンペアレジ
スタ３４に所望の値（データ転送中断の検出時間）を設
定し、ＢＳＹ＝Ｏ、ＤＲＱ＝１として、ホストにデータ
転送を要求する。

【００８５】このとき、タイマＴＭ３はモード１となっ
て、タイマカウントアップを開始する。データのリード
が行われると、タイマカウンタ３６はクリアされる。デ
ータ転送の中断が、コンペアレジスタ３４に設定した時
間に達することなく、データ転送が終了すると、ＢＳＹ
＝１、ＤＲＱ＝Ｏとなり、タイマカウンタ３６は、論理
値“０”に固定される。この場合、コンペアマッチフラ
グ回路３７においてコンペアマッチフラグはセットされ
ないため、割り込みは要求されない。

【００８６】その後、所要のタスクファイルレジスタ３
０１への設定が完了すると、マイクロコンピュータ６１
３は、コンペアレジスタに所望の値（コマンド未入力の
検出時間）を設定し、ＢＳＹ＝Ｏ、ＤＲＱ＝Ｏとして、
ホストシステムにステータスのリードを要求する。これ
は、次のコマンドが入力可能であることを示す。

【００８７】この状態でコマンドが入力されない場合、
タイマカウンタ３６はクリアされない。そして、タイマ
カウンタ３６がコンペアレジスタ３４に設定した時間に
達すると、コンペアマッチフラグ回路３７において、コ
ンペアマッチフラグが論理値“１”セットされ、マイク
ロコンピュータ６１３に対して割り込み（ｉｎｔ＿ｔｍ
ｒ３）が要求される。

【００８８】マイクロコンピュータ６１３は、上記割り
込み（ｉｎｔ＿ｔｍｒ３）を検出し、その処理におい
て、ステータスレジスタの内容を確認することにより、
コマンド未入力の割り込みであることを判断することが
できる。例えば、この後、所定の低消費電力制御ビット
を設定して、クロック信号を３２分周するなどの低消費
電力状態に遷移するとよい。かかる低消費電力状態は、
コマンドレジスタへの書き込みが検出された際に解除さ
れるようにするとよい。

【００８９】尚、コンピュータシステムにおける光ディ
スクドライブ装置としては、マスタとスレーブの２つが
装着されることがある。マスタ側ドライブ装置のマイク
ロコンピュータ６１３は、リセット後や診断コマンド入
力時に、スレーブの存在を確認する必要がある。一方、
スレーブ側ドライブ装置は、所定の時間内に、所定の信
号によって、その存在をマスタ側ドライブに通知する。
この場合、上記タイマＴＭ３の別の使用方法として、ス
レーブ側ドライブ装置からの上記通知が所定時間内にあ
ったか否かの判別に利用することができる。すなわち、
上記リセット後や診断コマンド入力時にモード３を設定
してカウントアップを開始し、その後マイクロコンピュ
ータ６１３によって、上記スレーブ側ドライブ装置が通
知する所定時間に対応する値をコンペアレジスタ３４に
設定すれば、その時間経過を割り込みによって知ること
ができ、そのことをホストシステムへ通知することがで
きる。

【００９０】上記の例によれば、以下の作用効果を得る
ことができる。

【００９１】（１）信号処理用半導体集積回路６１０に
おいて、タイマＴＭ１，ＴＭ２，ＴＭ３を設け、それに
よって回路動作状態の検出を行うことにより、そのよう
な処理を、インターバルタイマに基づくソフトウェア処
理で実現する必要がないため、マイクロコンピュータ６
１３で実行されるソフトウェアによる処理を軽減するこ
とによりシステム開発効率の向上を図ることができる。

【００９２】（２）特に、上記ホストインタフェース３
０に含まれるタイマＴＭ３は、データ転送中を示すステ
ータス信号とコマンド受け付け可能状態を示すステータ
ス信号とに応じてモード制御を行うためのモード制御回
路３１と、タイマカウンタ３６のカウントアップが行わ
れるとき、データ転送が行われる毎に上記タイマカウン
タ３６をクリアすることにより、データ転送が行われな
い状態での時間経過の計測を可能にし、上記タイマカウ
ンタ３６のカウントアップが行われるとき、コマンド入
力によって上記カウンタをクリアすることにより、コマ
ンドが入力されない状態での時間経過の計測を可能にす
るためのカウンタクリア回路３３とを含んで構成するこ
とができ、それによって、データ転送が中断してしまっ
たことを割り込みとして認識でき、また、所定時間にコ
マンドが入力されないことを割り込みとして認識できる
ようになる。このようにデータ転送の中断や、コマンド
が入力されないことを認識できるため、それについての
ソフトウェアでの処理を不要にすることができる。

【００９３】（３）また、上記信号処理回路１０におけ
る復調回路１０３に含まれるタイマＴＭ２は、バッファ
メモリ６１１へのデータ書き込みを開始するオートバッ
ファリングモードを示す信号に応じて上記カウンタのカ
ウントアップを制御するためのカウント制御回路４１
と、上記オートバッファリングモードにおけるターゲッ
トアドレスと、実際の読み出しアドレスとが一致した場
合に上記カウンタをクリアすることにより、上記アドレ
スの不一致状態での時間経過の計測を可能にするカウン
タクリア回路４２とを含んで構成することができ、それ
によれば、アドレス一致が検出できなかったことを割り
込みとして認識できるので、この割り込み処理で、所要
のリトライ処理などを制御すればよいから、ソフトウェ
アによるアドレス一致検出や判定処理を不要にすること
ができる。

【００９４】図１０には、信号処理用半導体集積回路６
１０の別の構成例が示される。

【００９５】図１０に示される信号処理用半導体集積回
路６１０が図１に示されるのと大きく相違するのは、割
り込み選択回路８１、サブプロセッサ８２、ＲＯＭ８
３、タイマＴＭ４、及び判定回路８５を設けた点であ
る。

【００９６】サブプロセッサ８２は、内部バスによっ
て、信号処理用半導体集積回路６１０の内部レジスタの
リード又はライトが可能とされる。この内部バスは、マ
イクロコンピュータ６１３のバスから独立したのもであ
ってもよいし、マイクロコンピュータ６１３のバスと共
通のものであってもよい。共通のバスを使用する場合、
マイクロコンピュータインタフェース５０にリード又は
ライトの調停機能を持たせる。

【００９７】特に、ホストシステムから入力されるコマ
ンドの一部を上記サブプロセッサ８２で自動的に実行す
るためには、タスクファイルレジスタ３０１のコマンド
レジスタや、パケットコマンドレジスタをリードできる
ようにする。パケットコマンドレジスタの第Ｏバイトで
あるオペレーションコードは、パケットコマンドレジス
タ３０５の近傍に配置された判定回路８５で判別され、
それに基づいて割り込みが発生されるようにする。先頭
アドレスや転送長はサブプロセッサ８２がリードしてそ
れを利用可能にする。図９に示される一連の動作は、サ
ブプロセッサ８２によって実行することができる。例え
ば、ＡＴＡＰＩのリード(１Ｏ)コマンドのオペレーショ
ンコード２８を判定回路８５で検出して、サブプロセッ
サ８２に割り込みを要求し、第２〜５バイトから先頭ア
ドレスをリードし、第７〜第８バイトから転送長をリー
ドすることによって、図９に示される動作を行うように
する。

【００９８】図１０において９１で示されるのは、判定
回路８５の論理記述の一部とされる。それによれば、パ
ケットコマンドの第Ｏバイトが「２８」のとき、割り込
み要因フラグｉｎｔ＿ｒｅａｄ１Ｏが論理値“１”にセ
ットされる。尚、図示されないが、マイクロコンピュー
タ６１３やサブプロセッサ８２によって論理値“０”に
クリアされる。

【００９９】判定回路８５の判定結果を割り込み要因フ
ラグとしてリード可能にすれば、マイクロコンピュータ
６１３がこれをリードすることによって、コマンドの判
定を容易にすることができる。

【０１００】サブプロセッサ８２には、そこで実行され
るプログラムを格納するＲＯＭ８３と、タイマＴＭ４と
が結合される。タイマＴＭ４は、図示されないが、上記
タイマＴＭ１〜ＴＭ３などと同様に、コンペアレジス
タ、比較器、タイマカウンタ、コンペアマッチフラグ回
路、割り込みマスク回路等を含んで構成される。サブプ
ロセッサ８２は、マイクロコンピュータ６１３のソフト
ウェアの負荷を軽減するように、個別機能の制御を行
う。例えば、上記オーディオ再生時の、オーディオデー
タ出力と空き領域の把握、次の光ディスクの再生といっ
た処理を行うようにする。この場合、マイクロコンピュ
ータ６１３は、オーディオ再生の開始と停止を指示すれ
ばよい。あるいは、コマンドで入力された論理ブロック
アドレスを，分秒フレームといったＭＳＦアドレスへ変
換を行ってもよい。さらに、コマンドで指定されたデー
タがバッファメモリ上に存在するか否かを判定して、も
しそれが存在する場合はホストデータ出力を行い、存在
しない場合には光ディスク６０１の再生を行うようにし
てもよい。いずれにせよ、汎用的なプロセッサ形式を採
る場合には、複数の処理（タスク）を行うようにする方
が効率的である。かかる処理の切り替えに、タイマＴＭ
４によるインターバルタイマ割り込みを利用すればよ
い。かかる割り込みでタスクの要求を判定して、必要に
応じてタスクを切り替えるようにしてもよい。また、こ
のタイマＴＭ４は、上記ホストインタフェースやオート
バッファリングの異常検出に共通に利用してもよい。

【０１０１】発生された割り込みを、サブプロセッサ８
２に要求するか、あるいはマイクロコンピュータインタ
フェース３０を介してマイクロコンピュータ６１３に要
求するかは、割り込み選択回路８１の内部レジスタの設
定によって決定される。つまり、割り込み要因毎に選択
可能にされる。図１０において９２で示されるのは、割
り込み選択回路８１の論理記述の概略である。内部レジ
スタの設定ｃｏｎｔｓｙｓが論理値“０”にクリアされ
ている場合に、割り込み要因ｉｎｔ＿ｔｍｒが発生され
ると、割り込み信号ｉｎｔｓｕｂ＿ｔｍｒが選択され、
サブプロセッサ８２に割り込みを要求する。内部レジス
タの設定ｃｏｎｔｓｙｓが論理値“１”にセットされて
いるとき、割り込み要因ｉｎｔ＿ｔｍｒが発生される
と、割り込み信号ｉｎｔｓｙｓ＿ｔｍｒが選択され、マ
イクロコンピュータインタフェース５０を介して、マイ
クロコンピュータ６１３に割り込みを要求する。

【０１０２】割り込み選択回路８１における内部レジス
タは、割り込み要求先を排他的に選択するほか、それぞ
れ個別に許可ビット乃至マスクビットを持ってもよい。
システムの個別の仕様などに対応するため、サブプロセ
ッサ８２による固定的な処理のみではなく、マイクロコ
ンピュータの制御によって、固有の処理を実現する必要
がある場合に、かかる割り込み要求を、サブプロセッサ
８２ではなく、マイクロコンピュータ６１３に与えれば
よい。

【０１０３】以上本発明者によってなされた発明を具体
的に説明したが、本発明はそれに限定されるものではな
く、その要旨を逸しない範囲において種々変更可能であ
ることはいうまでもない。

【０１０４】タイマの本数や、詳細な機能については任
意に設定できる。モード毎に別の割り込み要因フラグを
持ってもよい。モードなどで動作を切り替えず、モード
毎に個別のタイマを持ってもよい。割り込み要因フラグ
や、タイマの本数が多いほど使い勝手がよいことはいう
までもない。

【０１０５】また、タイマカウンタのビット数や、入力
クロックなどについては、想定する動作周波数、計時範
囲及び分解能に応じて、適当な値を用いればよい。タイ
マを複数持つ場合、入力クロックを生成するプリスケー
ラなどを共通に持ってもよい。

【０１０６】リードチャネル６０７は、信号処理用半導
体集積回路６１０とは別個の半導体集積回路としている
が、それらを単一の半導体集積回路に集積することも可
能である。

【０１０７】ＲＯＭ８３に代えて、サブプロセッサ８２
の処理プログラムを格納したＲＡＭやレジスタ、あるい
はプログラムが展開された論理回路でも良い。

【０１０８】メモリやバス、あるいは内蔵周辺機能の構
成などマイクロコンピュータの種類についても種々変更
が可能である。

【０１０９】半導体集積回路の集積度の向上によって、
マイクロコンピュータと単一の半導体集積回路として構
成してもよい。この場合、タイマを、マイクロコンピュ
ータの論理的なブロックの内部に構成してもよい。ホス
トインタフェースなどの信号処理用の論理的なブロック
内部の状態を計時可能であればよい。

【０１１０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である再生用
の光ディスクドライブ装置に適用した場合について説明
したが、それに限定されるものではなく、その他のディ
ジタル処理システムにも適用可能である。

【０１１１】本発明は、少なくとも信号処理回路やホス
トインタフェースを含むことを条件に適用することがで
きる。

【０１１２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【０１１３】すなわち、所望状態を特定するための情報
を設定可能なレジスタと、回路動作に応じてクロック信
号をカウントするカウンタと、上記レジスタの出力値と
上記カウンタの出力値とを比較するための比較器と、こ
の比較器の比較結果に基づいて割り込み要求を発生させ
る割り込み要求発生手段とを含んでタイマを構成し、こ
のタイマの出力信号をマイクロコンピュータに対する割
り込み信号とすることで、上記マイクロコンピュータに
おいては、上記タイマで計測が行われる処理に関して、
インターバルタイマに基づくソフトウェア処理が不要に
なるため、その分、マイクロコンピュータにおけるソフ
トウェアによる処理を軽減することができ、それによっ
てシステム開発効率の向上を図ることができる。

【０１１４】上記ホストインタフェースに含まれるタイ
マは、データ転送中を示す第１ステータス信号とコマン
ド受け付け可能状態を示す第２ステータス信号とに応じ
てモード制御を行うためのモード制御回路と、上記第１
ステータス信号に応じて上記カウンタのカウントアップ
が行われるとき、データ転送が行われる毎に上記カウン
タをクリアすることにより、データ転送が行われない状
態での時間経過の計測を可能にし、上記第２ステータス
信号に応じて上記カウンタのカウントアップが行われる
とき、コマンド入力によって上記カウンタをクリアする
ことにより、コマンドが入力されない状態での時間経過
の計測を可能にするためのカウンタクリア回路とを含ん
で構成することができ、それによって、上記第１ステー
タス信号に応じて上記カウンタのカウントアップが行わ
れる場合には、データ転送が中断してしまったことを割
り込みとして認識でき、また、上記上記第２ステータス
信号に応じて上記カウンタのカウントアップが行われる
場合には、所定時間にコマンドが入力されないことを割
り込みとして認識できる。このようにデータ転送の中断
や、コマンドが入力されないことを認識できるため、そ
れについてのソフトウェアでの処理を不要にすることが
できる。

【０１１５】上記信号処理回路に含まれるタイマは、バ
ッファメモリへのデータ書き込みを開始するオートバッ
ファリングモードを示す信号に応じて上記カウンタのカ
ウントアップを制御するためのカウント制御手段と、上
記オートバッファリングモードにおけるターゲットアド
レスと、実際の読み出しアドレスとが一致した場合に上
記カウンタをクリアすることにより、上記アドレスの不
一致状態での時間経過の計測を可能にするカウンタクリ
ア回路とを含んで構成することができ、それによれば、
アドレス一致が検出できなかったことを割り込みとして
認識できるので、この割り込み処理で、所要のリトライ
処理などを制御すればよいから、ソフトウェアによるア
ドレス一致検出や判定処理を不要にすることができる。

【０１１６】そして、予め定められたプログラムに従っ
て回路動作を制御可能なプロセッサと、上記タイマから
発生された割り込み要求を、上記プロセッサと上記マイ
クロコンピュータとに振り分けるための選択回路とを設
けることにより、上記タイマあるいはその他の割り込み
要因を、上記プロセッサに要求するか、上記マイクロコ
ンピュータに要求するかを選択することができる。上記
プロセッサに割り込み要求することで、マイクロコンピ
ュータでのソフトウェアによる負荷を軽減することがで
き、また、マイクロコンピュータに要求することで、プ
ロセッサによる固定的な処理のみではなく、マイクロコ
ンピュータの制御によって、システムや使用者の個別仕
様などに対応可能となる。

【図面の簡単な説明】

【図１】本発明にかかる半導体集積回路の一例である信
号処理用半導体集積回路の構成例ブロック図である。

【図２】上記信号処理用半導体集積回路におけるオーデ
ィオ出力回路に含まれるタイマの構成例ブロック図であ
る。

【図３】図２に示されるタイマにおける主要部の動作タ
イミング図である。

【図４】上記信号処理用半導体集積回路における復調回
路に含まれるタイマの構成例ブロック図である。

【図５】図４に示されるタイマにおける主要部の動作タ
イミング図である。

【図６】上記信号処理用半導体集積回路におけるホスト
インタフェース制御回路に含まれるタイマの構成例ブロ
ック図である。

【図７】図６に示されるタイマにおける主要部の動作タ
イミング図である。

【図８】上記信号処理用半導体集積回路を含んで成る光
ディスクドライブ装置の全体的な構成例ブロック図であ
る。

【図９】図８に示される光ディスクドライブ装置の基本
的な動作を示すフローチャートである。

【図１０】上記信号処理用半導体集積回路の別の構成例
ブロック図である。

【符号の説明】

１０信号処理回路２０メモリコントローラ３０ホストインタフェース４０低消費電力制御回路５０マイクロコンピュータインタフェース１０１オーディオ出力回路１０２データストローブ回路１０３復調回路１０５誤り訂正回路１０６サーボ制御回路３０１タスクファイルレジスタ３０２ホストインタフェース制御回路３０４ＦＩＦＯバッファ３０５パケットコマンドレジスタＴＭ１，ＴＭ２，ＴＭ３，ＴＭ４タイマ

Claims

【特許請求の範囲】

【請求項１】信号を処理するための信号処理回路と、
ホストシステムとの間で信号のやり取りを可能にするホ
ストインタフェースと、上記信号処理回路及び上記ホス
トインタフェースの動作制御を司るマイクロコンピュー
タとの間で信号のやり取りを可能にするマイクロコンピ
ュータインタフェースと、を含む半導体集積回路であっ
て、上記信号処理回路及び上記ホストインタフェースは、そ
れぞれ、予め定められた状態を検知して上記マイクロコ
ンピュータに対する割り込みを発生させるためのタイマ
を有し、上記タイマは、所望状態を特定するための情報を設定可能なレジスタ
と、回路動作に応じてクロック信号をカウントするカウンタ
と、上記レジスタの出力値と上記カウンタの出力値とを比較
するための比較器と、上記比較結果の比較結果に基づいて割り込み要求を発生
させる割り込み要求発生手段と、を含んで成ることを特
徴とする半導体集積回路。
【請求項２】上記ホストインタフェースに含まれるタ
イマは、データ転送中を示す第１ステータス信号とコマンド受け
付け可能状態を示す第２ステータス信号とに応じてモー
ド制御を行うためのモード制御回路と、上記第１ステータス信号に応じて上記カウンタのカウン
トアップが行われるとき、データ転送が行われる毎に上
記カウンタをクリアすることにより、データ転送が行わ
れない状態での時間経過の計測を可能にし、上記第２ス
テータス信号に応じて上記カウンタのカウントアップが
行われるとき、コマンド入力によって上記カウンタをク
リアすることにより、コマンドが入力されない状態での
時間経過の計測を可能にするためのカウンタクリア回路
と、を含んで成る請求項１記載の半導体集積回路。
【請求項３】上記信号処理回路に含まれるタイマは、バッファメモリへのデータ書き込みを開始するオートバ
ッファリングモードを示す信号に応じて上記カウンタの
カウントアップを制御するためのカウント制御手段と、上記オートバッファリングモードにおけるターゲットア
ドレスと、実際の読み出しアドレスとが一致した場合に
上記カウンタをクリアすることにより、上記アドレスの
不一致状態での時間経過の計測を可能にするカウンタク
リア回路と、を含んで成る請求項１記載の半導体集積回
路。
【請求項４】予め定められたプログラムに従って回路
動作を制御可能なプロセッサと、上記タイマから発生さ
れた割り込み要求を、上記プロセッサと上記マイクロコ
ンピュータとに振り分けるための選択回路と、を含む請
求項１乃至３の何れか１項記載の半導体集積回路。
【請求項５】光ディスクの記憶情報を検出するための
ピックアップと、上記ピックアップを介して上記光ディスクの記憶情報を
読み出すためのリードチャネルと、上記光ディスクから
の情報読み出しに必要な駆動信号を生成するとともに、
上記リードチャネルの出力信号を処理するための信号処
理手段と、を含む光ディスクドライブ装置であって、上記信号処理手段は、請求項１乃至４の何れか１項記載
の半導体集積回路とされて成ることを特徴とする光ディ
スクドライブ装置。