JPH06302085A - デジタル信号記録媒体再生装置 - Google Patents

Abstract

(57)【要約】 【目的】 メモリを利用して耐震性能の向上を計った上
で、消費電力の削減を達成したデジタル信号記録媒体再
生装置を提供する。 【構成】 メモリ２６のデータ備蓄量が該メモリ２６の
記憶容量の満杯に達したとき、メモリ２６からのデータ
の読み出し、出力の為に用いられない各回路の少なくと
も一部への給電を遮断手段２３により遮断できるように
するとともに、備蓄量検出回路２９から発生可能な数種
の検出出力の中の１つを検出点切換手段３０で選択的に
電源制御手段２４に供給することにより給電の遮断を解
除する条件をメモリ２６のデータ備蓄量が異なる数段階
で切換可能に成している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル信号が記録さ
れた信号記録媒体を再生するデジタル信号記録媒体再生
装置に係り、特に、デジタル信号の読み取り損じにおけ
る再生の途切れを防止したデジタル信号記録媒体再生装
置に関する。

【０００２】

【従来の技術】デジタル信号が記録された信号記録媒体
においては、ＣＤに代表される如く、メインデータ（音
楽情報）の他に経過時間等の再生位置を示す位置指標デ
ータ（サブコーディング信号のＱチャンネルデータ等）
が記録されているものがある。このような信号記録媒体
を再生する再生装置は、通常、前記位置指標データを用
いて入力操作等により設定される目標位置の検索を行う
アクセス動作が出来るように成されている。その為、こ
のような再生装置においては、従来、例えば特開平４−
１８８４７２号公報に示される如く、アクセス動作を利
用して耐震性能を向上させて再生の途切れを防止したも
のが知られている。前記再生装置は、信号記録媒体を定
格速度より高速で駆動することにより信号記録媒体に記
録されたデジタル信号をピックアップで高速読み取ると
ともに、その読み取られたデジタル信号を復調して得ら
れるデータをメモリに一旦記憶して該メモリから定格速
度に合わせて読み出すことにより前記メモリから読み出
されるデータの伝送速度に比べて該メモリに書き込まれ
るデータの伝送速度を高速にし、ピックアップによる読
み取り位置を戻す時間を確保してそれによりデータの読
み直しを可能にし、読み取り損じに起因して再生が途切
れるのを防止している。

【０００３】

【発明が解決しようとする課題】ところで、前述した再
生装置は、耐震性能の向上が計れるので、ヘッドホンタ
イプ等の携帯可能なものに特に有効である。携帯可能な
再生装置においては、電源として乾電池や充電電池を使
用するので、消費電力が重要項目となるが、この種の再
生装置は前述した如く、信号記録媒体の駆動速度を高速
にしたり、あるいはアクセス動作の為にピックアップの
駆動を頻繁に行う為に電力消費が多くなり、電池の持続
時間に課題があった。

【０００４】

【課題を解決するための手段】本発明は、前述の課題に
鑑みて成されたもので、電源を少なくとも２系統の電源
供給路に分けて各回路に供給する電源回路と、前記メモ
リに書き込まれたデータを読み出し、出力するのに使用
されない各回路の少なくとも一部に電源供給を行う為の
電源供給路に挿入された遮断手段と、前記メモリのデー
タ備蓄量が該メモリの記憶容量の満杯になったときにそ
の旨を示す第１検出出力を発生するとともに、前記メモ
リのデータ備蓄量が該メモリの記憶容量の中間で数段階
に分けられて設定された数種の所定量になったときにそ
の旨をそれぞれ示す第２検出出力の発生が可能な備蓄量
検出手段と、該備蓄量検出手段からの第１及び第２検出
出力が供給されることにより前記遮断手段を制御する電
源制御手段と、該電源制御手段に供給する前記備蓄量検
出手段からの第２検出出力を選択的に切換える検出点切
換手段とを備え、前記遮断手段を作動させる条件を前記
メモリのデータ備蓄量が該メモリの記憶容量の満杯に達
したときに設定するとともに、前記遮断手段の作動を解
除させる条件を前記メモリのデータ備蓄量が該メモリの
記憶容量の中間の異なる数段階で切換え可能にしてい
る。

【０００５】

【作用】本発明は、メモリのデータ備蓄量が該メモリの
記憶容量の満杯に達したとき、メモリからデータを読み
出し、またそのデータを出力するのに用いられない各回
路の少なくとも一部への電源供給が遮断できるようにす
るとともに、その遮断の解除を行う条件をメモリのデー
タ備蓄量が異なる数段階で切換可能にし、それによりメ
モリの一部の記憶容量領域を電力消費の抑制の為に活用
できるようにするとともに、信号の読み取り損じの発生
状況に応じて耐震性能の向上の為に用いられるメモリの
記憶容量領域を適切に切換え、耐震性能の劣化を招くこ
となく、電力消費の抑制の為に用いられるメモリの記憶
容量領域をなるべく確保せんとするものである。

【０００６】

【実施例】図１は本発明の一実施例を示し、携帯用ＣＤ
プレーヤの回路ブロック図であり、図示のＣＤプレーヤ
は、通常再生時において、ＣＤ方式のディスク１の定格
の線速度より高速（例えば２倍速）でディスクが回転さ
れるべくスピンドルモータ２が高速回転するようにディ
スクサーボ回路３が設定されており、通常のＣＤプレー
ヤより高速でディスク１がピックアップ４によりトレー
スされるように成されている。

【０００７】また、前記ディスクサーボ回路３は、スピ
ンドルモータ２を線速度一定（ＣＬＶ）の他に角速度一
定（ＣＡＶ）の回転方式にも対応して制御が行えるよう
に成されている。

【０００８】５はピックアップ４によりトレースされて
得られるディスクに記録されたデジタル信号のＲＦ信号
（高周波信号）を増幅し、波形整形するＲＦアンプ、６
は該ＲＦアンプ５を介して得られるＲＦ信号により前記
ピックアップ４を駆動し、ディスク１をトレースする光
ビームをディスク１の信号面に合焦させるフォーカシン
グ制御及び前記光ビームをディスク１の信号トラックに
追従させるトラッキング制御を行うとともに、前記ピッ
クアップ４をディスク１の径方向に送る制御を行うピッ
クアップサーボ回路である。

【０００９】７はピックアップサーボ回路６を介して得
られる光ビームの焦点とディスク１の信号面との誤差量
を示すフォーカスエラー信号からその直流電圧成分を抽
出し、抽出した直流電圧成分に対応する直流バイアス電
圧をピックアップサーボ回路６のフォーカスサーボ系に
帰還するフォーカスバイアス帰還回路である。前記フォ
ーカスバイアス帰還回路７は、抽出した直流電圧成分を
データ化して記憶する機能を有しており、フォーカシン
グ制御のサーボが外れたときに記憶したデータを元にサ
ーボが外れる直前まで得られていた直流電圧成分に対応
した直流バイアス電圧をピックアップサーボ回路６に帰
還することによりピックアップ４からの光ビームの焦点
をディスク１の信号面付近に固定しておき、ディスクの
回転により生ずる面振れを利用して前記光ビームの焦点
を自動的にフォーカスサーボ領域に引き込むのに用いら
れる。

【００１０】８はＲＦアンプ５により波形整形されてデ
ジタル信号として出力されるディスク１のＥＦＭ変調さ
れた記録信号からフレームの先頭を示すフレーム同期信
号を検出するとともに、ＥＦＭ復調を行う同期検出・Ｅ
ＦＭ復調回路、９は該同期検出・ＥＦＭ復調回路８によ
りＥＦＭ復調されたデジタル信号の中からサブコード信
号を分離し、該サブコード信号に含まれるＱコード（Ｑ
チャンネルデータ）を復調するサブコード分離・Ｑコー
ド復調回路・１０はＥＦＭ復調後のデジタル信号から抽
出されるメインデータの誤り検出・訂正を行う誤り検出
・訂正回路、１１はデジタル信号の並び替えを行う為、
及びメインデータの誤り訂正用バッファとしてデジタル
信号データを一旦記憶する第１ＲＡＭ、１２は該第１Ｒ
ＡＭ１１にデジタル信号データを書き込むタイミング及
びデジタル信号データを読み出すタイミングをそれぞれ
制御する書き込みアドレス及び読み出しアドレスを発生
する第１アドレス発生回路、１３は前記誤り検出・訂正
回路１０により誤り訂正が不可能なメインデータをその
前後に得られたメインデータに応じて補間する補間回路
である。

【００１１】ここで、図中、実線により囲まれている同
期検出・ＥＦＭ復調回路８、サブコード分離・Ｑコード
復調回路９、誤り検出・訂正回路１０、第１アドレス発
生回路１２及び補間回路１３は、ディスク１から読み取
られたデジタル信号をデジタル信号処理して各種データ
を検出・復調するデジタル信号処理回路１４を構成して
おり、前記デジタル信号処理回路１４は、ディスク１か
らの信号読み取り速度に合わせて一般のＣＤプレーヤよ
り高速に各信号処理が行われる。また、前記デジタル信
号処理回路１４は、誤り検出・訂正回路１０によりメイ
ンデータの訂正が不可能な場合、その旨を示す訂正不可
信号を出力する出力端子１４ａを備えている。

【００１２】１５はディスクの再生方法、各種サーチ方
法及びピックアップ４のフォーカシング導入方法等、基
本的動作のプログラムが書き込まれており、種々の基本
的な動作制御を行うとともに、入力キー１６により入力
された命令を命令解読手段１７により解読し、それに応
じた動作制御を行うマイクロコンピュータで構成された
システム制御回路である。

【００１３】前記システム制御回路１５は、前記命令解
読手段１７により解読された命令に応じてアクセス動作
の必要性及びアクセス動作の仕方を判断するアクセス動
作判断手段１８と、サブコード分離・Ｑコード復調回路
９により復調されるとともに、前記アクセス動作判断手
段１８における判断の為の情報となるＱコードを記憶
し、監視するＱコード監視手段１９と、ピックアップ４
によるトレース位置をディスク１の径方向に変位させる
トラックジャンプ信号を前記アクセス動作判断手段１８
の判断に応じてピックアップサーボ回路６に供給するト
ラックジャンプ制御手段２０と、ディスクサーボ回路３
の回転方式の制御を切換える回転方式切換制御手段２１
とを備えている。

【００１４】２２は各回路に供給する電源を発生し、そ
の電源を２系統の電源供給路により供給する電源回路、
２３は所定の１系統の電源供給路に挿入されたリレーで
ある。

【００１５】２４はシステム制御回路１５内に備えら
れ、前記リレー２３の制御を行う電源制御手段である。

【００１６】２５はデジタル信号処理回路１４により復
調されたシリアルデジタル信号のメインデータをパラレ
ルデジタル信号に変換するシリアル・パラレル変換回
路、２６は該シリアル・パラレル変換回路２５から出力
されるメインデータを一旦記憶させる第２ＲＡＭ、２７
は該第２ＲＡＭ２６へのメインデータの書き込みを制御
する書き込みアドレスを発生するとともに、前記第２Ｒ
ＡＭ２６からのメインデータの読み出しアドレスを発生
する第２アドレス発生回路である。

【００１７】前記第２アドレス発生回路２７は、書き込
みアドレスの発生タイミングをデジタル信号処理回路１
４からメインデータが出力されるタイミングに合わせて
おり、一方、読み出しアドレスの発生タイミングをディ
スク１にメインデータを記録する際のサンプリング周波
数に対応させており、書き込みアドレスの発生タイミン
グが読み出しアドレスの発生タイミングに比べて高速に
成されている。

【００１８】２８は第２アドレス発生回路２７の書き込
みアドレス及び読み出しアドレスを監視し、第２ＲＡＭ
２６のオーバーフローを監視するとともに、デジタル信
号処理回路１４の出力端子１４ａからのメインデータの
訂正不可を示す訂正不可信号の発生状況を検出し、その
発生状況で補間回路１３の補間能力を超えることを判断
することにより第２ＲＡＭ２６へのメインデータの書き
込み中止及び再開を行うタイミングを検出し、その検出
出力に応じて第２アドレス発生回路２７を制御して第２
ＲＡＭ２６へのメインデータの書き込みを制御するＲＡ
Ｍ制御回路である。また、前記ＲＡＭ制御回路２８は、
補間回路１３の補間能力を超えたときにその旨を示す補
間不可信号をアクセス動作判断手段１８に出力し、Ｑコ
ード監視手段１９により記憶されたＱコードを目標にし
てピックアップ４によるディスク１の読み取り位置（ト
レース位置）を戻すトラックジャンプ信号をトラックジ
ャンプ制御手段２０から発生させる。

【００１９】２９は第２アドレス発生回路２７から書き
込みアドレスが発生される度にカウントアップされると
ともに、読み出しアドレスが発生される度にカウントダ
ウンされるアップダウンカウンタから構成され、そのカ
ウント値が所定値になったときにその旨を示す検出出力
を発生することにより第２ＲＡＭ２６のデータの備蓄量
が所定量になったことを検出する備蓄量検出回路であ
る。前記備蓄量検出回路２９は、データの備蓄量が第２
ＲＡＭ２６の記憶容量の満杯である第１の所定量の１０
０％及び記憶容量の中間に数段階に分けられて設定され
る数種の所定量である第２の所定量、例えば２０％，４
０％，６０％になったことを検出するように設定されお
り、検出されるデータ備蓄量の違いに応じてそれぞれ異
なる出力端子から検出出力が発生されるように成されて
いる。前記備蓄量検出回路２９が第１の所定量になった
ことを示す第１検出出力を発生すると、ＲＡＭ制御回路
２８から第２ＲＡＭ２６の満杯を示すオーバーフロー信
号がシステム制御回路１５に発生されるとともに、電源
制御手段２４が作動し、リレー２３が遮断され、一方、
第２ＲＡＭ２６のデータの備蓄量が減少している状況で
ある場合に、前記備蓄量検出回路２９が第２の所定量に
なったことを示す第２検出出力を発生し、その第２検出
出力が電源制御手段２４に供給されると、それに応じて
該電源制御手段２４が作動し、リレー２３が閉結される
ように成されている。

【００２０】また、前記備蓄量検出回路２９からの検出
出力は、回転方式切換制御手段２１に供給され、該回転
方式切換制御手段２１は第１検出出力が供給されたとき
にディスクサーボ回路３によるサーボをＣＡＶに切換
え、第２検出出力が供給されたときに前記ディスクサー
ボ回路３によるサーボをＣＬＶに切換える。

【００２１】３０は電源制御手段２４に供給する前記備
蓄量検出回路２９からの第２検出出力を選択的に切換え
る検出点切換回路である。該検出点切換回路３０は、例
えば、検出されるデータ備蓄量の違いに応じて発生され
る数種の第２検出出力に対応した各出力端子にそれぞれ
接続されるゲートがデジタル信号処理回路１４の出力端
子１４ａから出力される訂正不可信号の発生頻度に応じ
て制御されるように成されており、その発生頻度があら
かじめ設定された基準範囲内である場合に第２ＲＡＭ２
６のデータ備蓄量が該第２ＲＡＭ２６の記憶容量の４０
％のときに発生される第２検出出力のみが導出されるよ
うに、また、その発生頻度が前記基準範囲を超えた場合
に第２ＲＡＭ２６のデータ備蓄量が記憶容量の６０％の
ときに発生される第２検出出力のみが導出されるよう
に、また、その発生頻度が前記基準範囲を下回った場合
に第２ＲＡＭ２６のデータ備蓄量が記憶容量の２０％の
ときに発生される第２検出出力のみが導出されるように
成されている。

【００２２】３１はシステム制御回路１５内に備えら
れ、第２ＲＡＭ２６へのメインデータの書き込みが可能
であることを示す書き込み可能信号（ＷＯＫ信号）を発
生するＷＯＫ信号発生手段である。前記ＷＯＫ信号発生
手段３１は、ＲＡＭ制御回路２８からのオーバーフロー
信号及び補間不可信号の発生に応じて、かつＱコード監
視手段１９によるＱコード監視状況及びトラックジャン
プ制御手段２０の動作状況に応じてＷＯＫ信号を発生
し、具体的にはオーバーフロー信号、あるいは補間不可
信号が発生されると、ＷＯＫ信号が発生されなくなり、
また、トラックジャンプ制御手段２０からのトラックジ
ャンプ信号の発生と同時にＷＯＫ信号が発生されなくな
り、そして、トラックジャンプが終了し、ディスクの目
標とする範囲内（目標のフレームの前後３フレーム以
内）であることを示すＱコードが検出されるとＷＯＫ信
号を発生する。

【００２３】３２は第２ＲＡＭ２６へのメインデータの
書き込みタイミングと同期してシリアル・パラレル変換
回路２５から出力されるメインデータが書き込まれるシ
フトレジスタ（図示せず）と、第２ＲＡＭ２６への書き
込みが中止されたときに前記シフトレジスタに書き込ま
れているメインデータをラッチするラッチ回路（図示せ
ず）とを備え、前記シフトレジスタに書き込まれている
メインデータと前記ラッチ回路にラッチされたメインデ
ータとが一致しているか否かを判定し、第２ＲＡＭ２６
へのメインデータの書き込みを再開させるタイミングを
設定するデータ一致判定回路である。

【００２４】３３は第２ＲＡＭ２６から読み出されるパ
ラレルデジタル信号のメインデータをシリアルデジタル
信号に変換するパラレル・シリアル変換回路、３４は該
パラレル・シリアル変換回路３３から出力されるメイン
データをアナログ信号に変換するＤ／Ａコンバータであ
る。

【００２５】次に動作に付いて説明する。

【００２６】ディスクサーボ回路３には、ＲＦアンプ５
を介して得られるデジタル信号と該デジタル信号から得
られる再生クロック及び水晶発振精度の基準クロックと
が供給され、前記ディスクサーボ回路３はデジタル信号
中の最短パルスのパルス幅を検出して、そのパルス幅が
所定の長さになるようにスピンドルモータ２を速度制御
し、その上で再生クロックと基準クロックとを各々分周
した信号を位相比較して前記スピンドルモータ２に位相
サーボをかける。このようにしてディスク１は、所定の
高速線速度一定で回転駆動される。

【００２７】一方、ピックアップ４から投射される光ビ
ームによりディスク１がトレースされると、ディスク１
に記録された信号は、前記ピックアップ４により読み取
られ、ＲＦ信号（高周波信号）としてＲＦアンプ５に供
給される。前記ＲＦ信号は、前記ＲＦアンプ５により増
幅され、波形整形されてデジタル信号としてデジタル信
号処理回路１４に供給される。前記デジタル信号処理回
路１４は、前記デジタル信号を復調し、該デジタル信号
に含まれている種々のデータを抽出する。ここで、前記
デジタル信号処理回路１４によりデジタル信号を信号処
理する際に、第１ＲＡＭ１１を用いてデータの並び替え
が行われるが、図１において、ディスク１は通常のＣＤ
プレーヤにおける定格の線速度より高速で回転されてい
るので、前記デジタル信号処理回路１４には従来より単
位時間当りに入力されるデジタル信号の量が多く、その
為に第１ＲＡＭ１１の書き込み及び読み出しタイミング
は前記デジタル信号の入力速度に合わせて高速にしてあ
る。

【００２８】デジタル信号処理回路１４により抽出され
たメインデータ（オーディオデータ）は、誤り検出及び
誤り訂正処理が行われ、かつ欠落したメインデータの補
間が行われる。そして、前記デジタル信号処理回路１４
から出力されるメインデータは、シリアル・パラレル変
換回路２５によりシリアルのデジタル信号からパラレル
のデジタル信号に変換された後、第２アドレス発生回路
２７からの書き込みアドレスに応じて第２ＲＡＭ２６に
書き込まれる。また、前記第２ＲＡＭ２６に書き込まれ
たメインデータは、前記第２アドレス発生回路２７から
の読み出しアドレスに応じて読み出され、そのメインデ
ータは、パラレル・シリアル変換回路３３によりパラレ
ルのデジタル信号からシリアルのデジタル信号に変換さ
れる。そして、前記パラレル・シリアル変換回路３３か
ら出力されるメインデータは、Ｄ／Ａコンバータ３４に
よりアナログ信号に変換されるとともに、ステレオの左
及び右チャンネル成分に分離され、それぞれ後段のオー
ディオ回路（図示せず）に供給される。

【００２９】ところで、外部からの衝撃や揺動、あるい
はディスクの傷や汚れ等によりピックアップ４によるデ
ィスクの信号読み取りが正しく行われなくなると、誤り
検出・訂正回路１０によりメインデータの誤り訂正が出
来ず、該誤り検出・訂正回路１０から訂正不可信号が発
生する。そして、ＲＡＭ制御回路２８により前記訂正不
可信号が補間回路１３の補間能力以上連続して発生した
ことが検出されると、前記ＲＡＭ制御回路２８から補間
不可信号が発生され、ＷＯＫ信号発生手段３１からＷＯ
Ｋ信号の発生が停止される。その為、前記ＲＡＭ制御回
路２８を介して第２アドレス発生回路２７が制御され、
第２ＲＡＭ２６にメインデータが書き込まれるのが中止
されるとともに、アクセス動作判断手段１８による判断
に応じてトラックジャンプ制御手段２０によりディスク
のトレース位置を戻すようにピックアップ４をトラック
ジャンプさせるトラックジャンプ信号が発生され、誤り
訂正が出来ないメインデータを含むデジタル信号ブロッ
クの読み取りが行われる直前に読み取られたデジタル信
号ブロックのＱコードを検索するべく、Ｑコード監視手
段１９に記憶されたＱコードを目標としてピックアップ
４によるディスクのトレース位置が戻される。

【００３０】ここで、外部からの衝撃や揺動により誤っ
たメインデータが発生した場合は、ピックアップ４によ
りディスクの同一部分を再びトレースすることにより誤
ったメインデータを読み直すことが出来、正しいメイン
データを得ることが出来るので、データ一致判定回路３
２に、誤る直前のメインデータと同一のメインデータが
入力され、前記データ一致判定回路３２により一致信号
が発生される。

【００３１】前記データ一致判定回路３２により一致信
号が発生されると、ＲＡＭ制御回路２８からは開始信号
が発生され、誤ったメインデータの直前のメインデータ
に連続して読み直された正しいメインデータが書き込ま
れるようになる。

【００３２】ところで、第２ＲＡＭ２６へのメインデー
タの書き込みタイミングは、デジタル信号処理回路１４
からのメインデータの出力タイミングに合わせて高速に
してあるが、前記第２ＲＡＭ２６からのメインデータの
読み出しタイミングは、ディスクにメインデータを記憶
する際のサンプリング周波数に合わせてあり、前記第２
ＲＡＭ２６ヘの書き込みタイミングに比べて低速にして
ある。その為、信号読み取りが正しく行われていない場
合におけるメインデータの読み直し動作を行う時間を確
保することが出来る。

【００３３】したがって、外部からの衝撃や揺動により
誤ったメインデータが発生した場合は、メインデータを
途切れさせることなく、連続して正しく再生を行うこと
が出来る。

【００３４】一方、ディスクの傷や汚れ等により誤った
メインデータが発生した場合は、ピックアップ４により
ディスクの同一部分を再びトレースしても誤ったメイン
データを読み直すことが出来ず、正しいメインデータを
得ることが出来ない。その為、データ一致判定回路３２
からは一致信号が得られず、第２ＲＡＭ２６内のメイン
データは消費されていくのみであり、ＲＡＭ制御回路２
８によりやがて第２ＲＡＭ２６内のメインデータが空に
なることが検出される。その検出が行われると、ディス
クの同一部分を再びトレースすることを中止し、次の部
分をトレースするべくトラックジャンプ制御手段２０を
作動させるとともに、前記ＲＡＭ制御回路２８から開始
信号が発生され、第２ＲＡＭ２６へのメインデータの書
き込みが再開される。

【００３５】したがって、この場合は、ディスク１上の
読み取れない箇所を飛ばして再生が継続される。

【００３６】ところで、第２ＲＡＭ２６のデータの書き
込みタイミング及び読み出しタイミングの関係から前記
第２ＲＡＭ２６はやがてオーバーフローになる。このと
き、第２アドレス発生回路２４から発生された書き込み
パルス及び読み出しパルスの関係から備蓄量検出回路２
９により第２ＲＡＭ２６の満杯を示す第１の所定量が検
出される。その為、前記備蓄量検出回路２９からは、第
１検出出力が発生され、ＲＡＭ制御回路２８を介して第
２アドレス発生回路２７から書き込みパルスが発生され
るのが禁止されるとともに、電源制御手段２４によりリ
レー２３が遮断される。

【００３７】したがって、第２ＲＡＭ２６からのデータ
の読み出しのみが行われるようになるとともに、リレー
２３を介して電源供給が行われていた、図中一点鎖線で
囲まれた各回路の動作が停止される状態（スリープ状
態）になる。

【００３８】このスリープ状態において、第２ＲＡＭ２
６からのデータの読み出しは継続されるので、Ｄ／Ａコ
ンバータ３４から出力される再生アナログ信号が途切れ
ることはない。

【００３９】また、スリープ状態において、リレー２３
を介して電源供給が行われていた各回路の動作が停止さ
れるので、それらの回路における電力消費が停止され
る。

【００４０】ところで、スリープ状態において、第２Ｒ
ＡＭ２６からのデータの読み出しのみが行われるので、
備蓄量検出回路２９から第２検出出力が発生される状態
まで第２ＲＡＭ２６のデータ備蓄量が減少する。ここ
で、検出点切換回路３０は、データ備蓄量が第２ＲＡＭ
２６の記憶容量の４０％のときに備蓄量検出回路２９か
ら発生される第２検出出力のみが導出されるように初期
設定されているので、その状態において、データ備蓄量
が第２ＲＡＭ２６の記憶容量の４０％になると、その旨
を示す第２検出出力が検出点切換回路３０を介して電源
制御手段２４に供給され、該電源制御手段２４によりリ
レー２３の閉結が行われる。

【００４１】したがって、図中一点鎖線で囲まれた各回
路への電源供給が再開され、スリープ状態が解除され、
それらの各回路の動作が再開される。

【００４２】リレー２３を介して電源供給が行われる各
回路の動作が再開されると、再び第２ＲＡＭ２６へのデ
ータの書き込みが行われるようになるとともに、信号読
み取りが正しく行われていない場合におけるデータの読
み直し動作が行われるようになる。この場合、第２ＲＡ
Ｍ２６にデータがある程度備蓄された状態で前記各回路
の動作が再開されるので、ディスクからのデータの読み
直しによりＤ／Ａコンバータ３４から出力される再生ア
ナログ信号が途切れることはない。

【００４３】ここで、スリープ状態になると、備蓄量検
出回路２９から発生される第１検出出力により回転方式
切換制御手段２１が作動され、該回転方式切換制御手段
２１によりディスクサーボ回路３による回転方式の制御
がＣＬＶからＣＡＶに切換えられ、スピンドルモータ２
がスリープ状態になる直前の回転数、あるいはあらかじ
め設定された適切な回転数に保持されて回転されるよう
に制御される。そして、前記回転方式切換制御手段２１
は、備蓄量検出回路２９から第２検出出力が供給される
と、再びディスクサーボ回路３による回転方式の制御を
ＣＡＶからＣＬＶに戻すが、スリープ状態であってもデ
ィスクの回転がＣＡＶにより一定角速度に保持されてい
るので、スリープ状態が解除されてからＣＬＶに復帰す
るまでの時間の短縮化が計れる。

【００４４】また、スリープ状態になると、備蓄量検出
回路２９から発生される第１検出出力によりフォーカス
バイアス帰還回路７の動作が休止される。前記フォーカ
スバイアス帰還回路７は、フォーカスエラー信号の直流
電圧成分を抽出し、ディスクの最大の回転周期より少許
長い間隔ごとにその直流電圧成分に応じて算出されたデ
ータを記憶しているが、前記フォーカスバイアス帰還回
路７は備蓄量検出回路２９から発生された第１検出出力
が供給されると、フォーカスエラー信号の直流電圧成分
の抽出が停止され、スリープ状態になる直前のデータを
記憶した状態で待機される。そして、前記フォーカスバ
イアス帰還回路７は、備蓄量検出回路２９から発生され
た第２検出出力が供給されると、スリープ状態になる直
前のデータに応じた直流バイアス電圧をピックアップサ
ーボ回路６のフォーカスサーボ系に帰還するようになる
ので、ピックアップ４の焦点がディスクの信号面付近に
強制的に変位される。その為、ディスクの回転の際に生
じる面振れによりディスクの信号面がピックアップ４の
焦点に近づく状態が生じ、そのピックアップ４の焦点が
自動的にフォーカスサーボ領域に引き込まれるようにな
る。この結果、スリープ状態が解除されてからピックア
ップサーボ回路６により再びフォーカスサーボに復帰す
るまでの時間の短縮化が計れる。

【００４５】したがって、スリープ状態が解除される
と、速やかにディスクの回転がＣＬＶサーボ状態になる
とともに、ピックアップ４がフォーカスサーボ状態にな
り、ディスクからのデータの読み出しが行われる状態へ
の復帰が高速化出来、スリープ状態からその状態が解除
されるまでの切換え時間が短縮化され、この間にデータ
の読み直し動作に備えて第２ＲＡＭ２６に備蓄されてい
るデータの浪費が抑えられる。

【００４６】ところで、検出点切換回路３０は、デジタ
ル信号処理回路１４の出力端子１４ａから出力される訂
正不可信号の発生頻度に応じて備蓄量検出回路２９から
発生される第２検出出力の任意のものを選択するように
切換えられる。その為、前記検出点切換回路３０は、初
期設定状態において、データ備蓄量が第２ＲＡＭ２６の
記憶容量の４０％のときに備蓄量検出回路２９から発生
される第２検出出力を選択する状態に切換えられている
が、出力端子１４ａから出力される訂正不可信号の発生
頻度が初期設定状態を保持する条件となる基準範囲を超
えると、データ備蓄量が第２ＲＡＭ２６の記憶容量の６
０％のときに発生される第２検出出力を選択する状態に
切換えられ、また、前記訂正不可信号の発生頻度が前記
基準範囲を下回ると、データ備蓄量が第２ＲＡＭ２６の
記憶容量の２０％のときに発生される第２検出出力を選
択する状態に切換えられる。

【００４７】すなわち、誤り訂正が行えないデータの発
生頻度が基準範囲を超えると、データ備蓄量が標準より
所定量多く残っている状態でスリープ状態が解除され、
誤り訂正が行えないデータの発生頻度が基準範囲を下回
ると、データ備蓄量が標準より所定量少なくなった状態
でスリープ状態が解除されるという具合に、誤り訂正が
行えないデータの発生頻度に応じてスリープ状態が解除
されるタイミングが変化する。

【００４８】したがって、誤り訂正が行えないデータの
発生頻度が上昇し、データの読み直し動作が頻繁に必要
な状況下にあっては、データ備蓄量が多く残っている状
態でスリープ状態から解除されることになり、消費電力
の削減の点を抑え、データの読み直しが行える機会を増
加させ、一方、誤り訂正が行えないデータの発生頻度が
下降し、データの読み直し動作があまり必要でない状況
下にあっては、データ備蓄量が少なくなった状態でスリ
ープ状態から解除されることになり、データの読み直し
が行える機会を抑え、消費電力の削減を大幅にしてい
る。

【００４９】尚、前述の実施例においては、第２ＲＡＭ
２６に書き込むデータの誤り訂正が出来ない回数の発生
頻度に応じて検出点切換回路３０による切換えを行うよ
うに成しているが、これに限定されることはなく、前記
切換えを手動操作により行うようにしても良い。

【００５０】

【発明の効果】以上述べた如く、本発明に依れば、デー
タの読み直しを行う時間が十分に確保されている状態に
おいて、メモリに書き込まれたデータを読み出し、出力
するのに使用されない各回路の少なくとも一部への給電
を停止するようにしているので、耐震性能を確保した上
で消費電力の削減を達成したデジタル信号記録媒体再生
装置が提供出来、特に、所定の回路への給電を停止する
時点のデータ備蓄量を変更可能にしているので、データ
の読み直し動作が頻繁に必要な状況下にあっては消費電
力の削減を抑え、データの読み直しが行える機会を増加
させることが出来、一方、データの読み直し動作があま
り必要でない状況下にあってはデータの読み直しが行え
る機会を抑え、大幅に消費電力の削減を増加させること
が出来、メモリの記憶容量を効率的に利用することが出
来る。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路ブロック図であ
る。

【符号の説明】

２ スピンドルモータ ３ ディスクサーボ回路 ４ ピックアップ ６ ピックアップサーボ回路 ７ フォーカスバイアス帰還回路 １４ デジタル信号処理回路 １５ システム制御回路 １８ アクセス動作判断手段 １９ Ｑコード監視手段 ２０ トラックジャンプ制御手段 ２１ 回転方式切換制御手段 ２２ 電源回路 ２３ リレー ２４ 電源制御手段 ２６ 第２ＲＡＭ ２７ 第２アドレス発生回路 ２８ ＲＡＭ制御回路 ２９ 備蓄量検出回路 ３０ 検出点切換回路 ３１ ＷＯＫ信号発生手段 ３２ データ一致判定回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 再生するデータをメモリに一旦記憶して
   該メモリから定格速度に合わせて読み出すとともに、信
   号記録媒体に記録されたデジタル信号の高速読み取りや
   信号圧縮等により前記メモリから読み出されるデータの
   伝送速度に比べ該メモリに書き込むデータの伝送速度を
   高速にすることにより誤ったデータの読み直しが可能に
   成されたデジタル信号記録媒体再生装置であって、電源
   を少なくとも２系統の電源供給路に分けて各回路に供給
   する電源回路と、前記メモリに書き込まれたデータを読
   み出し、出力するのに使用されない各回路の少なくとも
   一部に電源供給を行う為の電源供給路に挿入された遮断
   手段と、前記メモリのデータ備蓄量が該メモリの記憶容
   量の満杯になったときにその旨を示す第１検出出力を発
   生するとともに、前記メモリのデータ備蓄量が該メモリ
   の記憶容量の中間で数段階に分けられて設定された数種
   の所定量になったときにその旨をそれぞれ示す第２検出
   出力の発生が可能な備蓄量検出手段と、該備蓄量検出手
   段からの第１及び第２検出出力が供給されることにより
   前記遮断手段を制御する電源制御手段と、該電源制御手
   段に供給する前記備蓄量検出手段からの第２検出出力を
   選択的に切換える検出点切換手段とを備え、前記遮断手
   段を作動させる条件を前記メモリのデータ備蓄量が該メ
   モリの記憶容量の満杯に達したときに設定するととも
   に、前記遮断手段の作動を解除させる条件を前記メモリ
   のデータ備蓄量が該メモリの記憶容量の中間の異なる数
   段階で切換可能にしたことを特徴とするデジタル信号記
   録媒体再生装置。