JP2001286037A - 車両用パワーディストリビュータ - Google Patents

Abstract

(57)【要約】 【課題】 半導体スイッチング素子を利用したパワーデ
ィストリビュータにおいて、そのメンテナンス作業の簡
略化を図りながら、下流側の回路を過電流から確実に保
護する。 【解決手段】 車載電源に接続される入力端子１０Ｉ，
１０Ｌと各電子ユニットに接続される複数の出力端子１
２Ａ，…との間に各々ＦＥＴ１４が介在し、いずれかの
ＦＥＴ１４を流れる電流が予め設定された遮断電流を超
える場合に当該ＦＥＴ１４を強制的にオフに切換える制
御が行われる。さらに、各ＦＥＴ１４と直列にヒューズ
部ＦＳが設けられ、ＦＥＴ１４が正常にオフ切換しなく
なったときには前記ヒューズ部ＦＳの溶断によってその
下流側回路を過電流から保護する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、車両に搭載された
バッテリー等の電源からセンタークラスタ用ユニット、
エアコン用ユニット、ドア用ユニットといった複数の電
子ユニットに配電を行うための車両用パワーディストリ
ビュータに関するものである。

【０００２】

【従来の技術】従来、共通の車載電源から各電子ユニッ
トに電力を分配する手段として、複数枚のバスバー基板
を積層することにより配電用回路を構成し、これにヒュ
ーズやリレースイッチを組み込んだ電気接続箱が一般に
知られている。

【０００３】さらに近年は、かかる電気接続箱の小型化
や高速スイッチング制御を実現すべく、前記リレーに代
えてＦＥＴ等の半導体スイッチング素子を入力端子と出
力端子との間に介在させたパワーディストリビュータの
開発が進められている。例えば特開平１０−１２６９６
３号公報には、電源入力端子につながる金属板に複数の
半導体スイッチング素子のドレイン端子が接続されると
ともに、これら半導体スイッチング素子のソース端子が
それぞれ別個の電源出力端子に接続され、各半導体スイ
ッチング素子のゲート端子が制御回路基板に接続された
ものが開示されている。

【０００４】さらに、同公報の装置では、各半導体スイ
ッチング素子とは別に半導体スイッチ制御チップが制御
基板に搭載され、半導体スイッチング素子に過電流が流
れたり半導体スイッチング素子が過熱した場合に前記半
導体スイッチ制御チップから各半導体スイッチング素子
のゲート端子に当該素子を強制的にオフにするための制
御信号が入力されるようになっている。このように各半
導体スイッチング素子にヒューズ機能が付加されること
により、従来の電気接続箱のように交換作業を要する大
型のヒューズブロックをケースに組み込むといった必要
性がなくなり、メンテナンス作業が簡略化される。

【０００５】

【発明が解決しようとする課題】前記公報に示される装
置では、半導体スイッチング素子に流れる過電流や半導
体スイッチング素子の過熱により、当該半導体スイッチ
ング素子が故障して作動不良を起こすおそれがある。か
かる作動不良が生じると、その半導体スイッチング素子
のゲート端子に強制オフの制御信号を入力しても半導体
スイッチング素子がオフ切換せず、ヒューズ機能が働か
なくなるおそれがある。

【０００６】本発明は、このような事情に鑑み、半導体
スイッチング素子を利用したパワーディストリビュータ
において、メンテナンス作業の簡略化を図りながら、出
力端子に接続される回路要素（例えばワイヤハーネス）
を過電流から確実に保護することを目的とする。

【０００７】

【課題を解決するための手段】前記課題を解決するため
の手段として、本発明は、車両に搭載された共通の電源
から複数の電子ユニットに配電を行うためのパワーディ
ストリビュータであって、前記電源に接続される入力端
子と、前記各電子ユニットに接続される複数の出力端子
と、これらの出力端子に対応して設けられ、前記入力端
子に接続される第１の通電端子及び前記出力端子に接続
される第２の通電端子とこれらの通電端子同士の通電を
制御する信号が入力される通電制御端子とを有する複数
の半導体スイッチング素子と、いずれかの半導体スイッ
チング素子を流れる電流が予め設定された遮断電流を超
える場合に当該半導体スイッチング素子を強制的にオフ
に切換える制御回路とを備えるとともに、各半導体スイ
ッチング素子と直列にヒューズ部が配設され、前記半導
体スイッチング素子が正常にオフ切換しなくなったとき
には前記ヒューズ部の溶断によりその下流側の回路が過
電流から保護されるものである。

【０００８】なお、「予め設定された遮断電流」とは、
時間経過にかかわらず一定の値であってもよいし、例え
ば負荷電流が立ち上がってからの経過時間の関数値とし
て設定されたものであってもよい。

【０００９】前記構成によれば、いずれかの半導体スイ
ッチング素子を流れる電流が予め設定された遮断電流を
超える場合に、当該半導体スイッチング素子を強制的に
オフに切換える制御が行われることにより、過電流の続
行が防止される。さらに、前記半導体スイッチング素子
が前記過電流や過熱によって故障して正常にオフ切換し
なくなっても、これと直列に配されているヒューズ部が
溶断することにより、その下流側の回路（ワイヤハーネ
スその他の回路構成要素）は過電流から確実に保護（す
なわち二重保護）される。

【００１０】しかも、前記ヒューズ部は半導体スイッチ
ング素子あるいはその制御回路が作動不良を起こして半
導体スイッチング素子が正常にオフ切換しなくなった場
合にのみ溶断すればよく、半導体スイッチング素子が正
常に作動する間はその強制オフ切換により回路遮断する
ようにすればよいので、ヒューズ部が溶断する頻度をき
わめて低くすることが可能である。

【００１１】具体的には、前記ヒューズ部が前記遮断電
流よりも大電流側の溶断特性をもつものとすればよい。
このようにすれば、通常は、実際の電流が前記遮断電流
を超えた時点で、前記ヒューズ部が溶断する前に必ず半
導体スイッチング素子が強制オフ切換されて回路を遮断
するので、この過電流が生じた後は半導体スイッチング
素子の強制オフ状態を解除するだけで配電回路を復帰さ
せることが可能である。従って、ヒューズブロックが組
み込まれているだけの従来の電気接続箱のようなヒュー
ズ交換の煩わしさがない。

【００１２】さらに、前記ヒューズ部が、前記半導体ス
イッチング素子自体の許容電流（すなわち半導体スイッ
チング素子の作動不良が発生するおそれのある最小電
流）よりも大電流側の溶断特性をもつものとすることに
より、半導体スイッチング素子の故障を招くおそれのな
い程度のレベルの電流でヒューズ部が溶断してしまうの
を避けることができ、過電流防止効果を十分に維持しな
がらヒューズ部の溶断頻度をさらに低くすることができ
る。

【００１３】このように、本発明にかかるヒューズ部
は、その溶断頻度が極めて低く、従来の電気接続箱に組
み込まれるヒューズブロックと違って基本的に交換を必
要としないものであるため、設計の自由度が高く、構造
の簡素化が可能である。例えば、このヒューズ部は前記
各出力端子の途中部分に設けられるものとすることがで
きる。

【００１４】その具体的構造としては、前記出力端子が
金属板で構成され、かつ、外部回路に接続される端子本
体部と半導体スイッチング素子の第２の通電端子に接続
される素子接続部とに分割されるとともに、これら端子
本体部と素子接続部とに両者をつなぐようにして前記溶
断特性をもつヒューズ部材が直接取付けられているもの
が好適である。この構成では、出力端子を分割してその
分割部分にヒューズ部材を直接介在させるだけのきわめ
て簡素な構造で、ヒューズ部の構築が可能である。従っ
て、従来のようなヒューズブロックを用いる場合に比
べ、構造がより簡素化及び小型化される。

【００１５】例えば、前記ヒューズ部材の両端部を前記
端子本体部の端部及び素子接続部の端部にそれぞれ溶接
するだけの簡単な構造で、このヒューズ部材を配電回路
に組み込むことが可能であり、パワーディストリビュー
タの小型化及び低廉化に大きく寄与することができる。

【００１６】なお、前記のようにヒューズ部材が裸のま
ま出力端子に取付けられる構造では、その溶断時にヒュ
ーズ部材が周囲に飛散するおそれがあるが、前記半導体
スイッチング素子を収納するケースを備え、このケース
に前記ケース本体側に突出して各ヒューズ部材同士を隔
離する隔離部が設けられている構成とすることにより、
溶断したヒューズ部材の破片が飛散して他の導体部分と
接触し短絡するといった不都合を回避することができ
る。

【００１７】さらに、前記ケースが、前記各半導体スイ
ッチング素子が組み込まれるケース本体と、前記各半導
体スイッチング素子を覆うように前記ケース本体に装着
されるカバーとで構成されるとともに、このカバーの裏
面に前記隔離部が前記ケース本体側に向けて突設され、
このカバーを前記ケース本体に装着した状態で前記隔離
部により各ヒューズ部材同士が隔離される構成とすれ
ば、このカバーをケース本体から取り外した状態で、前
記隔離部に邪魔されることなく各ヒューズ部材の取付作
業を円滑に行うことができる。

【００１８】本発明において、前記入力端子や出力端子
の具体的なレイアウトは特に問わないが、例えば、前記
出力端子及び入力端子が金属板により形成され、これら
の端子がその厚さ方向と直交する同一平面上に並べて配
されている構成とすれば、パワーディストリビュータ全
体の厚みをきわめて小さくすることかでき、その大幅な
コンパクト化、薄型化を実現できる。

【００１９】また、前記各半導体スイッチング素子の通
電制御端子に接続される制御用端子を備える場合には、
この制御用端子、前記入力端子、及び出力端子が金属板
により形成され、かつ、その厚さ方向と直交する同一平
面上に並べて配されている構成とすればよい。

【００２０】なお、「同一平面上に配列されている」と
は、必ずしも全端子の全部分が同一平面上に並んでいる
もの、すなわち全端子が平板状のものに限定する趣旨で
はなく、入力端子または出力端子が一部前記「同一平
面」から逸脱する形状を有するものも含む趣旨である。
例えば、基本的に同一平面に並んでいる入力端子または
出力端子の一部が折り曲げられて後述のようなタブを形
成したり、端子の端部が複数列にわたって突出する形状
であったりするものでもよい。

【００２１】前記構成において、前記制御回路が組み込
まれた制御回路基板が前記入力端子、出力端子、及び制
御用端子が並べられている平面と略平行な状態で配設さ
れ、この制御回路基板に前記入力端子、出力端子、及び
制御用端子が電気的に接続されたものとすれば、前記薄
型構造を維持しながら制御回路を合理的に組み込むこと
ができる。

【００２２】このように、入力端子、出力端子、及び制
御用端子を制御回路基板に接続する構造の場合、前記制
御回路は、前記入力端子の電圧と各出力端子の電圧との
差に基づいて各半導体スイッチング素子を流れる電流の
大きさに相当する値を演算し、この値が前記遮断電流を
超える場合に前記制御用端子を通じて半導体スイッチン
グ素子の通電制御端子にこの半導体スイッチング素子を
強制的にオフにする制御信号を出力するように構成する
ことが可能であり、これにより、簡素な回路接続で各半
導体スイッチング素子の適正な強制オフ制御を実現する
ことができる。

【００２３】また、各端子が略同一平面上に配置されて
いる構造においては、これらの端子を樹脂モールドによ
り一体化することが可能であり、この樹脂モールドでケ
ース本体を構成することにより、部品点数の少ない構造
で各端子の配列を確実に固定することができる。

【００２４】その場合、前記ケース本体に各出力端子の
途中部分を露出させる窓が形成され、この窓から露出す
る出力端子部分に前記ヒューズ部が設けられている構成
とすることにより、各端子を一体化しながら出力端子の
適所にヒューズ部を支障なく導入することができる。

【００２５】

【発明の実施の形態】本発明の好ましい実施の形態を図
面に基づいて説明する。

【００２６】まず、この実施の形態にかかるパワーディ
ストリビュータの回路構成を図１を参照しながら説明す
る。

【００２７】このパワーディストリビュータは、第１の
入力端子１０Ｉ及び第２の入力端子１０Ｌと、複数（図
例では１１個）の出力端子１２Ａ，１２Ｂ，１２Ｃ，１
２Ｄ，１２Ｅ，１２Ｆ，１２Ｇ，１２Ｈ，１２Ｉ，１２
Ｉ′，１２Ｊと、複数（図例では１０個）の半導体スイ
ッチング素子（図例ではパワーＭＯＳＦＥＴ１４。以
下、単に「ＦＥＴ」と称する。）と、制御回路基板１８
とを有している。

【００２８】前記両入力端子１０Ｉ，１０Ｌは、共通の
車載電源（例えばバッテリー）に接続されるものである
が、このうち、第１の入力端子１０Ｉは図略のイグニッ
ションスイッチを介して前記車載電源に接続され、第２
の入力端子１０Ｌは図略のランプスイッチを介して前記
車載電源に接続される。

【００２９】前記出力端子１２Ａ〜１２Ｊのうち、出力
端子１２Ａ〜１２Ｈは前記イグニッションスイッチの操
作により給電を受けるべき電子ユニット（例えばセンタ
ークラスタユニットやエアコンユニット、ドアユニット
など）にそれぞれ接続され、残りの出力端子１２Ｉ，１
２Ｉ′，１２Ｊは前記ランプスイッチの操作により給電
を受けるべき電子ユニット、すなわちランプユニットに
接続されている。

【００３０】各出力端子１２Ａ，１２Ｂ，１２Ｃ，１２
Ｄ，１２Ｅ，１２Ｆ，１２Ｇ，１２Ｈ，１２Ｉ，１２
Ｉ′，１２Ｊの途中部分には、過電流発生時に溶断する
ヒューズ部ＦＳが設けられている。

【００３１】各ＦＥＴ１４のソース端子（第２の通電端
子）は、それぞれ前記出力端子１２Ａ，１２Ｂ，１２
Ｃ，１２Ｄ，１２Ｅ，１２Ｆ，１２Ｇ，１２Ｈ，１２
Ｉ，１２Ｊに接続されており、出力端子１２Ｉに接続さ
れるＦＥＴ１４のソース端子は同時に出力端子１２Ｉ′
にも接続されている。すなわち、両出力端子１２Ｉ，１
２Ｉ′には共通のＦＥＴ１４が接続されている。

【００３２】これらＦＥＴ１４のうち、前記出力端子１
２Ａ〜１２Ｈに接続されているＦＥＴ１４のドレイン端
子（第１の通電端子）は、全て前記第１の入力端子１０
Ｉに接続されている。これに対し、前記出力端子１２
Ｉ，１２Ｉ′，１２Ｊに接続されるＦＥＴ１４のドレイ
ン端子は、全て前記第２の入力端子１０Ｉに接続されて
いる。従って、第１の入力端子１０Ｉに入力された電源
電力は、各ＦＥＴ１４を通じて各出力端子１２Ａ〜１２
Ｈにつながる電子ユニットに分配される一方、第２の入
力端子１０Ｌに入力された電源電力は、各ＦＥＴ１４を
通じて各出力端子１２Ｉ，１２Ｉ′１２Ｊにつながる電
子ユニットに分配されるようになっている。

【００３３】各ＦＥＴ１４のゲート端子（通電制御端
子）は、すべて制御回路基板１８の制御回路に接続され
ている。この制御回路には、第２の入力端子１０Ｌに印
加される電源電圧と、各ＦＥＴ１４のソース電圧とが入
力されるようになっている。この制御回路は、外部から
入力される操作信号（スイッチ信号など）に基づいて各
ＦＥＴ１４の通電制御を行うとともに、前記電源電圧
（入力端子１０Ｌの電圧）と各ＦＥＴ１４のソース電圧
（出力端子１２Ａ〜１２Ｊの電圧）との電位差から当該
ＦＥＴ１４を流れる電流を演算し、この電流が予め設定
された遮断電流（電流閾値）を超える場合にＦＥＴ１４
を強制的にオフにするとともに図略の表示装置に警告信
号を出力するように構成されている。

【００３４】一方、各ヒューズ部ＦＳの溶断特性は、各
ＦＥＴ１４が強制オフされる電流の閾値（遮断電流）よ
りも大電流側に設定されており、仮にＦＥＴ１４が故障
して正常にオフ切換しなくなっても、その下流側に直列
に配されたヒューズ部ＦＳが溶断することにより、過電
流が流れ続けることが阻止されるようになっている。

【００３５】その具体的な設計例を図９に示す。図示の
ように、通常状態での負荷電流は、オン切換から急激に
立ち上がり、その後降下して略一定値に収束する。ＦＥ
Ｔ遮断ライン（ＦＥＴ１４を強制オフする電流閾値のラ
イン；遮断電流の最大ライン）は常に前記負荷電流ライ
ンよりも上になるような時間関数として設定され、その
さらに上にＦＥＴ許容ライン（ＦＥＴ１４自体の許容電
流すなわちＦＥＴ１４の正常状態を確保できる最大電
流）が存在する。

【００３６】本発明において、前記ヒューズ部ＦＳの溶
断特性（一般には時間−電流特性）は、例えば破線Ｌに
示されるように、前記ＦＥＴ許容ラインよりも大電流側
で、かつ、出力端子に接続されるワイヤハーネスの発煙
を避け得る限界電流ラインよりも小電流側の領域（図の
斜線領域）に設定するのが好ましい。このような設定を
すれば、仮にＦＥＴ１４が故障して正常にオフ切換しな
くなっても、前記ワイヤハーネスの発煙が生じる前にヒ
ューズ部ＦＳが溶断するため、当該ワイヤハーネスが過
電流から有効に保護される。逆に、ＦＥＴ１４が正常に
オフ切換する限りは、ヒューズ部ＦＳが溶断する前にＦ
ＥＴ１４の強制オフ制御により回路が遮断されるため、
ヒューズ部ＦＳが溶断する頻度はきわめて低い。従っ
て、ヒューズ部ＦＳを設計するにあたってその交換性を
考慮する必要がなく、その結果、例えば後述のようにヒ
ューズ部ＦＳをきわめて簡素で低廉な構造にすることが
可能である。

【００３７】前記のように、ヒューズ部ＦＳの溶断特性
を設定する領域は前記斜線領域が理想であるが、少なく
ともＦＥＴ遮断ラインよりも上側（遮断電流よりも大電
流側）に前記溶断特性を設定すれば、ＦＥＴ１４が正常
にオフ切換できるにもかかわらず、そのオフ切換よりも
前にヒューズ部ＦＳが溶断してしまうことを防止でき
る。

【００３８】次に、前記配電回路を実現するパワーディ
ストリビュータの具体的な構造を、図２〜図８を参照し
ながら説明する。

【００３９】このパワーディストリビュータでは、前記
配電回路を構成する導体がすべて金属板から構成され、
これらの金属板がその板厚方向と直交する同一平面上に
配されるとともに、樹脂モールドによって一体化されて
いる。図２は、当該樹脂モールドを透かして前記金属板
で構成された部分のみを示した平面図である。

【００４０】図示のように、第１の入力端子１０Ｉ及び
第２の入力端子１０Ｌは、それぞれ金属板２０，２３の
端部にこれと一体に形成されている。図例では、両入力
端子１０Ｉ，１０Ｌは、板厚確保のために、前記各金属
板２０，２３の端部をそれぞれ２枚折りにすることによ
り形成され、互いに横方向（図２では上下方向）に隣接
する状態で配列され、かつ、同じ向き（図２では左向
き）に突出している。

【００４１】金属板２０は、前記第１の入力端子から奥
側（図２では右側）に延びる中継部２１と、この中継部
２１の奥端から当該中継部２１と直交する方向に延びる
ドレイン接続部（導体板）２２とを一体に有している。

【００４２】金属板２３は、前記第２の入力端子１０Ｌ
から前記金属板２０の中継部２１の外側（図２では上
側）を通って当該中継部２１と平行に延びる第１中継部
２４と、この第１中継部２４の奥端から前記ドレイン接
続部２２の外側（図２では右側）を通って当該ドレイン
接続部２２と平行に延びる第２中継部２５と、この第２
中継部２５の端から前方に延びるドレイン接続部２６と
を一体に有し、このドレイン接続部２６と前記ドレイン
接続部２２とが当該ドレイン接続部２２の長手方向（図
２の上下方向）に沿って一列に並んだ状態となってい
る。

【００４３】全出力端子１２Ａ〜１２Ｊは、前記両入力
端子１０Ｉ，１０Ｌとともに横一列に並べて配され、こ
れらの入力端子１０Ｉ，１０Ｌと同じ向きに突出してい
る。出力端子１２Ａ〜１２Ｊのうち、並び方向両外側の
出力端子１２Ａ〜１２Ｃ及び出力端子１２Ｈ〜１２Ｊは
小幅の小電流用出力端子とされ、並び方向中央の出力端
子１２Ｄ〜１２Ｇは前記小電流用出力端子よりも幅広の
大電流用出力端子とされている。すなわち、大電流用出
力端子１２Ｄ〜１２Ｇの両外側に小電流用出力端子１２
Ａ〜１２Ｄ及び１２Ｈ〜１２Ｊが配列されている。

【００４４】各出力端子１２Ａ，１２Ｂ，１２Ｃ，１２
Ｄ，１２Ｅ，１２Ｆ，１２Ｇ，１２Ｈ，１２Ｉ，１２Ｊ
の後部は、前記ドレイン接続部２２，２６と隣接する位
置まで延びる中継部（素子接続部）２８Ａ，２８Ｂ，２
８Ｃ，２８Ｄ，２８Ｅ，２８Ｆ，２８Ｇ，２８Ｈ，２８
Ｉ，２８Ｊとされている。これらの中継部２８Ａ〜２８
Ｊは、後方に向かうに従って（ドレイン接続部２２，２
６に近づくに従って）互いにピッチの広がる形状となっ
ている。また、出力端子１２Ｉ′は、出力端子１２Ｉの
中継部２８Ｉから分岐している。すなわち、両出力端子
１２Ｉ，１２Ｉ′は中継部２８Ｉを共有している。

【００４５】従って、前記出力端子１２Ａ〜１２Ｊの後
端（すなわち中継部２８Ａ〜２８Ｊの後端）は、これら
出力端子１２Ａ〜１２Ｈの先端側ピッチよりも大きなピ
ッチで配列されている。そして、前記中継部２８Ａ〜２
８Ｊのうち、中継部２８Ａ〜２８Ｈの奥端に隣接する位
置に前記ドレイン接続部２２が配置され、中継部２８
Ｉ，２８Ｊの奥端に隣接する位置に前記ドレイン接続部
２６が配置されている。また、大電流用出力端子１２Ｄ
〜１２Ｇが並び方向中央に配されているため、その中継
部２８Ｄ〜２８Ｇの経路が、両外側に配された小電流用
出力端子１２Ａ〜１２Ｃ，１２Ｈ〜１２Ｊの中継部２８
Ａ〜２８Ｃ，２８Ｈ〜２８Ｊの経路よりも短くなってい
る。

【００４６】さらに、各中継部２８Ａ〜２８Ｊと隣接す
る位置には、略短冊状の金属板からなる制御用端子３０
が配設されている。すなわち、制御用端子３０、中継部
２８Ａ、制御用端子３０、中継部２８Ｂ、制御用端子３
０、…という具合に、中継部と制御用端子とが横一列に
交互に配列されている。

【００４７】各出力端子１２Ａ〜１２Ｊにおいては、そ
の中継部２８Ａ〜２８Ｊとこれよりも前方（先端側）の
端子本体部分とが分断され、この分断された部分に前記
ヒューズ部ＦＳが配設されている。

【００４８】具体的には、図５（ａ）（ｂ）に示すよう
に、前記分断により形成された端部同士をつなぐように
ヒューズ部材１６が配設されている。このヒューズ部材
１６の中間部１６ａは小幅でかつ上に凸の向きで略Ｕ字
状に曲げられており、前記図９などで説明した溶断特性
を有するように設計されている。一方、ヒューズ部材１
６の両端部１６ｂは水平方向を向くまで折り返され、前
記分断により形成された端部（すなわち出力端子１２Ａ
〜１２Ｊの先端側部分である端子本体部の端部と中継部
２８Ａ〜２８Ｊの端部）とにそれぞれ重ね合わされた状
態で、当該端部に溶接（例えば抵抗溶接やレーザ溶接な
ど）の手段により接合されている。

【００４９】各ＦＥＴ１４の端子のうち、図略のドレイ
ン端子（第１の通電端子）はチップ本体の裏面に形成さ
れ、ソース端子（第２の通電端子）１４ｓ及びゲート端
子（通電制御端子）１４ｇは前記チップ本体から同じ向
きに突出している。そして、前記中継部２８Ａ〜２８Ｊ
の配列及びそのピッチに合わせてドレイン接続部２２，
２６上に各ＦＥＴ１４が一列に配され、これらＦＥＴ１
４のドレイン端子が前記ドレイン接続部２２，２６に直
接接触する状態で当該ドレイン接続部２２，２６上にＦ
ＥＴ１４が溶接等（例えば半田付け）によって実装され
るとともに、各ＦＥＴ１４のソース端子１４ｓが各中継
部２８Ａ〜２８Ｊの後端に、ゲート端子１４ｇが各制御
用端子３０の後端に、それぞれ半田付けなどの手段で電
気的に接続されている。

【００５０】前記中継部２８Ａ〜２８Ｊの後部からは爪
部が分岐しており、これらの爪部が上向きに折り起こさ
れることにより、タブ２８ｔが形成されている。同様
に、各制御用端子３０の前部にも爪部が形成され、これ
が上向きに折り起こされることにより、タブ３０ｔが形
成されている。

【００５１】一方、前記金属板２３の第２中継部２５に
はドレイン接続部２２と平行に延びる矩形状の切欠２５
ｂが形成されており、この切欠２５ｂの空間に複数の信
号用端子３２が配設されている。各信号用端子３２は、
小幅の短冊状をなし、前記ドレイン接続部２２の長手方
向と平行な方向に横一列に配列されるとともに、前記入
力端子１０Ｉ，１０Ｌ及び出力端子１２Ａ〜１２Ｊと反
対側の向き（図２では右向き）に突出している。これら
信号用端子３２の後部も爪部とされ、この爪部が上向き
に折り起こされてタブ３２ｔが形成されている。

【００５２】また、前記第２中継部２５においても、前
記信号用端子３２と隣接する部分に爪部が形成され、こ
れが折り起こされてタブ２５ｔが形成されている。そし
て、このタブ２５ｔ及び前述のタブ２８ｔ，３０ｔ，３
２ｔがすべて共通の制御回路基板１８に接続されてい
る。

【００５３】制御回路基板１８は、図４に示すように、
前記各端子が配列されている平面と略平行な状態（図で
は略水平な状態）で、前記ＦＥＴ１４のすぐ上方の位置
（ＦＥＴ１４から離れた位置）に配設されている。そし
て、この制御回路基板１８に設けられた貫通孔１８ｈに
前記各タブ２８ｔ，３０ｔ，３２ｔ，２５ｔが挿通され
た状態で例えば半田付けされることにより、これらタブ
と制御回路基板１８とが機械的に連結されるとともに、
制御回路基板１８に組み込まれた制御回路に各出力端子
１２Ａ〜１２Ｊ、各制御用端子３０、各信号用端子３
２、及び第２の入力端子１０Ｌが電気的に接続されてい
る。すなわち、この制御回路基板１８は、制御用端子３
０と前記信号用端子３２との間で前記ＦＥＴ１４を跨ぐ
位置に配されている。

【００５４】次に、前記各端子を一体化する樹脂モール
ドについて説明する。

【００５５】この樹脂モールドは、パワーディストリビ
ュータのケース本体３４を構成しており、後述のカバー
６０とともに、前記各ＦＥＴ１４及び制御回路基板１８
を収納するケースを構成している。

【００５６】ケース本体３４の適所には、これを厚み方
向に貫通する複数の窓が形成されている。具体的には、
各出力端子１２Ａ〜１２Ｊの分断部分を上下両側に露出
させる矩形状のヒューズ用窓３８や、各ドレイン接続部
２２，２６をそれぞれ上下両側に露出させる素子用窓４
４等が形成されている。そして、前記ヒューズ用窓３８
内に各ヒューズ部ＦＳが配列されるともに、素子用窓４
４内で各ＦＥＴ１４のドレイン接続部２２，２６への実
装が行われている（その他の窓については後述す
る。）。

【００５７】ケース本体３４の一方の側面には、コネク
タハウジング部５０，５２が一体に形成されており、反
対側の側面にはコネクタハウジング部５４が形成されて
いる。これらのコネクタハウジング部５０，５２，５４
は、外方に向かって開口するフード状をなしている。そ
して、前記コネクタハウジング部５０内に前記両入力端
子１０Ｉ，１０Ｌが互いに横方向に隣接する状態で突出
し、コネクタハウジング部５２内に全出力端子１２Ａ〜
１２Ｊが横一列に並ぶ状態で突出し、コネクタハウジン
グ部５４内に全信号用端子３２が横一列に並ぶ状態で突
出するように、ケース本体３４の成形が行われている。
すなわち、ケース本体３４の外側に突出する各端子１０
Ｉ，１０Ｌ，１２Ａ〜１２Ｊ，３２は、ケース本体３４
と一体に形成されたコネクタの雄端子を構成している。

【００５８】前記コネクタハウジング部５０は、図略の
電源入力用ワイヤハーネスの端末に設けられたコネクタ
と嵌合可能な形状を有し、その嵌合によってコネクタハ
ウジング部５０内の各入力端子１０Ｉ，１０Ｌが前記電
源入力用ワイヤハーネスを通じて車載電源に電気的に接
続されるようになっている。

【００５９】同様に、コネクタハウジング部５２は、図
略の電源分配用ワイヤハーネスの端末に設けられたコネ
クタと嵌合可能な形状を有し、その嵌合によって、コネ
クタハウジング部５２内の各出力端子１２Ａ〜１２Ｊが
前記電源分配用ワイヤハーネスを通じて適当な電子ユニ
ットにそれぞれ電気的に接続されるようになっている。

【００６０】また、コネクタハウジング部５４は、図略
の信号用ワイヤハーネスの端末に設けられたコネクタと
嵌合可能な形状を有し、その嵌合によって、コネクタハ
ウジング部５４内の信号用端子３２の一部が操作信号を
発信する電子ユニット（例えばセンタークラスタユニッ
ト）に接続されるとともに、残りの信号用端子３２の一
部が警告表示動作を行う電子ユニット（例えばディスプ
レイ機能をもったセンタークラスタユニットあるいはメ
ータユニットなど）に接続されるようになっている。

【００６１】前記ケース本体３４の裏面（各端子が配置
されている平面を挟んで前記制御回路基板１８と反対側
の面；図４では下面）には、その略全域（図例ではケー
ス本体３４の周縁部を除く領域）にわたって放熱部材５
６が配設されている。この放熱部材５６は、例えばアル
ミニウム合金のように熱伝導性の高い（もしくは比熱の
大きい）材料で全体が一体に形成されており、図例では
全体が押し出し成形によって一体形成されたものが用い
られている。

【００６２】この放熱部材５６は、前記ケース本体３４
の裏面を覆うようにして、前記各端子が配置されている
平面と略平行な状態で配設されている。この放熱部材５
６が外側に露出する面（図４（ａ）（ｂ）では下面）に
は、前記ＦＥＴ１４の配列方向と平行な方向（図４
（ａ）（ｂ）では奥行き方向）に延びる多数枚のフィン
５６ｆが形成される一方、ケース本体３４の周縁部に
は、図７に示されるように前記各フィン５６ｆと連続す
る形状のフィンカバー３４ｆが形成され、これらのフィ
ンカバー３４ｆによって各フィン５６ｆの両端部が側方
から覆われている。

【００６３】前記放熱部材５６の内側面（図４では上
面）には、前記ＦＥＴ１４の配列方向と平行な方向に延
びる台部５６ｈが上向きに突設されている。これに対
し、前記ケース本体３４の下面には、前記素子用窓４４
を含んでＦＥＴ配列方向に延びる窓４３が形成され、こ
の窓４３内に前記台部５６ｈが前記ケース本体３４の素
子用窓４４内に下方から挿入されるとともに、この台部
５６ｆの表面に前記ドレイン接続部２２，２６の裏面が
シリコーン等からなる絶縁シート５８（図４（ｂ））を
介して熱的に接続されている。従って、この台部５６ｈ
の高さ寸法ｈは、この台部５６ｈと熱的に接続されるド
レイン接続部２２，２６上に実装された各ＦＥＴ１４の
ソース端子１４ｓ及びゲート端子１４ｇがちょうど出力
端子１２Ａ〜１２Ｊ及び制御用端子３０と接続可能な高
さに位置するような寸法に設定されている。

【００６４】前記カバー６０は、その周縁部が前記ケー
ス本体３４の表側面（図４では上面）に装着可能とさ
れ、その装着状態で前記ＦＥＴ１４及び制御回路基板１
８を外側から覆う形状を有している。さらに、このカバ
ー６０の内側面の適所には、前記ヒューズ部ＦＳの両端
に向かって延びる一対の縦仕切り壁６２と、両縦仕切り
壁６２の間の空間をヒューズ部ＦＳの個数と同数に仕切
る横仕切り壁６４とが形成されている。そして、図４に
示すようにカバー６０がケース本体３４に装着された状
態で、図５（ａ）に示すように前記縦仕切り壁６２が各
ヒューズ部ＦＳをその両外側の空間から隔離し、同図
（ｂ）に示すように各横仕切り壁６４が各ヒューズ部Ｆ
Ｓ同士を隔離するように、両仕切り壁６２，６４の位置
及び形状が設定されている。すなわち、両仕切り壁６
２，６４によって、各ヒューズ部ＦＳを個別に隔離する
隔離部が構成されている。

【００６５】この隔離部の存在により、前記のようにヒ
ューズ部材１６を裸の状態で出力端子１２Ａ〜１２Ｊに
組み込んでも、溶断したヒューズ部材１６の破片が飛散
して他の導体（例えば隣接するヒューズ部材１６や出力
端子）に接触して短絡を引き起こすことを確実に防止で
きる。しかも、前記隔離部はカバー６０側に設けられて
いるので、このカバー６０を外した状態で出力端子１２
Ａ〜１２Ｊに対して簡単にヒューズ部材１６を実装する
ことができる。

【００６６】具体的に、このパワーディストリビュータ
は、例えば次の工程を含む方法により、簡単な工程で容
易に製造することが可能である。

【００６７】１）打ち抜き工程 単一の金属板を例えばプレスにより所定形状に打ち抜く
ことにより、前記入力端子１０Ｉ，１０Ｌを含む金属板
２０，２３と、出力端子１２Ａ〜１２Ｊ及びその中継部
２８Ａ〜２８Ｊと、制御用端子３０と、信号用端子３２
とがすべて一体につながった原板を製造する。

【００６８】具体的には、図１０に示すような原板を製
造する。この原板では、金属板２０，２３同士をつなぐ
小幅のつなぎ部分２７と、金属板２０と出力端子１２Ａ
との間及び出力端子同士をつなぐ小幅のつなぎ部分１１
と、各出力端子１２Ａ〜１２Ｊの先端側の端子本体部分
と中継部２８Ａ〜２８Ｊとの間をつなぐ小幅のつなぎ部
分１３と、金属板２０と１本の制御用端子３０との間及
び制御用端子３０とこれに隣接する中継部との間をつな
ぐ小幅のつなぎ部分２９と、金属板２３と１本の信号用
端子３２との間及び信号用端子３２同士をつなぐ小幅の
つなぎ部分３１と、金属板２３と出力端子１２Ｊの中継
部２８Ｊとをつなぐ小幅のつなぎ部分３３とが形成さ
れ、これらのつなぎ部分によって全体が一体化されてい
る。また、中継部２８Ａ〜２８Ｊ、制御用端子３０、信
号用端子３２、及び金属板２３の第２中継部２５には、
前記タブ２８ｔ，３０ｔ，３２ｔ，２５ｔに相当する爪
部が予め形成されている。

【００６９】２）モールド工程 前記原板の外側にケース本体３４を構成する樹脂モール
ドを成形する。この樹脂モールドには、図１１に示すよ
うに、前記各つなぎ部分２７，１１，２９，３１，３３
をそれぞれ上下に露出させる切断用窓３５，３６，４
２，４８，４９と、ドレイン接続部２２，２６を上下に
露出させる素子用窓４４と、前記タブ２８ｔ，３０ｔに
相当する爪部を上下に露出させる端子用窓４０と、前記
タブ２５ｔ，３２ｔに相当する爪部を上下に露出させる
端子用窓４６と、前記つなぎ部分１３を上下に露出させ
るヒューズ用窓３８とを形成するとともに、ケース本体
３４の下面において前記素子用窓４４，４０とつながる
位置に、放熱部材５６の台部５６ｈと略同一形状の窓４
３を形成しておく。

【００７０】３）切断工程 前記切断用窓３５，３６，４２，４８，４９を通じて前
記つなぎ部分２７，１１，２９，３１，３３を例えばプ
レスにより切断する。なお、この切断工程では、後述の
ヒューズ配設工程に含まれる切断作業、すなわち、ヒュ
ーズ用窓３８を通じての各つなぎ部分１３の切断も同時
に行っておく方が効率的である。

【００７１】また、これらの窓３５，３６，４２，４
８，４９，３８を図示のように表裏両側に開放させるよ
うにしておけば、その両側からプレス用治具等を挿入す
ることが可能になり、より簡単に各つなぎ部分の切断を
行うことができる。

【００７２】４）素子配設工程 前記素子用窓４４内で各ＦＥＴ１４の実装を行う。すな
わち、各ＦＥＴ１４の裏面のドレイン端子をドレイン接
続部２２，２６に接触させた状態で、半田付け等の溶接
によって当該ドレイン接続部２２，２６上にＦＥＴ１４
を固定するとともに、各ＦＥＴ１４のソース端子１４ｓ
を対応する中継部２８Ａ〜２８Ｊの後端に、ゲート端子
１４ｇを対応する制御用端子３０の後端に、それぞれ半
田付け等で接続する。

【００７３】５）折り起こし工程 端子用窓４０内で中継部２８Ａ〜２８Ｊ及び制御用端子
３０の爪部を折り起こすことによりタブ２８ｔ，３０ｔ
を形成し、同様に端子用窓４６内で金属板２０及び信号
用端子３２の爪部を折り起こすことによりタブ２５ｔ，
３２ｔを形成する。

【００７４】６）基板接続工程 ＦＥＴ１４の直上方に制御回路基板１８を配し、その制
御回路基板１８に設けられた貫通孔１８ｈに各タブ２８
ｔ，３０ｔ，２５ｔ，３２ｔを挿通して半田付け等によ
り固定する。これにより、各端子と制御回路基板１８の
制御回路とが電気的に接続される。

【００７５】７）ヒューズ部配設工程 前記ヒューズ用窓３８を通じてつなぎ部分１３を切断し
た後、この切断により形成された端部同士の間にヒュー
ズ部材１６を介在させる。具体的には、図５（ａ）
（ｂ）に示すようにヒューズ部材１６の両端部１６ｂを
前記切断により形成された端部にそれぞれ溶接等により
接合する。

【００７６】８）放熱部材の製造及び組み付け工程 前記パワーディストリビュータ本体の組み立てとは別
に、放熱部材５６の製造を行う。この実施の形態にかか
る放熱部材５６は、その台部５６ｈ及びフィン５６ｈの
長手方向が合致しているので、これら台部５６ｈ及びフ
ィン５６ｆを含む断面形状をもつ長尺物を例えば押し出
し成形により形成し、これを適当な寸法に切断すること
によって量産が可能である。そして、この放熱部材５６
を前記ケース本体３４の裏面に当該裏面を覆うようにし
て装着し、ボルトなどで固定する。その際、放熱部材５
６に突設された台部５６ｈをケース本体３４の窓４３に
挿入し、当該台部５６ｈを絶縁シート５８を介して金属
板２０，２３のドレイン接続部（導体板）２２，２６に
熱的に接続するようにする。

【００７７】９）カバー装着工程 前記ケース本体３４にカバー６０を装着して各端子や制
御回路基板１８、ヒューズ部ＦＳを覆う。その際、カバ
ー裏面の仕切り壁６２，６４によって各ヒューズ部ＦＳ
のヒューズ部材１６が個別に隔離される。従って、ヒュ
ーズ部材１６の溶断時にその破片等が他の導体部分に接
触して短絡することを防止できる。

【００７８】なお、本発明の実施形態は以上のものに限
られず、例として次のような形態をとることも可能であ
る。

【００７９】・本発明において、使用する半導体スイッ
チング素子は前記パワーＭＯＳＦＥＴに限らず、その他
のトランジスタ（例えばＩＧＢＴや通常のバイポーラト
ランジスタ）やＧＴＯをはじめとする各種サイリスタな
ど、スイッチング機能をもつ各種半導体素子を仕様に応
じて適用することが可能である。また、かかる半導体ス
イッチング素子はパッケージ素子に限らず、例えば半導
体チップを直接実装したものであってもよい。半導体ス
イッチング素子と各端子との接続形態も特に問わず、例
えば適所にワイヤボンディングを用いるようにしてもよ
い。

【００８０】・ヒューズ部ＦＳは各出力端子に一体に形
成することも可能である。ただし、前記のように出力端
子１２Ａ〜１２Ｊを途中で分割してその分割部分に別の
ヒューズ部材１６を介在させるようにすれば、出力端子
の材質には例えば安価なものを選択する一方で、ヒュー
ズ部材１６の材質にその溶断特性が得られやすいものを
選択することが可能になる。好ましい材質としては、例
えば銅や銅合金、アルミニウム合金などが挙げられる。

【００８１】・ヒューズ部材１６同士を隔離する隔離部
（図例では仕切り壁６２，６４）は、ケース本体３４側
に形成することも可能である。ただし、前記のようにカ
バー６０の裏面側に隔離部を突設すれば、このカバー６
０を取り外した状態で、前記隔離部に邪魔されることな
くヒューズ部材１６の取付けを容易に行うことができる
利点が得られる。

【００８２】・本発明において、樹脂モールドの具体的
な形状は問わず、少なくともその樹脂モールドから各端
子を外側に突出させることにより、外部回路との電気的
接続が可能であり、また、ヒューズ用窓３８の形成によ
ってヒューズ部ＦＳを支障なく配設することができる。
また、樹脂モールド以外の手段で各端子を一体化するよ
うにしてもよい。いずれの場合も、前記のように各端子
を略同一平面上に配列することにより、パワーディスト
リビュータ全体の大幅な薄型化が可能になる。

【００８３】・図２には、ＦＥＴ１４が実装される導体
板すなわちドレイン接続部２２，２６を、それぞれ入力
端子１０Ｉ，１０Ｌと一体に形成する（単一の金属板２
０，２３から形成する）ようにしたものを示したが、例
えば金属板２０，２３とドレイン接続部２２，２６とを
別部材とすることも可能である。また、入力端子から各
出力端子ごとに素子接続部を分岐させ、この入力端子の
各素子接続部に各半導体スイッチング素子の第１の通電
端子（図例ではＦＥＴ１４のドレイン端子）を接続する
ようにしてもよい。

【００８４】

【発明の効果】以上のように本発明は、車載電源に接続
される入力端子と各電子ユニットに接続される出力端子
との間に半導体スイッチング素子が介在するパワーディ
ストリビュータにおいて、いずれかの半導体スイッチン
グ素子を流れる電流が予め設定された遮断電流を超える
場合に当該半導体スイッチング素子を強制的にオフに切
換える制御回路を備えるとともに、各半導体スイッチン
グ素子と直列にヒューズ部が設けられ、前記半導体スイ
ッチング素子が正常にオフ切換しないときには前記ヒュ
ーズ部の溶断によってその下流側の回路が過電流から保
護されるようにしたものであるので、当該回路（例えば
ワイヤハーネスなどの回路要素）を過電流から確実に保
護（二重保護）することができる。しかも、ヒューズ部
の溶断頻度はきわめて低く、その交換作業は基本的に不
要であるため、従来の電気接続箱に比べてメンテナンス
作業は大幅に簡略化される。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかるパワーディストリ
ビュータの回路図である。

【図２】前記パワーディストリビュータの導体部分を示
す平面図である。

【図３】前記パワーディストリビュータの全体平面図で
ある。

【図４】（ａ）は前記パワーディストリビュータの断面
正面図、（ｂ）はＦＥＴ実装部分の拡大断面図である。

【図５】（ａ）は前記パワーディストリビュータにおけ
るヒューズ部を示す断面正面図、（ｂ）は（ａ）のＡ−
Ａ線断面図である。

【図６】前記パワーディストリビュータを上から見た分
解斜視図である。

【図７】前記パワーディストリビュータを下から見た斜
視図である。

【図８】（ａ）は前記パワーディストリビュータのカバ
ーを示す断面正面図、（ｂ）は同カバーの底面図であ
る。

【図９】前記ヒューズ部の溶断特性の設計例を示すグラ
フである。

【図１０】前記パワーディストリビュータの製造方法に
おける打ち抜き工程により打ち抜かれた原板の形状を示
す平面図である。

【図１１】前記原板の外側に樹脂モールドを成形したも
のを示す平面図である。

【図１２】前記樹脂モールドに形成された窓を通じて前
記原板の各つなぎ部分を切断しかつタブを折り起こした
ものを示す平面図である。

【符号の説明】

ＦＳ ヒューズ部 １０Ｉ，１０Ｌ 入力端子 １２Ａ〜１２Ｇ 出力端子 １４ ＦＥＴ（半導体スイッチング素子） １４ｓ ソース端子（第２の通電端子） １４ｇ ゲート端子（通電制御端子） １６ ヒューズ部材 １６ｂ ヒューズ部材の両端部 １８ 制御回路基板 ２０，２３ 金属板 ２８Ａ〜２８Ｊ 中継部（素子接続部） ３０ 制御用端子 ３４ ケース本体 ３８ ヒューズ用窓 ６０ カバー ６２，６４ 仕切り壁（隔離部）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鬼塚 孝浩 愛知県名古屋市南区菊住１丁目７番10号 株式会社ハーネス総合技術研究所内 (72)発明者 山根 茂樹 愛知県名古屋市南区菊住１丁目７番10号 株式会社ハーネス総合技術研究所内 Ｆターム(参考） 5G361 BA03 BB03 BC03

Claims (14)

【特許請求の範囲】
1. 【請求項１】 車両に搭載された共通の電源から複数の
   電子ユニットに配電を行うためのパワーディストリビュ
   ータであって、前記電源に接続される入力端子と、前記
   各電子ユニットに接続される複数の出力端子と、これら
   の出力端子に対応して設けられ、前記入力端子に接続さ
   れる第１の通電端子及び前記出力端子に接続される第２
   の通電端子とこれらの通電端子同士の通電を制御する信
   号が入力される通電制御端子とを有する複数の半導体ス
   イッチング素子と、いずれかの半導体スイッチング素子
   を流れる電流が予め設定された遮断電流を超える場合に
   当該半導体スイッチング素子を強制的にオフに切換える
   制御回路とを備えるとともに、各半導体スイッチング素
   子と直列にヒューズ部が配設され、前記半導体スイッチ
   ング素子が正常にオフ切換しなくなったときには前記ヒ
   ューズ部の溶断によりその下流側の回路が過電流から保
   護されることを特徴とするパワーディストリビュータ。
2. 【請求項２】 請求項１記載のパワーディストリビュー
   タにおいて、前記ヒューズ部は、前記遮断電流よりも大
   電流側の溶断特性をもつものであることを特徴とするパ
   ワーディストリビュータ。
3. 【請求項３】 請求項２記載のパワーディストリビュー
   タにおいて、前記ヒューズ部は、前記半導体スイッチン
   グ素子自体の許容電流よりも大電流側の溶断特性をもつ
   ものであることを特徴とするパワーディストリビュー
   タ。
4. 【請求項４】 請求項１〜３のいずれかに記載のパワー
   ディストリビュータにおいて、前記ヒューズ部は各出力
   端子の途中部分に設けられていることを特徴とするパワ
   ーディストリビュータ。
5. 【請求項５】 請求項４記載のパワーディストリビュー
   タにおいて、前記出力端子が金属板で構成され、かつ、
   外部回路に接続される端子本体部と半導体スイッチング
   素子の第２の通電端子に接続される素子接続部とに分割
   されるとともに、これら端子本体部と素子接続部とに両
   者をつなぐようにして前記溶断特性をもつヒューズ部材
   が直接取付けられていることを特徴とするパワーディス
   トリビュータ。
6. 【請求項６】 請求項５記載のパワーディストリビュー
   タにおいて、前記ヒューズ部材の両端部が前記端子本体
   部の端部及び素子接続部の端部にそれぞれ溶接されてい
   ることを特徴とするパワーディストリビュータ。
7. 【請求項７】 請求項５または６記載のパワーディスト
   リビュータにおいて、前記半導体スイッチング素子を収
   納するケースを備え、このケースに前記ケース本体側に
   突出して各ヒューズ部材同士を隔離する隔離部が設けら
   れていることを特徴とするパワーディストリビュータ。
8. 【請求項８】 請求項７記載のパワーディストリビュー
   タにおいて、前記ケースが、前記各半導体スイッチング
   素子が組み込まれるケース本体と、前記各半導体スイッ
   チング素子を覆うように前記ケース本体に装着されるカ
   バーとで構成されるとともに、このカバーの裏面に前記
   隔離部が前記ケース本体側に向けて突設され、このカバ
   ーを前記ケース本体に装着した状態で前記隔離部により
   各ヒューズ部材同士が隔離されるように構成されている
   ことを特徴とするパワーディストリビュータ。
9. 【請求項９】 請求項５〜８のいずれかに記載のパワー
   ディストリビュータにおいて、前記出力端子及び入力端
   子が金属板により形成され、これらの端子がその厚さ方
   向と直交する同一平面上に並べて配されていることを特
   徴とするパワーディストリビュータ。
10. 【請求項１０】 請求項９記載のパワーディストリビュ
    ータにおいて、前記各半導体スイッチング素子の通電制
    御端子に接続される制御用端子を備え、この制御用端
    子、前記入力端子、及び出力端子が金属板により形成さ
    れ、かつ、その厚さ方向と直交する同一平面上に並べて
    配されていることを特徴とするパワーディストリビュー
    タ。
11. 【請求項１１】 請求項１０記載のパワーディストリビ
    ュータにおいて、前記制御回路が組み込まれた制御回路
    基板が前記入力端子、出力端子、及び制御用端子が並べ
    られている平面と略平行な状態で配設され、この制御回
    路基板に前記入力端子、出力端子、及び制御用端子が電
    気的に接続されていることを特徴とするパワーディスト
    リビュータ。
12. 【請求項１２】 請求項１１記載のパワーディストリビ
    ュータにおいて、前記制御回路は、前記入力端子の電圧
    と各出力端子の電圧との差に基づいて各半導体スイッチ
    ング素子を流れる電流の大きさに相当する値を演算し、
    この値が予め設定された遮断電流を超える場合に前記制
    御用端子を通じて半導体スイッチング素子の通電制御端
    子にこの半導体スイッチング素子を強制的にオフにする
    制御信号を出力することを特徴とするパワーディストリ
    ビュータ。
13. 【請求項１３】 請求項９〜１２のいずれかに記載のパ
    ワーディストリビュータにおいて、略同一平面上に配置
    されている各端子が樹脂モールドにより一体化され、こ
    の樹脂モールドによりケース本体が構成されていること
    を特徴とするパワーディストリビュータ。
14. 【請求項１４】 請求項１３記載のパワーディストリビ
    ュータにおいて、前記ケース本体に各出力端子の途中部
    分を露出させる窓が形成され、この窓から露出する出力
    端子部分に前記ヒューズ部が設けられていることを特徴
    とするパワーディストリビュータ。