JP2001284487A - 半導体メモリ基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 メッキタンクが、外来物により汚染されるの
を低減させ、液の損耗を最低限と、加工コストを大幅に
削減する、半導体メモリ基板の製造方法を提供する。 【解決手段】 先ず、配線設計が完了された基板を選
び、前記基板に一回目の電気メッキを施し、前記基板の
遮蔽したい部分を遮蔽し、続いて、二回目の電気メッキ
を施し、最後に遮蔽部分を取り除き、成品とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体メモリの製
造方法に係り、詳しくは、メッキ液の汚染を改善し、液
の損耗を減少させることで加工コストを低下させる、半
導体装置、カード型モジュール関連のデータ記憶装置に
適用される、半導体メモリ基板の製造方法に関する。

【０００２】

【従来の技術】現在、ＩＣカード式のカード型記憶装置
は、各種電子、電気製品に搭載されてい。この種の装置
は、主に半導体ウェーハを基板上に固定するようになっ
ている。前記基板上には、ウェーハ接続端子と外部接続
端子とが設けられており、金属導線によって、半導体ウ
ェーハと基板のウェーハ接続端子とが接続されるように
なっている。通常、基板のウェーハ接続端子は、軟質の
金メッキが施されており、これにより、金属導線とウェ
ーハ接続端子とのの電気的接続がより確実にされる。ま
た、基板のもう一方の面の外部接続端子には、硬質の金
メッキが施され、外部接触時における損傷を防ぐように
なっている。

【０００３】前記従来構造の半導体メモリ製造プロセス
は次のとおりである。

【０００４】１． 先ず、基板におけるウェーハ実装
面上のウェーハ接続端子を遮蔽する。

【０００５】２． 前記基板の遮蔽部分に硬質の金メッ
キを施す。この時、基板上の銅部分、遮蔽されていない
部分の配線パターン、及び外部接続端子は、硬質の金メ
ッキが施される。

【０００６】３． プロセス２の遮蔽を取り除く。

【０００７】４． 硬質金メッキの部分を再度遮蔽す
る。

【０００８】５． 軟質の金メッキを施し、基盤のウ
ェーハ接続端子を軟質金で被う。

【０００９】６． プロセス４の遮蔽を取り除く。

【００１０】プロセス２及び４の遮蔽物には、テープを
用いている。テープを貼着した基盤をメッキタンクに
（硬質、軟質を問わず）入れると、テープ自体が汚染源
となってしまい、メッキ液の純度に影響を与える。よっ
て、メッキ液は損耗され、加工コストを高める結果とな
る。

【００１１】

【発明が解決しようとする課題】上記問題を解消するた
め、本発明の主な目的は、メッキタンクが、外来物によ
り汚染されるのを低減させ、液の損耗を最低限として加
工コストを大幅に削減することを可能とした半導体メモ
リ基板の製造方法を提供することにある。

【００１２】

【課題を解決するための手段】上記課題を達成するた
め、本発明は、先ず、配線設計が完了された基板を選
び、前記基板に一回目の電気メッキを施し、前記基板の
遮へいしたい部分を遮へいし、続いて、二回目の電気メ
ッキを施し、最後に遮へい部分を取り除き、成品とする
ことを特徴とする。

【００１３】

【発明の実施の形態】図１に本発明の一実施の形態にお
ける、半導体メモリの製造方法のプロセスが示されてい
る。

【００１４】ステップ１で、配線設計が完了された所定
の基板を選択する。

【００１５】ステップ２で、前記基板に一回目の電気メ
ッキを施す。

【００１６】ステップ３で、前記基板の遮蔽したい部分
を遮蔽する。

【００１７】ステップ４で、二回目の電気メッキを施
す。

【００１８】ステップ５で、前記遮蔽部分を取り除き、
成品となる。

【００１９】前記したように、先ず配線の設計が完成し
た基板に、一回面の電気メッキ（一回目の電気メッキ
は、軟質、硬質の金メッキどちらでもよい。）を施す。
続いて、一回目の電気メッキが完了した基板の、予め設
定しておいた部分を遮蔽する。さらに、二回目の電気メ
ッキ（一回目の電気メッキとは異なる金類を用いる。た
とえば、一回目で軟質金を用いた場合、二回目は硬質金
を用い。逆の場合も同様。）を施す。最後に基板から遮
蔽物を取り除けくことにより、成品が完成する。

【００２０】この製造プロセスは、外来物による遮蔽を
一個のメッキタンクに入れるのみであるため、遮蔽物が
もう一方のメッキタンクに接触することがなくなる。よ
って、メッキ液の汚染をその分防ぎ、メッキ液のロスを
最低限に抑えることができる。 図２に示すように、本
発明の実施の形態によるプロセス１の基板１０は、すで
に接着剤で両面に銅箔が貼着してある。設計に応じて基
板の適所にホール開け、さらに、基板全面に対し銅メッ
キを施す。続いて、基板の銅メッキ上に感光テープを貼
着する。そして、露出させ、パターンを製作するか、銅
エッチングを行い、銅の配線パターンを形成する。

【００２１】図２に示すように、先ず前記の前処理が完
了した基板１０に一回目の電気メッキを施す。本実施の
形態において、一回目の電気メッキは、軟質の金とす
る。この時、基板１上のすべての配線パターンは軟質金
メッキ２０で被覆される。さらに、テープ３０で基板の
ウェーハ実装面１１上の配線部分を遮蔽する。続いて二
回目の電気メッキを行う。この時、一回目のメッキ液と
は異なる硬質金を用いる。基板１０の遮蔽されていない
部分の配線パターン及び外部接続端子面１２のすべての
配線部分は、硬質金メッキ４０が施される。最後にテー
プ３０を除去することにより完成される。

【００２２】前記した金メッキの順序は逆にしてもよ
い。また、図３に示すように、先ず基板１０に一回面の
電気メッキを施す。この時、一回目のメッキ液は硬質金
メッキ４０とする。さらに、テープ３０で基板の外部接
続端子面１２の配線部分を遮蔽する。続いて、二回目の
電気メッキを行う。基板の遮蔽されていない部分及びウ
ェーハ実装面１１の配線部分に、軟質金メッキ２０を施
す。最後にテープ３０を剥離し、完成される。

【００２３】このように、本発明の一実施の形態におけ
る製造プロセスは、外来の遮蔽物を一個のメッキタンク
に入れ、もう一方のメッキタンクには入れないため、遮
蔽物によって汚染されるメッキタンクは一つのみにとど
まる。よって、メッキ液が汚染されるのを防ぎ、ロスを
低下させ、加工コストを大幅に削除することができる。

【００２４】

【発明の効果】以上説明したように本発明によれば、金
メッキ液が汚染され易く、ロスを産むという従来の技術
が有する問題を解消するべく、汚染されるのを一個のタ
ンクに集中させることで、メッキ液の汚染、損耗を減少
し、加工コストを大幅に下げることができるという効果
がある。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係る製造プロセスのフ
ローチャートである。

【図２】本発明の一実施の形態に係る基板製造プロセス
の説明図である。

【図３】本発明の他の実施の形態に係る基板のもう一つ
の製造プロセスの説明図である。

【符号の説明】

１０：基板 １１：ウェーハ実装面 １２：外部接続端子面 ２０：軟質金メッキ ３０：テープ ４０：硬質金メッキ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C005 MA19 NB13 NB26 RA22 4K024 AA11 AB02 BA09 BB12 BC02 FA11 FA12 GA16 5B035 AA04 BB09 CA01

Claims (4)

【特許請求の範囲】
1. 【請求項１】 配線設計が完了した所望の基板を選択す
   る工程と、 前記基板に一回目の電気メッキを施す工程と、 前記基板の遮蔽したい部分を遮蔽する工程と、 前記遮蔽した基板に二回目の電気メッキを施す工程と、 前記遮蔽部分を除去する工程と、 を備えた半導体メモリ基板の製造方法。
2. 【請求項２】 前記基板への一回目の電気メッキは、硬
   質金メッキであることを特徴とする請求項１に記載の半
   導体メモリ基板の製造方法。
3. 【請求項３】 前記基板への一回目の電気メッキは、軟
   質金メッキとすることを特徴とする請求項１に記載の半
   導体メモリ基板の製造方法。
4. 【請求項４】 前記基板への二回目の電気メッキは、前
   記一回目の電気メッキとは異なる金類とし、一回目が硬
   質金ならば、二回目は軟質金メッキとし、また、一回目
   が軟質金ならば、二回目は硬質金メッキとすることを特
   徴とする請求項１に記載の半導体メモリ基板の製造方
   法。