JP2001281633A - 液晶素子 - Google Patents

液晶素子

Info

Publication number
JP2001281633A
JP2001281633A JP2000096952A JP2000096952A JP2001281633A JP 2001281633 A JP2001281633 A JP 2001281633A JP 2000096952 A JP2000096952 A JP 2000096952A JP 2000096952 A JP2000096952 A JP 2000096952A JP 2001281633 A JP2001281633 A JP 2001281633A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
chiral smectic
phase
driving voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000096952A
Other languages
English (en)
Inventor
Koji Shimizu
康志 清水
Takeshi Togano
剛司 門叶
Shinichi Nakamura
真一 中村
Masahiro Terada
匡宏 寺田
Yasushi Asao
恭史 浅尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000096952A priority Critical patent/JP2001281633A/ja
Publication of JP2001281633A publication Critical patent/JP2001281633A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 階調表示が可能であってγ特性が均一でエレ
クトレット化の生じない液晶素子を製造する。 【解決手段】 液晶素子を製造する際、カイラルスメク
チック液晶2は高温側から降温すると共に、カイラルス
メクチックC相(SmC)に相転移する際に、DC電
圧とAC電圧との合成電圧を印加する。かかる合成電圧
を適切なものにすることにより、スメクチック層の法線
方向が実質的に一方向に揃えられて液晶2のメモリー性
が消失される。また、液晶に欠陥線(ループ欠陥)が発
生せず、液晶素子を正面から見たときのγ特性はもちろ
んのこと、液晶素子を斜めから見たときのγ特性も均一
にできる。さらに、配向制御膜6a,6bのエレクトレ
ット化も防止される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フラットパネル2
ディスプレイやプロジェクションディスプレイやプリン
ター等に用いられる液晶素子に関する。
【0002】
【従来の技術】(1) 従来、液晶を利用して種々の情報を
表示する液晶パネル(液晶素子)にはネマチック液晶や
カイラルスメクチック液晶が用いられているが、応答速
度が速いという点ではカイラルスメクチック液晶の方が
好ましい。以下、この点について説明する。
【0003】ネマチック液晶を利用した液晶パネルとし
ては、次のようなものがある。 * 一つ一つの画素にトランジスタのようなスイッチン
グ素子を配置したアクティブマトリクス型液晶パネルで
あって、ツイステッドネマチック(Twisted N
ematic)モードを用いたもの(エム・シャット
(M.Schadt)とダブリュー・ヘルフリッヒ
(W.Helfrich)著、Applied Phy
sics Letters、第18巻、第4号(197
1年2月15日発行)、第127頁〜128頁) * 同じくアクティブマトリクス型液晶パネルであっ
て、横方向電界を利用したインプレインスイッチング
(In−Plain Switching)モードを用
いて視野角の改善が図られたもの * 上述のようなスイッチング素子を用いない液晶パネ
ルであって、スーパーツイステッドネマティック(su
per Twisted Nematic)モードを用
いたもの しかし、いずれの液晶パネルにおいても、液晶の応答速
度が数十ミリ秒以上かかってしまうという問題点が存在
していた。
【0004】このような問題を改善するものとして、双
安定性を示す液晶を用いた液晶パネルがクラーク(cl
ark)およびラガウェル(Lagerwall)によ
り提案されている(特開昭56−107216号公報、
米国特許第4367924号明細書)。この双安定性を
示す液晶としては、一般にカイラルスメクティックC相
を示す強誘電性液晶が用いられている。この強誘電性液
晶は、自発分極により反転スイッチングを行うため、非
常に速い応答速度が得られる上にメモリー性のある双安
定状態を発現させることができる。さらに視野角特性も
優れていることから、高速、高精細、大面積の表示素子
あるいはライトバルブとして適していると考えられる。
【0005】一方、最近では3安定性を示す反強誘電性
液晶が注目されている。この反強誘電性液晶も、強誘電
性液晶と同様に自発分極により反転スイッチングを行う
ため、非常に速い応答速度が得られる。この液晶材料
は、電界無印加時には液晶分子は互いの自発分極を打ち
消し合うような分子配列構造をとるため、電界を印加し
ない状態では自発分極は存在しないことが特徴となって
いる。
【0006】こうした自発分極による反転スイッチング
を行う強誘電性液晶や反強誘電性液晶は、いずれもスメ
クチック液晶相を示す液晶である。すなわち、ネマチッ
ク液晶が従来抱えていた応答速度に関する問題点を解決
できるという意味において、スメクティック液晶を用い
た液晶パネルの実現が期待されている。
【0007】(2) 上述のような利点を有するカイラルス
メクチック液晶ではあるが、一般的に双安定状態や3安
定状態を示すため、階調表示の実現は困難である。
【0008】なお、階調表示を可能とするために、「無
閾値反強誘電性液晶」、「ショートピッチタイプの強誘
電性液晶」、「高分子安定型強誘電性液晶」などの種々
の液晶が提案されているが、すべて研究開発段階であり
製品化にいたっているものは未だない。
【0009】(3) 液晶パネルを用いて動画表示を行なう
場合の問題について説明する。
【0010】ところで、液晶パネルを用いて動画を表示
する場合、液晶の応答速度の高速化に頼っていたが、か
かる高速化だけでは、人間の感じる動画高速応答特性が
得られないことが最近の研究で明らかになっている(信
学技報EID96−4p.19)。すなわち、人間に動
画表示を高速と感じさせるには、 * シャッターを用いて時間開口率を50%以下にする
方式(つまり、50%以下の時間比率で静止画像を間欠
的に表示する方式)や、 * 2倍速表示方式、 を用いる方が良いことが明らかになっている。
【0011】なお、ネマチック液晶の場合、上述のよう
に応答速度が遅いことから動画表示には適していない
が、カイラルスメクチック液晶の場合、動画表示を行な
うには液晶パネルの駆動方法や周辺回路が複雑となり、
液晶パネルのコストもアップしてしまうという問題を有
していた。
【0012】(4) 上述した問題を解決できる従来の液晶
パネルの一例について説明する。
【0013】そこで、我々は鋭意検討した結果、高温側
より、等方性液体相(ISO.)−コレステリック相
(Ch)−カイラルスメクチックC相(SmC)、又
は、等方性液体相(ISO.)−カイラルスメクチック
C相(SmC)の相転移系列を示すカイラルスメクチ
ック液晶を用い、特に該液晶が、 * 駆動電圧が印加されていない場合には、液晶分子の
平均分子軸が単安定化された配向状態を示し、 * 一の極性の駆動電圧が印加されている場合には、液
晶分子の平均分子軸が駆動電圧の大きさに応じた角度で
前記単安定化された位置から一方の側にチルトし、 * 他の極性の駆動電圧が印加されている場合には、液
晶分子の平均分子軸が駆動電圧の大きさに応じた角度で
前記単安定化された位置から他方の側にチルトする、 ようにして、その層方向を一方向に均一化させ、メモリ
ー性を消失させて階調表示を可能とした液晶パネルを提
案した(特願平10−177145号参照)。
【0014】ここで、メモリー性を消失させる方法とし
ては、 Ch−SmC相転移の際に一対の基板間の液晶2
に正負いずれかのDC電圧を印加する方法や、 異なる材料からなる配向制御膜6a,6bを液晶2
を挟み込むように配置する方法や、 液晶2を挟み込むように配置した一対の配向制御膜
6a,6bについて、処理法(膜の形成条件やラビング
強度やUV光照射等の処理条件)を異ならせる方法や、 液晶2を挟み込むように一対の配向制御膜6a,6
bを配置すると共に各配向制御膜の裏側(基板側)に下
地層をそれぞれ配置し、該下地層の膜種や膜厚を異なら
せる方法、 があるが、上記従来例ではの方法を用いている。
【0015】
【発明が解決しようとする課題】ところで、上記のよ
うに印加するDC電圧は、(a) 素子内に内部電位の偏
りを持たせてSmC相の層法線を一方向のみに揃える
MDL化(Mono Direction Laye
r)と、(b) 層の傾斜方向を揃えるため、とに費やさ
れる(すなわち、「印加するDC電圧=MDL化に必要
な電圧+層の傾斜方向を揃えるための電圧」となる)。
【0016】そして、印加するDC電圧が小さい場合
(例えば、「印加するDC電圧=MDL化に必要な電
圧」の場合)には、SmC相の層法線は一方向のみに
揃えられるものの、液晶に欠陥線(ループ欠陥)が出現
してしまうという問題があった。この欠陥は、層の傾斜
方向が異なる領域の境界で発生しているものと考えら
れ、液晶パネルを正面から見た場合には各領域のγ特性
は同じであるものの、液晶パネルを斜め方向から見た場
合には各領域のγ特性が異なってしまうという問題があ
った。
【0017】一方、印加するDC電圧が大きい場合に
は、層の傾斜方向が揃うと共に上述のような問題は解消
されるものの、配向制御膜自体が永久双極子を有する現
象(エレクトレット化)が発生してしまい、配向制御膜
の残留DC電圧が大きくなり、その結果、イオンの偏在
や電気化学反応の進行が起こり、液晶パネルの安定性に
著しい影響が生じてしまうという問題があった。なお、
かかる問題を解消する方法として、DC電圧の印加時間
を短かくする(例えば、相転移のごく近傍の温度範囲だ
けで印加する)方法があるが、液晶パネルの製造が難し
くなるという別の問題が生じることになる。
【0018】そこで、本発明は、階調表示が可能であっ
てγ特性が均一でエレクトレット化を生じない液晶素子
を提供することを目的とするものである。
【0019】
【課題を解決するための手段】本発明は上記事情を考慮
してなされたものであり、所定間隙を開けた状態に配置
された一対の基板と、これら一対の基板の間に配置され
たカイラルスメクチック液晶と、該カイラルスメクチッ
ク液晶に沿うように各画素毎に配置されると共にスイッ
チング素子が接続された複数の第1電極と、これらの第
1電極と共に前記カイラルスメクチック液晶を挟み込む
ように配置された第2電極と、前記カイラルスメクチッ
ク液晶に接するように配置されて該液晶を配向する配向
制御膜と、を備え、かつ、前記スイッチング素子がオン
されて前記第1及び第2電極を介して前記カイラルスメ
クチック液晶に電圧を印加することに基づき駆動される
液晶素子において、前記カイラルスメクチック液晶が、
駆動電圧が印加されていない場合には、液晶分子の平均
分子軸が単安定化された配向状態を示し、一の極性の駆
動電圧が印加されている場合には、液晶分子の平均分子
軸が駆動電圧の大きさに応じた角度で前記単安定化され
た位置から一方の側にチルトし、他の極性の駆動電圧が
印加されている場合には、液晶分子の平均分子軸が駆動
電圧の大きさに応じた角度で前記単安定化された位置か
ら他方の側にチルトする特性の液晶であり、前記カイラ
ルスメクチック液晶が降温されてカイラルスメクチック
C相(SmC)に相転移する際に、DC電圧とAC電
圧との合成電圧が前記カイラルスメクチック液晶に印加
される、ことを特徴とする。
【0020】
【発明の実施の形態】以下、図1乃至図6を参照して、
本発明の実施の形態について説明する。 (1) まず、本実施の形態に係る液晶素子の構成につい
て図1及び図2を参照して説明する。
【0021】本実施の形態に係る液晶素子は、図1や図
2に符号P及びPで示すように、所定間隙を開けた
状態に配置された一対の基板1a,1bと、これら一対
の基板1a,1bの間隙に配置されたカイラルスメクチ
ック液晶2と、を備えている。そして、該カイラルスメ
クチック液晶2を挟み込むように第1及び第2電極3
a,3bが配置されており、カイラルスメクチック液晶
2に接する位置には、液晶2の配向状態を制御するため
の配向制御膜6a,6bが配置されている。
【0022】(2) 次に、本実施の形態に用いるカイラ
ルスメクチック液晶2について説明する。
【0023】本実施の形態においては、高温側より、等
方性液体相(ISO.)−コレステリック相(Ch)−
カイラルスメクチックC相(SmC)、又は、等方性
液体相(ISO.)−カイラルスメクチックC相(Sm
)の相転移系列を示すカイラルスメクチック液晶を
用いると良い。
【0024】以下、このようなカイラルスメクチック液
晶を構成する化合物として好適なものを具体的に示す。
【0025】
【化1】
【0026】
【化2】
【0027】本実施の形態に用いるカイラルスメクチッ
ク液晶2は、ビフェニル骨格やフェニルシクロヘキサン
エステル骨格やフェニルピリミジン骨格等を有する炭化
水素系液晶材料、ナフタレン系液晶材料、ポリフッ素系
液晶材料を適宜選択して調整し、所望の特性(液晶材料
固有の物性値Θ、スメクチック層の層間隔d、傾斜角δ
についての特性)にすれば良い。
【0028】ところで、本実施の形態においては、カイ
ラルスメクチック液晶2には液晶素子を製造する際にD
C電圧とAC電圧との合成電圧が印加される。すなわ
ち、液晶素子の製造過程において、 * カイラルスメクチック液晶2を高温側から降温さ
せ、 * その降温時であってカイラルスメクチックC相(S
mC)に相転移するカイラルスメクチック液晶2に
は、DC電圧とAC電圧との合成電圧が印加され、 ようになっている(詳細は後述)。
【0029】すなわち、本実施の形態に用いるカイラル
スメクチック液晶2は、 * 駆動電圧が印加されていない場合には、液晶分子の
平均分子軸が単安定化された配向状態を示し、 * 一の極性の駆動電圧が印加されている場合には、液
晶分子の平均分子軸が駆動電圧の大きさに応じた角度で
前記単安定化された位置から一方の側にチルトし(すな
わち、チルト角の大きさが駆動電圧の大きさに応じて連
続的に変化し)、 * 他の極性(前記一の極性に対する逆極性をいう。以
下、同じ)の駆動電圧が印加されている場合には、液晶
分子の平均分子軸が駆動電圧の大きさに応じた角度で前
記単安定化された位置から他方の側(すなわち、前記一
の極性の電圧を印加したときにチルトする側とは反対の
側)にチルトする、 特性を示すようにすると良い。
【0030】一方、本実施の形態に用いるカイラルスメ
クチック液晶2としては、「前記一の極性の駆動電圧を
印加することによって最大チルト状態とした場合におけ
るチルト角が、前記他の極性の駆動電圧を印加すること
によって最大チルト状態とした場合におけるチルト角よ
り大きい」特性を示すものが良い。このような特性の液
晶を用いた場合、図3に示すような電圧−透過率特性を
得ることができて、後述のような高輝度及び低輝度の連
続表示を行う場合においても駆動電圧は極性のみを変え
るだけで絶対値は等しくできる。その結果、液晶2に印
加される駆動電圧は時間的に交流化され、液晶2の劣化
が防止される。
【0031】具体的には、 * 駆動電圧が印加されていない場合には、液晶分子の
平均分子軸が単安定化された配向状態を示し、 * 一の極性の駆動電圧が印加されている場合には、液
晶分子の平均分子軸が駆動電圧の大きさに応じた角度で
前記単安定化された位置から一方の側にチルトして第1
の輝度で画像を表示し、 * 他の極性の駆動電圧が印加されている場合には、液
晶分子の平均分子軸が駆動電圧の大きさに応じた角度で
前記単安定化された位置から他方の側にチルトして第1
の輝度の1/5より小さい第2の輝度で画像を表示す
る、 ような特性の液晶を用いると良く、前記他の極性の電圧
を印加することによって最大チルト状態とした場合にお
けるチルト角が実質的に0°であるようにすると良い。
【0032】なお、前記カイラルスメクチック液晶2の
バルク状態でのカイラルスメクチックC相(SmC
における室温(30℃)でのらせんピッチはセル厚(基
板1a,1bの間隙)の2倍より長くすると良い。
【0033】(3) 次に、液晶素子P,Pの各構成
部材等について説明する。
【0034】上述した基板1a,1bには、ガラスやプ
ラスチック等の透明性の高い材料を用いれば良い。
【0035】また、電極3a,3bには、In
ITO(インジウム・ティン・オキサイド)等の材料を
用いれば良く、これらの電極3a,3bはそれぞれの基
板1a,1bに形成すると良い。
【0036】さらに、各電極3a,3bの表面には、こ
れらの電極間のショートを防止するための絶緑膜5a,
5bを形成すると良く(図1には両方の絶緑膜5a,5
bを図示、図2には絶縁膜5bのみ図示)、かかる絶緑
膜5a,5bは、SiO、TiO、Ta等に
て形成すれば良い。
【0037】また、配向制御膜6a,6bのいずれか一
方には一軸配向処理を施すと良い。この配向制御膜6
a,6bとしては、 * ポリイミド、ポリイミドアミド、ポリアミド、ポリ
ビニルアルコール等の有機材料からなる溶液を塗布して
膜を形成し、該膜の表面にラビング処理等の一軸配向処
理を施したものや、 * SiO等の酸化物や窒化物からなる無機材料を基板
1a,1bに斜め方向から所定の角度で蒸着させて形成
した斜方蒸着膜、を挙げることができる。
【0038】なお、配向制御膜6a,6bの材料や一軸
配向処理の処理条件等を適宜選択することによって、液
晶分子のプレチルト角の大きさα(すなわち、配向制御
膜6a,6bの界面近傍において液晶分子が配向制御膜
6a,6bに対してなす角度)を調整すると良い。
【0039】なお、上述した配向制御膜6a,6bは、
カイラルスメクチック液晶2の両側に配置すればよく、
その場合における一軸配向処理方向(特にラビング方
向)の関係は、用いる液晶材料を考慮して、 * パラレル(両一軸配向処理方向が平行かつ同方
向)、 * アンチパラレル(両一軸配向処理方向が平行かつ逆
方向)、 * 45°以下の範囲でクロスする関係、 のいずれかにすれば良い。
【0040】さらに、基板1a,1bの間隙には、シリ
カビーズ等からなるスペーサー(図1の符号8参照)を
配置して、かかるスペーサー8によってその間隙寸法を
規定するようにしてもよい。なお、間隙寸法は、液晶材
料に応じて調整すれば良いが、均一な一軸配向性を達成
させたり、電圧が印加されていない状態での液晶分子の
平均分子軸を配向処理軸Rの平均方向の軸と実質的に一
致させるために、0.3〜10μmの範囲に設定するこ
とが好ましい。
【0041】またさらに、基板1a,1bの間隙にエポ
キシ樹脂等からなる接着粒子(不図示)を分散配置し
て、両基板1a,1bの接着性や、液晶素子P,P
の耐衝撃性を向上させると良い。
【0042】さらに、液晶素子P,Pは、透過型と
しても良く、反射型としても良い。なお、透過型の場合
には両基板1a,1bを透明にする必要があり、反射型
の場合には、基板1a,1bの一方に光を反射させる機
能を付与する必要がある。ここで、光を反射させる機能
を付与する方法としては、 * 反射板や反射膜を、基板とは別体に設ける方法や、 * 基板自体を反射部材で形成する方法や、 等を挙げることができる。
【0043】また、透過型の液晶素子の場合には両方の
基板に偏光板を(それらの偏光軸が互いに直交するよう
に)配置すれば良く、反射型の液晶素子の場合には少な
くとも一方の基板に偏光板を設ければ良い。かかる場
合、電圧無印加の状態で最暗状態となるようにセルを配
置し、電圧印加時には、このようなチルト角の連統的な
変化に伴い例えば図3に示すような特性で素子の透過光
量(素子からの出射光量)を電圧変化に伴いアナログ的
に制御することができる。
【0044】さらに、本発明に係る液晶素子P,P
は単純マトリクス型としてもアクティブマトリクス型と
しても良いが、単純マトリクス型にする場合には電極3
a,3bをストライプ状に形成して互いに交差するよう
に配置すれば良く、アクティブマトリクス型にする場合
には、前記第1電極3bを画素毎に配置すると共に各第
1電極3bにスイッチング素子4を接続し、かつ、該ス
イッチング素子4がオンされた場合に前記第1及び第2
電極3a,3bの間に電圧が印加される、ようにすると
良い。すなわち、カイラルスメクチック液晶2に沿うよ
うに各画素毎に前記第1電極3bを配置し、各第1電極
3bにはスイッチング素子4を接続し、カイラルスメク
チック液晶2の反対側には、第1電極3bと共に該液晶
2を挟み込むように第2電極3aを配置しても良い。か
かる場合、スイッチング素子4がオンされて前記第1及
び第2電極3a,3bを介して前記カイラルスメクチッ
ク液晶2に電圧が印加され、液晶素子が駆動される。な
お、スイッチング素子4としては、TFTやMIM(M
etal−Insulator−Metal)等を用い
れば良い。
【0045】かかる場合、前記スイッチング素子4に駆
動回路21を接続し、該駆動回路21から前記スイッチ
ング素子4を介して前記第1電極3bに電圧を供給する
ようにして、液晶装置を構成しても良い。
【0046】かかる場合、液晶素子によって上述のよう
な階調表示を行うには、駆動回路2によって階調信号を
供給すると良い。
【0047】またさらに、上述した液晶素子P,P
を用いてカラー表示を行うようにしても良い。このよう
なカラー表示を行う方法としては、 * 各画素にカラーフィルターを配置する方法や、 * そのようなカラーフィルターを用いず、液晶素子に
対して異なる色の光を順次照射すると共に該光の照射に
同期させて画像を変更する方法(いわゆるフィールドシ
ーケンシャル方式)、 を挙げることができる。
【0048】(4) 次に、TFTを用いたアクティブマ
トリクス型液晶素子Pの構成の一例を、図2及び図4
を参照して説明する。
【0049】図に示す液晶素子Pは、所定間隙を開け
た状態に配置した一対のガラス基板1a,1b、を備え
ており、一方のガラス基板1aの全面には、均一な厚み
の共通電極(第2電極)3aが形成され、共通電極3a
の表面には配向制御膜6aが形成されている。
【0050】また、他方のガラス基板1bの側には、図
4に示すように、ゲート線G,G ,…が図示X方向
に多数配置され、ゲート線G,G,…とは絶縁され
た状態のソース線S,S,…が図示Y方向に多数配
置されている。そして、これらのゲート線G,G
…及びソース線S,S,…の各交点の画素には、ス
イッチング素子としての薄膜トランジスタ(アモルファ
スSiTFT)4や、ITO膜等の透明導電膜からなる
画素電極(第1電極)3b及び保持容量電極7等が配置
されている。
【0051】このうち、アモルファスSiTFT4は、
図2に示すように、ゲート電極10と、窒化シリコン
(SiNx)からなる絶縁膜(ゲート絶緑膜)5bと、
半導体層であるa−Si層11やna−Si層12,
13と、ソース電極14と、ドレイン電極15と、チャ
ネルを保護するチャネル保護膜16と、によって構成さ
れている。すなわち、ガラス基板1bには各画素毎にゲ
ート電極10が形成され、該ゲート電極10の表面は絶
縁膜5bにて覆われ、絶縁膜5bの表面であってゲート
電極10を形成した位置にはa−Si層11が形成され
ている。また、このa−Si層11の表面には、互いに
離間するようにna−Si層12,13が形成されて
おり、各na−Si層12,13にはソース電極14
やドレイン電極15が互いに離間した状態に形成されて
いる。さらに、これらのa−Si層11や電極14,1
5を覆うようにチャネル保護膜16が形成されている。
【0052】そして、TFT4のゲート電極10は上述
したゲート線G,G,…を介して走査信号ドライバ
20に接続され、TFT4のソース電極14はソース線
,S,…を介して情報信号ドライバ21に接続さ
れ、TFT4のドレイン電極15は画素電極3bに接続
されている。
【0053】ところで、上述した保持容量電極7はガラ
ス基板1bの表面に形成されており、上述した絶縁膜5
bは、この保持容量電極7及びガラス基板1bを覆う位
置まで形成され、上述したソース電極14や画素電極3
bはこの絶縁膜5bの表面に形成されている。これによ
り、保持容量電極7と画素電極3bとは、絶縁膜5bを
挟んだ状態に配置されることとなり、これらによって、
液晶2と並列の形で設けられた保持容量Cが構成され
ることとなる(図5参照)。なお、この保持容量電極7
は、面積を大きくした場合における開口率低下を防止す
るため、透明なITOによって形成すると良い。
【0054】また、図2に示すように、上述したTFT
4や画素電極3bの表面には配向制御膜6bが形成され
ており、その表面には一軸配向処理(ラビング処理)が
施されている。
【0055】さらに、これらのガラス基板1a,1bの
間隙であって、画素電極3bと共通電極3aとの間に
は、自発分極を有するカイラルスメクチック液晶2が配
置されていて、液晶容量Clcが構成されることとなる
(図5参照)。
【0056】また、このような液晶素子Pの両側に
は、互いに偏光軸が直交した関係にある一対の偏光板
(不図示)が配置されている。
【0057】なお、図2に示す液晶素子Pではアモル
ファスSiTFT4を用いているが、もちろんこれに限
る必要はなく、多結晶Si(p−Si)TFTを用いて
も良い。
【0058】(5) 次に、上述した液晶素子Pの駆動
方法の一例について説明する。
【0059】本発明に係る液晶素子を駆動するに際して
は、前記第1及び第2電極3a,3bを介して前記カイ
ラルスメクチック液晶2に電圧を印加すれば良い。
【0060】この場合、前記第1及び第2電極3a,3
bを介して前記カイラルスメクチック液晶2に印加する
電圧を変えることにより、例えば図6(d)に示すよう
に、静止画像を高輝度Tx及び低輝度Tyで連続的に表
示する、ようにすると良い。ここで、高輝度Txで表示
する静止画像と低輝度Tyで表示する静止画像とは(そ
れらの静止画像のトーンを)ほぼ等しくすれば良い。ま
た、高輝度で表示される場合と低輝度で表示される場合
との輝度の比は5より大きくすると良い。そして、該高
輝度及び低輝度にて表示する静止画像を変えていくこと
によって動画を表示する、ようにすると良い。以下、具
体的に説明する。
【0061】図6に示すように、1つのフレーム期間F
を複数のフィールド期間F,F ,…に分割し、1
つのフィールド期間Fで高輝度の静止画像を表示し、
連続する次のフィールド期間Fで低輝度の静止画像
(高輝度の画像とほぼ同様のトーンの画像)を表示する
と良い。以下、その駆動方法について説明する。
【0062】ここで、図6は、各フレーム期間Fを2
つのフィールド期間F,Fに分割した例を示す図で
あり、同図(a)は、ある1本のゲート線Gにゲート
電圧Vgが印加される様子を示す図、同図(b)は、あ
る1本のソース線Sにソース電圧Vsが印加される様
子を示す図、同図(c)は、これらゲート線G及びソ
ース線Sの交差部の画素(すなわち、液晶2)に電圧
pix が印加される様子を示す図、同図(d)は、当該
画素における透過光量の変化を示す図である。なお、液
晶2には、図3に示す特性のものを用いている。
【0063】いま、ある1本のゲート線Gに一定期間
(選択期間Ton)だけゲート電圧Vgが印加され(同図
(a)参照)、ある1本のソース線Sには、ゲート電
圧Vgの印加に同期した選択期間Tonに、共通電極3a
の電位Vcを基準電位としたソース電圧Vs(=+V
x)が印加される(同図(b)参照)。すると、当該画
素のTFT4はゲート電圧Vgの印加によってオンさ
れ、ソース電圧VxがTFT4及び画素電極3bを介し
て印加されて液晶容量Clc及び保持容量Csの充電が
なされる。
【0064】ところで、選択期間Ton以外の非選択期間
off には、ゲート電圧Vgは他のゲート線G
,…に印加されていて同図(a)に示すゲート線G
には印加されず、当該画素のTFT4はオフとなる。
したがって、液晶容量Clc及び保持容量Csは、この
間、充電された電荷を保持することとなる(同図(c)
参照)。これにより、1フィールド期間Fを通じて液
晶2には電圧Vpix (=+Vx)が印加され続けること
となり、ほぼ同じ透過光量Txが維持されることとなる
(同図(d)参照)。
【0065】次のフィールド期間Fにおいては、上述
したゲート線Gには再びゲート電圧Vgが印加され
(同図(a)参照)、これと同期してソース線S
は、先のものとは逆極性のソース電圧−Vxが印加され
る(同図(b)参照)。これによって、ソース電圧−V
xが液晶容量Clc及び保持容量Csに充電されると共
に、非選択期間Toff においてはその電荷が保持される
(同図(c)参照)。これにより、1フィールド期間F
を通じて液晶2には電圧Vpix (=−Vx)が印加さ
れ続けることとなり、ほぼ同じ透過光量Tyが維持され
ることとなる(同図(d)参照)。
【0066】ところで、図6に示す駆動方法によれば、
各フィールド期間F,F単位で印加電圧の大きさに
応じて液晶2がスイッチングされ、各フィールド期間F
,F単位で異なる階調表示状態(透過光量Tx,T
y)が得られ、フレ−ム期間Fの全体でそれらTx,
Tyを平均した透過光量が得られる。
【0067】なお、2番目のフィールド期間Fにおけ
る透過光量Tyは、Txよりかなり小さくてほぼ0レベ
ルであり、フレ−ム期間全体の透過光量は、上述のよう
な透過光量の平均化によって最初のフィールド期間F
の透過光量に比べて低下することとなる。したがって、
実際の駆動においては、フレ−ム期間全体で得たい透過
光量(表示画像の階調)に基づいて、最初のフィールド
期間Fの透過光量Txを(表示階調よりも高めに)決
定し、該透過光量Txを得るような電圧Vxを印加すれ
ば良い。
【0068】なお、上述のように駆動した場合、奇数フ
ィールド期間(例えばF)では正極性の電圧(+V
x)が液晶2に印加され、偶数フィールド期間(例えば
)では負極性の電圧(−Vx)が液晶2に印加され
ることとなるため、液晶2に実際に印加される電圧が時
間的に交流化され、液晶2の劣化が防止される。
【0069】また、上述のような高輝度及び低輝度での
連続表示を行うため、時間開口率が50%以下程度とな
る。したがって、かかる液晶素子で動画像を表示した場
合、人間が高速と感じられる動画像を得ることができ、
その画質が良好なものとなる。さらに、低輝度表示を行
うため、明るさを大きくそこなうことのない動画表示を
実現できる。
【0070】(6) 次に、本実施の形態に係る液晶素子
の製造方法について説明する。上述の液晶素子を製造す
るに際しては、 * 所定間隙を開けた状態に一対の基板1a,1bを配
置する工程と、 * これら一対の基板1a,1bの間にカイラルスメク
チック液晶2を配置する工程と、 * 該配置したカイラルスメクチック液晶2を高温側か
ら降温させる工程と、 を適宜実施する。
【0071】そして、前記カイラルスメクチック液晶2
が降温されてカイラルスメクチックC相(SmC)に
相転移する際に、DC電圧とAC電圧との合成電圧を前
記液晶2に印加することにより、スメクチック層の法線
方向を実質的に一方向に揃えると共に、層の傾斜方向を
揃える。すなわち、スメクチック層の法線方向を実質的
に一方向に揃えるにはDC電圧の印加が必須となるが、
Δε液晶に電圧を印加したことによって分子の長軸と基
板平面との為す角が大きくなる効果を考えれば、必ずし
も直流でなくても良いことになる。本発明は、必要最低
限のDC電圧を印加することによってMDL化し、AC
電圧の印加によって、液晶をどちらか一方の層の傾斜方
向に揃えるものである。
【0072】なお、合成電圧は、実効値が10V以下の
ものを用いると良い。また、合成電圧の周波数は700
Hz以下、好ましくは360Hz以下にすると良い。
【0073】また、前記前記合成電圧の印加は、液晶2
がカイラルスメクチックC相(SmC)の上限温度よ
り高い温度にあるときからカイラルスメクチックC相
(SmC)に相転移するまで行なうと良い。
【0074】さらに、DC電圧は正負いずれの極性であ
っても良い。
【0075】(7) 次に、本実施の形態の効果について
説明する。
【0076】本実施の形態によれば、合成電圧の印加に
よってスメクチック層の法線方向が実質的に一方向に揃
えられるため、カイラルスメクチック液晶2は、スメク
チックC相においてメモリー性(双安定性)の消失され
たものとなる。したがって、各画素において液晶のチル
ト角の大きさ(やそれに伴う光量)は印加電圧に応じて
連続的に変化させることができ、印加電圧を調整するこ
とによって階調表示が可能となる。また、層の傾斜方向
が揃えられるため、液晶2に欠陥線(ループ欠陥)が発
生せず、液晶素子を正面から見たときのγ特性はもちろ
んのこと、液晶素子を斜めから見たときのγ特性も均一
にできる。
【0077】さらに本実施の形態によれば、合成電圧を
適切なものとすることにより、配向制御膜自体が永久双
極子を有する現象(エレクトレット化)も防止され、配
向制御膜の残留DC電圧が大きくなることも無い。この
ため、イオンの偏在や電気化学反応の進行を防止でき、
安定した液晶素子を得ることができる。
【0078】またさらに、液晶素子の製造に際して、エ
レクトレット化防止の観点から合成電圧の印加時間を短
くする必要も無く、液晶素子の製造が難しくなるという
問題も無い。
【0079】一方、本実施の形態によれば、上述のよう
な高輝度及び低輝度での連続表示を行うため、時間開口
率が50%以下程度となる。したがって、かかる液晶素
子で動画像を表示した場合、人間が高速と感じられる動
画像を得ることができ、その画質が良好なものとなる。
さらに、低輝度表示を行うため、明るさを大きくそこな
うことのない動画表示を実現できる。
【0080】
【実施例】以下、実施例に沿って本発明を更に詳細に説
明する。 (実施例1) <液晶組成物の調製>まず、下記液晶性化合物を、それ
ぞれの右側に併記した重量比率で混合し、本実施例で用
いる液晶組成物LCを調製した。
【0081】
【化3】
【0082】上記液晶組成物LCの物性パラメータを以
下に示す。
【0083】 83.6 61.2 -7.2 相転移温度(℃) :ISO. → Ch → SmC → Cry 自発分極(30℃):Ps=2.9nC/cm コーン角(30℃):Θ=23.3°(100Hz,±12.5V,セル厚=1 .4μm) δ(30℃);21.6° SmC相でのらせんピッチ(30℃):20μm以上
【0084】<液晶セルの作製>まず、厚さ1.1mm
の一対のガラス基板1a,1bのそれぞれに、透明電極
として700ÅのITO膜(インジウム・ティン・オキ
サイド膜)3a,3bを形成した。なお、この透明電極
3a,3bのパターニングは行わず、液晶セルを単画素
とした。
【0085】そして、該基板の透明電極3a,3b上
に、市販のTFT用配向制御膜材料(日産化学社製、S
E7992)をスピンコートし、これを、80℃で5分
間の前乾燥を行なうと共に200℃で60分間焼成し
て、厚さ50Åの配向制御膜(ポリイミド膜)6a,6
bを形成した。その後、この配向制御膜6a,6bに対
して、ナイロン布によるラビング処理(一軸配向処理)
を施した。このラビング処理には、外周面にナイロン
(NF−77/帝人(株)製)を貼り合わせた径10c
mのラビングロールを用い、押し込み量を0.3mm、
送り速度を10cm/secとし、回転数を1000r
pm、送り回数を4回とした。
【0086】続いて、一方の基板上には、平均粒径1.
5μmのシリカビーズ(スペーサー)8を散布し、一対
の基板1a,1bを、それらのラビング処理方向が互い
にアンチパラレルとなるように貼りあわせ、均一な基板
間隙のセル(単画素の空セル)を得た。
【0087】このようなプロセスで作製したセルに液晶
組成物LCをCh相の温度で注入し、液晶がカイラルス
メクチック液晶相を示す温度まで冷却し、液晶がCh相
からSmC相に相転移する際に(相転移前後で)、−
0.75Vのオフセット電圧(直流DC電圧)と±2V
のAC電圧(60Hz)との合成電圧を液晶に印加し
た。なお、65℃から55℃までの冷却速度は1℃/分
とした。
【0088】そして、液晶の配向状態の観察や、残留D
C測定や、画質の評価等を行なったところ、以下のよう
になった。
【0089】1.配向状態 液晶の配向状態について偏光顕微鏡観察を行なった。
【0090】その結果、室温(30℃)では、電圧無印
加状態で最暗軸がラビング方向と若干ずれた状態であ
り、且つ層法線方向がセル全体で一方向しかない均一な
配向状態が観測された。そして、ループ欠陥は観測され
なかった。
【0091】2.残留DCの測定 残留DC電圧測定システム(東陽テクニカ社製;RDC
Version 1.2)を用いて、室温(30℃)
での300秒後の残留DC電圧を測定した。その結果、
残留DC電圧は49mVと小さかった。
【0092】3.画質評価 この画質評価は、TFTを用いたアクティブマトリクス
パネルを作成して行なった。すなわち、一方の電極3b
は各画素毎に配置されるようにドット状に形成し、各画
素の電極3bにはa−SiTFT4を接続した。また、
窒化シリコン膜による絶縁膜も形成し、他方の基板1a
にはカラーフィルター(不図示)を形成した。そして、
画面サイズは10.4インチとし、画素数は800×6
00×RGBとした。
【0093】画質評価に際しては、パネル全面で、モノ
クロで全黒表示と中間調表示とをし、パネル面内のムラ
の評価を行なった。
【0094】この画質評価は、10名程度の非専門家に
よる主観評価とし、下記4段階の尺度(カテゴリー)で
評価した。
【0095】* 尺度4;画面全面にムラがなく、良好
な画質 * 尺度3;画面の一部にムラがあるが、ほとんど気に
ならない程度 * 尺度2;画面全面にムラがあり、やや気になる程度 * 尺度1;画面全面にムラがあり、かなり気になる程
【0096】評価に際しては、画像ソースのコンピュー
タ側からの出力は、1秒間に60画面分を順次走査(プ
ログレッシブ)するようなピクチャーレートとした。
【0097】まず、TFTパネル(サンプル)側の表示
は、1秒間に60フレームで行い、1フレームを複数フ
ィールドに分割はせず、フレーム反転駆動を行った。そ
の結果、画質評価は大体「尺度4」で良好であった。
【0098】なお、市販のTFTタイプの液晶パネルを
用いると大体「尺度3〜4」であった。
【0099】(実施例2)本実施例においては、オフセ
ット電圧(直流DC電圧)を−1Vとし、AC電圧を±
4Vとした。それ以外の構成や製造方法は実施例1と同
じとし、液晶の配向状態の観察や、残留DC測定や、画
質の評価等を行なった。結果は以下のようになった。
【0100】1.配向状態 実施例1の場合と同様、電圧無印加状態で最暗軸がラビ
ング方向と若干ずれた状態であり、且つ層法線方向がセ
ル全体で一方向しかない均一な配向状態が観測された。
そして、ループ欠陥は観測されなかった。
【0101】2.残留DCの測定 残留DC電圧は480mVであった。
【0102】3.画質評価 尺度4と良好であった。
【0103】(比較例1)本比較例においては、DC電
圧を−1Vとし、AC電圧は印加しなかった。それ以外
の構成や製造方法は実施例1と同じとし、液晶の配向状
態の観察や、残留DC測定や、画質の評価等を行なっ
た。結果は以下のようになった。
【0104】1.配向状態 実施例1の場合と同様、電圧無印加状態で最暗軸がラビ
ング方向と若干ずれた状態であり、且つ層法線方向がセ
ル全体で一方向しかない均一な配向状態が観測された。
ループ欠陥が観察され、このループ欠陥によって隔てら
れる層の傾斜方向の異なる2領域の面積比は、大体8:
2であった。
【0105】2.残留DCの測定 残留DC電圧は480mVであった。
【0106】3.画質評価 尺度は3であった。
【0107】(比較例2)本比較例においては、DC電
圧を−0.75Vとし、AC電圧は印加しなかった。そ
れ以外の構成や製造方法は実施例1と同じとし、液晶の
配向状態の観察や、残留DC測定や、画質の評価等を行
なった。結果は以下のようになった。
【0108】1.配向状態 実施例1の場合と同様、電圧無印加状態で最暗軸がラビ
ング方向と若干ずれた状態であり、且つ層法線方向がセ
ル全体で一方向しかない均一な配向状態が観測された。
ループ欠陥が観察され、このループ欠陥によって隔てら
れる層の傾斜方向の異なる2領域の面積比は、大体5:
5であった。
【0109】2.残留DCの測定 残留DC電圧は80mVであった。
【0110】3.画質評価 尺度は4であったが、全黒表示した際には光漏れが生
じ、コントラストは悪かった。
【0111】(比較例3)本比較例においては、DC電
圧を−6Vとし、AC電圧は印加しなかった。それ以外
の構成や製造方法は実施例1と同じとし、液晶の配向状
態の観察や、残留DC測定や、画質の評価等を行なっ
た。結果は以下のようになった。
【0112】1.配向状態 実施例1の場合と同様、電圧無印加状態で最暗軸がラビ
ング方向と若干ずれた状態であり、且つ層法線方向がセ
ル全体で一方向しかない均一な配向状態が観測された。
そして、ループ欠陥は発見されなかった。
【0113】2.残留DCの測定 残留DC電圧は830mVであった。
【0114】3.画質評価 尺度は2と悪かった。
【0115】
【発明の効果】本発明によれば、合成電圧の印加によっ
てスメクチック層の法線方向が実質的に一方向に揃えら
れるため、カイラルスメクチック液晶は、スメクチック
C相においてメモリー性(双安定性)の消失されたもの
となる。したがって、各画素において液晶のチルト角の
大きさ(やそれに伴う光量)は印加電圧に応じて連続的
に変化させることができ、印加電圧を調整することによ
って階調表示が可能となる。また、層の傾斜方向が揃え
られるため、液晶に欠陥線(ループ欠陥)が発生せず、
液晶素子を正面から見たときのγ特性はもちろんのこ
と、液晶素子を斜めから見たときのγ特性も均一にでき
る。
【0116】さらに本発明によれば、合成電圧を適切な
ものとすることにより、配向制御膜自体が永久双極子を
有する現象(エレクトレット化)も防止され、配向制御
膜の残留DC電圧が大きくなることも無い。このため、
イオンの偏在や電気化学反応の進行を防止でき、安定し
た液晶素子を得ることができる。
【0117】またさらに、液晶素子の製造に際して、エ
レクトレット化防止の観点から合成電圧の印加時間を短
くする必要も無く、液晶素子の製造が難しくなるという
問題も無い。
【0118】一方、本発明によれば、上述のような高輝
度及び低輝度での連続表示を行った場合には、時間開口
率が50%以下程度となる。したがって、かかる液晶素
子で動画像を表示した場合、人間が高速と感じられる動
画像を得ることができ、その画質が良好なものとなる。
さらに、低輝度表示を行うため、明るさを大きくそこな
うことのない動画表示を実現できる。
【図面の簡単な説明】
【図1】液晶素子の構造の一例を示す断面図。
【図2】液晶素子の構造の他の例を示す断面図。
【図3】液晶の電圧−透過率特性の一例を示す図。
【図4】液晶素子の構造を示す回路図。
【図5】素子構造の等価回路を示す図。
【図6】液晶素子の駆動方法の一例を示す図。
【符号の説明】
1a,1b ガラス基板(基板) 2 カイラルスメクチック液晶 3a 共通電極(第2電極) 3b 画素電極(第1電極) 4 TFT(スイッチング素子) 6a,6b 配向制御膜 P 液晶パネル(液晶素子) P 液晶パネル(液晶素子)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 真一 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 寺田 匡宏 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 浅尾 恭史 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 2H088 GA04 GA17 HA03 HA06 JA17 KA13 KA14 KA24 KA25 MA01 2H093 NA51 NA53 ND06 NE04

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 所定間隙を開けた状態に配置された一対
    の基板と、これら一対の基板の間に配置されたカイラル
    スメクチック液晶と、該カイラルスメクチック液晶に沿
    うように各画素毎に配置されると共にスイッチング素子
    が接続された複数の第1電極と、これらの第1電極と共
    に前記カイラルスメクチック液晶を挟み込むように配置
    された第2電極と、前記カイラルスメクチック液晶に接
    するように配置されて該液晶を配向する配向制御膜と、
    を備え、かつ、前記スイッチング素子がオンされて前記
    第1及び第2電極を介して前記カイラルスメクチック液
    晶に電圧を印加することに基づき駆動される液晶素子に
    おいて、 前記カイラルスメクチック液晶が、駆動電圧が印加され
    ていない場合には、液晶分子の平均分子軸が単安定化さ
    れた配向状態を示し、一の極性の駆動電圧が印加されて
    いる場合には、液晶分子の平均分子軸が駆動電圧の大き
    さに応じた角度で前記単安定化された位置から一方の側
    にチルトし、他の極性の駆動電圧が印加されている場合
    には、液晶分子の平均分子軸が駆動電圧の大きさに応じ
    た角度で前記単安定化された位置から他方の側にチルト
    する特性の液晶であり、 前記カイラルスメクチック液晶が降温されてカイラルス
    メクチックC相(SmC)に相転移する際に、DC電
    圧とAC電圧との合成電圧が前記カイラルスメクチック
    液晶に印加される、 ことを特徴とする液晶素子。
  2. 【請求項2】 前記合成電圧の印加を、前記液晶がカイ
    ラルスメクチックC相(SmC)の上限温度より高い
    温度にあるときからカイラルスメクチックC相(SmC
    )に相転移するまで行なう、 ことを特徴とする請求項1に記載の液晶素子。
  3. 【請求項3】 前記カイラルスメクチック液晶が、 駆動電圧が印加されていない場合には、液晶分子の平均
    分子軸が単安定化された配向状態を示し、 一の極性の駆動電圧が印加されている場合には、液晶分
    子の平均分子軸が駆動電圧の大きさに応じた角度で前記
    単安定化された位置から一方の側にチルトして第1の輝
    度で画像を表示し、 他の極性の駆動電圧が印加されている場合には、液晶分
    子の平均分子軸が駆動電圧の大きさに応じた角度で前記
    単安定化された位置から他方の側にチルトして第1の輝
    度の1/5より小さい第2の輝度で画像を表示する液晶
    である、 ことを特徴とする請求項1又は2に記載の液晶素子。
  4. 【請求項4】 前記カイラルスメクチック液晶が、高温
    側より、等方性液体相(ISO.)−コレステリック相
    (Ch)−カイラルスメクチックC相(SmC)、又
    は、等方性液体相(ISO.)−カイラルスメクチック
    C相(SmC )の相転移系列を示す液晶である、 ことを特徴とする請求項1乃至3のいずれか1項に記載
    の液晶素子。
  5. 【請求項5】 前記カイラルスメクチック液晶のバルク
    状態でのらせんピッチはセル厚の2倍より長い、 ことを特徴とする請求項1乃至4のいずれか1項に記載
    の液晶素子。
  6. 【請求項6】 前記合成電圧の実効値は10V以下であ
    る、 ことを特徴とする請求項1乃至5のいずれか1項に記載
    の液晶素子。
  7. 【請求項7】 前記合成電圧の周波数は700Hz以下
    である、 ことを特徴とする請求項1乃至6のいずれか1項に記載
    の液晶素子。
JP2000096952A 2000-03-31 2000-03-31 液晶素子 Pending JP2001281633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000096952A JP2001281633A (ja) 2000-03-31 2000-03-31 液晶素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000096952A JP2001281633A (ja) 2000-03-31 2000-03-31 液晶素子

Publications (1)

Publication Number Publication Date
JP2001281633A true JP2001281633A (ja) 2001-10-10

Family

ID=18611643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000096952A Pending JP2001281633A (ja) 2000-03-31 2000-03-31 液晶素子

Country Status (1)

Country Link
JP (1) JP2001281633A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100820843B1 (ko) * 2002-05-13 2008-04-11 삼성전자주식회사 액정 표시 장치와 이의 내부 온도 감지 방법 및 화질 보상방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100820843B1 (ko) * 2002-05-13 2008-04-11 삼성전자주식회사 액정 표시 장치와 이의 내부 온도 감지 방법 및 화질 보상방법

Similar Documents

Publication Publication Date Title
US6636193B1 (en) Liquid crystal device
JP3466986B2 (ja) カイラルスメクチック液晶素子および液晶装置
US20060146251A1 (en) In-plane switching mode liquid crystal display device and fabrication method thereof
JP2004145258A (ja) 液晶表示装置の製造方法及び液晶表示装置
JP3311335B2 (ja) 液晶素子及びこれを用いた表示装置、該液晶素子の駆動方法
JP2001281633A (ja) 液晶素子
JP2003344857A (ja) 液晶素子、及び該液晶素子の駆動方法
JP2000275683A (ja) 液晶素子、及び該液晶素子の駆動方法
JP2004077541A (ja) 液晶素子及びその駆動方法
JP2004012543A (ja) 液晶素子、及び該液晶素子を備えた液晶装置
JP2001281668A (ja) 液晶素子
JP2001281631A (ja) 液晶素子
JP2003195359A (ja) 液晶素子の製造方法
JP2004077542A (ja) 液晶素子とその駆動方法及び製造方法
JPH0255328A (ja) 液晶表示装置
JP2001125146A (ja) 液晶素子、及び該液晶素子の製造方法
KR20030079221A (ko) 강유전성 액정 표시소자의 제조방법
JP3486616B2 (ja) 液晶素子の製造方法、及び液晶素子の駆動方法
JP2000275685A (ja) 液晶素子及びこれを備えた液晶装置
JP2000275684A (ja) 液晶素子およびそれを用いた液晶装置
JP2001281670A (ja) 液晶素子
JP2001249364A (ja) 液晶素子の製造方法
JP2002116426A (ja) 液晶素子の製造方法、及び液晶素子の駆動方法
JP2003140195A (ja) 液晶素子
JP2000275617A (ja) 液晶素子