JP2001272564A - Method for manufacturing semiconductor optical waveguide - Google Patents

Method for manufacturing semiconductor optical waveguide

Info

Publication number
JP2001272564A
JP2001272564A JP2000085697A JP2000085697A JP2001272564A JP 2001272564 A JP2001272564 A JP 2001272564A JP 2000085697 A JP2000085697 A JP 2000085697A JP 2000085697 A JP2000085697 A JP 2000085697A JP 2001272564 A JP2001272564 A JP 2001272564A
Authority
JP
Japan
Prior art keywords
layer
waveguide
mask
glass
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000085697A
Other languages
Japanese (ja)
Inventor
Kousuke Nishimura
公佐 西村
Masashi Usami
正士 宇佐見
Munefumi Tsurusawa
宗文 鶴澤
Haruhisa Sakata
治久 坂田
Shinsuke Tanaka
信介 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Submarine Cable Systems Inc
KDDI Corp
Original Assignee
KDDI Corp
KDD Submarine Cable System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KDDI Corp, KDD Submarine Cable System Co Ltd filed Critical KDDI Corp
Priority to JP2000085697A priority Critical patent/JP2001272564A/en
Publication of JP2001272564A publication Critical patent/JP2001272564A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To manufacture an optical waveguide layer of a transverse width of about 0.5 μm by exposure with UV rays. SOLUTION: An (n) type InP buffer layer, an InGaAsP waveguide layer of about 0.4 μm in thickness, a glass layer and a photosensitive resin are laminated on a (n) type InP substrate (S1 to S3). The photosensitive resin is exposed with a pattern exposure device of a mercury lamp and is developed (S4) and the glass layer is etched by buffered hydrofluoric acid (S5). The photosensitive resin mask is removed (S6). The waveguide layer 14 is etched down to a depth of about 0.3 μm by a reactive ion etching method and the mask patterns of the glass mask 16a are transferred to the waveguide layer 14 (S7). The waveguide layer 14 is wet etched by a sulfuric acid-base etchant (S8). As a result, the waveguide of a section forming a trapezoidal shape of about 0.5 μm on the upper side and about 0.9 μm the lower side is obtained. A current block layer is grown alongside the waveguide by utilizing the overhanging of the glass mask (S9) and the glass mask is removed (S10). A non-doped InP clad layer and type InP clad layer 26 are grown over the entire part (S11).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体光導波路の
製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor optical waveguide.

【0002】[0002]

【従来の技術】近年、大容量化・高ビットレート化が著
しく進展している光通信分野では、半導体光増幅器、半
導体アレイ導波路格子(AWG)及び半導体光アド・ド
ロップ素子(ADM)に代表される半導体光機能素子の
重要性が、一層、高まっている。半導体光機能素子で
は、その光導波路層の形状を精密に制御する製造技術が
非常に重要である。特に、光導波路層の横幅をその厚さ
(典型的には0.1〜2又は3μm程度)とほぼ同じ寸
法にして、素子の複素伝搬定数の、偏光方向に対する分
散を低減する必要がある。電流注入型の半導体光増幅器
及びそれを応用した波長変換素子などの半導体光機能素
子では、抵抗を下げるためにも、光導波路層の厚さを最
大でも0.5μm以下と薄くするのが好ましいので、必
然的に1μm以下の狭い横幅の光導波路層を製造しなく
てはならない。即ち、直線パターンまたはほぼ直線から
なり、僅かな曲線部分を含むパターンであって、1μm
以下、典型的には0.5μm程度の横幅の光導波路層を
制御性良く且つ高い再現性で製造できる技術が必要とさ
れる。
2. Description of the Related Art In recent years, in the field of optical communication in which large capacity and high bit rate have been remarkably advanced, semiconductor optical amplifiers, semiconductor array waveguide gratings (AWG) and semiconductor optical add / drop elements (ADM) are representative. The importance of semiconductor optical function devices to be used is further increasing. In a semiconductor optical function device, a manufacturing technique for precisely controlling the shape of the optical waveguide layer is very important. In particular, it is necessary to reduce the dispersion of the element's complex propagation constant in the polarization direction by making the width of the optical waveguide layer approximately the same as its thickness (typically about 0.1 to 2 or 3 μm). In a semiconductor optical functional device such as a current injection type semiconductor optical amplifier and a wavelength conversion device using the same, it is preferable to reduce the thickness of the optical waveguide layer to 0.5 μm or less at the maximum in order to reduce resistance. Inevitably, an optical waveguide layer having a narrow width of 1 μm or less must be manufactured. That is, a pattern consisting of a straight line pattern or a substantially straight line and including a slight curve portion,
In the following, there is a need for a technique capable of manufacturing an optical waveguide layer having a lateral width of about 0.5 μm with good controllability and high reproducibility.

【0003】[0003]

【発明が解決しようとする課題】通常の水銀ランプ又は
キセノンランプなどの紫外線ランプを光源とする紫外線
露光装置を使用するフォトリソグラフでは、感光性樹脂
マスクに形成できる線幅は1.5μm程度であり、それ
以下の線幅のパターンを形成することは難しい。
In a photolithography using an ultraviolet exposure apparatus using a conventional ultraviolet lamp such as a mercury lamp or a xenon lamp as a light source, the line width that can be formed on the photosensitive resin mask is about 1.5 μm. It is difficult to form a pattern having a line width smaller than that.

【0004】エキシマレーザなど、より短い波長の光源
を使用することで、1μm以下のフォトリソグラフは可
能になるが、このような深紫外線光源は、安定性と寿命
に未だ問題があるので、ランニングコストが高くなる。
また、このような深紫外線露光装置は、通常の紫外線露
光装置に比べてかなり高価である。
[0004] The use of a shorter wavelength light source such as an excimer laser enables photolithography of 1 µm or less, but such deep ultraviolet light sources still have problems in stability and life, so running costs are low. Will be higher.
Further, such a deep ultraviolet exposure apparatus is considerably more expensive than a normal ultraviolet exposure apparatus.

【0005】一方、最近では、電子線描画技術もこのよ
うな極微細加工に用いられることがある。しかし、電子
線描画技術は電子線を走査して露光するので、非常に細
い線を描ける反面、スループットが低い。また、通常の
紫外線露光装置と比較してやはり高価な装置を必要とす
るので、0.5μm程度のパターンを形成するための装
置としては適していない。
On the other hand, recently, an electron beam drawing technique is sometimes used for such ultra-fine processing. However, since the electron beam lithography technology scans and exposes an electron beam, it can draw very fine lines, but has a low throughput. Further, since an expensive apparatus is required as compared with an ordinary ultraviolet exposure apparatus, it is not suitable as an apparatus for forming a pattern of about 0.5 μm.

【0006】この他、1μm以下のパターンを直接形成
するための露光装置にはX線露光装置がある。しかし、
この装置も非常に大がかりなものであり、マスク材の材
質などの問題等により未だ実用化には至っていない。
In addition, there is an X-ray exposure apparatus as an exposure apparatus for directly forming a pattern of 1 μm or less. But,
This apparatus is also very large and has not yet been put to practical use due to problems such as the material of the mask material.

【0007】本発明は、このような問題点を解決し、
0.5μm程度の横幅の光導波路層を、制御性良く且つ
高い再現性で製造する方法を提示することを目的とす
る。
[0007] The present invention solves such problems,
It is an object of the present invention to provide a method for manufacturing an optical waveguide layer having a width of about 0.5 μm with good controllability and high reproducibility.

【0008】本発明はまた、0.5μm程度の横幅の光
導波路層を、安価な装置を用いて高いスループットで製
造できる方法を提示することを目的とする。
Another object of the present invention is to provide a method for manufacturing an optical waveguide layer having a lateral width of about 0.5 μm at a high throughput by using an inexpensive apparatus.

【0009】本発明は更に、マスク幅よりも狭い幅の光
導波路を製造可能な方法を提示することを目的とする。
Another object of the present invention is to provide a method capable of manufacturing an optical waveguide having a width smaller than the mask width.

【0010】[0010]

【課題を解決するための手段】本発明に係る半導体光導
波路の製造方法は、下部クラッド上に導波路層及びガラ
ス層を積層した一次ウエファを製造するステップと、当
該ガラス層を所望マスクパターンに加工してガラスマス
クを形成するマスク形成ステップと、ドライエッチング
法により当該ガラスマスクに従って当該導波路層をエッ
チングして、当該ガラスマスクのパターンを当該導波路
層に転写する転写ステップと、ウエットエッチング法に
より当該ガラスマスクが両側に所定長さ張り出すように
当該導波路層をエッチングし、当該導波路層から所望断
面形状の光導波路を形成する導波路形成ステップと、当
該光導波路の両側に、一次埋め込み層を当該導波路の頂
面に揃う高さまで成長する一次埋め込みステップと、残
留するガラスマスクを除去するマスク除去ステップと、
当該光導波路及び当該一次埋め込み層上に二次埋め込み
層を成長する二次埋め込みステップとからなることを特
徴とする。
According to the present invention, there is provided a method for manufacturing a semiconductor optical waveguide, comprising the steps of: manufacturing a primary wafer having a waveguide layer and a glass layer laminated on a lower clad; and forming the glass layer into a desired mask pattern. A mask forming step of forming a glass mask by processing, a transfer step of etching the waveguide layer according to the glass mask by a dry etching method, and transferring a pattern of the glass mask to the waveguide layer, a wet etching method A waveguide forming step of etching the waveguide layer so that the glass mask protrudes a predetermined length on both sides to form an optical waveguide having a desired cross-sectional shape from the waveguide layer; and forming a primary layer on both sides of the optical waveguide. A primary burying step of growing the buried layer to a height flush with the top surface of the waveguide; And a mask removal step of removing,
And a secondary embedding step of growing a secondary embedding layer on the optical waveguide and the primary embedding layer.

【0011】このように、ドライエッチングとウエット
エッチングを併用するので、元々のマスク幅よりも狭い
横幅の光導波路を形成できる。ドライエッチング後にウ
エットエッチングを行うので、ドライエッチングによる
ダメージ部分を除去でき、成長不良を低減できる。ガラ
スマスクが横方向に所定長さだけ張り出すようにした状
態で埋め込み成長することにより、ガラスマスクの除去
後に平坦な表面が得られ、良質な上部クラッド層を成長
させることができる。
As described above, since both dry etching and wet etching are used, an optical waveguide having a lateral width smaller than the original mask width can be formed. Since wet etching is performed after the dry etching, a portion damaged by the dry etching can be removed, and growth defects can be reduced. By burying and growing the glass mask so as to protrude by a predetermined length in the lateral direction, a flat surface is obtained after the removal of the glass mask, and a high-quality upper cladding layer can be grown.

【0012】好ましくは、当該導波路層と当該ガラス層
の間にキャップ層を積層してあり、当該導波路形成ステ
ップは、当該導波路層をエッチングする第1エッチャン
トにより、当該ガラスマスクが両側に所定長さ張り出す
ように当該導波路層をエッチングし、当該導波路層から
所望断面形状の光導波路を形成する第1エッチングステ
ップと、当該光導波路上のキャップ層を選択的にエッチ
ングする第2エッチャントにより当該キャップ層を当該
光導波路の横幅に応じた幅にエッチングする第2エッチ
ングステップとからなる。
[0012] Preferably, a cap layer is laminated between the waveguide layer and the glass layer, and the waveguide forming step is such that the glass mask is placed on both sides by a first etchant for etching the waveguide layer. A first etching step of etching the waveguide layer so as to extend a predetermined length and forming an optical waveguide having a desired cross-sectional shape from the waveguide layer; and a second etching step of selectively etching a cap layer on the optical waveguide. A second etching step of etching the cap layer with an etchant to a width corresponding to the lateral width of the optical waveguide.

【0013】キャップ層が、ガラス層の積層の際のダメ
ージから導波路層を保護すると共に、再成長の際に導波
路が外気に曝されるのを防止する。これにより、良質な
光導波路が得られる。
[0013] The cap layer protects the waveguide layer from damage during lamination of the glass layers and also prevents the waveguide from being exposed to the outside air during regrowth. Thereby, a high-quality optical waveguide can be obtained.

【0014】例えば、下部クラッド層及びキャップ層が
InPからなり、導波路層がInGa1−xAs
1−y(0≦x<1、0<y≦1)からなる。
[0014] For example, the lower cladding layer and the cap layer comprises InP, the waveguide layer is In x Ga 1-x As y P
1-y (0 ≦ x <1, 0 <y ≦ 1).

【0015】導波路層が、(InGa1−xAl
1−yAs(0≦x≦1、0≦y≦1)からなっても
よい。
The waveguide layer, (In x Ga 1-x ) y Al
1-y As y may consist (0 ≦ x ≦ 1,0 ≦ y ≦ 1).

【0016】当該マスク除去ステップと当該二次埋め込
みステップの間に実行されて、当該キャップ層の表層部
分をエッチングするステップを設けることで、ガラス層
の積層の際にキャップ層が受けたダメージ部分を除去す
る。これにより、良質な上部クラッド層を積層できる。
[0016] By providing a step which is performed between the mask removing step and the secondary embedding step and etches a surface layer portion of the cap layer, a damaged portion which the cap layer has suffered during the lamination of the glass layer is provided. Remove. Thereby, a high-quality upper clad layer can be laminated.

【0017】例えば、当該下部クラッド層がInPから
なり、当該導波路層が、InGa 1−xAs
1−y(0≦x<1、0<y≦1)からなる。
For example, the lower cladding layer is made of InP.
And the waveguide layer is InxGa 1-xAsyP
1-y(0 ≦ x <1, 0 <y ≦ 1).

【0018】導波路層が(InGa1−xAl
1−yAs(0≦x≦1、0≦y≦1)からなっても
よい。
The waveguide layer is (In x Ga 1 -x ) y Al
1-y As y may consist (0 ≦ x ≦ 1,0 ≦ y ≦ 1).

【0019】マスク形成ステップは例えば、当該一次ウ
エファの当該ガラス層上に感光性樹脂をコートし、当該
感光性樹脂を当該所望マスクパターンで露光及び現像
し、ガラスに対するエッチャントで当該ガラス層を所望
マスクパターンに加工するステップからなる。即ち、紫
外線露光装置等の通常の光学露光装置を使用しても、
0.5μm幅程度の光導波路を形成できる。
In the mask forming step, for example, a photosensitive resin is coated on the glass layer of the primary wafer, the photosensitive resin is exposed and developed with the desired mask pattern, and the glass layer is etched with an etchant for glass to form the desired mask. It consists of processing into a pattern. That is, even when using a normal optical exposure apparatus such as an ultraviolet exposure apparatus,
An optical waveguide having a width of about 0.5 μm can be formed.

【0020】ドライエッチング法は例えば、リアクティ
ブイオンエッチング法又はプラズマエッチング法であ
る。
The dry etching method is, for example, a reactive ion etching method or a plasma etching method.

【0021】[0021]

【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0022】図1は、1.55μm帯の半導体増幅器に
適用した本発明の第1実施例のフローチャートを示し、
図2乃至図8は、各製造ステップにおける断面の模式図
を示す。
FIG. 1 is a flow chart of a first embodiment of the present invention applied to a semiconductor amplifier in the 1.55 μm band.
2 to 8 show schematic views of cross sections in each manufacturing step.

【0023】n型InP基板10上に、有機金属成長法
により下部クラッド層となるn型InPバッファ層12
及び厚さが約0.4μmのInGa1−xAs
1−y導波路層14を積層する(S1)。図2は、ステ
ップS1後の断面の模式図を示す。更に、プラズマCV
D法により、導波路層14の上にSiOガラス層16
を積層し(S2)、スピンコート法により感光性樹脂1
8をガラス層16上にコートする(S3)。図3は、ス
テップS3後の断面の模式図を示す。これにより、一次
ウエファが作製される。
An n-type InP buffer layer 12 serving as a lower cladding layer is formed on an n-type InP substrate 10 by an organic metal growth method.
And a thickness of about 0.4μm In x Ga 1-x As y P
The 1-y waveguide layer 14 is laminated (S1). FIG. 2 shows a schematic diagram of a cross section after step S1. Furthermore, plasma CV
The SiO 2 glass layer 16 is formed on the waveguide layer 14 by the D method.
Are laminated (S2), and the photosensitive resin 1 is spin-coated.
8 is coated on the glass layer 16 (S3). FIG. 3 shows a schematic diagram of a cross section after step S3. As a result, a primary wafer is manufactured.

【0024】この一次ウエファの感光性樹脂18を幅
1.5μmの導波路形状に水銀ランプのパターン露光装
置で露光して、現像する。これにより、幅約1.5μm
の感光性樹脂マスク18aが形成される(S4)。バッ
ファドフッ酸(体積混合比でフッ酸:フッ化アンモニウ
ム溶液=3:20の混合液)に浸すことでSiOガラ
ス層16をエッチングし、これにより感光性樹脂マスク
層18aのパターンをSiOガラス層16に転写する
(S5)。これにより、所望パターンのガラスマスク1
6aが形成される。図4は、ステップS5の後の断面の
模式図を示す。この時、エッチング時間を80秒とする
と、エッチャントが感光性樹脂マスク18aの下に回り
込むアンダーエッチングが生じ、この効果により、Si
ガラスマスク16aの横幅が、約1.0μmに減少
する。
The photosensitive resin 18 of the primary wafer is exposed to a 1.5 μm-wide waveguide by a pattern exposure device of a mercury lamp and developed. Thereby, the width is about 1.5 μm
Is formed (S4). The SiO 2 glass layer 16 is etched by dipping it in buffered hydrofluoric acid (a mixed solution of hydrofluoric acid: ammonium fluoride solution = 3: 20 in a volume mixing ratio), thereby changing the pattern of the photosensitive resin mask layer 18a to the SiO 2 glass layer. 16 (S5). Thereby, the glass mask 1 having a desired pattern is formed.
6a is formed. FIG. 4 shows a schematic diagram of a cross section after step S5. At this time, if the etching time is 80 seconds, underetching in which the etchant goes under the photosensitive resin mask 18a occurs, and this effect causes
The width of the O 2 glass mask 16a is reduced to about 1.0 μm.

【0025】SiOガラスマスク16aを形成した
後、感光性樹脂マスク18aを、感光性樹脂の溶剤、例
えば2−ブタノンを用いて除去する(S6)。
After forming the SiO 2 glass mask 16a, the photosensitive resin mask 18a is removed using a solvent for the photosensitive resin, for example, 2-butanone (S6).

【0026】続いて、リアクティブイオンエッチング
(RIE)法により、InGaAsP導波路層14を
0.3μm程度の深さまでエッチングして、SiO
ラスマスク16aのマスクパターンを導波路層14に転
写する(S7)。図5は、ステップS7後の断面の模式
図を示す。この時に得られる導波路層14の横幅は、S
iOガラスマスク16aとほぼ同じ1.0μm程度と
なる。勿論、このドライエッチングでは、下部クラッド
層12に達するまで完全に導波路層14をエッチングし
てもよい。
Subsequently, the InGaAsP waveguide layer 14 is etched by a reactive ion etching (RIE) method to a depth of about 0.3 μm, and the mask pattern of the SiO 2 glass mask 16a is transferred to the waveguide layer 14 ( S7). FIG. 5 shows a schematic diagram of a cross section after step S7. The width of the waveguide layer 14 obtained at this time is S
It is about 1.0 μm, which is almost the same as that of the iO 2 glass mask 16a. Of course, in this dry etching, the waveguide layer 14 may be completely etched until it reaches the lower cladding layer 12.

【0027】RIE法で導波路層14をエッチングした
後に、そのままの形状で埋め込み成長すると、RIEエ
ッチング中のイオン衝撃により、エッチングされた面に
は表面ダメージ層と呼ばれる層が残留し、この界面で結
晶性が著しく劣化する。しかし、本実施例では、後述す
るように、更にウエットエッチングを行ってこのダメー
ジ層を完全に除去するので、形成された導波路層14と
再成長層との間の界面における結晶性の劣化は生じな
い。
If the waveguide layer 14 is etched by the RIE method and then buried and grown in the same shape, a layer called a surface damage layer remains on the etched surface due to ion bombardment during the RIE etching. Crystallinity remarkably deteriorates. However, in the present embodiment, as will be described later, since the damaged layer is completely removed by further performing wet etching, the deterioration of the crystallinity at the interface between the formed waveguide layer 14 and the regrown layer is reduced. Does not occur.

【0028】続いて、InGaAsP導波路層14を硫
酸系エッチャント(体積混合比で濃硫酸:過酸化水素
水:水=1:8:12)を用いて、約25秒、ウエット
エッチングする(S8)。本実施例の場合、順メサ面が
出る方向を導波路の方向と一致させているので、InG
aAsP導波路層14から、上辺が約0.5μm、下辺
が約0.9μmの台形をした断面の導波路14aが得ら
れる。図6は、ステップS8後の断面の模式図を示す。
このとき、図6に示したように、SiOガラスマスク
16aは、左右にそれぞれ0.25μm程度張り出した
形となっている。この張り出しは、この後に説明する埋
め込み成長において重要な役割を果たす。
Subsequently, the InGaAsP waveguide layer 14 is wet-etched for about 25 seconds using a sulfuric acid-based etchant (concentrated sulfuric acid: hydrogen peroxide: water = 1: 8: 12 by volume mixing ratio) (S8). . In the case of the present embodiment, since the direction in which the normal mesa surface emerges matches the direction of the waveguide, InG
From the aAsP waveguide layer 14, a waveguide 14a having a trapezoidal cross section having an upper side of about 0.5 μm and a lower side of about 0.9 μm is obtained. FIG. 6 shows a schematic diagram of a cross section after step S8.
At this time, as shown in FIG. 6, the SiO 2 glass mask 16a has a shape protruding about 0.25 μm to each side. This overhang plays an important role in the buried growth described later.

【0029】ウエットエッチング(S8)の完了後、直
ちにウェファを有機金属気層成長(MOVPE)装置に
導入し、一次埋め込み成長を行う。本実施例では、電流
注入型の半導体増幅器を製造するので、埋め込み時にp
ドープInP層とnドープInP層を堆積して、電流ブ
ロック層を形成する。
Immediately after the completion of the wet etching (S8), the wafer is introduced into a metal organic vapor phase epitaxy (MOVPE) apparatus to perform primary burying growth. In this embodiment, a current injection type semiconductor amplifier is manufactured.
A current blocking layer is formed by depositing a doped InP layer and an n-doped InP layer.

【0030】一次埋め込み成長として、導波路14aの
横に、しかも導波路14aの頂面に揃うようにp型In
P電流ブロック層20及びn型InP電流ブロック層2
2を成長させる(S9)。その際、SiOガラスマス
ク16aの張り出しが、マスク16a上へのInPの堆
積を防止する。この張り出しがない場合、InP層2
0,22は、SiOマスク16aのエッジ部で盛り上
がるように成長を続け、結果としてマスク16aの上へ
覆い被さるように成長してしまう。図7は、ステップS
9後の断面の模式図を示す。
As the primary buried growth, the p-type In is grown next to the waveguide 14a so as to be aligned with the top surface of the waveguide 14a.
P current block layer 20 and n-type InP current block layer 2
2 is grown (S9). At this time, the overhang of the SiO 2 glass mask 16a prevents the deposition of InP on the mask 16a. If there is no overhang, the InP layer 2
0 and 22 continue to grow so as to swell at the edge of the SiO 2 mask 16a, and as a result, grow so as to cover the mask 16a. FIG.
9 shows a schematic view of the cross section after 9.

【0031】バッファドフッ酸によりSiOガラスマ
スク16aを除去する(S10)。マスク16aを除去
した後の表面は、ほぼ平坦である。
The SiO 2 glass mask 16a is removed with buffered hydrofluoric acid (S10). The surface after removing the mask 16a is substantially flat.

【0032】更に、0.15μm厚のノンドープInP
クラッド層24及び2μm厚のp型InPクラッド層2
6を有機金属気層成長法で成長する(S11)。図8
は、ステップS11の後の断面の模式図を示す。これに
より、半導体増幅器の導波路が完成する。
Further, a non-doped InP having a thickness of 0.15 μm is used.
Cladding layer 24 and 2 μm thick p-type InP cladding layer 2
6 is grown by an organic metal vapor deposition method (S11). FIG.
Shows a schematic diagram of a cross section after step S11. Thereby, the waveguide of the semiconductor amplifier is completed.

【0033】半導体増幅器の場合は、この後に周知の方
法で電極を形成する。そのプロセスは、極く一般的なも
のであり、しかも、本実施例とは直接関係しないので、
詳細な説明を省略する。
In the case of a semiconductor amplifier, electrodes are formed thereafter by a known method. Since the process is very general and not directly related to this example,
Detailed description is omitted.

【0034】本実施例では、ランプを光源とする通常の
紫外線露光装置を使用できるので、比較的安価な装置に
より大面積を一度に露光可能である。従って、高いスル
ープットが得られ、ランニングコストも低く、制御性及
び再現性も高い。ドライエッチングによる表面ダメージ
層をウエットエッチングで除去するので、再成長層界面
における結晶欠陥の発生を抑制できる。ウエットエッチ
ングの際のアンダーエッチング効果により、SiO
ラスマスク16aより更に幅の狭い導波路を形成でき
る。一次埋め込み再成長において必要なSiOガラス
マスクの張り出しがウエットエッチングで同時に形成さ
れるので、工程が少なくて良くなる。
In this embodiment, since a normal ultraviolet exposure apparatus using a lamp as a light source can be used, a large area can be exposed at a time by a relatively inexpensive apparatus. Therefore, high throughput is obtained, running cost is low, and controllability and reproducibility are high. Since the surface damage layer by dry etching is removed by wet etching, generation of crystal defects at the interface of the regrown layer can be suppressed. Due to the under-etching effect at the time of wet etching, a waveguide narrower than the SiO 2 glass mask 16a can be formed. Since the overhang of the SiO 2 glass mask necessary for the primary burying regrowth is formed at the same time by wet etching, the number of steps can be reduced.

【0035】ドライエッチング法としてRIE法を例示
したが、その他の方法、例えば、プラズマエッチング法
を使用してもよい。
Although the RIE method has been exemplified as the dry etching method, another method, for example, a plasma etching method may be used.

【0036】図1〜図8に示す実施例では、InGaA
sP導波路層14上に直接、SiO ガラスマスク層1
6を堆積した。しかし、Asを含む半導体は比較的酸化
され易いので、二次埋め込み成長前に僅かな時間であっ
ても導波路層表面が大気に曝されることはあまり好まし
くない。これを防止するには、一次ウエファの成長時
に、InGaAsP導波路層上にInPキャップ層を堆
積しておけばよい。また、SiOガラスマスク直下の
半導体表面は、ガラスマスクの堆積開始時にプラズマに
曝されるので、若干のダメージを受ける。このダメージ
を受けた部分を、二次埋め込み成長の前に除去しておく
のが好ましい。
In the embodiment shown in FIGS.
SiO 2 directly on the sP waveguide layer 14 2Glass mask layer 1
6 was deposited. However, semiconductors containing As are relatively oxidized.
Short time before the secondary burying growth.
However, exposure of the waveguide layer surface to the atmosphere is less preferred.
I don't. To prevent this, the primary wafer growth
Next, an InP cap layer is deposited on the InGaAsP waveguide layer.
You only have to stack them. In addition, SiO2Directly under the glass mask
The semiconductor surface is exposed to plasma at the beginning of the glass mask deposition.
Takes some damage from exposure. This damage
Parts that have been affected are removed before secondary buried growth
Is preferred.

【0037】これらを考慮した第2実施例のフローチャ
ートを図9に示す。図10乃至図17は、各ステップに
おける断面の模式図を示す。
FIG. 9 shows a flowchart of the second embodiment in consideration of the above. 10 to 17 show schematic views of cross sections in each step.

【0038】n型InP基板110上に、有機金属成長
法により下部クラッド層となるn型InPバッファ層1
12、厚さが約0.4μmのInGa1−xAs
1− 導波路層114及びi−InPキャップ層116
を積層する(S21)。図10は、ステップS21後の
断面の模式図を示す。更に、プラズマCVD法により、
キャップ層116の上にSiOガラス層118を積層
し(S22)、スピンコート法により感光性樹脂120
をガラス層118上にコートする(S23)。図11
は、ステップS23後の断面の模式図を示す。これによ
り、一次ウエファが作製される。
An n-type InP buffer layer 1 serving as a lower cladding layer is formed on an n-type InP substrate 110 by an organic metal growth method.
12, a thickness of about 0.4μm In x Ga 1-x As y P
1- y waveguide layer 114 and i-InP cap layer 116
Are laminated (S21). FIG. 10 shows a schematic view of a cross section after step S21. Furthermore, by the plasma CVD method,
The SiO 2 glass layer 118 is laminated on the cap layer 116 (S22), and the photosensitive resin 120 is formed by spin coating.
Is coated on the glass layer 118 (S23). FIG.
Shows a schematic diagram of a cross section after step S23. As a result, a primary wafer is manufactured.

【0039】この一次ウエファの感光性樹脂120を幅
1.5μmの導波路形状に水銀ランプのパターン露光装
置で露光して、現像する。これにより、幅約1.5μm
の感光性樹脂マスク120aが形成される(S24)。
バッファドフッ酸(体積混合比でフッ酸:フッ化アンモ
ニウム溶液=3:20の混合液)に浸すことでSiO
ガラス層118をエッチングし、これにより感光性樹脂
マスク層120aのパターンをSiOガラス層118
に転写する(S25)。これにより、所望パターンのガ
ラスマスク118aが形成される。図12は、ステップ
S25の後の断面の模式図を示す。この時、エッチング
時間を80秒とすると、エッチャントが感光性樹脂マス
ク120aの下に回り込むアンダーエッチングが生じ、
この効果により、SiOガラスマスク118aの横幅
が、約1.0μmに減少する。
The photosensitive resin 120 of the primary wafer has a width
Mercury lamp pattern exposure device with 1.5 μm waveguide shape
And then develop. Thereby, the width is about 1.5 μm
Is formed (S24).
Buffered hydrofluoric acid (hydrofluoric acid by volume mixing ratio: ammonium fluoride
Solution (3:20 mixed solution). 2
The glass layer 118 is etched, and the photosensitive resin
The pattern of the mask layer 120a is SiO2Glass layer 118
(S25). As a result, the desired pattern
A lath mask 118a is formed. FIG. 12 shows the steps
The schematic diagram of the cross section after S25 is shown. At this time, etching
Assuming that the time is 80 seconds, the etchant
Under-etching that occurs under the metal 120a,
Due to this effect, SiO2Width of glass mask 118a
Decreases to about 1.0 μm.

【0040】SiOガラスマスク118aを形成した
後、感光性樹脂マスク120aを、感光性樹脂の溶剤、
例えば2−ブタノンを用いて除去する(S26)。
After forming the SiO 2 glass mask 118a, the photosensitive resin mask 120a is replaced with a solvent for the photosensitive resin,
For example, it is removed using 2-butanone (S26).

【0041】続いて、リアクティブイオンエッチング
(RIE)法により、InGaAsP導波路層114を
0.3μm程度の深さまでエッチングして、SiO
ラスマスク118aのマスクパターンをキャップ層11
6及び導波路層114に転写する(S27)。図13
は、ステップS27後の断面の模式図を示す。この時に
得られる導波路層114の横幅は、SiOガラスマス
ク118aとほぼ同じ1.0μm程度となる。勿論、こ
のドライエッチングでは、下部クラッド層112に達す
るまで完全に導波路層114をエッチングしてもよい。
Subsequently, the InGaAsP waveguide layer 114 is etched to a depth of about 0.3 μm by a reactive ion etching (RIE) method, and the mask pattern of the SiO 2 glass mask 118 a is changed to the cap layer 11.
6 and transferred to the waveguide layer 114 (S27). FIG.
Shows a schematic diagram of a cross section after step S27. The lateral width of the waveguide layer 114 obtained at this time is about 1.0 μm, which is almost the same as that of the SiO 2 glass mask 118a. Of course, in this dry etching, the waveguide layer 114 may be completely etched until the lower clad layer 112 is reached.

【0042】InGaAsP導波路層114を硫酸系エ
ッチャント(体積混合比で濃硫酸:過酸化水素水:水=
1:8:12)を用いて約25秒、ウエットエッチング
する(S28)。本実施例の場合、順メサ面が出る方向
を導波路の方向と一致させているので、InGaAsP
導波路層114から、上辺が約0.5μm、下辺が約
0.9μmの台形をした断面の導波路114aが得られ
る。InPキャップ層116及びInPクラッド層11
2はエッチングされない。図14は、ステップS28後
の断面の模式図を示す。
The InGaAsP waveguide layer 114 is formed using a sulfuric acid-based etchant (concentrated sulfuric acid: hydrogen peroxide solution: water =
1: 8: 12) for about 25 seconds (S28). In the case of the present embodiment, since the direction in which the normal mesa surface emerges matches the direction of the waveguide, InGaAsP
From the waveguide layer 114, a waveguide 114a having a trapezoidal cross section with an upper side of about 0.5 μm and a lower side of about 0.9 μm is obtained. InP cap layer 116 and InP clad layer 11
2 is not etched. FIG. 14 shows a schematic diagram of a cross section after step S28.

【0043】次に、InPキャップ層116の横幅が導
波路114aの横幅に一致する程度に、塩酸系エッチャ
ントによりによりInPキャップ層及びInPクラッド
層112をエッチングする(S29)。これにより、I
nP下部クラッド層112が幾分、薄くなる。図15
は、ステップS29後の断面の模式図を示す。この状態
で、第1実施例の場合と同様に、SiOガラスマスク
118aは、左右にそれぞれ0.25μm程度張り出し
た形となっている。この張り出しは、この後に説明する
埋め込み成長において重要な役割を果たす。
Next, the InP cap layer and the InP cladding layer 112 are etched with a hydrochloric acid-based etchant to such an extent that the width of the InP cap layer 116 matches the width of the waveguide 114a (S29). This allows I
The nP lower cladding layer 112 is somewhat thinner. FIG.
Shows a schematic diagram of a cross section after step S29. In this state, as in the case of the first embodiment, the SiO 2 glass mask 118a has a shape protruding left and right by about 0.25 μm. This overhang plays an important role in the buried growth described later.

【0044】ウエットエッチング(S29)の完了後、
直ちにウェファを有機金属気層成長(MOVPE)装置
に導入し、一次埋め込み成長を行う。以下のプロセス
は、第1実施例と同じでよい。本実施例でも、電流注入
型の半導体増幅器を製造するので、埋め込み時にpドー
プInP層とnドープInP層を堆積して、電流ブロッ
ク層を形成する。
After the completion of the wet etching (S29),
Immediately, the wafer is introduced into an MOVPE apparatus to perform primary burying growth. The following process may be the same as in the first embodiment. Also in this embodiment, since a current injection type semiconductor amplifier is manufactured, a p-doped InP layer and an n-doped InP layer are deposited at the time of embedding to form a current blocking layer.

【0045】一次埋め込み成長として、導波路114a
の横に、しかもキャップ層116の頂面に揃うようにp
型InP電流ブロック層122及びn型InP電流ブロ
ック層124を成長させる(S30)。その際、SiO
ガラスマスク118aの張り出しが、マスク118a
上へのInPの堆積を防止する。この張り出しがない場
合、InP層122,124は、SiOマスク118
aのエッジ部で盛り上がるように成長を続け、結果とし
てマスク118aの上へ覆い被さるように成長してしま
う。図16は、ステップS30後の断面の模式図を示
す。
As the primary buried growth, the waveguide 114a
Next to the top of the cap layer 116.
The n-type InP current block layer 122 and the n-type InP current block layer 124 are grown (S30). At that time, SiO
2 The overhang of the glass mask 118a
Prevents InP deposition on top. Without this overhang, InP layer 122, 124, SiO 2 mask 118
The growth is continued so as to swell at the edge portion a, and as a result, it grows so as to cover the mask 118a. FIG. 16 shows a schematic diagram of a cross section after step S30.

【0046】バッファドフッ酸によりSiOガラスマ
スク118aを除去する(S31)。マスク118aを
除去した後の表面は、ほぼ平坦である。
The SiO 2 glass mask 118a is removed with buffered hydrofluoric acid (S31). The surface after removing the mask 118a is substantially flat.

【0047】更に、0.15μm厚のノンドープInP
クラッド層126及び2μm厚のp型InPクラッド層
128を有機金属気層成長法で成長する(S32)。図
17は、ステップS32の後の断面の模式図を示す。こ
れにより、半導体増幅器の導波路が完成する。
Further, a non-doped InP having a thickness of 0.15 μm is used.
A cladding layer 126 and a p-type InP cladding layer 128 having a thickness of 2 μm are grown by a metal organic vapor deposition method (S32). FIG. 17 shows a schematic diagram of a cross section after step S32. Thereby, the waveguide of the semiconductor amplifier is completed.

【0048】この後、周知の方法で電極を形成する。Thereafter, an electrode is formed by a known method.

【0049】図9乃至図17に示す実施例では、InP
キャップ層116を追加したことにより、導波路114
aの頂面を埋め込み再成長前に外気に曝すことを防ぐこ
とが出来る。また、ガラスマスクの堆積開始時に導波路
層114が直接、プラズマに曝されることが無くなるの
で、プラズマによるダメージを回避できる。
In the embodiment shown in FIGS. 9 to 17, the InP
The addition of the cap layer 116 allows the waveguide 114
It is possible to prevent the top surface of “a” from being exposed to the outside air before being buried and regrown. In addition, since the waveguide layer 114 is not directly exposed to plasma at the start of the deposition of the glass mask, damage due to plasma can be avoided.

【0050】また、最終的にInPキャップ層116を
残しているが、ガラスマスク118aを除去した後であ
って、二次成長の前に、InPキャップ操作116の一
部を塩酸を主成分とするエッチャントで除去しても良
い。これにより、ガラス層118の積層時に受けたダメ
ージ部分を除去する。
Although the InP cap layer 116 is finally left, after the glass mask 118a is removed and before the secondary growth, a part of the InP capping operation 116 is mainly made of hydrochloric acid. It may be removed with an etchant. As a result, a damaged portion received during lamination of the glass layer 118 is removed.

【0051】1.55μm帯用半導体光増幅器を製造す
る場合を説明したが、本発明は、その他の半導体機能素
子を製造する場合にも適用できることは明らかである。
例えば、本発明は1.3μm帯の光導波路層を形成する
場合にも適用できる。但し、導波路層がP(リン)を多
く含むので、導波路層のウエットエッチング後の形状が
台形とならずに矩形となる。このような場合でも、一次
埋め込み再成長時にSiOガラスマスクの張り出しが
有効であることに変わりはない。SiOガラスマスク
の張り出し長さが適当な長さとなるように、ウエットエ
ッチング時間を調整すればよい。
Although the case where the semiconductor optical amplifier for the 1.55 μm band is manufactured has been described, it is apparent that the present invention can be applied to the case where other semiconductor functional elements are manufactured.
For example, the present invention can be applied to a case where a 1.3 μm band optical waveguide layer is formed. However, since the waveguide layer contains a large amount of P (phosphorus), the shape of the waveguide layer after wet etching is not trapezoidal but rectangular. Even in such a case, the overhang of the SiO 2 glass mask is still effective during the primary burying and regrowth. The wet etching time may be adjusted so that the overhang length of the SiO 2 glass mask is an appropriate length.

【0052】n型基板を用いる場合を説明したが、p型
基板を用い、導電型を反転しても良い。また、半導体増
幅器ではなく、通常は電流を注入しない半導体AWG又
はADMの場合には、導電型は本質的にどの型であって
もよい。
Although the case where the n-type substrate is used has been described, the conductivity type may be reversed using a p-type substrate. In the case of a semiconductor AWG or ADM that does not normally inject a current, instead of a semiconductor amplifier, the conductivity type may be essentially any type.

【0053】導波路層14,114がInGa1−x
As1−y(0≦x<1、0<y≦1)からなる場
合を説明したが、(InGa1−xAl1−y
(0≦x≦1、0≦y≦1)からなる場合にも、本
発明を適用できる。
The waveguide layers 14 and 114 are made of In x Ga 1-x
As y P 1-y (0 ≦ x <1,0 <y ≦ 1) has been described a case consisting of, (In x Ga 1-x ) y Al 1-y A
The present invention can be applied to a case where s y (0 ≦ x ≦ 1, 0 ≦ y ≦ 1).

【0054】[0054]

【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、1μm以下、典型的には0.5μ
m程度の横幅の光導波路層を、制御性良く且つ高い再現
性で、比較的安価な装置を用いて製造できる。しかも、
高いスループットで製造可能である。
As can be easily understood from the above description, according to the present invention, the thickness is 1 μm or less, typically 0.5 μm.
An optical waveguide layer having a width of about m can be manufactured with good controllability and high reproducibility using a relatively inexpensive apparatus. Moreover,
It can be manufactured with high throughput.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1実施例のフローチャートであ
る。
FIG. 1 is a flowchart of a first embodiment of the present invention.

【図2】 ステップS1後の断面の模式図である。FIG. 2 is a schematic view of a cross section after step S1.

【図3】 ステップS3後の断面の模式図である。FIG. 3 is a schematic view of a cross section after step S3.

【図4】 ステップS5の後の断面の模式図である。FIG. 4 is a schematic diagram of a cross section after step S5.

【図5】 ステップS7後の断面の模式図である。FIG. 5 is a schematic diagram of a cross section after step S7.

【図6】 ステップS8後の断面の模式図である。FIG. 6 is a schematic diagram of a cross section after step S8.

【図7】 ステップS9後の断面の模式図である。FIG. 7 is a schematic diagram of a cross section after step S9.

【図8】 ステップS11後の断面の模式図である。FIG. 8 is a schematic diagram of a cross section after step S11.

【図9】 本発明の第2実施例のフローチャートであ
る。
FIG. 9 is a flowchart of a second embodiment of the present invention.

【図10】 ステップS21後の断面の模式図である。FIG. 10 is a schematic diagram of a cross section after step S21.

【図11】 ステップS23後の断面の模式図である。FIG. 11 is a schematic diagram of a cross section after step S23.

【図12】 ステップS25の後の断面の模式図であ
る。
FIG. 12 is a schematic diagram of a cross section after step S25.

【図13】 ステップS27後の断面の模式図である。FIG. 13 is a schematic diagram of a cross section after step S27.

【図14】 ステップS28後の断面の模式図である。FIG. 14 is a schematic view of a cross section after step S28.

【図15】 ステップS29後の断面の模式図である。FIG. 15 is a schematic view of a cross section after step S29.

【図16】 ステップS30後の断面の模式図である。FIG. 16 is a schematic diagram of a cross section after step S30.

【図17】 ステップS32後の断面の模式図である。FIG. 17 is a schematic diagram of a cross section after step S32.

【符号の説明】[Explanation of symbols]

10:n型InP基板 12:n型InPバッファ層(下部クラッド層) 14:導波路層 14a:導波路 16:SiOガラス層 16a:ガラスマスク 18:感光性樹脂 18a:感光樹脂マスク 20:p型InP電流ブロック層 22:n型InP電流ブロック層 24:ノンドープInPクラッド層 26:p型InPクラッド層 110:n型InP基板 112:n型InPバッファ層(下部クラッド層) 114:導波路層 114a:導波路 116:InPキャップ層 118:SiOガラス層 118a:ガラスマスク 120:感光性樹脂 120a:感光樹脂マスク 122:p型InP電流ブロック層 124:n型InP電流ブロック層 126:ノンドープInPクラッド層 128:p型InPクラッド層10: n-type InP substrate 12: n-type InP buffer layer (lower cladding layer) 14: waveguide layer 14a: waveguide 16: SiO 2 glass layer 16a: glass mask 18: photosensitive resin 18a: photosensitive resin mask 20: p -Type InP current blocking layer 22: n-type InP current blocking layer 24: non-doped InP cladding layer 26: p-type InP cladding layer 110: n-type InP substrate 112: n-type InP buffer layer (lower cladding layer) 114: waveguide layer 114a : Waveguide 116: InP cap layer 118: SiO 2 glass layer 118 a: glass mask 120: photosensitive resin 120 a: photosensitive resin mask 122: p-type InP current blocking layer 124: n-type InP current blocking layer 126: non-doped InP cladding layer 128: p-type InP cladding layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇佐見 正士 埼玉県上福岡市大原二丁目1番15号株式会 社ケイディディ研究所内 (72)発明者 鶴澤 宗文 埼玉県上福岡市大原二丁目1番15号株式会 社ケイディディ研究所内 (72)発明者 坂田 治久 埼玉県上福岡市大原二丁目1番15号株式会 社ケイディディ研究所内 (72)発明者 田中 信介 埼玉県上福岡市大原二丁目1番15号株式会 社ケイディディ研究所内 Fターム(参考) 2H047 KA04 PA05 PA06 PA12 PA14 PA24 QA02 TA05 TA42 TA43 5F045 AA04 AA08 AB12 AB18 AB32 AB40 AF20 BB08 DA53 DB05 EB20 HA13 HA14 5F073 AA13 CA12 CB02 DA05 DA22 DA25  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masaji Usami 2-1-1-15 Ohara, Kamifukuoka-shi, Saitama Pref. Inside Kadeidi Research Institute, Inc. (72) Munefumi Tsuruzawa 2-chome, Ohara, Kamifukuoka-shi, Saitama No. 1-15 Inside Keididi Research Institute, Inc. (72) Inventor Haruhisa Sakata 2-chome, Ohara, Kamifukuoka City, Saitama Prefecture 1-115 Inside Keideidi Research Institute, Inc. (72) Inventor Shinsuke Tanaka 2-chome Ohara, Kamifukuoka City, Saitama Prefecture No. 1-15 F-term in K.D. Laboratory (reference) 2H047 KA04 PA05 PA06 PA12 PA14 PA24 QA02 TA05 TA42 TA43 5F045 AA04 AA08 AB12 AB18 AB32 AB40 AF20 BB08 DA53 DB05 EB20 HA13 HA14 5F073 AA13 CA12 CB02 DA05 DA25 DA

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 下部クラッド上に導波路層及びガラス層
を積層した一次ウエファを製造するステップと、 当該ガラス層を所望マスクパターンに加工してガラスマ
スクを形成するマスク形成ステップと、 ドライエッチング法により当該ガラスマスクに従って当
該導波路層をエッチングして、当該ガラスマスクのパタ
ーンを当該導波路層に転写する転写ステップと、 ウエットエッチング法により当該ガラスマスクが両側に
所定長さ張り出すように当該導波路層をエッチングし、
当該導波路層から所望断面形状の光導波路を形成する導
波路形成ステップと、 当該光導波路の両側に、一次埋め込み層を当該導波路の
頂面に揃う高さまで成長する一次埋め込みステップと、 残留するガラスマスクを除去するマスク除去ステップ
と、 当該光導波路及び当該一次埋め込み層上に二次埋め込み
層を成長する二次埋め込みステップとからなることを特
徴とする半導体光導波路の製造方法。
A step of manufacturing a primary wafer in which a waveguide layer and a glass layer are laminated on a lower clad; a mask forming step of processing the glass layer into a desired mask pattern to form a glass mask; Etching the waveguide layer in accordance with the glass mask, and transferring the pattern of the glass mask to the waveguide layer; and conducting the wet etching so that the glass mask extends to both sides by a predetermined length by wet etching. Etch the waveguide layer,
A waveguide forming step of forming an optical waveguide having a desired cross-sectional shape from the waveguide layer; a primary embedding step of growing a primary embedding layer on both sides of the optical waveguide to a height aligned with the top surface of the waveguide; A method for manufacturing a semiconductor optical waveguide, comprising: a mask removing step of removing a glass mask; and a secondary embedding step of growing a secondary embedding layer on the optical waveguide and the primary embedding layer.
【請求項2】 更に、当該導波路層と当該ガラス層の間
にキャップ層を積層してあり、当該導波路形成ステップ
は、当該導波路層をエッチングする第1エッチャントに
より、当該ガラスマスクが両側に所定長さ張り出すよう
に当該導波路層をエッチングし、当該導波路層から所望
断面形状の光導波路を形成する第1エッチングステップ
と、当該光導波路上のキャップ層を選択的にエッチング
する第2エッチャントにより当該キャップ層を当該光導
波路の横幅に応じた幅にエッチングする第2エッチング
ステップとからなる請求項1に記載の半導体光導波路の
製造方法。
2. The method according to claim 1, further comprising the step of forming a cap layer between the waveguide layer and the glass layer, wherein the step of forming the waveguide includes the step of forming the glass mask on both sides by a first etchant for etching the waveguide layer. A first etching step of etching the waveguide layer so as to protrude a predetermined length from the waveguide layer to form an optical waveguide having a desired cross-sectional shape from the waveguide layer; and selectively etching a cap layer on the optical waveguide. 2. The method for manufacturing a semiconductor optical waveguide according to claim 1, comprising: a second etching step of etching the cap layer to a width corresponding to a lateral width of the optical waveguide by two etchants.
【請求項3】 当該下部クラッド層及び当該キャップ層
がInPからなり、当該導波路層がInGa1−x
1−y(0≦x<1、0<y≦1)からなる請求
項2に記載の半導体光導波路の製造方法。
3. The lower cladding layer and the cap layer are made of InP, and the waveguide layer is made of In x Ga 1-x A.
s y P 1-y (0 ≦ x <1,0 <y ≦ 1) a method of manufacturing a semiconductor optical waveguide according to claim 2 comprising a.
【請求項4】 当該導波路層が(InGa1−x
Al1−yAs(0≦x≦1、0≦y≦1)からなる
請求項2に記載の半導体光導波路の製造方法。
Wherein the waveguide layer is (In x Ga 1-x) y
Al 1-y As y (0 ≦ x ≦ 1,0 ≦ y ≦ 1) a method of manufacturing a semiconductor optical waveguide according to claim 2 comprising a.
【請求項5】 当該第1エッチャントが硫酸系エッチン
グ液からなり、当該第2エッチャントが塩酸系エッチン
グ液からなる請求項2に記載の半導体光導波路の製造方
法。
5. The method according to claim 2, wherein the first etchant comprises a sulfuric acid-based etchant, and the second etchant comprises a hydrochloric acid-based etchant.
【請求項6】 更に、当該マスク除去ステップと当該二
次埋め込みステップの間に実行されて、当該キャップ層
の表層部分をエッチングするステップを具備する請求項
2に記載の半導体光導波路の製造方法。
6. The method according to claim 2, further comprising the step of etching a surface portion of the cap layer, which is performed between the mask removing step and the secondary filling step.
【請求項7】 当該下部クラッド層がInPからなり、
当該導波路層が、InGa1−xAs1−y(0
≦x<1、0<y≦1)からなる請求項1に記載の半導
体光導波路の製造方法。
7. The lower cladding layer is made of InP,
The waveguide layer, In x Ga 1-x As y P 1-y (0
2. The method of manufacturing a semiconductor optical waveguide according to claim 1, wherein ≦ x <1, 0 <y ≦ 1).
【請求項8】 当該導波路層が(InGa1−x
Al1−yAs(0≦x≦1、0≦y≦1)からなる
請求項1に記載の半導体光導波路の製造方法。
8. The waveguide layer is (In x Ga 1-x) y
Al 1-y As y (0 ≦ x ≦ 1,0 ≦ y ≦ 1) a method of manufacturing a semiconductor optical waveguide according to claim 1 comprising a.
【請求項9】 当該マスク形成ステップが、当該一次ウ
エファの当該ガラス層上に感光性樹脂をコートし、当該
感光性樹脂を当該所望マスクパターンで露光及び現像
し、ガラスに対するエッチャントで当該ガラス層を所望
マスクパターンに加工する請求項1又は2に記載の半導
体光導波路の製造方法。
9. The mask forming step includes coating a photosensitive resin on the glass layer of the primary wafer, exposing and developing the photosensitive resin with the desired mask pattern, and exposing the glass layer with an etchant for glass. 3. The method according to claim 1, wherein the semiconductor optical waveguide is processed into a desired mask pattern.
【請求項10】 当該ドライエッチング法が、リアクテ
ィブイオンエッチング法及びプラズマエッチング法の何
れかである請求項1又は2に記載の半導体光導波路の製
造方法。
10. The method of manufacturing a semiconductor optical waveguide according to claim 1, wherein the dry etching method is any one of a reactive ion etching method and a plasma etching method.
JP2000085697A 2000-03-27 2000-03-27 Method for manufacturing semiconductor optical waveguide Withdrawn JP2001272564A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000085697A JP2001272564A (en) 2000-03-27 2000-03-27 Method for manufacturing semiconductor optical waveguide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000085697A JP2001272564A (en) 2000-03-27 2000-03-27 Method for manufacturing semiconductor optical waveguide

Publications (1)

Publication Number Publication Date
JP2001272564A true JP2001272564A (en) 2001-10-05

Family

ID=18601977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000085697A Withdrawn JP2001272564A (en) 2000-03-27 2000-03-27 Method for manufacturing semiconductor optical waveguide

Country Status (1)

Country Link
JP (1) JP2001272564A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228984A (en) * 2005-02-17 2006-08-31 Sumitomo Electric Ind Ltd Manufacturing method of semiconductor laser
JP2008172101A (en) * 2007-01-12 2008-07-24 Furukawa Electric Co Ltd:The Embedding method, semiconductor device manufacturing method, and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228984A (en) * 2005-02-17 2006-08-31 Sumitomo Electric Ind Ltd Manufacturing method of semiconductor laser
JP4569311B2 (en) * 2005-02-17 2010-10-27 住友電気工業株式会社 Manufacturing method of semiconductor laser
JP2008172101A (en) * 2007-01-12 2008-07-24 Furukawa Electric Co Ltd:The Embedding method, semiconductor device manufacturing method, and semiconductor device
JP4653124B2 (en) * 2007-01-12 2011-03-16 古河電気工業株式会社 Semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
US6794230B2 (en) Approach to improve line end shortening
JP2009071306A (en) Method for forming micropattern in semiconductor device
US7371695B2 (en) Use of TEOS oxides in integrated circuit fabrication processes
JP2001272564A (en) Method for manufacturing semiconductor optical waveguide
US6335216B1 (en) Method for fabricating a semiconductor optical device having a ridge stripe
CN111370995B (en) Surface grating semiconductor laser and manufacturing method thereof
JP3007928B2 (en) Method for manufacturing optical semiconductor device
CN101017781A (en) Improvement of the method for making heterogeneous dual-pole transistor T-type emission pole metal figure
US20080108224A1 (en) Patterning methods
JP4681644B2 (en) Optical waveguide fabrication method
KR20100004705A (en) Method for fabricating semiconductor device
KR20090027425A (en) Method for fabricating minute pattern in semiconductor device
JP3047049B2 (en) Method of manufacturing buried semiconductor laser
JP2002217446A (en) Optical semiconductor integrated device and method of manufacturing the same
JP2000124539A (en) Manufacture of semiconductor optical element
JPH10189731A (en) Contact hole forming method
KR100318272B1 (en) Method for forming fine pattern of semiconductor device
JP2015087509A (en) Optical waveguide manufacturing method
JP3676771B2 (en) Manufacturing method of semiconductor device
JP3716039B2 (en) Semiconductor device and manufacturing method thereof
JPH03278543A (en) Manufacture of field-effect transistor
KR100464353B1 (en) Method for fabricating grating of laser diode
JPH0918085A (en) Manufacture of semiconductor laser
KR20050056355A (en) Method for forming fine pattern of semiconductor device
JPH07135194A (en) Formation of mask for dry etching

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605