JPH10189731A - Contact hole forming method - Google Patents

Contact hole forming method

Info

Publication number
JPH10189731A
JPH10189731A JP26361297A JP26361297A JPH10189731A JP H10189731 A JPH10189731 A JP H10189731A JP 26361297 A JP26361297 A JP 26361297A JP 26361297 A JP26361297 A JP 26361297A JP H10189731 A JPH10189731 A JP H10189731A
Authority
JP
Japan
Prior art keywords
film
forming
conductive film
hole
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26361297A
Other languages
Japanese (ja)
Inventor
Eigo Kan
榮吾 簡
Shishi Gan
子師 顔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SEKAI SENSHIN SEKITAI DENRO KO
SEKAI SENSHIN SEKITAI DENRO KOFUN YUGENKOSHI
Original Assignee
SEKAI SENSHIN SEKITAI DENRO KO
SEKAI SENSHIN SEKITAI DENRO KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEKAI SENSHIN SEKITAI DENRO KO, SEKAI SENSHIN SEKITAI DENRO KOFUN YUGENKOSHI filed Critical SEKAI SENSHIN SEKITAI DENRO KO
Publication of JPH10189731A publication Critical patent/JPH10189731A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for forming a contact hole having a smaller diameter than that of the hole formed by using normal ultraviolet ray I-line. SOLUTION: A non-conductive film and a patterned photoresist film 38 are formed on a semiconductor substrate, a polymer film 44 is uniformly deposited on the non-conductive film and the film 38, then the film 44 is etched to form polymer spacers 48A, 48B on the photoresist film. And, with the spacers 48A, 48B as masks, the non-conductive film is removed by etching up to the substrate to form a hole (e.g. a contact hole, a line pith, trench), and depositing and dry etching steps are executed under the same reaction conditions.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電子構造におい
てコンタクトホールを形成する方法に関し、特に、フォ
トレジスト膜の側壁上の重合物スペーサーを利用して、
半導体デバイスの非導電膜において比較的細いコンタク
トホールまたはラインピッチあるいはトレンチを形成す
る方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a contact hole in an electronic structure, and more particularly, to a method for forming a contact hole on a sidewall of a photoresist film by using a polymer spacer.
The present invention relates to a method for forming a relatively thin contact hole, line pitch or trench in a non-conductive film of a semiconductor device.

【0002】[0002]

【従来の技術】現在、半導体デバイスは、半導体基板
(例えばシリコン基板)上に構築されており、基板上に
形成したP形ドーピング領域およびN形ドーピング領域
をデバイスの基本的な構成要素としている。これらのド
ーピング領域を特殊な構造を介して接続することにより
必要な回路を形成している。しかしながら、この回路は
一般テスト用の導電パッドを介して、パッケージされた
チップに接続されて初めて外部に接続できるものであ
る。従って、1つの半導体回路においては、少なくとも
1つの導電膜パターン(例えば金属)を堆積ならびにパ
ターニングして、チップの異なる領域間におけるコンタ
クトあるいは内部配線を形成しなければならない。例え
ば、典型的な半導体製造プロセスにおいては、まずチッ
プを絶縁膜で覆ってから、この絶縁膜上にパターンを形
成するとともに、エッチングによりコンタクト開口を形
成し、導電材料をコンタクト開口の内部に堆積させるこ
とによりコンタクトプラグおよび内部配線ノードを形成
している。
2. Description of the Related Art At present, a semiconductor device is built on a semiconductor substrate (for example, a silicon substrate), and a P-type doping region and an N-type doping region formed on the substrate are basic components of the device. A necessary circuit is formed by connecting these doping regions via a special structure. However, this circuit can be connected to the outside only after it is connected to the packaged chip through the conductive pad for general test. Therefore, in one semiconductor circuit, at least one conductive film pattern (for example, metal) must be deposited and patterned to form contacts or internal wiring between different regions of the chip. For example, in a typical semiconductor manufacturing process, a chip is first covered with an insulating film, a pattern is formed on the insulating film, a contact opening is formed by etching, and a conductive material is deposited inside the contact opening. Thus, a contact plug and an internal wiring node are formed.

【0003】一般的に、シリコンまたはシリサイドと接
続するコンタクトホールは、リソグラフィーおよびドラ
イエッチングを利用して絶縁膜すなわち誘電膜中に形成
される。ドライエッチングには異方性エッチングが採用
されて、形成されるコンタクトホールが大きなアスペク
ト比ならびに垂直な側壁を有することができるようにし
ている。続いて、コンタクトホール内部に導電材料(例
えば金属)を埋め込んで第1層の金属による垂直コンタ
クトを形成する。もちろん、コンタクトホールをウェッ
トエッチングにより形成することも可能である。ウェッ
トエッチングは、ウェハーを適当なエッチング液に浸漬
またはエッチング液をウェハー上に噴霧して行われる。
ところが、ウェットエッチングは等方性エッチングであ
るから、水平方向と垂直方向とを同時にエッチングす
る。従って、水平方向のエッチングによりマスク下端に
おいてプロセスにとっては不都合なアンダーカットが発
生する。反対に、ドライエッチングは異方性エッチング
であるから、形成されるコンタクトホールの上部と下部
との幅がほぼ同一である。また、ドライエッチングでは
アンダーカットが発生しないとともに、余分な水平面積
を割り当ててコンタクトホールとする必要がないので浪
費を抑制できるから、現在のサブミクロン素子において
は、多くがドライエッチングを採用している。ドライエ
ッチングには、その他にも利点があり、例えば、化学的
危険性を減少させ、製造工程を減少させるので、製造プ
ロセスの自動化ならびにツールのクラスタリングが容易
である。現在、最も多用されているドライエッチング技
術としてはプラズマエッチングおよび反応イオンエッチ
ングがある。
Generally, a contact hole connected to silicon or silicide is formed in an insulating film, that is, a dielectric film using lithography and dry etching. Anisotropic etching is employed in the dry etching so that the formed contact hole can have a large aspect ratio and vertical side walls. Subsequently, a conductive material (for example, a metal) is buried in the contact hole to form a vertical contact made of the metal of the first layer. Of course, the contact hole can be formed by wet etching. The wet etching is performed by dipping the wafer in an appropriate etching solution or spraying the etching solution on the wafer.
However, since wet etching is isotropic etching, etching is performed simultaneously in the horizontal and vertical directions. Therefore, an undercut that is inconvenient for the process occurs at the lower end of the mask due to the horizontal etching. Conversely, since dry etching is anisotropic etching, the widths of the upper and lower portions of the formed contact hole are substantially the same. In addition, undercut does not occur in dry etching, and it is not necessary to allocate an extra horizontal area as a contact hole, so that waste can be suppressed. Therefore, most of current submicron devices employ dry etching. . Dry etching has other advantages, for example, because it reduces chemical hazards and reduces the number of manufacturing steps, making it easier to automate the manufacturing process and cluster tools. Currently, the most frequently used dry etching techniques include plasma etching and reactive ion etching.

【0004】そして、ドライエッチング技術が素子スケ
ールを制御する上で大きな貢献を果たしているので、V
LSIおよびULSIの製造プロセスにおいても広く採
用されているが、ドライエッチングにもいくつかの問題
がある。その1つに、ドライエッチングではパターンの
形成寸法を縮小することができないことが上げられる。
現在のULSIデバイスにおいて、半導体デバイスは、
水平寸法あるいは垂直寸法のいずれにおいても絶えずス
ケールダウンされて素子集積密度の向上というニーズに
応えようとしている。従って、素子寸法を縮小する製造
プロセス技術もそれにともなって重要なものとなってい
る。そこでチップ上に転写できる特徴寸法(Feature Si
ze)、つまりコンタクトホールの大きさ、最小の線幅ラ
インピッチあるいはラインピッチがチップの集積密度に
直接関係してくる。このため、高密度チップ設計の革新
を提唱する際には、特徴寸法を縮小するためのリソグラ
フィー技術を指しているのが普通である。
[0004] Since the dry etching technology has greatly contributed to control of the device scale, V
Although widely used in LSI and ULSI manufacturing processes, dry etching also has some problems. One of the reasons is that dry etching cannot reduce the pattern formation size.
In current ULSI devices, semiconductor devices are:
Both horizontal and vertical dimensions are constantly being scaled down to meet the need for increased device integration density. Therefore, the manufacturing process technology for reducing the element size is also important accordingly. Therefore, feature dimensions that can be transferred onto a chip (Feature Si
ze), that is, the size of the contact hole, the minimum line width, or the line pitch is directly related to the integration density of the chip. For this reason, when advocating innovation in high-density chip design, it usually refers to lithography technology for reducing feature sizes.

【0005】主要なリソグラフィー技術(光学、電子
線、X線、イオン線)において、紫外線光源を使用する
リソグラフィー技術が最も重要なものの1つである。現
在、最も多く使用されているフォトリソグラフィーの紫
外線光源は、アーク灯光源およびレーザー光源である。
その発射される光線としては、主要なスペクトルとして
遠紫外線(波長が100〜300nmの範囲)、中紫外
線(波長が300〜360nm範囲)、近紫外線(波長
が360〜450nmの範囲)がある。例をあげて言え
ば、水銀‐キセノン・アークランプ光源を採用する時、
その波長は主に遠紫外線(DUV)であって、365n
m(I−line),405nm(H−line),4
36nm(G−line)がある。また、使用されるフ
ォトレジスト材料が適切に露光されるためには、いずれ
も2.5eV以上の光子エネルギー量が必要とされるか
ら、波長が436nmないしは波長がさらに短い光線で
あって初めてリソグラフィー技術において使用できる。
例えば、チップ表面に転写する特徴寸法が2μm以上で
ある時には、水銀‐キセノン・アークランプが発射する
全ての光線によってフォトレジスト膜を露光することが
できるが、転写する特徴寸法が次第に小さくなってくる
と、レンズおよびフィルターにより波長を修正するとと
もに、スペクトル中のその他の波長を除去しなければな
らない。例をあげて言えば、リソグラフィー技術におい
てフォトレジスト膜を露光するするためには、G−li
neを転写したい特徴寸法が約0.8μmの製造プロセ
スに使用することができ、I−lineを転写したい特
徴寸法が約0.4〜0.8μmの製造プロセスに使用す
ることができ、波長がさらに短い光線(例えばDUV中
の248nmの光線)を転写したい特徴寸法が約0.4
μm以下の製造プロセスに使用することができる。
[0005] Among the main lithography techniques (optical, electron beam, X-ray, ion beam), lithography using an ultraviolet light source is one of the most important. At present, the most widely used ultraviolet light sources for photolithography are arc lamp light sources and laser light sources.
The emitted light rays include, as main spectra, far ultraviolet rays (wavelengths in the range of 100 to 300 nm), medium ultraviolet rays (wavelengths in the range of 300 to 360 nm), and near ultraviolet rays (wavelengths in the range of 360 to 450 nm). For example, when adopting a mercury-xenon arc lamp light source,
Its wavelength is mainly deep ultraviolet (DUV), 365n
m (I-line), 405 nm (H-line), 4
There is 36 nm (G-line). Also, in order for the photoresist material to be used to be properly exposed, a photon energy amount of 2.5 eV or more is required in all cases. Therefore, the lithography technology must be used at a wavelength of 436 nm or a shorter wavelength. Can be used in
For example, when the feature size to be transferred to the chip surface is 2 μm or more, the photoresist film can be exposed by all the rays emitted by the mercury-xenon arc lamp, but the feature size to be transferred gradually becomes smaller. The wavelength must be corrected by lenses and filters, and other wavelengths in the spectrum must be removed. As an example, to expose a photoresist film in lithography technology, G-li
Ne can be used in a manufacturing process with a feature size of about 0.8 μm to be transferred, and I-line can be used in a manufacturing process with a feature size of about 0.4 to 0.8 μm. If you want to transfer shorter light rays (e.g., 248 nm light in DUV), the feature size is about 0.4
It can be used for manufacturing processes of μm or less.

【0006】[0006]

【発明が解決しようとする課題】現在、VLSIの製造
プロセスにおいて、16Mおよび容量がさらに大きいD
RAMには、ほとんどが0.4μm以下の製造プロセス
(0.25μmの製造プロセス)が採用されており、そ
のコンタクトホールの直径は、いずれも0.3μm以下
となっている。I−lineは約0.4μmの製造プロ
セスにしか使用することができないのであるから、16
Mおよび容量がさらに大きいDRAMを製造する時に
は、波長がさらに短いDUV光線ならびに、もっと感度
の良いフォトレジスト材料を使用しなければならない。
しかしながら、波長がさらに短いDUV光線を使用する
にしても、あるいはもっと感度の良いフォトレジスト材
料を使用するにしても、いずれにしても半導体デバイス
の製造コストを大幅に押し上げてしまう。
At present, in a VLSI manufacturing process, 16M and D having a larger capacity are used.
Most of the RAM adopts a manufacturing process of 0.4 μm or less (a manufacturing process of 0.25 μm), and the diameter of each contact hole is 0.3 μm or less. Since I-line can be used only for a manufacturing process of about 0.4 μm,
When fabricating DRAMs with higher M and capacity, DUV light with shorter wavelengths and more sensitive photoresist materials must be used.
However, the use of shorter wavelength DUV light, or the use of more sensitive photoresist materials, can significantly increase the cost of manufacturing semiconductor devices.

【0007】図1と図2とにおいて、従来技術のリソグ
ラフィープロセスによる誘電膜中に垂直な側壁を有する
コンタクトホールの形成を示しているが、このようなコ
ンタクトホールの最小直径はI−lineの波長により
決定されてしまうことを説明すると、まず、図1におい
て、半導体素子10が半導体基板12を備えており、誘
電膜14が半導体基板12上に堆積されている。半導体
基板12をシリコン基板とすることができ、誘電膜14
を二酸化シリコン(SiO2)膜または窒化シリコン
(Si34 )膜とすることができる。
FIGS. 1 and 2 show the formation of a contact hole with vertical sidewalls in a dielectric film by a prior art lithography process, the minimum diameter of such a contact hole being the I-line wavelength. First, in FIG. 1, the semiconductor element 10 includes the semiconductor substrate 12, and the dielectric film 14 is deposited on the semiconductor substrate 12. The semiconductor substrate 12 can be a silicon substrate, and the dielectric film 14
Can be a silicon dioxide (SiO 2) film or a silicon nitride (Si 3 N 4 ) film.

【0008】次に、誘電膜14上にフォトレジスト膜1
6を堆積してから、パターニングにより開口20を形成
する。この際、フォトレジスト膜16のパターニングに
は紫外線I−line光源によるフォトリソグラフィー
技術が利用されているので、転写できる特徴寸法が0.
4μm以上に制限されてしまう。図2において、露光に
よってフォトレジスト膜16に開口20が形成される
と、ドライエッチングにより誘電膜14中にコンタクト
ホール22が形成され、コンタクトホール22の直径が
Aとなる。ドライエッチング(反応性イオンエッチン
グ)が異方性エッチングであるために、形成されるコン
タクトホール22が垂直な側壁を有するものとなる。つ
まり、コンタクトホール22の上部と下部との直径がほ
ぼ同一の約0.4μmとなる。
Next, the photoresist film 1 is formed on the dielectric film 14.
After depositing 6, an opening 20 is formed by patterning. At this time, since the photolithography technique using the ultraviolet I-line light source is used for patterning the photoresist film 16, the feature size that can be transferred is 0.1 mm.
It is limited to 4 μm or more. In FIG. 2, when an opening 20 is formed in the photoresist film 16 by exposure, a contact hole 22 is formed in the dielectric film 14 by dry etching, and the diameter of the contact hole 22 becomes A. Since the dry etching (reactive ion etching) is anisotropic etching, the formed contact hole 22 has a vertical side wall. That is, the diameter of the upper portion and the lower portion of the contact hole 22 is about 0.4 μm, which is almost the same.

【0009】しかしながら、0.4μm以下のコンタク
トホールを形成したい時には、さらに困難なリソグラフ
ィー技術によらなければならず、遠紫外線波長の光線な
らびに、もっと感度の良いフォトレジスト材料を使用し
なければ、それを達成することができなかった。
However, when it is desired to form a contact hole of 0.4 μm or less, it is necessary to use a more difficult lithography technique. Could not be achieved.

【0010】そこで、この発明は、通常のI−line
を使用して形成したコンタクトホールよりも更に小さい
直径を備えるコンタクトホール形成方法を提供すること
を主要な目的とする。
[0010] Therefore, the present invention provides an ordinary I-line
A main object of the present invention is to provide a method for forming a contact hole having a smaller diameter than a contact hole formed by using the method.

【0011】この発明は、コストが高い遠紫外線リソグ
ラフィー技術および遠紫外線フォトレジストを使用する
ことなく、電子素子にさらに細いホールを形成する方法
を提供することをその別な目的とする。
Another object of the present invention is to provide a method of forming finer holes in an electronic device without using a costly deep ultraviolet lithography technique and a deep ultraviolet photoresist.

【0012】この発明は、従来技術のI−line光源
によるリソグラフィー技術の製造プロセスにおいて微細
な調整をするだけで、半導体素子においてさらに細いホ
ールを形成する方法を提供することをその別な目的とす
る。
Another object of the present invention is to provide a method of forming a finer hole in a semiconductor device by only making fine adjustments in a manufacturing process of a lithography technique using a conventional I-line light source. .

【0013】この発明は、同一の反応条件(In-situ )
においてフォトレジスト膜上に重合物スペーサーを形成
して、半導体素子においてさらに細いホール(例えばコ
ンタクトホールあるいはラインピッチ)を形成する方法
を提供することをその別な目的とする。
According to the present invention, the same reaction conditions (in-situ)
It is another object of the present invention to provide a method of forming a polymer spacer on a photoresist film to form a finer hole (for example, a contact hole or a line pitch) in a semiconductor device.

【0014】この発明は、フォトレジスト膜上に重合物
スペーサーをマスクとして半導体基板上の非導電膜にホ
ールをエッチング形成する、さらに細いコンタクトホー
ルあるいはラインピッチを形成する方法を提供すること
をその別な目的とする。
Another object of the present invention is to provide a method of etching a hole in a non-conductive film on a semiconductor substrate using a polymer spacer as a mask on a photoresist film and forming a finer contact hole or line pitch. Purpose.

【0015】この発明は、反応ガスにより重合物スペー
サーを形成するとともに、この反応ガスがドライエッチ
ング工程において使用される反応ガスと近似するもので
ある、さらに細いコンタクトホールを形成する方法を提
供することをその別な目的とする。
The present invention provides a method for forming a polymer spacer with a reaction gas and forming a finer contact hole, the reaction gas being similar to a reaction gas used in a dry etching step. For another purpose.

【0016】この発明は、同一の反応室において、フォ
トレジスト膜上に重合物スペーサーを形成するととも
に、誘電膜上でコンタクトホールをエッチング形成す
る、さらに細いコンタクトホールを形成する方法を提供
することをその別な目的とする。
The present invention provides a method for forming a thinner contact hole by forming a polymer spacer on a photoresist film and etching a contact hole on a dielectric film in the same reaction chamber. Its other purpose.

【0017】この発明は、C48 およびCHF3 を含
む反応ガスの混合物を利用して、フォトレジスト膜上に
重合物スペーサーを形成する、さらに細いコンタクトホ
ールを形成する方法を提供することをその別な目的とす
る。
The present invention provides a method of forming a polymer spacer on a photoresist film using a mixture of reaction gases containing C 4 F 8 and CHF 3 , and forming a finer contact hole. Its other purpose.

【0018】[0018]

【課題を解決するための手段】上記した課題を解決し
て、以上の目的を達成するために、この発明は、同一の
反応室においてフォトレジスト膜上の重合物スペーサー
により更に細いホールを形成する方法を提供する。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems and achieve the above object, the present invention provides a method in which a finer hole is formed by a polymer spacer on a photoresist film in the same reaction chamber. Provide a way.

【0019】この発明は、同一な反応条件においてフォ
トレジスト膜の側壁上に重合物スペーサーを形成してホ
ールを完成する方法であり、半導体基板上を非導電膜で
覆うステップと、非導電膜上にフォトレジスト膜のパタ
ーンを堆積形成して、形成しようとするホール部分の所
定面積を露出させるステップと、重合物膜を堆積してフ
ォトレジスト膜およびホール部分の所定面積を覆うステ
ップと、重合物膜を異方性エッチングして、フォトレジ
スト膜の側壁上に重合物スペーサーを形成するステップ
と、非導電膜を半導体基板が露出するまでエッチングし
てホールを形成するステップとを具備するものである。
According to the present invention, there is provided a method of forming a polymer spacer on the side wall of a photoresist film under the same reaction conditions to complete a hole, comprising the steps of: covering a semiconductor substrate with a non-conductive film; Depositing and forming a pattern of a photoresist film on the substrate to expose a predetermined area of a hole portion to be formed; depositing a polymer film to cover a predetermined area of the photoresist film and the hole portion; Forming a polymer spacer on the sidewall of the photoresist film by anisotropically etching the film, and forming a hole by etching the non-conductive film until the semiconductor substrate is exposed. .

【0020】この発明は、また、非導電膜中にホールを
形成する方法であり、半導体基板上に非導電膜を堆積す
るステップと、非導電膜上にパターニングされたフォト
レジスト膜を形成するステップと、非導電膜ならびにフ
ォトレジスト膜上に重合物膜を均一に堆積するステップ
と、重合物膜をエッチングしてフォトレジスト膜上に重
合物スペーサーを形成するステップと、非導電膜を前記
した半導体基板が露出するまでエッチングしてホールを
形成するステップとを具備するものである。
The present invention is also a method of forming a hole in a non-conductive film, wherein a step of depositing a non-conductive film on a semiconductor substrate and a step of forming a patterned photoresist film on the non-conductive film. And uniformly depositing a polymer film on the non-conductive film and the photoresist film; etching the polymer film to form a polymer spacer on the photoresist film; Forming a hole by etching until the substrate is exposed.

【0021】この発明は、また、単一の反応室において
コンタクトホールを形成する方法であって、シリコン基
板を用意するステップと、シリコン基板上に誘電膜を堆
積するステップと、誘電膜上にフォトレジスト膜を堆積
するステップと、フォトレジスト膜をパターニングし
て、誘電膜を露出させる第1開口を形成してコンタクト
ホールを作製するステップと、第1開口およびフォトレ
ジスト膜上に重合物膜を均一に堆積するステップと、重
合物膜を異方性エッチングし、第1開口中に重合物スペ
ーサーを形成して前記フォトレジスト膜を覆うステップ
と、重合物スペーサーをマスクとして、異方性エッチン
グにより前記シリコン基板が露出するまで第2開口を形
成し、この第2開口が第1開口より小さいものとされ
て、さらに細いコンタクトホールを形成するステップ
と、誘電膜上から前記フォトレジスト膜を除去するステ
ップとを具備するものである。
The present invention is also a method for forming a contact hole in a single reaction chamber, comprising the steps of: preparing a silicon substrate; depositing a dielectric film on the silicon substrate; Depositing a resist film; patterning the photoresist film to form a first opening exposing the dielectric film to form a contact hole; and uniformly depositing a polymer film over the first opening and the photoresist film. Depositing the polymer film, anisotropically etching the polymer film, forming a polymer spacer in the first opening to cover the photoresist film, and performing anisotropic etching using the polymer spacer as a mask. A second opening is formed until the silicon substrate is exposed, and the second opening is made smaller than the first opening to form a thinner contour. Forming a Tohoru, in which and a step of removing the photoresist film from the dielectric film.

【0022】[0022]

【作用】この発明の作用を簡単に説明すれば、半導体素
子において更に細いホール(例えば、コンタクトホー
ル、ラインピッチ、トレンチ)を提供するものであり、
同一の反応条件においてフォトレジスト膜上に形成され
る重合物スペーサーを利用して、ホールをドライエッチ
ングする際のマスクとするものである。
The operation of the present invention will be briefly described. The present invention provides a finer hole (for example, a contact hole, a line pitch, a trench) in a semiconductor device.
Under the same reaction conditions, a polymer spacer formed on the photoresist film is used as a mask for dry etching holes.

【0023】[0023]

【発明の実施の形態】以下、この発明にかかる好適な実
施例を図面に基づいて説明する。図3(a)において、
半導体素子30が、シリコン基板32上に構築されると
ともに、シリコン基板32上に誘電膜34(例えば酸化
膜)を形成する。この誘電膜34は、熱酸化により形成
することもできるし、あるいはその他の誘電材料を堆積
して形成することも可能で、例えば窒化物またはホウ・
リン・シリケートガラス(BPSG=boro-phosphor-si
licate glass)でもよい。誘電膜34は、また、その他
の誘電材料を堆積してもよく、その厚さを約3000〜
12000Åの範囲とする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments according to the present invention will be described below with reference to the drawings. In FIG. 3A,
A semiconductor element 30 is built on a silicon substrate 32 and forms a dielectric film 34 (for example, an oxide film) on the silicon substrate 32. This dielectric film 34 can be formed by thermal oxidation, or can be formed by depositing another dielectric material, such as nitride or boron.
Phosphorus silicate glass (BPSG = boro-phosphor-si
licate glass). The dielectric film 34 may also be deposited with other dielectric materials, having a thickness of about 3000-3000.
The range is 12000 °.

【0024】誘電膜34中にホール(例えば、コンタク
トホール、ラインピッチ、トレンチ)を形成するため
に、誘電膜34上にフォトレジスト膜38を堆積する。
フォトレジスト膜38は、露光材料であり、紫外線I−
line波長のフォトリソグラフィーに使用できるもの
とする。次に、フォトレジスト膜38をパターニングし
てコンタクトホール用の開口42をあける。この際、従
来技術とは異なって、誘電膜34を直接ドライエッチン
グしてコンタクトホールを形成するのではなく、フォト
レジスト膜38上に重合物膜44を堆積する。この発明
が新規性を有する点は、重合物膜44を同一の反応室
(図示せず)において容易にフォトレジスト膜38上に
堆積することができるとともに、そのまま次のエッチン
グ工程を行うことができることにある。重合物膜44に
は、同一の反応条件において堆積できるという利点があ
る。
In order to form holes (for example, contact holes, line pitches, trenches) in the dielectric film 34, a photoresist film 38 is deposited on the dielectric film 34.
The photoresist film 38 is an exposure material,
It can be used for photolithography with a line wavelength. Next, an opening 42 for a contact hole is formed by patterning the photoresist film 38. At this time, unlike the prior art, a polymer film 44 is deposited on the photoresist film 38 instead of forming a contact hole by directly dry-etching the dielectric film 34. The point that the present invention has novelty is that the polymer film 44 can be easily deposited on the photoresist film 38 in the same reaction chamber (not shown), and the next etching step can be performed as it is. It is in. The polymer film 44 has an advantage that it can be deposited under the same reaction conditions.

【0025】この重合物膜44を堆積する反応ガスの混
合物としては、C48 ,CHF3,COおよびArよ
りなる混合ガスをあげることができる。一般に、重合物
膜44の堆積に使用するガス混合物の割合は、20sc
cmのC48 と、80sccmのCHF3 と、140
sccmのCOと、100sccmのArとすることが
できる。反応ガスの混合物に40sccmのN2を選択
的に加えることもできる。堆積工程が反応性イオンエッ
チングの反応室内部で行われる時、上部電極を20℃に
維持し、下部電極を0℃に維持するが、反応室の側壁は
40℃に維持する。反応室の圧力が400Torrの時
に、500Wの高周波パワーで1分間堆積する。この雰
囲気において重合物の堆積速度が約3000Å/min
となる。
As a mixture of reaction gases for depositing the polymer film 44, a mixture gas of C 4 F 8 , CHF 3 , CO and Ar can be used. Generally, the proportion of the gas mixture used to deposit the polymer film 44 is 20 sc
cm C 4 F 8 , 80 sccm CHF 3 , 140
It may be sccm of CO and 100 sccm of Ar. 40 sccm N2 can also be selectively added to the reaction gas mixture. When the deposition process is performed inside the reactive ion etching reaction chamber, the upper electrode is maintained at 20 ° C. and the lower electrode is maintained at 0 ° C., while the side wall of the reaction chamber is maintained at 40 ° C. When the pressure in the reaction chamber is 400 Torr, deposition is performed for 1 minute at a high frequency power of 500 W. In this atmosphere, the deposition rate of the polymer is about 3000 ° / min.
Becomes

【0026】重合物膜44の堆積工程において、注意す
べきことは、重合物膜44がフォトレジスト膜38の側
壁48および開口42上を均一に覆うとともに、誘電膜
34上の露出した部分52を覆っていることである。こ
の堆積工程において、重合物膜44の厚さならびに品質
が形成されるコンタクトホールの直径を直接決定するも
のとなる。すなわち、もし重合物膜44が厚くなればな
るほど重合物スペーサーも厚くなるので、細いコンタク
トホールが形成できることになり、そのコンタクトホー
ルは、反応ガス混合物の割合に加えて、反応室のパワ
ー、反応室の圧力、ヘリウム冷却ガスの流速によって制
御され決定される。従って、この発明が重合物膜を堆積
する方法は、従来技術のコンタクトホールを形成する方
法よりも製造プロセスにおいて優れたものである。上記
した製造パラメーターを適切に制御することで、厚い重
合物膜を形成して細い直径のコンタクトホールを完成す
ることもできるし、反対に、薄い重合物膜を形成して太
い直径のコンタクトホールを完成することもできる。
In the step of depositing the polymer film 44, it should be noted that the polymer film 44 uniformly covers the side walls 48 and the openings 42 of the photoresist film 38 and the exposed portions 52 on the dielectric film 34 are removed. It is covering. In this deposition step, the thickness of the polymer film 44 and the diameter of the contact hole where the quality is formed are directly determined. That is, if the polymer film 44 becomes thicker, the polymer spacer becomes thicker, so that a narrow contact hole can be formed. In addition to the ratio of the reaction gas mixture, the contact hole has a power of the reaction chamber and a reaction chamber. And controlled and determined by the flow rate of the helium cooling gas. Therefore, the method of depositing a polymer film according to the present invention is superior in the manufacturing process to the method of forming a contact hole of the prior art. By properly controlling the above manufacturing parameters, a thick polymer film can be formed to complete a contact hole with a small diameter, and conversely, a thin polymer film can be formed to form a contact hole with a large diameter. It can be completed.

【0027】この発明のもう1つの利点は、重合物膜の
堆積工程と反応性イオンエッチング工程とを同一の反応
室にて行うことができることである。それは重合物膜の
形成に使用する反応ガス混合物が、誘電膜をエッチング
してコンタクトホールを形成する時に反応性イオンエッ
チングにおいて使用する反応ガス混合物に近似している
からである。例えば、堆積およびエッチング工程におい
て、反応ガス混合物中のCHF3 ,N2 ,Arは共通し
ており、わずかにエッチング過程でCF4 を、堆積工程
でC48 ,COを使用することは異なっているだけで
ある。そして、反応ガス混合物が近似していることが、
この発明においてガス貯蔵ならびにガス輸送設備を簡略
化できることにつながっている。
Another advantage of the present invention is that the step of depositing a polymer film and the step of reactive ion etching can be performed in the same reaction chamber. This is because the reaction gas mixture used to form the polymer film is similar to the reaction gas mixture used in reactive ion etching when etching the dielectric film to form contact holes. For example, in the deposition and etching steps, the CHF 3 , N 2 , and Ar in the reaction gas mixture are common and differ slightly from using CF 4 in the etching step and C 4 F 8 , CO in the deposition step. It is just that. And that the reaction gas mixtures are similar,
According to the present invention, it is possible to simplify the gas storage and gas transport equipment.

【0028】図3(b)において、誘電膜34上に重合
物膜44が形成されるのを待って、ドライエッチングに
より重合物スペーサー48aを形成する。この際には、
反応性イオンエッチングを使用することができ、この反
応性イオンエッチングが異方性エッチングであることに
より重合物膜44の頂面46(図3(a)を参照)およ
び誘電膜34上の露出した部分52に堆積した重合物膜
44だけをエッチング除去するとともに、重合物スペー
サー48aをそのまま残留させることができる。エッチ
ングガス混合物としてはCF4 ,CHF3 ,N2 ,Ar
を使用することができる。この重合物スペーサー48a
を形成する工程においては、ローパワー・ソフトアッシ
ュ・プロセス(low power, soft ash process )を採用
することができる。その適当な反応ガス混合物として
は、100sccmのCF4 、25sccmのCHF
3 、10sccmのN2 、300sccmのArとし、
その適当な反応室条件としては200Wパワー、300
Torrの反応室圧力とすることができる。
In FIG. 3B, after the polymer film 44 is formed on the dielectric film 34, a polymer spacer 48a is formed by dry etching. In this case,
Reactive ion etching can be used, and since the reactive ion etching is anisotropic etching, the top surface 46 of the polymer film 44 (see FIG. 3A) and the exposed surface on the dielectric film 34 are exposed. Only the polymer film 44 deposited on the portion 52 can be removed by etching, and the polymer spacer 48a can be left as it is. CF 4 , CHF 3 , N 2 , Ar
Can be used. This polymer spacer 48a
In the step of forming, a low power soft ash process can be employed. Suitable reaction gas mixtures include 100 sccm CF 4 , 25 sccm CHF
3 , 10 sccm N 2 , 300 sccm Ar,
200 W power, 300 W
The reaction chamber pressure of Torr can be used.

【0029】図3(c)において、直径がより細いコン
タクトホール60を形成することができる。実際は、こ
の工程の時には反応室の条件を酸化エッチング工程の雰
囲気(200Torrの反応室圧力、1200Wの高周
波パワー、25sccmのCF4 、25sccmのCH
3 、300sccmのAr)に切り換えて、重合物ス
ペーサー48bをマスクとして、直径がより細いコンタ
クトホール60をエッチングにより形成する。例えば、
最初、コンタクトホール60の開口56部分の直径が
0.4〜0.5μmの範囲(図3(b)の開口56を参
照)であるが、酸化ドライエッチングにより0.6μm
ほどにまで拡大される(図3(c)の開口66を参
照)。この時、もしも重合物スペーサー48bをマスク
とし、とりわけ重合物スペーサー48b下端の厚さをマ
スクとすれば、露出した部分52の開口直径を0.2〜
0.3μmの範囲にまで減少させることができる。実際
においては、酸化ドライエッチングにより形成されるコ
ンタクトホール60は、その側壁68が少し傾斜してい
るため、形成されるコンタクトホール60の下端面積6
4は、その直径がほぼ0.1〜0.2μmにまで減少す
る。
In FIG. 3C, a contact hole 60 having a smaller diameter can be formed. Actually, in this step, the conditions of the reaction chamber were changed to the atmosphere of the oxidation etching step (reaction chamber pressure of 200 Torr, high frequency power of 1200 W, CF 4 of 25 sccm, CH of 25 sccm).
F 3 , Ar is changed to 300 sccm, and a contact hole 60 having a smaller diameter is formed by etching using the polymer spacer 48b as a mask. For example,
Initially, the diameter of the opening 56 portion of the contact hole 60 is in the range of 0.4 to 0.5 μm (see the opening 56 in FIG. 3B).
(See the opening 66 in FIG. 3C). At this time, if the polymer spacer 48b is used as a mask, and especially the thickness of the lower end of the polymer spacer 48b is used as a mask, the opening diameter of the exposed portion 52 can be 0.2 to 0.2 mm.
It can be reduced to a range of 0.3 μm. Actually, the contact hole 60 formed by the oxidative dry etching has a slightly inclined side wall 68, so that the lower end area 6
4 has its diameter reduced to approximately 0.1-0.2 μm.

【0030】コンタクトホール60(あるいはラインピ
ッチまたはトレンチ)を形成してから、酸素を含んだプ
ラズマアッシング・プロセス(oxide ashing process)
およびウェットアッシング・プロセスを結合させて行う
従来技術によって、フォトレジスト膜38を除去する
(図示せず)。このようにして、半導体素子30に導電
膜を堆積してコンタクトプラグとしたり、後続工程を行
ったりする(いずれも図示せず)ための準備が完了す
る。
After forming the contact hole 60 (or line pitch or trench), a plasma ashing process containing oxygen is performed.
Then, the photoresist film 38 is removed by a conventional technique in which a wet ashing process is combined (not shown). In this way, preparations for depositing a conductive film on the semiconductor element 30 to form a contact plug or performing a subsequent process (both not shown) are completed.

【0031】この発明は、好適な実施例により上記のご
とく開示されたが、もとより、この発明を限定するため
のものではなく、当業者であれば理解できるように、こ
の発明の思想および範囲において、多くの形式上ならび
に細部における各種の変更がなされうるものであるか
ら、この発明の保護されるべき範囲は、特許請求の範囲
に記載された事項を基準とするものである。
Although the present invention has been disclosed above with reference to the preferred embodiments, it is not intended to limit the present invention, but, as will be understood by those skilled in the art, Since many changes in form and detail can be made, the scope of protection of the present invention is based on the matters described in the claims.

【0032】[0032]

【発明の効果】以上に説明した構成により、この発明に
かかるコンタクトホール形成方法は、フォトレジスト膜
上に形成した重合物スペーサーを利用して、より細いコ
ンタクトホールを形成することができるが、この発明
は、下記のような利点も備えている。まず、スペーサー
となる重合膜の形成が、同一の反応条件において、次の
ドライエッチング工程と同一の反応室で行うことができ
る。これにより、ウェハーを異なる反応室へ移送する時
間を節約できるとともに、ウェハーが転送過程において
汚染される可能性を解消することができる。次に、この
発明により直径が細いコンタクトホールを形成すること
で、コストが高い遠紫外線光源ならびに遠紫外線フォト
レジスト材料を使用することなく、特徴寸法が0.25
μm、さらにはそれ以下を実現する製造プロセス技術を
提供することができる。従って、重合物スペーサーを堆
積する時に必要な反応ガスと、後工程のドライエッチン
グで使用する反応ガスとが基本的に同一であるために、
ウェハー処理工場の既存する製造プロセスを少し調整す
るだけで良いという、極めて実用的な価値を有するもの
である。
According to the structure described above, the method of forming a contact hole according to the present invention can form a finer contact hole by using a polymer spacer formed on a photoresist film. The invention also has the following advantages. First, formation of a polymer film serving as a spacer can be performed in the same reaction chamber as the next dry etching step under the same reaction conditions. This saves time for transferring the wafer to a different reaction chamber and eliminates the possibility of the wafer being contaminated during the transfer process. Next, by forming a contact hole having a small diameter according to the present invention, the feature size can be reduced to 0.25 without using a costly deep ultraviolet light source and a deep ultraviolet photoresist material.
It is possible to provide a manufacturing process technology realizing μm or less. Therefore, since the reaction gas required for depositing the polymer spacer and the reaction gas used in the later dry etching are basically the same,
This has a very practical value in that the existing manufacturing process of the wafer processing plant only needs to be slightly adjusted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 従来技術にかかる半導体基板のプロセス断面
図である。
FIG. 1 is a process sectional view of a semiconductor substrate according to a conventional technique.

【図2】 同じく、図1の半導体基板に垂直な側壁を有
するコンタクトホールを形成したプロセス断面図であ
る。
FIG. 2 is a process cross-sectional view in which a contact hole having a side wall perpendicular to the semiconductor substrate of FIG. 1 is formed.

【図3】 この発明にかかるコンタクトホール形成方法
を示すプロセス断面図であって、(a)はフォトレジス
ト膜および誘電膜上に重合物膜を均一に堆積したプロセ
ス断面図であり、(b)は重合物スペーサーを形成した
プロセス断面図であり、(c)は重合物スペーサーをマ
スクとして細いコンタクトホールを形成したプロセス断
面図である。
FIG. 3 is a process sectional view showing a contact hole forming method according to the present invention, in which (a) is a process sectional view in which a polymer film is uniformly deposited on a photoresist film and a dielectric film, and (b) is a process sectional view. FIG. 2 is a process sectional view in which a polymer spacer is formed, and FIG. 3C is a process sectional view in which a thin contact hole is formed using the polymer spacer as a mask.

【符号の説明】[Explanation of symbols]

30 半導体素子 32 シリコン基板 34 誘電膜 38 フォトレジスト膜 42 開口(第1開口) 44 重合物膜 48 側壁 48a 重合物スペーサー 48b 重合物スペーサー 56 開口(第2開口) 60 コンタクトホール 64 コンタクトホールの下端面積 68 側壁 Reference Signs List 30 semiconductor element 32 silicon substrate 34 dielectric film 38 photoresist film 42 opening (first opening) 44 polymer film 48 side wall 48a polymer spacer 48b polymer spacer 56 opening (second opening) 60 contact hole 64 contact hole 64 lower end area of contact hole 68 Side wall

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上を非導電膜で覆うステップ
と、 前記した非導電膜上にフォトレジスト膜のパターンを堆
積形成して、形成しようとするホール部分の所定面積を
露出させるステップと、 重合物膜を堆積して前記フォトレジスト膜およびホール
部分の所定面積を覆うステップと、 前記した重合物膜を異方性エッチングして、前記フォト
レジスト膜の側壁上に重合物スペーサーを形成するステ
ップと、 前記した非導電膜を前記した半導体基板が露出するまで
エッチングして前記ホールを形成するステップとを具備
する、同一な反応条件においてフォトレジスト膜の側壁
上に重合物スペーサーを形成してホールを完成する方
法。
A step of covering a semiconductor substrate with a non-conductive film; a step of depositing and forming a pattern of a photoresist film on the non-conductive film to expose a predetermined area of a hole portion to be formed; Depositing a polymer film to cover a predetermined area of the photoresist film and the hole portion; and anisotropically etching the polymer film to form a polymer spacer on a sidewall of the photoresist film. Forming the hole by etching the non-conductive film until the semiconductor substrate is exposed, forming a polymer spacer on the side wall of the photoresist film under the same reaction conditions. How to complete.
【請求項2】 上記ホールが、コンタクトホール、ライ
ンピッチ、トレンチのグループから1つを選択するもの
である請求項1記載のホールを完成する方法。
2. The method of claim 1, wherein the hole is selected from a group consisting of a contact hole, a line pitch, and a trench.
【請求項3】 上記した重合物スペーサーが、反応性イ
オンエッチングにより形成されるものである請求項1記
載のホールを完成する方法。
3. The method according to claim 1, wherein the polymer spacer is formed by reactive ion etching.
【請求項4】 上記したステップが、さらに上記フォト
レジスト膜を上記した非導電膜上から除去するステップ
を含んだものである請求項1記載のホールを完成する方
法。
4. The method of claim 1, wherein said step further comprises the step of removing said photoresist film from said non-conductive film.
【請求項5】 上記した重合物膜を堆積するために使用
する反応ガスが、上記した非導電膜上で上記ホールをエ
ッチングするために使用する反応ガスとほぼ同じもので
ある請求項1記載のホールを完成する方法。
5. The reaction gas according to claim 1, wherein a reaction gas used for depositing the polymer film is substantially the same as a reaction gas used for etching the holes on the non-conductive film. How to complete the hall.
【請求項6】 上記した重合物膜を堆積するために使用
する反応ガスが、CHF3 である請求項1記載のホール
を完成する方法。
6. The method of claim 1, wherein the reactive gas used to deposit the polymer film is CHF 3 .
【請求項7】 上記した重合物膜を堆積するために使用
する反応ガスが、CHF3 ,C48 ,COを含むもの
である請求項1記載のホールを完成する方法。
7. The method according to claim 1, wherein the reaction gas used for depositing the polymer film includes CHF 3 , C 4 F 8 , and CO.
【請求項8】 上記した重合物スペーサーが、マスクと
して使用されて上記した非導電膜中にホールを形成する
ものである請求項1記載のホールを完成する方法。
8. The method of claim 1, wherein the polymer spacer is used as a mask to form a hole in the non-conductive film.
【請求項9】 上記した重合物膜を堆積するステップ
が、当該重合物膜を形成するステップおよび上記ホール
をエッチングするステップと同一の反応室内で行われる
ものである請求項1記載のホールを完成する方法。
9. The method according to claim 1, wherein the step of depositing the polymer film is performed in the same reaction chamber as the step of forming the polymer film and the step of etching the hole. how to.
【請求項10】 上記した非導電膜中の上記ホールが、
酸化ドライエッチングにより形成されるものである請求
項1記載のホールを完成する方法。
10. The method according to claim 1, wherein the hole in the non-conductive film is
2. The method according to claim 1, wherein the hole is formed by oxidative dry etching.
【請求項11】 半導体基板上に非導電膜を堆積するス
テップと、 前記した非導電膜上にパターニングされたフォトレジス
ト膜を形成するステップと、 前記した非導電膜ならびに前記フォトレジスト膜上に重
合物膜を均一に堆積するステップと、 前記した重合物膜をエッチングして前記フォトレジスト
膜上に重合物スペーサーを形成するステップと、 前記した非導電膜を前記した半導体基板が露出するまで
エッチングしてホールを形成するステップとを具備した
非導電膜中にホールを形成する方法。
11. A step of depositing a non-conductive film on a semiconductor substrate, a step of forming a patterned photoresist film on the non-conductive film, and a step of polymerizing on the non-conductive film and the photoresist film. Uniformly depositing a material film; etching the polymer film to form a polymer spacer on the photoresist film; and etching the non-conductive film until the semiconductor substrate is exposed. Forming a hole in the non-conductive film.
【請求項12】 上記した非導電膜が、誘電材料からな
るものである請求項11記載の非導電膜中にホールを形
成する方法。
12. The method for forming holes in a non-conductive film according to claim 11, wherein said non-conductive film is made of a dielectric material.
【請求項13】 上記した半導体基板が、シリコン基板
である請求項11記載の非導電膜中にホールを形成する
方法。
13. The method for forming holes in a non-conductive film according to claim 11, wherein said semiconductor substrate is a silicon substrate.
【請求項14】 上記した重合物膜および非導電膜が、
ドライエッチングにより形成されるものである請求項1
1記載の非導電膜中にホールを形成する方法。
14. The polymer film and the non-conductive film described above,
2. The method according to claim 1, wherein the first electrode is formed by dry etching.
2. The method for forming a hole in a non-conductive film according to item 1.
【請求項15】 上記ホールが、コンタクトホールまた
はラインピッチである請求項11記載の非導電膜中にホ
ールを形成する方法。
15. The method for forming a hole in a non-conductive film according to claim 11, wherein the hole is a contact hole or a line pitch.
【請求項16】 上記したステップが、さらに、酸素を
含むプラズマおよびウェットクリーニングにより上記フ
ォトレジスト膜を除去するステップを含むものである請
求項11記載の非導電膜中にホールを形成する方法。
16. The method for forming holes in a non-conductive film according to claim 11, wherein said step further comprises a step of removing said photoresist film by plasma containing oxygen and wet cleaning.
【請求項17】 上記した非導電膜中の上記ホールが、
その直径を0.5μm以下とするものである請求項11
記載の非導電膜中にホールを形成する方法。
17. The method according to claim 17, wherein the hole in the non-conductive film is
The diameter is set to 0.5 μm or less.
A method for forming a hole in the non-conductive film according to the above.
【請求項18】 シリコン基板を用意するステップと、 前記シリコン基板上に誘電膜を堆積するステップと、 前記した誘電膜上にフォトレジスト膜を堆積するステッ
プと、 前記フォトレジスト膜をパターニングして、前記した誘
電膜を露出させる第1開口を形成してコンタクトホール
を作製するステップと、 前記した第1開口および前記フォトレジスト膜上に重合
物膜を均一に堆積するステップと、 前記した重合物膜を異方性エッチングし、第1開口中に
重合物スペーサーを形成して前記フォトレジスト膜を覆
うステップと、 前記した重合物スペーサーをマスクとして、異方性エッ
チングにより前記シリコン基板が露出するまで第2開口
を形成し、この第2開口が前記した第1開口より小さい
ものとされて、さらに細いコンタクトホールを形成する
ステップと、 前記した誘電膜上から前記フォトレジスト膜を除去する
ステップとを具備した単一の反応室においてコンタクト
ホールを形成する方法。
Providing a silicon substrate, depositing a dielectric film on the silicon substrate, depositing a photoresist film on the dielectric film, patterning the photoresist film, Forming a contact hole by forming a first opening for exposing the dielectric film; uniformly depositing a polymer film on the first opening and the photoresist film; Anisotropically etching to form a polymer spacer in the first opening to cover the photoresist film; and using the polymer spacer as a mask until the silicon substrate is exposed by anisotropic etching. 2 opening is formed, and the second opening is made smaller than the above-mentioned first opening. A method for forming a contact hole in a single reaction chamber, comprising: forming; and removing the photoresist film from above the dielectric film.
【請求項19】 上記した第2開口が、その直径を上記
した第1開口の直径の半分よりもさらに小さいものとす
る請求項18記載の単一の反応室においてコンタクトホ
ールを形成する方法。
19. The method of forming a contact hole in a single reaction chamber according to claim 18, wherein said second opening has a diameter smaller than half the diameter of said first opening.
【請求項20】 上記した重合物膜が、反応ガスにより
堆積されるとともに、当該反応ガスが異方性エッチング
で使用される反応ガスに近似したものである請求項18
記載の単一の反応室においてコンタクトホールを形成す
る方法。
20. The polymer film according to claim 18, wherein said polymer film is deposited by a reaction gas, and said reaction gas is similar to a reaction gas used in anisotropic etching.
A method of forming a contact hole in a single reaction chamber as described.
JP26361297A 1996-12-18 1997-09-29 Contact hole forming method Pending JPH10189731A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW85115651A TW313696B (en) 1996-12-18 1996-12-18 Method of forming contact window
TW85115651 1996-12-18

Publications (1)

Publication Number Publication Date
JPH10189731A true JPH10189731A (en) 1998-07-21

Family

ID=21625615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26361297A Pending JPH10189731A (en) 1996-12-18 1997-09-29 Contact hole forming method

Country Status (2)

Country Link
JP (1) JPH10189731A (en)
TW (1) TW313696B (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429135B1 (en) * 2001-08-16 2004-04-28 동부전자 주식회사 Method for providing shallow trench isolation
KR100444608B1 (en) * 2002-10-28 2004-08-16 주식회사 하이닉스반도체 Method of forming a isolation layer in a semiconductor device
KR100473729B1 (en) * 2002-10-25 2005-03-10 매그나칩 반도체 유한회사 Method of forming an isolation layer in a semiconductor device
KR100474508B1 (en) * 2002-11-07 2005-03-11 주식회사 하이닉스반도체 Method of forming a isolation layer in a semiconductor device
KR20160039525A (en) * 2014-10-01 2016-04-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Method of forming an interconnect structure for a semiconductor device
JP2017212448A (en) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 Wrap-around contact integration scheme

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429135B1 (en) * 2001-08-16 2004-04-28 동부전자 주식회사 Method for providing shallow trench isolation
KR100473729B1 (en) * 2002-10-25 2005-03-10 매그나칩 반도체 유한회사 Method of forming an isolation layer in a semiconductor device
KR100444608B1 (en) * 2002-10-28 2004-08-16 주식회사 하이닉스반도체 Method of forming a isolation layer in a semiconductor device
KR100474508B1 (en) * 2002-11-07 2005-03-11 주식회사 하이닉스반도체 Method of forming a isolation layer in a semiconductor device
KR20160039525A (en) * 2014-10-01 2016-04-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Method of forming an interconnect structure for a semiconductor device
JP2017212448A (en) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 Wrap-around contact integration scheme

Also Published As

Publication number Publication date
TW313696B (en) 1997-08-21

Similar Documents

Publication Publication Date Title
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
JP3978310B2 (en) Isolation methods in integrated circuit fabrication using antireflective coatings.
US6740566B2 (en) Ultra-thin resist shallow trench process using high selectivity nitride etch
US6720132B2 (en) Bi-layer photoresist dry development and reactive ion etch method
US6514672B2 (en) Dry development process for a bi-layer resist system
US7141460B2 (en) Method of forming trenches in a substrate by etching and trimming both hard mask and a photosensitive layers
US7354847B2 (en) Method of trimming technology
KR100655536B1 (en) Silylation method for reducing critical dimension loss and resist loss
US7067235B2 (en) Bi-layer photoresist dry development and reactive ion etch method
US20090068838A1 (en) Method for forming micropatterns in semiconductor device
KR20000044928A (en) Method for forming trench of semiconductor device
JPS5928983B2 (en) Method of forming buried insulation isolation region
US7067435B2 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
JP2000299380A (en) Method for forming contact in semiconductor element
KR100415088B1 (en) method for fabricating semiconductor device
US6787455B2 (en) Bi-layer photoresist method for forming high resolution semiconductor features
JPH10189731A (en) Contact hole forming method
US20070155189A1 (en) Use of TEOS oxides in integrated circuit fabrication processes
US7192880B2 (en) Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
KR100758296B1 (en) Method for forming trench
US20060138085A1 (en) Plasma etching method with reduced particles production
KR100816210B1 (en) Method of fabricating semiconductor devices
US20020137331A1 (en) Method of forming contact holes of reduced dimensions by using reverse-transcription process
JP2002231693A (en) Photolithographic and etching method
KR100256809B1 (en) Method for forming contact hole in semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040630

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040803

Free format text: JAPANESE INTERMEDIATE CODE: A131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308