JP2001256068A - 誤り検出・訂正方法、計算機システムの主記憶制御装置、及び計算機システム - Google Patents
誤り検出・訂正方法、計算機システムの主記憶制御装置、及び計算機システムInfo
- Publication number
- JP2001256068A JP2001256068A JP2000070824A JP2000070824A JP2001256068A JP 2001256068 A JP2001256068 A JP 2001256068A JP 2000070824 A JP2000070824 A JP 2000070824A JP 2000070824 A JP2000070824 A JP 2000070824A JP 2001256068 A JP2001256068 A JP 2001256068A
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- bit
- main memory
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Algebra (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 データに発生した複数の障害情報をビット数
を増やさずに符号化する誤り検出・訂正方法、計算機シ
ステムとその主記憶制御装置を提供する。 【解決手段】 Ｈｅ、Ｈｄ、Ｉｒは単位行列であり、
（Ｈｅ，Ｈｄ）は情報ビット部分を、Ｉｒは検査ビット
部分を表す。最大情報ビット長ｍビット、検査ビット長
ｒビット、最大符号長ｍ＋ｒビットの（ｍ＋ｒ，ｍ）ｔ
（ｔ＞０）ビットエラー訂正、ｕ（ｕ＞ｔ）ビットエラ
ー検出符号のＨ行列を使用するとき、使用する情報ビッ
ト長をｋ（ｍ＞ｋ＞０）とし、最大ｍｉｎ（ｔ，ｍ−
ｋ）ビットの障害情報を符号化することができる。さら
に、障害情報をのせた符号にｕ−ｍｉｎ（ｔ，ｍ−ｋ）
ビットのエラーが付加されても誤訂正することはない。
ｅ０，・・，ｅｍ−ｋ−１のｍ−ｋビットに障害情報、
ｄ０，・・，ｄｋ−１のｋビットに情報ビット、ｃ０，
・・，ｃｒ−１のｒビットに検査ビットを配置する。
を増やさずに符号化する誤り検出・訂正方法、計算機シ
ステムとその主記憶制御装置を提供する。 【解決手段】 Ｈｅ、Ｈｄ、Ｉｒは単位行列であり、
（Ｈｅ，Ｈｄ）は情報ビット部分を、Ｉｒは検査ビット
部分を表す。最大情報ビット長ｍビット、検査ビット長
ｒビット、最大符号長ｍ＋ｒビットの（ｍ＋ｒ，ｍ）ｔ
（ｔ＞０）ビットエラー訂正、ｕ（ｕ＞ｔ）ビットエラ
ー検出符号のＨ行列を使用するとき、使用する情報ビッ
ト長をｋ（ｍ＞ｋ＞０）とし、最大ｍｉｎ（ｔ，ｍ−
ｋ）ビットの障害情報を符号化することができる。さら
に、障害情報をのせた符号にｕ−ｍｉｎ（ｔ，ｍ−ｋ）
ビットのエラーが付加されても誤訂正することはない。
ｅ０，・・，ｅｍ−ｋ−１のｍ−ｋビットに障害情報、
ｄ０，・・，ｄｋ−１のｋビットに情報ビット、ｃ０，
・・，ｃｒ−１のｒビットに検査ビットを配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、計算機システムの
障害検出方式及びその主記憶制御装置に係り、特にエラ
ー発生時のシステムダウンを回避し、エラー発生源の特
定に好適な誤り検出・訂正方法、計算機システムの主記
憶制御装置、及び計算機システムに適用して有効な技術
に関する。
障害検出方式及びその主記憶制御装置に係り、特にエラ
ー発生時のシステムダウンを回避し、エラー発生源の特
定に好適な誤り検出・訂正方法、計算機システムの主記
憶制御装置、及び計算機システムに適用して有効な技術
に関する。
【０００２】
【従来の技術】従来、ＣＰＵバスやＩＯバスから主記憶
に書き込むデータに訂正不能なエラーを検出した場合に
おいてシステムダウンをさせない方法として、例えば特
開平６−８９１９６号公報では、主記憶制御装置がＣＰ
ＵバスやＩＯバスから転送されたデータに訂正不能なエ
ラーを検出した場合、ある受信データを特定のパタンの
データに置き換え、このデータから生成した検査ビット
を全て反転させた特定の誤り訂正符号付きデータを主記
憶へ書き込んでいる。そして、主記憶からこのデータを
読み出したときシンドロームが全１で、特定パタンのデ
ータになっていれば、ＣＰＵバスやＩＯバスで訂正不能
なエラーとなったデータであると判別する。これによ
り、障害情報を記憶するために必要な、主記憶へのイン
タフェース信号数、主記憶のメモリ容量を増加させない
で障害情報を記録できる。
に書き込むデータに訂正不能なエラーを検出した場合に
おいてシステムダウンをさせない方法として、例えば特
開平６−８９１９６号公報では、主記憶制御装置がＣＰ
ＵバスやＩＯバスから転送されたデータに訂正不能なエ
ラーを検出した場合、ある受信データを特定のパタンの
データに置き換え、このデータから生成した検査ビット
を全て反転させた特定の誤り訂正符号付きデータを主記
憶へ書き込んでいる。そして、主記憶からこのデータを
読み出したときシンドロームが全１で、特定パタンのデ
ータになっていれば、ＣＰＵバスやＩＯバスで訂正不能
なエラーとなったデータであると判別する。これによ
り、障害情報を記憶するために必要な、主記憶へのイン
タフェース信号数、主記憶のメモリ容量を増加させない
で障害情報を記録できる。
【０００３】また、ＣＰＵバスやＩＯバスでリトライな
どの障害回復手段を持たない場合は、障害検出時にリブ
ートさせず、当該データをＣＰＵが読み出そうとしたと
きだけＣＰＵに割り込みをかけて障害通知をすればよい
ことになり、障害のあるデータを主記憶に書き込んでも
ＣＰＵから読み出しがなければデータの障害がシステム
の障害（停止やリブート等、ユーザに直接見える障害）
を避けることができ、システムのアベイラビリティの向
上に有効である。
どの障害回復手段を持たない場合は、障害検出時にリブ
ートさせず、当該データをＣＰＵが読み出そうとしたと
きだけＣＰＵに割り込みをかけて障害通知をすればよい
ことになり、障害のあるデータを主記憶に書き込んでも
ＣＰＵから読み出しがなければデータの障害がシステム
の障害（停止やリブート等、ユーザに直接見える障害）
を避けることができ、システムのアベイラビリティの向
上に有効である。
【０００４】
【発明が解決しようとする課題】しかし、前記のような
従来方式で提案している符号の構成方法について、本発
明者が検討した結果、以下に挙げる３つの問題点が明ら
かとなった。この問題点とは、（１）検査ビットを反転
させれば、シンドロームが全１のパタンになり発生頻度
の低い多重エラーのパタンとなるとしていること、
（２）この特定の誤り訂正符号付きデータが主記憶でさ
らに１ビットエラーが発生すると誤訂正する場合がある
こと、（３）特定パタンにデータを書き換えているため
元のデータパタンを参照できないことの３点が挙げられ
る。これらの問題点について具体例を挙げながら説明す
る。
従来方式で提案している符号の構成方法について、本発
明者が検討した結果、以下に挙げる３つの問題点が明ら
かとなった。この問題点とは、（１）検査ビットを反転
させれば、シンドロームが全１のパタンになり発生頻度
の低い多重エラーのパタンとなるとしていること、
（２）この特定の誤り訂正符号付きデータが主記憶でさ
らに１ビットエラーが発生すると誤訂正する場合がある
こと、（３）特定パタンにデータを書き換えているため
元のデータパタンを参照できないことの３点が挙げられ
る。これらの問題点について具体例を挙げながら説明す
る。
【０００５】まず、（１），（２）について凡例を挙げ
て説明する。ここでは、説明を簡単にするため図１６に
示す符号長８、検査ビット長４のＳＥＣ−ＤＥＤ符号
（単一ビット誤り・二重ビット誤り検出符号）を例に挙
げる。この符号についての説明は、文献Ｔ．Ｒ．Ｎ．Ｒ
ａｏ，Ｅ．Ｆｕｊｉｗａｒａ著、”Ｅｒｒｏｒ−Ｃｏｎ
ｔｒｏｌ Ｃｏｄｉｎｇ Ｆｏｒ Ｃｏｍｐｕｔｅｒ
Ｓｙｓｔｅｍｓ”のＰ１４０に記載されている。
て説明する。ここでは、説明を簡単にするため図１６に
示す符号長８、検査ビット長４のＳＥＣ−ＤＥＤ符号
（単一ビット誤り・二重ビット誤り検出符号）を例に挙
げる。この符号についての説明は、文献Ｔ．Ｒ．Ｎ．Ｒ
ａｏ，Ｅ．Ｆｕｊｉｗａｒａ著、”Ｅｒｒｏｒ−Ｃｏｎ
ｔｒｏｌ Ｃｏｄｉｎｇ Ｆｏｒ Ｃｏｍｐｕｔｅｒ
Ｓｙｓｔｅｍｓ”のＰ１４０に記載されている。
【０００６】図１６には、パリティ検査行列Ｈ（以下、
Ｈ行列と呼ぶ）と、情報ビット及び検査ビットの配置の
例が示してある。Ｈ行列の各列ベクトルをｈ０，ｈ１，
・・・，ｈ７と呼ぶことにする。図１７は（１）の問題
点の具体例を示している。図１６のｄ０とｃ３の位置に
合計２ビットの誤りが生じたとする。このときシンドロ
ームＳとして全１のパタンが生じる。つまり、符号の作
り方によってはシンドロームが全１になるケースが発生
頻度の低い多重誤りにはならないということである。
Ｈ行列と呼ぶ）と、情報ビット及び検査ビットの配置の
例が示してある。Ｈ行列の各列ベクトルをｈ０，ｈ１，
・・・，ｈ７と呼ぶことにする。図１７は（１）の問題
点の具体例を示している。図１６のｄ０とｃ３の位置に
合計２ビットの誤りが生じたとする。このときシンドロ
ームＳとして全１のパタンが生じる。つまり、符号の作
り方によってはシンドロームが全１になるケースが発生
頻度の低い多重誤りにはならないということである。
【０００７】次に図１８を使って（２）の問題点を説明
する。図１８（１）に示すように、符号語が［０，０，
０，０，０，０，０，０］のとき、従来方式のやり方で
検査ビットを全て反転させ、データｄ＝［０，０，０，
０，１，１，１，１］を得る。次に図１８（２）に示す
ように１ビットエラーが起き、データが［０，０，０，
０，１，１，１，０］になる。そして、図１８（３）に
示すように図１６のＨ行列からシンドロームを生成する
と、図１６のＨ行列のｈ０という列ベクトルに一致し、
ｄ０に１ビット誤りが発生したと判定することになり、
誤って［１，０，０，０，１，１，１，０］と誤訂正し
てしまう。
する。図１８（１）に示すように、符号語が［０，０，
０，０，０，０，０，０］のとき、従来方式のやり方で
検査ビットを全て反転させ、データｄ＝［０，０，０，
０，１，１，１，１］を得る。次に図１８（２）に示す
ように１ビットエラーが起き、データが［０，０，０，
０，１，１，１，０］になる。そして、図１８（３）に
示すように図１６のＨ行列からシンドロームを生成する
と、図１６のＨ行列のｈ０という列ベクトルに一致し、
ｄ０に１ビット誤りが発生したと判定することになり、
誤って［１，０，０，０，１，１，１，０］と誤訂正し
てしまう。
【０００８】従来方式を計算機システムで一般的に用い
られている誤り制御符号に適用しようとすると、
（１），（２）の問題が発生する可能性がある。したが
って、従来方式は全ての誤り制御符号には適用できず、
ある特定のパタンのＨ行列の誤り制御符号にしか適用で
きない。しかし、従来例では適用した符号の種類につい
て何の言及もなされていない。
られている誤り制御符号に適用しようとすると、
（１），（２）の問題が発生する可能性がある。したが
って、従来方式は全ての誤り制御符号には適用できず、
ある特定のパタンのＨ行列の誤り制御符号にしか適用で
きない。しかし、従来例では適用した符号の種類につい
て何の言及もなされていない。
【０００９】次に（３）の問題点について説明する。エ
ラーを検出した時のパタンを幾つか調査すると、例えば
特定のビットが０固定故障を起こしているようなパタン
を発生する場合もある。このように障害発生時のデータ
のパタンを残していくことは、エラー原因解析の糸口と
なる場合もありうるので、エラー発生時のパタンを棄て
てしまうのは障害原因の解析時間を延ばしてＭＴＴＲ
（Ｍｅａｎ ＴｉｍｅＴｏ Ｒｅｐａｉｒ）の増大を引
き起こす。
ラーを検出した時のパタンを幾つか調査すると、例えば
特定のビットが０固定故障を起こしているようなパタン
を発生する場合もある。このように障害発生時のデータ
のパタンを残していくことは、エラー原因解析の糸口と
なる場合もありうるので、エラー発生時のパタンを棄て
てしまうのは障害原因の解析時間を延ばしてＭＴＴＲ
（Ｍｅａｎ ＴｉｍｅＴｏ Ｒｅｐａｉｒ）の増大を引
き起こす。
【００１０】上記（１），（２），（３）の問題点を解
決することが課題となる。さらに、エラー訂正不能な障
害を発生した箇所がどこであるか特定できれば、障害回
復処理の大幅な削減が見込まれる為、符号のビット数を
増加させずにエラー訂正不能な箇所の特定も同時に可能
とすることが課題となる。また、この提案方式を実現す
る装置では既存の符号化、復号化回路に大規模な修正を
加えずに実現することも課題として挙げられる。
決することが課題となる。さらに、エラー訂正不能な障
害を発生した箇所がどこであるか特定できれば、障害回
復処理の大幅な削減が見込まれる為、符号のビット数を
増加させずにエラー訂正不能な箇所の特定も同時に可能
とすることが課題となる。また、この提案方式を実現す
る装置では既存の符号化、復号化回路に大規模な修正を
加えずに実現することも課題として挙げられる。
【００１１】そこで、本発明の目的は、符号化するデー
タが障害情報である情報をデータの大きさを変えずに符
号化することができ、また復号においても誤訂正するこ
となく障害データであると識別することができる誤り検
出・訂正方法、計算機システムの主記憶制御装置、及び
計算機システムを提供するものである。
タが障害情報である情報をデータの大きさを変えずに符
号化することができ、また復号においても誤訂正するこ
となく障害データであると識別することができる誤り検
出・訂正方法、計算機システムの主記憶制御装置、及び
計算機システムを提供するものである。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１４】始めに、前記図１６で示した誤り制御符号
を用いて本発明の概要を説明する。図１６のＳＥＣ−Ｄ
ＥＤ符号は符号長８ビット、情報ビット長４ビットであ
り、以降では（８，４）ＳＥＣ−ＤＥＤ符号と呼ぶこと
にする。検査ビット数が４のＳＥＣ−ＤＥＤ符号の最大
符号長は前記文献のＰ１３９から８ビットであることが
わかる。誤り制御符号で保護したい情報ビット数が２ビ
ットの場合、図１に示すように情報ビットとして使用し
ないビット数分だけ列ベクトルを削除し、（６，２）Ｓ
ＥＣ−ＤＥＤ符号として使用する。このように必要な情
報ビット数分だけＨ行列から切り出した符号を短縮化符
号という。本発明では、この削除した列ベクトルに対応
する情報ビットに障害情報を配置することが基本的な考
え方である。
を用いて本発明の概要を説明する。図１６のＳＥＣ−Ｄ
ＥＤ符号は符号長８ビット、情報ビット長４ビットであ
り、以降では（８，４）ＳＥＣ−ＤＥＤ符号と呼ぶこと
にする。検査ビット数が４のＳＥＣ−ＤＥＤ符号の最大
符号長は前記文献のＰ１３９から８ビットであることが
わかる。誤り制御符号で保護したい情報ビット数が２ビ
ットの場合、図１に示すように情報ビットとして使用し
ないビット数分だけ列ベクトルを削除し、（６，２）Ｓ
ＥＣ−ＤＥＤ符号として使用する。このように必要な情
報ビット数分だけＨ行列から切り出した符号を短縮化符
号という。本発明では、この削除した列ベクトルに対応
する情報ビットに障害情報を配置することが基本的な考
え方である。
【００１５】図２の例では、削除した部分に障害情報ｅ
０とｅ１を割り当てている。符号語でどのようにビット
を配置しているかを図３に示す。通常、障害情報なしで
符号化する場合は図３（１）のように障害情報に０を配
置する。この場合の符号化、復号の手順を図４に示す。
符号化するデータ７０とデータ７０に障害が発生してい
るかどうかを示す障害情報７１を図２の（８，４）ＳＥ
Ｃ−ＤＥＤ符号のＨ行列を使って符号化する。符号化と
は、具体的には検査ビットｃ０，ｃ１，ｃ２，ｃ３を生
成することである。ここで生成した符号語７３のうち、
障害情報を除いた［ｄ０，ｄ１，ｃ０，ｃ１，ｃ２，ｃ
３］のみを通信路または記憶装置７５に送信する。通信
路または記憶装置７５から受信したデータ７６に、固定
値［０，０］を障害情報として仮定して図２の（８，
４）ＳＥＣ−ＤＥＤ符号のＨ行列を使い復号７８し、デ
ータ７９を得る。ここで復号とは、受信した符号語から
シンドロームを生成し、そのシンドロームをデコードし
てエラーの発生したビット位置を反転することである。
ここで重要な点は、障害情報を通信路や記憶装置に送信
しないことである。受信側では送信元のデータ７０に
は、いつも障害がないと仮定して復号している点であ
る。
０とｅ１を割り当てている。符号語でどのようにビット
を配置しているかを図３に示す。通常、障害情報なしで
符号化する場合は図３（１）のように障害情報に０を配
置する。この場合の符号化、復号の手順を図４に示す。
符号化するデータ７０とデータ７０に障害が発生してい
るかどうかを示す障害情報７１を図２の（８，４）ＳＥ
Ｃ−ＤＥＤ符号のＨ行列を使って符号化する。符号化と
は、具体的には検査ビットｃ０，ｃ１，ｃ２，ｃ３を生
成することである。ここで生成した符号語７３のうち、
障害情報を除いた［ｄ０，ｄ１，ｃ０，ｃ１，ｃ２，ｃ
３］のみを通信路または記憶装置７５に送信する。通信
路または記憶装置７５から受信したデータ７６に、固定
値［０，０］を障害情報として仮定して図２の（８，
４）ＳＥＣ−ＤＥＤ符号のＨ行列を使い復号７８し、デ
ータ７９を得る。ここで復号とは、受信した符号語から
シンドロームを生成し、そのシンドロームをデコードし
てエラーの発生したビット位置を反転することである。
ここで重要な点は、障害情報を通信路や記憶装置に送信
しないことである。受信側では送信元のデータ７０に
は、いつも障害がないと仮定して復号している点であ
る。
【００１６】障害情報がある場合は、図３（２）の様に
ｅ０またはｅ１に障害情報を配置する。図５に示すよう
に障害情報８０を与えて符号化７２する。そして、復号
７８をするときに障害情報として［０，０］を仮定して
いるため先頭の１ビットが誤っていることになる。した
がって、復号７８をすることで、データ８１が得られ、
障害情報が再現されることになる。ただし、この例で使
用している符号を使っている限りｅ０，ｅ１の両方が１
となることはできない。なぜならば、ここで使用してい
る符号の誤り訂正能力は１ビットであるから最大１ビッ
トの情報までしか再現できないからである。ＳＥＣ−Ｄ
ＥＤ符号よりさらに強力な誤り訂正能力を持つ符号を使
用すれば、一度に転送できる障害情報は増やすことがで
きる。このように、短縮化符号を使用している場合、短
縮した部分に障害情報を乗せれば上記（１）の問題点は
解決できる。さらに、符号化をする前のデータのパタン
もそのまま残っている。通常使用するデータ幅では３２
ビット、６４ビット、１２８ビットが多いが、それぞれ
の場合でＳＥＣ−ＤＥＤ符号化するときに必要な検査ビ
ット数は、それぞれ７ビット、８ビット、９ビットとな
る。この検査ビット数でＳＥＣ−ＤＥＤ符号化できる最
大のデータ幅は、それぞれ、５７ビット、１２０ビッ
ト、２４７ビットとなり、どの場合も必ず短縮符号を使
用しているため本発明の方式をたいていの場合は適用で
きる。
ｅ０またはｅ１に障害情報を配置する。図５に示すよう
に障害情報８０を与えて符号化７２する。そして、復号
７８をするときに障害情報として［０，０］を仮定して
いるため先頭の１ビットが誤っていることになる。した
がって、復号７８をすることで、データ８１が得られ、
障害情報が再現されることになる。ただし、この例で使
用している符号を使っている限りｅ０，ｅ１の両方が１
となることはできない。なぜならば、ここで使用してい
る符号の誤り訂正能力は１ビットであるから最大１ビッ
トの情報までしか再現できないからである。ＳＥＣ−Ｄ
ＥＤ符号よりさらに強力な誤り訂正能力を持つ符号を使
用すれば、一度に転送できる障害情報は増やすことがで
きる。このように、短縮化符号を使用している場合、短
縮した部分に障害情報を乗せれば上記（１）の問題点は
解決できる。さらに、符号化をする前のデータのパタン
もそのまま残っている。通常使用するデータ幅では３２
ビット、６４ビット、１２８ビットが多いが、それぞれ
の場合でＳＥＣ−ＤＥＤ符号化するときに必要な検査ビ
ット数は、それぞれ７ビット、８ビット、９ビットとな
る。この検査ビット数でＳＥＣ−ＤＥＤ符号化できる最
大のデータ幅は、それぞれ、５７ビット、１２０ビッ
ト、２４７ビットとなり、どの場合も必ず短縮符号を使
用しているため本発明の方式をたいていの場合は適用で
きる。
【００１７】さらに図６では、上記（２）の問題が解決
できることを示している。図６において、データ７０の
障害情報８０とともに符号化７２をし、通信路または記
憶装置７５に転送したデータの一部９０にエラーが生じ
たとする。このとき復号するデータ９１には９２，９３
の２箇所でエラーが発生していることになる。これは２
ビットエラーと同じであるからエラー検出が可能であ
る。
できることを示している。図６において、データ７０の
障害情報８０とともに符号化７２をし、通信路または記
憶装置７５に転送したデータの一部９０にエラーが生じ
たとする。このとき復号するデータ９１には９２，９３
の２箇所でエラーが発生していることになる。これは２
ビットエラーと同じであるからエラー検出が可能であ
る。
【００１８】上記の例を一般化した場合を図７を使って
説明する。図７において、Ｈｅは（ｍ−ｋ×ｒ）の行
列、Ｈｄは（ｋ×ｒ）の行列で、Ｉｒは（ｒ×ｒ）の単
位行列である。（Ｈｅ，Ｈｄ）は情報ビット部分を、Ｉ
ｒは検査ビット部分を表す。図７（ａ）に示す最大情報
ビット長ｍビット、検査ビット長ｒビット、最大符号長
ｍ＋ｒビットの（ｍ＋ｒ，ｍ）ｔ（ｔ＞０）ビットエラ
ー訂正、ｕ（ｕ＞ｔ）ビットエラー検出符号のＨ行列を
使用すると仮定する（なお、特許請求の範囲ではｔを
ｃ、ｕをｄとしている）。このとき、使用する情報ビッ
ト長をｋ（ｍ＞ｋ＞０）とする。この符号を使用する場
合、最大ｍｉｎ（ｔ，ｍ−ｋ）ビットの障害情報を符号
化することができる。ここでｍｉｎ（ａ，ｂ）はａ≦ｂ
でｍｉｎ（ａ，ｂ）＝ａ、ａ≧ｂでｍｉｎ（ａ，ｂ）＝
ｂを意味する。さらに、障害情報をのせた符号にｕ−ｍ
ｉｎ（ｔ，ｍ−ｋ）ビットのエラーが通信路や記憶装置
内で付加されても誤訂正することはない。図７（ｂ）に
は、（ａ）のＨ行列を使用した場合の符号語内のデータ
配置について説明している。ｅ０，ｅ１，・・・，ｅｍ
−ｋ−１のｍ−ｋビットに障害情報を配置し、ｄ０，ｄ
１，・・・，ｄｋ−１のｋビットに情報ビットを配置
し、ｃ０，ｃ１，・・・，ｃｒ−１のｒビットに検査ビ
ットを配置する。ただし、これらの配置は符号の性質を
変えない範囲で場所を入れ替えることが可能である。本
発明では、図７の説明で示した符号化方式を特徴とする
誤り検出・訂正手段を提供するものである。
説明する。図７において、Ｈｅは（ｍ−ｋ×ｒ）の行
列、Ｈｄは（ｋ×ｒ）の行列で、Ｉｒは（ｒ×ｒ）の単
位行列である。（Ｈｅ，Ｈｄ）は情報ビット部分を、Ｉ
ｒは検査ビット部分を表す。図７（ａ）に示す最大情報
ビット長ｍビット、検査ビット長ｒビット、最大符号長
ｍ＋ｒビットの（ｍ＋ｒ，ｍ）ｔ（ｔ＞０）ビットエラ
ー訂正、ｕ（ｕ＞ｔ）ビットエラー検出符号のＨ行列を
使用すると仮定する（なお、特許請求の範囲ではｔを
ｃ、ｕをｄとしている）。このとき、使用する情報ビッ
ト長をｋ（ｍ＞ｋ＞０）とする。この符号を使用する場
合、最大ｍｉｎ（ｔ，ｍ−ｋ）ビットの障害情報を符号
化することができる。ここでｍｉｎ（ａ，ｂ）はａ≦ｂ
でｍｉｎ（ａ，ｂ）＝ａ、ａ≧ｂでｍｉｎ（ａ，ｂ）＝
ｂを意味する。さらに、障害情報をのせた符号にｕ−ｍ
ｉｎ（ｔ，ｍ−ｋ）ビットのエラーが通信路や記憶装置
内で付加されても誤訂正することはない。図７（ｂ）に
は、（ａ）のＨ行列を使用した場合の符号語内のデータ
配置について説明している。ｅ０，ｅ１，・・・，ｅｍ
−ｋ−１のｍ−ｋビットに障害情報を配置し、ｄ０，ｄ
１，・・・，ｄｋ−１のｋビットに情報ビットを配置
し、ｃ０，ｃ１，・・・，ｃｒ−１のｒビットに検査ビ
ットを配置する。ただし、これらの配置は符号の性質を
変えない範囲で場所を入れ替えることが可能である。本
発明では、図７の説明で示した符号化方式を特徴とする
誤り検出・訂正手段を提供するものである。
【００１９】また、符号語と符号語の和は符号語である
ことを利用して、通信路や記憶装置に転送するデータを
誤り制御符号化する場合、符号化する対象であるＣＰＵ
での処理に用いるデータとこのデータの障害情報をまと
めて検査ビットを生成せず、既存にあるデータ符号化手
段と障害情報の符号化手段を別にし、後に線形和をとり
符号化をすることを特徴とする誤り検出・訂正手段を提
供する。
ことを利用して、通信路や記憶装置に転送するデータを
誤り制御符号化する場合、符号化する対象であるＣＰＵ
での処理に用いるデータとこのデータの障害情報をまと
めて検査ビットを生成せず、既存にあるデータ符号化手
段と障害情報の符号化手段を別にし、後に線形和をとり
符号化をすることを特徴とする誤り検出・訂正手段を提
供する。
【００２０】また、本発明の課題は以下の装置で解決で
きる。プロセッサと、主記憶と、誤り制御符号化された
データを格納する主記憶制御装置と、ＩＯ装置と、複数
のプロセッサと主記憶制御装置を接続するプロセッサバ
スと、主記憶と主記憶制御装置を接続するメモリバス
と、ＩＯ装置と主記憶制御装置を接続するＩＯバスと、
特に他の主記憶制御装置と接続する場合には、主記憶制
御装置とクロスバスイッチを接続する為のクロスバスイ
ッチ入出力制御を備える計算機システムの主記憶制御装
置において、プロセッサバス上のデータの誤りを検出す
る回路と、ＩＯバス上のデータの誤りを検出する回路
と、クロスバスイッチから転送されたデータの誤りを検
出する回路と、主記憶へ書き込むデータと、プロセッサ
バスから転送された主記憶への書き込みデータに訂正不
能な誤りを検出した情報、あるいはＩＯバスから転送さ
れた主記憶への書き込みデータに訂正不能な誤りを検出
した情報から検査ビットを生成する符号化回路と、主記
憶から読み出したデータのシンドロームを生成し、この
シンドロームのパタンから誤りの検出・訂正をする復号
回路と、符号化回路による符号化以前に発生した訂正不
能な誤りの発生源を識別するために復号回路で生成され
たシンドロームが特定のパタンであるかを検出する障害
情報検出テーブルとを備えることを特徴とする主記憶制
御装置を設けることで課題を解決できる。
きる。プロセッサと、主記憶と、誤り制御符号化された
データを格納する主記憶制御装置と、ＩＯ装置と、複数
のプロセッサと主記憶制御装置を接続するプロセッサバ
スと、主記憶と主記憶制御装置を接続するメモリバス
と、ＩＯ装置と主記憶制御装置を接続するＩＯバスと、
特に他の主記憶制御装置と接続する場合には、主記憶制
御装置とクロスバスイッチを接続する為のクロスバスイ
ッチ入出力制御を備える計算機システムの主記憶制御装
置において、プロセッサバス上のデータの誤りを検出す
る回路と、ＩＯバス上のデータの誤りを検出する回路
と、クロスバスイッチから転送されたデータの誤りを検
出する回路と、主記憶へ書き込むデータと、プロセッサ
バスから転送された主記憶への書き込みデータに訂正不
能な誤りを検出した情報、あるいはＩＯバスから転送さ
れた主記憶への書き込みデータに訂正不能な誤りを検出
した情報から検査ビットを生成する符号化回路と、主記
憶から読み出したデータのシンドロームを生成し、この
シンドロームのパタンから誤りの検出・訂正をする復号
回路と、符号化回路による符号化以前に発生した訂正不
能な誤りの発生源を識別するために復号回路で生成され
たシンドロームが特定のパタンであるかを検出する障害
情報検出テーブルとを備えることを特徴とする主記憶制
御装置を設けることで課題を解決できる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一部材には同一の符号を付
し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一部材には同一の符号を付
し、その繰り返しの説明は省略する。
【００２２】本発明の方式の一実施の形態として図８の
（１１２，１０４）ＳＥＣ−ＤＥＤ−Ｓ４ＥＤ(単一４
ビットのブロックを検出可能なＳＥＣ−ＤＥＤ符号)を
使用したシステムを図面を参照しながら説明する。ＳＥ
Ｃ−ＤＥＤ−Ｓ４ＥＤは主記憶用メモリ素子の読み出し
幅が４ビットであるようなシステムに多く使用され、単
一のメモリ素子故障を検出できる。この符号については
前記文献のＰ２８０−２８３を参照することができる。
本実施の形態では、システムで使用しているデータの幅
（ＣＰＵなどが実際に処理に使用するデータの幅）を６
４ビットと仮定する。このとき、本発明の方式ではなく
通常のエラー制御方式では（７２，６４）ＳＥＣ−ＤＥ
Ｄ−Ｓ４ＥＤ符号を用いる。本発明の方式では、単一ビ
ット誤り訂正の能力の符号を使用するので、短縮した４
０ビットの部分に１ビットづつ排他的に使用して、最大
４０種類の障害情報を符号化することができる。ここで
は、先頭の４ビットｅ０，e１，e２，e３に障害情報を
のせる。
（１１２，１０４）ＳＥＣ−ＤＥＤ−Ｓ４ＥＤ(単一４
ビットのブロックを検出可能なＳＥＣ−ＤＥＤ符号)を
使用したシステムを図面を参照しながら説明する。ＳＥ
Ｃ−ＤＥＤ−Ｓ４ＥＤは主記憶用メモリ素子の読み出し
幅が４ビットであるようなシステムに多く使用され、単
一のメモリ素子故障を検出できる。この符号については
前記文献のＰ２８０−２８３を参照することができる。
本実施の形態では、システムで使用しているデータの幅
（ＣＰＵなどが実際に処理に使用するデータの幅）を６
４ビットと仮定する。このとき、本発明の方式ではなく
通常のエラー制御方式では（７２，６４）ＳＥＣ−ＤＥ
Ｄ−Ｓ４ＥＤ符号を用いる。本発明の方式では、単一ビ
ット誤り訂正の能力の符号を使用するので、短縮した４
０ビットの部分に１ビットづつ排他的に使用して、最大
４０種類の障害情報を符号化することができる。ここで
は、先頭の４ビットｅ０，e１，e２，e３に障害情報を
のせる。
【００２３】図９に障害情報とシンドロームの組み合わ
せ表を示す。図９では、Ｈ行列のｅ０の位置にＣＰＵバ
スの訂正不能エラーという障害情報を配置することを意
味する。本発明で使用する誤り制御符号は、ＳＥＣ−Ｄ
ＥＤ符号（単一ビット誤り・二重ビット誤り検出符
号）、あるいはＳＥＣ−ＤＥＤ符号に機能を追加した符
号のみならず、多重ビット誤り訂正の機能を持つ符号
や、ｂ（ｂ＞１）ビットのブロック（＝バイト）の誤り
訂正をするＳｂＥＤ−ＤｂＥＤ符号(単一バイト誤り訂
正・二重バイト誤り訂正符号)といった誤り制御符号を
使用するほとんどの場合に適用することが可能である。
以下に示す符号化、復号の手順、及び装置例もほとんど
同じ方法で実施することができる。
せ表を示す。図９では、Ｈ行列のｅ０の位置にＣＰＵバ
スの訂正不能エラーという障害情報を配置することを意
味する。本発明で使用する誤り制御符号は、ＳＥＣ−Ｄ
ＥＤ符号（単一ビット誤り・二重ビット誤り検出符
号）、あるいはＳＥＣ−ＤＥＤ符号に機能を追加した符
号のみならず、多重ビット誤り訂正の機能を持つ符号
や、ｂ（ｂ＞１）ビットのブロック（＝バイト）の誤り
訂正をするＳｂＥＤ−ＤｂＥＤ符号(単一バイト誤り訂
正・二重バイト誤り訂正符号)といった誤り制御符号を
使用するほとんどの場合に適用することが可能である。
以下に示す符号化、復号の手順、及び装置例もほとんど
同じ方法で実施することができる。
【００２４】また、本発明の方式の処理の流れを図１０
を使用して説明する。図１０の入力データ１と障害情報
入力２を入力とする符号化回路５と、通信路または記憶
装置７から受信した符号語８を入力とし、誤りを訂正し
たデータ１５と誤りを検出したことを示す誤り検出出力
１６と入力データ障害情報出力１７を出力とする復号回
路９を設け、復号回路９には、通信路または記憶装置７
から受信した符号語８からシンドロームを生成するシン
ドローム生成回路１０と、シンドローム１１から誤りの
発生した位置や訂正不能な誤りの検出、及び入力データ
１とともに符号化された障害情報入力２を識別するシン
ドロームデコード回路１２と誤りの位置情報１３から通
信路または記憶装置７から受信した符号語８の誤りを訂
正し、訂正したデータ１５を出力する訂正回路１４を設
けることで実現される。
を使用して説明する。図１０の入力データ１と障害情報
入力２を入力とする符号化回路５と、通信路または記憶
装置７から受信した符号語８を入力とし、誤りを訂正し
たデータ１５と誤りを検出したことを示す誤り検出出力
１６と入力データ障害情報出力１７を出力とする復号回
路９を設け、復号回路９には、通信路または記憶装置７
から受信した符号語８からシンドロームを生成するシン
ドローム生成回路１０と、シンドローム１１から誤りの
発生した位置や訂正不能な誤りの検出、及び入力データ
１とともに符号化された障害情報入力２を識別するシン
ドロームデコード回路１２と誤りの位置情報１３から通
信路または記憶装置７から受信した符号語８の誤りを訂
正し、訂正したデータ１５を出力する訂正回路１４を設
けることで実現される。
【００２５】符号化の手順を図１１に示す。（ａ）方法
１と（ｂ）方法２の手順があり、ここでは図７のＨ行
列、データ構造を使うとする。（ａ）の手順を説明す
る。まず、符号化するデータに付随する障害情報をエン
コードし、ビット列に変換する（Ｓ１）。次に、符号化
する入力データと障害情報を一つのデータとして纏め
（Ｓ２）、Ｈ行列に基づき検査ビットを生成して（Ｓ
４）、符号化が完了する。次に（ｂ）の手順を説明す
る、障害情報のエンコードと、入力データを全て０とし
たデータを作成し（Ｓ４）、Ｈ行列に基づき検査ビット
を生成する（Ｓ５）。手順Ｓ４、Ｓ５と平行して、障害
情報が全て０と仮定して入力データだけのデータを作成
し（Ｓ６）、Ｈ行列に基づき検査ビットを生成する（Ｓ
７）。次に、手順Ｓ５と手順Ｓ７で作成した検査ビット
の線形和を行う（Ｓ８）ことで符号化が完了する。
（ｂ）方法２は符号語と符号語の線形和は符号語である
性質を利用している。（ｂ）方法２では、既存の符号化
手段に相当するＳ６，Ｓ７を変更せず、手順Ｓ４，Ｓ５
を追加する方法である。
１と（ｂ）方法２の手順があり、ここでは図７のＨ行
列、データ構造を使うとする。（ａ）の手順を説明す
る。まず、符号化するデータに付随する障害情報をエン
コードし、ビット列に変換する（Ｓ１）。次に、符号化
する入力データと障害情報を一つのデータとして纏め
（Ｓ２）、Ｈ行列に基づき検査ビットを生成して（Ｓ
４）、符号化が完了する。次に（ｂ）の手順を説明す
る、障害情報のエンコードと、入力データを全て０とし
たデータを作成し（Ｓ４）、Ｈ行列に基づき検査ビット
を生成する（Ｓ５）。手順Ｓ４、Ｓ５と平行して、障害
情報が全て０と仮定して入力データだけのデータを作成
し（Ｓ６）、Ｈ行列に基づき検査ビットを生成する（Ｓ
７）。次に、手順Ｓ５と手順Ｓ７で作成した検査ビット
の線形和を行う（Ｓ８）ことで符号化が完了する。
（ｂ）方法２は符号語と符号語の線形和は符号語である
性質を利用している。（ｂ）方法２では、既存の符号化
手段に相当するＳ６，Ｓ７を変更せず、手順Ｓ４，Ｓ５
を追加する方法である。
【００２６】復号の手順を図１２に示す。復号する符号
語とＨ行列の転置との積をとりシンドロームＳを生成す
る（Ｓ１１）。次に、シンドロームＳが全０であればエ
ラーは存在しないので復号は終了で、シンドロームが非
零であれば（Ｓ１２）、Ｈ行列のどこかの列に一致する
か（多重誤り訂正の場合複数の列ベクトルの線形和のパ
タンとなる）調べ、どの列にも一致しない（多重誤り訂
正の場合複数の列ベクトルの線形和のパタンと一致しな
い）場合はエラー検出をして終了となる（Ｓ１３）。一
致した列があれば、その列が障害情報を配置した列とな
っているかどうか調べる（Ｓ１４）。障害情報がなけれ
ばエラー訂正をして（Ｓ１５）、処理は終了となる。ま
た、障害情報がある場合は、障害原因をシンドロームの
パタンからデコード（Ｓ１６）して、障害情報を報告し
て終了となる。さらに、障害情報を含んだ符号語にさら
にエラーが発生した場合、シンドロームのパタンは手順
Ｓ１３の処理を行い、エラー検出まで可能である。ＳＥ
Ｃ−ＤＥＤ符号、あるいはそれに準ずる機能を持つ符号
では、障害情報とさらにもう１ビットのエラーまで同時
に発生しても検出できる。
語とＨ行列の転置との積をとりシンドロームＳを生成す
る（Ｓ１１）。次に、シンドロームＳが全０であればエ
ラーは存在しないので復号は終了で、シンドロームが非
零であれば（Ｓ１２）、Ｈ行列のどこかの列に一致する
か（多重誤り訂正の場合複数の列ベクトルの線形和のパ
タンとなる）調べ、どの列にも一致しない（多重誤り訂
正の場合複数の列ベクトルの線形和のパタンと一致しな
い）場合はエラー検出をして終了となる（Ｓ１３）。一
致した列があれば、その列が障害情報を配置した列とな
っているかどうか調べる（Ｓ１４）。障害情報がなけれ
ばエラー訂正をして（Ｓ１５）、処理は終了となる。ま
た、障害情報がある場合は、障害原因をシンドロームの
パタンからデコード（Ｓ１６）して、障害情報を報告し
て終了となる。さらに、障害情報を含んだ符号語にさら
にエラーが発生した場合、シンドロームのパタンは手順
Ｓ１３の処理を行い、エラー検出まで可能である。ＳＥ
Ｃ−ＤＥＤ符号、あるいはそれに準ずる機能を持つ符号
では、障害情報とさらにもう１ビットのエラーまで同時
に発生しても検出できる。
【００２７】本発明を実現する装置の例を図を参照しな
がら説明する。図１３は、本発明の実施の形態に係る計
算機システムの全体構成図である。この計算機システム
は、ノードＮ１００，Ｎ１０１をクロスバスイッチＸ１
００で信号線Ｘ１０１，Ｘ１０２，Ｘ１０３，Ｘ１０４
を介して互いのノードの資源をアクセスする。ノードの
数は本実施の形態では２個であるが、２個以上の構成で
あってもよく、複数のノードはクロスバスイッチＸ１０
０で相互結合されている。
がら説明する。図１３は、本発明の実施の形態に係る計
算機システムの全体構成図である。この計算機システム
は、ノードＮ１００，Ｎ１０１をクロスバスイッチＸ１
００で信号線Ｘ１０１，Ｘ１０２，Ｘ１０３，Ｘ１０４
を介して互いのノードの資源をアクセスする。ノードの
数は本実施の形態では２個であるが、２個以上の構成で
あってもよく、複数のノードはクロスバスイッチＸ１０
０で相互結合されている。
【００２８】ノードＮ１００は、主記憶制御装置Ｃ１０
０と、プロセッサＢ１００，Ｂ１０１、プロセッサバス
Ｂ１０２、ＩＯ装置Ａ１００，Ａ１０１，Ａ１０２，Ａ
１０３、ＩＯバスＡ１０４，Ａ１０５、主記憶ｍ１００
から構成される。プロセッサやＩＯ装置やプロセッサバ
スやＩＯバスの個数は本実施の形態で示した個数に特定
されず、任意の数の組み合わせがあってもよい。このプ
ロセッサＢ１００，Ｂ１０１は、プロセッサバスＢ１０
２を介して主記憶制御装置Ｃ１００と結合している。主
記憶ｍ１００は信号線Ｃ１１３，Ｃ１１４で主記憶制御
装置Ｃ１００と結合している。
０と、プロセッサＢ１００，Ｂ１０１、プロセッサバス
Ｂ１０２、ＩＯ装置Ａ１００，Ａ１０１，Ａ１０２，Ａ
１０３、ＩＯバスＡ１０４，Ａ１０５、主記憶ｍ１００
から構成される。プロセッサやＩＯ装置やプロセッサバ
スやＩＯバスの個数は本実施の形態で示した個数に特定
されず、任意の数の組み合わせがあってもよい。このプ
ロセッサＢ１００，Ｂ１０１は、プロセッサバスＢ１０
２を介して主記憶制御装置Ｃ１００と結合している。主
記憶ｍ１００は信号線Ｃ１１３，Ｃ１１４で主記憶制御
装置Ｃ１００と結合している。
【００２９】主記憶制御装置Ｃ１００は、プロセッサバ
ス制御部Ｂ１０３、ＩＯバス制御部Ａ１０６、クロスバ
スイッチ入出力制御部Ｘ１０５、主記憶制御部Ｃ１１
０、ログレジスタＣ１１６から構成されている。プロセ
ッサバス制御部Ｂ１０３は、信号線Ｂ１０５，Ｂ１０７
で主記憶制御部Ｃ１１０と結合している。またプロセッ
サバス制御部Ｂ１０３には、プロセッサバスＢ１０２か
ら転送されてくる主記憶への書き込みデータの誤り検出
を行うエラー検出回路Ｂ１０４がある。エラー検出回路
Ｂ１０４で誤り訂正不能なエラー（パリティ符号を使用
している場合はパリティエラー、ＳＥＣ−ＤＥＤ符号を
使っている場合は１ビットを超えるエラー等）を検出し
た場合、信号線Ｂ１０６で訂正不能なエラーがあったこ
とを信号線Ｂ１０５を渡る主記憶への書き込みデータと
同期して主記憶制御部Ｃ１１０に通知する。
ス制御部Ｂ１０３、ＩＯバス制御部Ａ１０６、クロスバ
スイッチ入出力制御部Ｘ１０５、主記憶制御部Ｃ１１
０、ログレジスタＣ１１６から構成されている。プロセ
ッサバス制御部Ｂ１０３は、信号線Ｂ１０５，Ｂ１０７
で主記憶制御部Ｃ１１０と結合している。またプロセッ
サバス制御部Ｂ１０３には、プロセッサバスＢ１０２か
ら転送されてくる主記憶への書き込みデータの誤り検出
を行うエラー検出回路Ｂ１０４がある。エラー検出回路
Ｂ１０４で誤り訂正不能なエラー（パリティ符号を使用
している場合はパリティエラー、ＳＥＣ−ＤＥＤ符号を
使っている場合は１ビットを超えるエラー等）を検出し
た場合、信号線Ｂ１０６で訂正不能なエラーがあったこ
とを信号線Ｂ１０５を渡る主記憶への書き込みデータと
同期して主記憶制御部Ｃ１１０に通知する。
【００３０】ＩＯバス制御部Ａ１０６には、ＩＯバスＡ
１０４，Ａ１０５から転送されてくる主記憶への書き込
みデータのエラー検出をするエラー検出回路Ａ１０７が
ある。エラー検出回路Ａ１０７で主記憶への書き込みデ
ータに訂正不能なエラーがあった場合、信号線Ａ１０８
で転送される主記憶への書き込みデータと同期して訂正
不能エラーの存在を信号線Ａ１０９で主記憶制御部Ｃ１
１０へ通知する。
１０４，Ａ１０５から転送されてくる主記憶への書き込
みデータのエラー検出をするエラー検出回路Ａ１０７が
ある。エラー検出回路Ａ１０７で主記憶への書き込みデ
ータに訂正不能なエラーがあった場合、信号線Ａ１０８
で転送される主記憶への書き込みデータと同期して訂正
不能エラーの存在を信号線Ａ１０９で主記憶制御部Ｃ１
１０へ通知する。
【００３１】主記憶制御部Ｃ１１０では、プロセッサバ
ス制御部Ｂ１０３やＩＯバス制御部Ａ１０６からそれぞ
れ信号線Ｂ１０５、Ａ１０８を通して転送される書き込
みデータの書き込みアドレスを解読して、自ノードＮ１
００か他ノードＮ１０１宛てのデータか判別して、他ノ
ードＮ１０１宛ての場合、信号線Ｘ１０７を通してクロ
スバスイッチ入出力制御部Ｘ１０５へ、クロスバスイッ
チ入出力制御部Ｘ１０５から信号線Ｘ１０２とクロスバ
スイッチＸ１００と信号線Ｘ１０４を経由して他ノード
Ｎ１０１へ転送する。
ス制御部Ｂ１０３やＩＯバス制御部Ａ１０６からそれぞ
れ信号線Ｂ１０５、Ａ１０８を通して転送される書き込
みデータの書き込みアドレスを解読して、自ノードＮ１
００か他ノードＮ１０１宛てのデータか判別して、他ノ
ードＮ１０１宛ての場合、信号線Ｘ１０７を通してクロ
スバスイッチ入出力制御部Ｘ１０５へ、クロスバスイッ
チ入出力制御部Ｘ１０５から信号線Ｘ１０２とクロスバ
スイッチＸ１００と信号線Ｘ１０４を経由して他ノード
Ｎ１０１へ転送する。
【００３２】クロスバスイッチ入出力制御部Ｘ１０５に
は、他ノードＮ１０１からの転送されたデータのエラー
検出をするエラー検出回路Ｘ１０８があり、訂正不能な
エラーがある場合は、データを転送する信号線Ｘ１０６
と同期して信号線Ｘ１０９で訂正不能エラーがあったこ
とを主記憶制御部Ｃ１１０に通知する。
は、他ノードＮ１０１からの転送されたデータのエラー
検出をするエラー検出回路Ｘ１０８があり、訂正不能な
エラーがある場合は、データを転送する信号線Ｘ１０６
と同期して信号線Ｘ１０９で訂正不能エラーがあったこ
とを主記憶制御部Ｃ１１０に通知する。
【００３３】主記憶制御部Ｃ１１０には、主記憶ｍ１０
０に書き込むデータの誤り制御符号化をする符号化回路
Ｃ１１１と、主記憶ｍ１００から読み出されたデータの
誤りを検出・訂正する復号回路Ｃ１１２がある。復号回
路Ｃ１１２で検出された誤りの情報や誤ったデータその
ものをログとして記憶するログレジスタＣ１１６があ
り、信号線Ｃ１１５で復号回路Ｃ１１２からエラー情報
を受け取る。ログレジスタＣ１１６の内容は、アドレス
空間にマッピングされたレジスタで、プロセッサＢ１０
０，Ｂ１０１で障害処理ルーチンが起動したときプロセ
ッサバスＢ１０２、プロセッサバス制御部Ｂ１０３、信
号線Ｂ１０９を経由してアクセスされ、信号線Ｂ１０
８、プロセッサバス制御部Ｂ１０３、プロセッサバスＢ
１０２を経由してプロセッサＢ１００，Ｂ１０１に転送
される。
０に書き込むデータの誤り制御符号化をする符号化回路
Ｃ１１１と、主記憶ｍ１００から読み出されたデータの
誤りを検出・訂正する復号回路Ｃ１１２がある。復号回
路Ｃ１１２で検出された誤りの情報や誤ったデータその
ものをログとして記憶するログレジスタＣ１１６があ
り、信号線Ｃ１１５で復号回路Ｃ１１２からエラー情報
を受け取る。ログレジスタＣ１１６の内容は、アドレス
空間にマッピングされたレジスタで、プロセッサＢ１０
０，Ｂ１０１で障害処理ルーチンが起動したときプロセ
ッサバスＢ１０２、プロセッサバス制御部Ｂ１０３、信
号線Ｂ１０９を経由してアクセスされ、信号線Ｂ１０
８、プロセッサバス制御部Ｂ１０３、プロセッサバスＢ
１０２を経由してプロセッサＢ１００，Ｂ１０１に転送
される。
【００３４】また、ノードＮ１００，Ｎ１０１の外部に
設けられたモニタＤ１００は、信号線Ｄ１０１を経由し
てログレジスタＣ１１６にアクセスし、ログレジスタＣ
１１６の内容を信号線Ｄ１０２を通してモニタＤ１００
に転送され、モニタＤ１００の表示画面にログの内容が
表示される。また、モニタＤ１００は信号線Ｄ１０２，
Ｄ１０３，Ｄ１０４，Ｄ１０５を通して各ノードの主記
憶０の内容をダンプもする。
設けられたモニタＤ１００は、信号線Ｄ１０１を経由し
てログレジスタＣ１１６にアクセスし、ログレジスタＣ
１１６の内容を信号線Ｄ１０２を通してモニタＤ１００
に転送され、モニタＤ１００の表示画面にログの内容が
表示される。また、モニタＤ１００は信号線Ｄ１０２，
Ｄ１０３，Ｄ１０４，Ｄ１０５を通して各ノードの主記
憶０の内容をダンプもする。
【００３５】図１４に示す符号化回路Ｃ１１１について
説明する。符号化回路Ｃ１１１は、主記憶へのライトデ
ータを格納するレジスタＣ２０２と、検査ビット生成回
路Ｃ２０４と、主記憶へのライトデータにプロセッサバ
ス制御部やＩＯバス制御部やクロスバスイッチ入出力制
御部で検出した訂正不能エラーがあることの情報やエラ
ー検出場所等の障害情報を格納する障害情報レジスタＣ
２０６と、障害情報から検査ビットのパタンを生成する
障害情報照合テーブルＣ２０８と、検査ビットどうしの
線形和を生成するＥＸＯＲ回路Ｃ２１０と、主記憶へ書
き込む符号語のデータビットを格納するレジスタＣ２１
１と、検査ビットを格納するレジスタＣ２１２から構成
される。なお、Ｃ２５０は従来の検査ビット生成回路と
同一の回路であり、Ｃ２５１の部分を新たに追加するこ
とで本発明で提案した符号化方法を実現可能となる。こ
れは既に説明した図１１の（ｂ）方法２に相当する回路
であり、手順Ｓ６、Ｓ７が図１４のＣ２５０の部分に、
図１１の（ｂ）方法２の手順Ｓ４、Ｓ５が図１４のＣ２
５１の部分に相当する。
説明する。符号化回路Ｃ１１１は、主記憶へのライトデ
ータを格納するレジスタＣ２０２と、検査ビット生成回
路Ｃ２０４と、主記憶へのライトデータにプロセッサバ
ス制御部やＩＯバス制御部やクロスバスイッチ入出力制
御部で検出した訂正不能エラーがあることの情報やエラ
ー検出場所等の障害情報を格納する障害情報レジスタＣ
２０６と、障害情報から検査ビットのパタンを生成する
障害情報照合テーブルＣ２０８と、検査ビットどうしの
線形和を生成するＥＸＯＲ回路Ｃ２１０と、主記憶へ書
き込む符号語のデータビットを格納するレジスタＣ２１
１と、検査ビットを格納するレジスタＣ２１２から構成
される。なお、Ｃ２５０は従来の検査ビット生成回路と
同一の回路であり、Ｃ２５１の部分を新たに追加するこ
とで本発明で提案した符号化方法を実現可能となる。こ
れは既に説明した図１１の（ｂ）方法２に相当する回路
であり、手順Ｓ６、Ｓ７が図１４のＣ２５０の部分に、
図１１の（ｂ）方法２の手順Ｓ４、Ｓ５が図１４のＣ２
５１の部分に相当する。
【００３６】符号化回路Ｃ１１１の動作について説明す
る。符号化回路Ｃ１１１の動作は既に説明した図１１の
（ｂ）方法２の手順を実行する。図１３において、プロ
セッサバス制御部Ｂ１０３、またはＩＯバス制御部Ａ１
０６、またはクロスバ入出力制御部Ｘ１０５から主記憶
制御部Ｃ１１０に転送されたライトデータと訂正不能エ
ラーが発生した情報は、図示はしていないが主記憶制御
部Ｃ１１０内のセレクタで選択され、それぞれ図１４の
信号線Ｃ２００，Ｃ２０１を通し符号化回路Ｃ１１１に
転送される。ライトデータは、レジスタＣ２０２から信
号線Ｃ２０３を通し、検査ビット生成回路Ｃ２０４で検
査ビットを生成し、信号線Ｃ２０５でＥＸＯＲ回路Ｃ２
１０に転送される。一方、訂正不能エラー情報とエラー
の検出元を示した信号は信号線Ｃ２０１で障害情報レジ
スタＣ２０６に格納され、信号線２０７を通し、障害情
報照合テーブルＣ２０８に転送され、図９のテーブルに
相当する連想回路が搭載されていて、障害発生内容から
シンドロームのパタンを生成する。このシンドロームの
パタンは符号化時には検査ビットのパタンになる。障害
情報照合テーブルＣ２０８で生成された検査ビットは、
信号線Ｃ２０９を通しＥＸＯＲ回路Ｃ２１０では方法２
の手順８の処理を行う。完成した符号語はレジスタＣ２
１１とＣ２１２に格納されて、信号線Ｃ１１３を介し主
記憶へ転送される。
る。符号化回路Ｃ１１１の動作は既に説明した図１１の
（ｂ）方法２の手順を実行する。図１３において、プロ
セッサバス制御部Ｂ１０３、またはＩＯバス制御部Ａ１
０６、またはクロスバ入出力制御部Ｘ１０５から主記憶
制御部Ｃ１１０に転送されたライトデータと訂正不能エ
ラーが発生した情報は、図示はしていないが主記憶制御
部Ｃ１１０内のセレクタで選択され、それぞれ図１４の
信号線Ｃ２００，Ｃ２０１を通し符号化回路Ｃ１１１に
転送される。ライトデータは、レジスタＣ２０２から信
号線Ｃ２０３を通し、検査ビット生成回路Ｃ２０４で検
査ビットを生成し、信号線Ｃ２０５でＥＸＯＲ回路Ｃ２
１０に転送される。一方、訂正不能エラー情報とエラー
の検出元を示した信号は信号線Ｃ２０１で障害情報レジ
スタＣ２０６に格納され、信号線２０７を通し、障害情
報照合テーブルＣ２０８に転送され、図９のテーブルに
相当する連想回路が搭載されていて、障害発生内容から
シンドロームのパタンを生成する。このシンドロームの
パタンは符号化時には検査ビットのパタンになる。障害
情報照合テーブルＣ２０８で生成された検査ビットは、
信号線Ｃ２０９を通しＥＸＯＲ回路Ｃ２１０では方法２
の手順８の処理を行う。完成した符号語はレジスタＣ２
１１とＣ２１２に格納されて、信号線Ｃ１１３を介し主
記憶へ転送される。
【００３７】次に、図１５に示す復号回路Ｃ１１２を説
明する。復号回路Ｃ１１２には、データビットレジスタ
Ｃ３００と、検査ビットレジスタＣ３０１と、シンドロ
ーム生成回路Ｃ３０４と、シンドロームデコード回路Ｃ
３０６と、ビット反転回路Ｃ３０８と、障害情報照合テ
ーブルＣ３５１と、データビットレジスタＣ３１０と、
検査ビットレジスタＣ３１１がある。
明する。復号回路Ｃ１１２には、データビットレジスタ
Ｃ３００と、検査ビットレジスタＣ３０１と、シンドロ
ーム生成回路Ｃ３０４と、シンドロームデコード回路Ｃ
３０６と、ビット反転回路Ｃ３０８と、障害情報照合テ
ーブルＣ３５１と、データビットレジスタＣ３１０と、
検査ビットレジスタＣ３１１がある。
【００３８】復号回路Ｃ１１２の動作について説明す
る。復号回路Ｃ１１２の動作は図１２の手順を実行す
る。図１５において、主記憶から読み出されたデータは
信号線Ｃ１１４を通してデータビットレジスタＣ３００
と検査ビットレジスタＣ３０１に格納される。信号線Ｃ
３０３を通してシンドローム生成回路Ｃ３０４にレジス
タＣ３００，Ｃ３０１のデータは転送され、シンドロー
ムが生成される。シンドロームを生成する手順は、従来
の誤り制御方式と同様に図１２の手順Ｓ１１である。生
成したシンドロームは、信号線Ｃ３０５を通しシンドロ
ームデコード回路Ｃ３０６に転送され、シンドロームが
０ならばエラーは存在しないとし、そうでない場合は、
エラー訂正あるいはエラー検出を図１２の手順Ｓ１３，
Ｓ１５の処理を行う。この処理は従来の誤り検出・訂正
の手順に準ずる。シンドロームをデコードし、エラーの
あったポインタを示す信号を信号線Ｃ３０７を通し反転
回路Ｃ３０８へ転送し、信号線Ｃ３０３で転送される主
記憶からの読み出しデータのエラーポインタで示された
位置をビット反転する。この誤りを訂正されたデータ
は、レジスタＣ３１０とＣ３１１に格納され信号線３１
２へ転送される。この信号線３１２のデータは、図示は
していないが図１３の主記憶制御部Ｃ１１０で主記憶の
読み出しを要求した部分（プロセッサバス制御部または
ＩＯバス制御部またはクロスバスイッチ入出力制御部）
に転送する。
る。復号回路Ｃ１１２の動作は図１２の手順を実行す
る。図１５において、主記憶から読み出されたデータは
信号線Ｃ１１４を通してデータビットレジスタＣ３００
と検査ビットレジスタＣ３０１に格納される。信号線Ｃ
３０３を通してシンドローム生成回路Ｃ３０４にレジス
タＣ３００，Ｃ３０１のデータは転送され、シンドロー
ムが生成される。シンドロームを生成する手順は、従来
の誤り制御方式と同様に図１２の手順Ｓ１１である。生
成したシンドロームは、信号線Ｃ３０５を通しシンドロ
ームデコード回路Ｃ３０６に転送され、シンドロームが
０ならばエラーは存在しないとし、そうでない場合は、
エラー訂正あるいはエラー検出を図１２の手順Ｓ１３，
Ｓ１５の処理を行う。この処理は従来の誤り検出・訂正
の手順に準ずる。シンドロームをデコードし、エラーの
あったポインタを示す信号を信号線Ｃ３０７を通し反転
回路Ｃ３０８へ転送し、信号線Ｃ３０３で転送される主
記憶からの読み出しデータのエラーポインタで示された
位置をビット反転する。この誤りを訂正されたデータ
は、レジスタＣ３１０とＣ３１１に格納され信号線３１
２へ転送される。この信号線３１２のデータは、図示は
していないが図１３の主記憶制御部Ｃ１１０で主記憶の
読み出しを要求した部分（プロセッサバス制御部または
ＩＯバス制御部またはクロスバスイッチ入出力制御部）
に転送する。
【００３９】ここで説明した図１５のＣ３５０部分の動
作は従来の誤り検出・訂正の回路と全く同一の回路であ
る。本発明で追加された部分がＣ３５１の障害情報照合
テーブルである。障害情報照合テーブルＣ３５１は信号
線３０５で転送されるシンドロームのパタンからデータ
の障害情報を解読する回路であり、動作は、既に説明し
たように図１２の手順Ｓ１６を行い、図９の表でシンド
ロームから障害発生原因を連想する処理を行う。解読し
た障害情報は図１５の信号線Ｃ１１５を通し、図１３の
ログレジスタＣ１１６へ転送される。
作は従来の誤り検出・訂正の回路と全く同一の回路であ
る。本発明で追加された部分がＣ３５１の障害情報照合
テーブルである。障害情報照合テーブルＣ３５１は信号
線３０５で転送されるシンドロームのパタンからデータ
の障害情報を解読する回路であり、動作は、既に説明し
たように図１２の手順Ｓ１６を行い、図９の表でシンド
ロームから障害発生原因を連想する処理を行う。解読し
た障害情報は図１５の信号線Ｃ１１５を通し、図１３の
ログレジスタＣ１１６へ転送される。
【００４０】さらに、本実施の形態でのプロセッサバス
と主記憶や主記憶制御回路内のデータパスでは同じ誤り
制御符号で保護されているとする。特に、プロセッサに
はエラー検出・訂正回路が存在する。この回路は、図１
４のＣ２５０、図１５のＣ３５０の回路と同一の回路が
存在する。
と主記憶や主記憶制御回路内のデータパスでは同じ誤り
制御符号で保護されているとする。特に、プロセッサに
はエラー検出・訂正回路が存在する。この回路は、図１
４のＣ２５０、図１５のＣ３５０の回路と同一の回路が
存在する。
【００４１】誤り制御符号の訂正機能以上の多重誤りが
起きた場合（障害情報を含んでいる場合を除く）は、図
示していないがさらに、復号回路Ｃ１１２の出力Ｃ３１
２を符号化回路Ｃ１１１の入力Ｃ２００へ再入力して、
障害情報を追加して符号化を行い、プロセッサバス制御
回路にデータを転送する。また、障害情報が含まれてい
る主記憶の読み出しデータの場合は、そのまま、プロセ
ッサ制御回路にデータを転送する。
起きた場合（障害情報を含んでいる場合を除く）は、図
示していないがさらに、復号回路Ｃ１１２の出力Ｃ３１
２を符号化回路Ｃ１１１の入力Ｃ２００へ再入力して、
障害情報を追加して符号化を行い、プロセッサバス制御
回路にデータを転送する。また、障害情報が含まれてい
る主記憶の読み出しデータの場合は、そのまま、プロセ
ッサ制御回路にデータを転送する。
【００４２】プロセッサがプロセッサバスから障害情報
を一緒に符号化した主記憶データを受け取り、プロセッ
サの復号回路で処理をすると、障害情報を配置したＨ行
列の列ベクトルは、プロセッサの復号回路では短縮され
た列ベクトルなので、訂正対象の誤りではなく、かつシ
ンドロームが非零なので、訂正不能エラーとして処理さ
れる。本発明の方式は、本発明の方式を実現する回路
（図１４のＣ２５１、図１５のＣ３５１）を追加してい
ない従来の誤り検出・訂正回路が混在していても障害情
報を含んだデータは、誤り訂正不能な障害データとして
扱われるため、適切なエラー処理が行われる下位互換方
式であるといえる。プロセッサで障害情報を含む主記憶
の読み出しデータを復号すると訂正不能エラーが発生
し、障害割り込みが発生し、障害処理ルーチンがプロセ
ッサで処理される。この障害処理ルーチンに図１３のロ
グレジスタＣ１１６を読み出す処理を追加すれば、障害
の発生したＩＯバスを切り離し、漸次縮退させる方法も
可能である。また、ログレジスタの内容を画面にエラー
発生個所として表示することにより障害個所を直ちに確
認可能となる。障害処理ルーチンで主記憶のダンプをと
り、画面に表示する場合もある。この場合、主記憶の内
容をＢＩＯＳ等のソフトウェア上で本発明の提案方式の
処理を行い、画面に障害発生個所を表示することも可能
である。
を一緒に符号化した主記憶データを受け取り、プロセッ
サの復号回路で処理をすると、障害情報を配置したＨ行
列の列ベクトルは、プロセッサの復号回路では短縮され
た列ベクトルなので、訂正対象の誤りではなく、かつシ
ンドロームが非零なので、訂正不能エラーとして処理さ
れる。本発明の方式は、本発明の方式を実現する回路
（図１４のＣ２５１、図１５のＣ３５１）を追加してい
ない従来の誤り検出・訂正回路が混在していても障害情
報を含んだデータは、誤り訂正不能な障害データとして
扱われるため、適切なエラー処理が行われる下位互換方
式であるといえる。プロセッサで障害情報を含む主記憶
の読み出しデータを復号すると訂正不能エラーが発生
し、障害割り込みが発生し、障害処理ルーチンがプロセ
ッサで処理される。この障害処理ルーチンに図１３のロ
グレジスタＣ１１６を読み出す処理を追加すれば、障害
の発生したＩＯバスを切り離し、漸次縮退させる方法も
可能である。また、ログレジスタの内容を画面にエラー
発生個所として表示することにより障害個所を直ちに確
認可能となる。障害処理ルーチンで主記憶のダンプをと
り、画面に表示する場合もある。この場合、主記憶の内
容をＢＩＯＳ等のソフトウェア上で本発明の提案方式の
処理を行い、画面に障害発生個所を表示することも可能
である。
【００４３】主記憶に書き込むデータに訂正不能なエラ
ーがあっても、そのデータがプロセッサの処理で使用さ
れなければプロセッサの障害は発生せず、システムの稼
働率を向上させることができる。また、上記の例のよう
にプロセッサで訂正不能エラーを検出したとしても、そ
の障害データを読み出したプロセスのみを停止させるこ
とが可能で、システム全体がダウンする確率を減らすこ
とができる。
ーがあっても、そのデータがプロセッサの処理で使用さ
れなければプロセッサの障害は発生せず、システムの稼
働率を向上させることができる。また、上記の例のよう
にプロセッサで訂正不能エラーを検出したとしても、そ
の障害データを読み出したプロセスのみを停止させるこ
とが可能で、システム全体がダウンする確率を減らすこ
とができる。
【００４４】さらに、図１３のモニタＤ１００をシステ
ム動作中、あるいは、停止中に動作させ、主記憶のダン
プを採取し、ソフトウェア上の処理で障害情報をデコー
ドし表示することも可能である。また、ログレジスタの
内容も表示することも可能である。これにより、障害発
生源の迅速な発見をすることが可能である。
ム動作中、あるいは、停止中に動作させ、主記憶のダン
プを採取し、ソフトウェア上の処理で障害情報をデコー
ドし表示することも可能である。また、ログレジスタの
内容も表示することも可能である。これにより、障害発
生源の迅速な発見をすることが可能である。
【００４５】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【００４６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４７】本発明によれば、誤り検出符号を使用した
情報通信システム、あるいはメモリシステムの誤り検出
・訂正方法に関して、符号化するデータが障害情報であ
る情報をデータの大きさを変えずに符号化可能な方式を
与え、また本方式を追加していない復号方法でも誤訂正
することなく障害データであると識別できる方式を実現
することができる。この方式を実現した装置では、障害
データを読み出したプロセスだけが障害処理をし、可能
な限りシステムをダウンさせず、システムの稼働率を向
上させることができる。また、障害発生源を特定する速
度を向上でき、システムのダウンタイムの削減が可能と
なる。
情報通信システム、あるいはメモリシステムの誤り検出
・訂正方法に関して、符号化するデータが障害情報であ
る情報をデータの大きさを変えずに符号化可能な方式を
与え、また本方式を追加していない復号方法でも誤訂正
することなく障害データであると識別できる方式を実現
することができる。この方式を実現した装置では、障害
データを読み出したプロセスだけが障害処理をし、可能
な限りシステムをダウンさせず、システムの稼働率を向
上させることができる。また、障害発生源を特定する速
度を向上でき、システムのダウンタイムの削減が可能と
なる。
【図１】本発明で提案する方法の考え方を示すための符
号の例を示す説明図である。
号の例を示す説明図である。
【図２】本発明で提案する方法の考え方を示す説明図で
ある。
ある。
【図３】本発明で提案する方法のデータ構造を示す説明
図である。
図である。
【図４】本発明で提案する方法の処理の流れの例（エラ
ーの無い場合）を示すフロー図である。
ーの無い場合）を示すフロー図である。
【図５】本発明で提案する方法の処理の流れの例（障害
情報が存在する場合）を示すフロー図である。
情報が存在する場合）を示すフロー図である。
【図６】本発明で提案する方法の処理の流れの例（障害
情報が存在し、かつ通信路あるいは記憶装置にエラーが
発生する場合）を示すフロー図である。
情報が存在し、かつ通信路あるいは記憶装置にエラーが
発生する場合）を示すフロー図である。
【図７】（ａ），（ｂ）は本発明で提案する符号化方式
を示す説明図である。
を示す説明図である。
【図８】本発明の一実施の形態に係る誤り制御符号の例
を示す説明図である。
を示す説明図である。
【図９】本発明の一実施の形態に係る障害情報とシンド
ロームのパタンの関係表を示す説明図である。
ロームのパタンの関係表を示す説明図である。
【図１０】本発明の一実施の形態に係る符号化方式の処
理の流れを示すフロー図である。
理の流れを示すフロー図である。
【図１１】（ａ），（ｂ）は本発明の一実施の形態に係
る符号化方式の符号化手順を示すフロー図である。
る符号化方式の符号化手順を示すフロー図である。
【図１２】本発明の一実施の形態に係る符号化方式の復
号手順を示すフロー図である。
号手順を示すフロー図である。
【図１３】本発明の一実施の形態に係る計算機システム
の全体を示すブロック図である。
の全体を示すブロック図である。
【図１４】本発明の一実施の形態に係る装置の符号化回
路を示すブロック図である。
路を示すブロック図である。
【図１５】本発明の一実施の形態に係る装置の復号回路
を示すブロック図である。
を示すブロック図である。
【図１６】従来技術の問題点を説明するための符号の例
を示す説明図である。
を示す説明図である。
【図１７】従来技術の問題点を説明するための例（２ｂ
ｉｔエラー）を示す説明図である。
ｉｔエラー）を示す説明図である。
【図１８】従来技術の問題点を説明するための例（誤訂
正）を示す説明図である。
正）を示す説明図である。
Ｎ１００，Ｎ１０１ ノード Ｘ１００ クロスバスイッチ Ｃ１００ 主記憶制御装置 Ａ１００，Ａ１０１，Ａ１０２，Ａ１０３ ＩＯ装置 Ａ１０４，Ａ１０５ ＩＯバス Ａ１０６ ＩＯバス制御部 Ａ１０７，Ｂ１０４，Ｘ１０８ エラー検出回路 Ｂ１００，Ｂ１０１ プロセッサ Ｂ１０２ プロセッサバス Ｂ１０３ プロセッサバス制御部 Ｘ１０５ クロスバスイッチ入出力制御部 Ｃ１１０ 主記憶制御部 Ｃ１１１ 符号化回路 Ｃ１１２ 復号回路 ｍ１００ 主記憶 Ｃ１１６ ログレジスタ Ｄ１００ モニタ Ｃ２０２，Ｃ２１１，Ｃ３００，Ｃ３１０ データビッ
トレジスタ Ｃ２０４ 検査ビット生成回路 Ｃ２０６ 障害情報レジスタ Ｃ２０８，Ｃ３５１ 障害情報照合テーブル Ｃ２１０ ＥＸＯＲ回路 Ｃ２１２，Ｃ３０１，Ｃ３１１ 検査ビットレジスタ Ｃ３０４ シンドローム生成回路 Ｃ３０６ シンドロームデコード回路 Ｃ３０８ ビット反転回路
トレジスタ Ｃ２０４ 検査ビット生成回路 Ｃ２０６ 障害情報レジスタ Ｃ２０８，Ｃ３５１ 障害情報照合テーブル Ｃ２１０ ＥＸＯＲ回路 Ｃ２１２，Ｃ３０１，Ｃ３１１ 検査ビットレジスタ Ｃ３０４ シンドローム生成回路 Ｃ３０６ シンドロームデコード回路 Ｃ３０８ ビット反転回路
フロントページの続き Ｆターム(参考） 5B001 AA01 AA05 AB02 AC01 AD03 AD06 AE02 5B018 GA01 GA02 HA12 HA15 KA01 MA01 RA01 RA02 RA11 5B065 EA03 5J065 AA01 AB01 AC04 AD01 AE06 AG02 AH01 AH05 AH06
Claims (7)
- 【請求項１】 ｃ（ｃ＞０）ビット誤り訂正・ｄ（ｄ＞
ｃ）ビット誤り検出符号を使用した情報通信システム、
あるいはメモリシステムの誤り検出・訂正方法におい
て、 送信対象データを符号化する以前に発生した障害の有
無、及びこの障害の発生原因を示す障害情報と、前記送
信対象データとから検査ビットを生成するステップと、 前記送信対象データに前記検査ビットを付加して符号化
するステップと、 受信データから生成したシンドロームのパタンに基づ
き、前記受信データに発生した誤りの検出・訂正、及び
前記障害情報を再現するステップとを有することを特徴
とする誤り検出・訂正方法。 - 【請求項２】 プロセッサと、主記憶と、誤り制御符号
化されたデータを格納する主記憶制御装置と、ＩＯ装置
と、複数の前記プロセッサと前記主記憶制御装置を接続
するプロセッサバスと、前記主記憶と前記主記憶制御装
置を接続するメモリバスと、前記ＩＯ装置と前記主記憶
制御装置を接続するＩＯバスを備える計算機システムに
おいて、前記主記憶制御装置は、 前記プロセッサバス上のデータの誤りを検出する回路
と、 前記ＩＯバス上のデータの誤りを検出する回路と、 前記主記憶へ書き込むデータと、前記プロセッサバスか
ら転送された前記主記憶への書き込みデータに訂正不能
な誤りを検出した情報、あるいは前記ＩＯバスから転送
された前記主記憶への書き込みデータに訂正不能な誤り
を検出した情報から検査ビットを生成する符号化回路
と、 前記主記憶から読み出したデータのシンドロームを生成
し、このシンドロームのパタンから誤りの検出・訂正を
する復号回路と、 前記符号化回路による符号化以前に発生した訂正不能な
誤りの発生源を識別するために前記復号回路で生成され
たシンドロームが特定のパタンであるかを検出する障害
情報検出テーブルとを備えることを特徴とする計算機シ
ステムの主記憶制御装置。 - 【請求項３】 請求項２記載の計算機システムの主記憶
制御装置において、 前記主記憶制御装置を他の主記憶制御装置と接続する場
合には、前記主記憶制御装置とクロスバスイッチを接続
するためのクロスバスイッチ入出力制御と、 前記クロスバスイッチから転送されたデータの誤りを検
出する回路とを備えることを特徴とする計算機システム
の主記憶制御装置。 - 【請求項４】 請求項２または３記載の計算機システム
の主記憶制御装置において、 前記誤り制御符号化にＳＥＣ−ＤＥＤ符号の短縮化符号
を使用し、このＳＥＣ−ＤＥＤ符号のパリティ検査行列
から削除した列に相当する複数のビットのうちの特定の
ビットを、前記プロセッサバスまたは前記ＩＯバスまた
は前記クロスバスイッチからの転送データの訂正不能誤
りを検出したことを意味する障害情報ビットに割り当
て、前記符号化回路で前記主記憶に書き込むデータと共
に符号化し、前記主記憶には前記プロセッサバスまたは
前記ＩＯバスから転送された前記主記憶への書き込みデ
ータと検査ビットのみを書き込み、復号時には前記プロ
セッサバスの障害情報ビットを０として復号し、前記プ
ロセッサバスあるいは前記ＩＯバスあるいは前記クロス
バスイッチからの転送データに障害情報が発生したデー
タの場合は障害情報ビットの１ビットエラーとして検出
し、障害情報ビットが１である符号語に、更にもう１ビ
ットのエラーが発生した場合も検出することを特徴とす
る計算機システムの主記憶制御装置。 - 【請求項５】 請求項２または３記載の計算機システム
の主記憶制御装置において、 前記誤り制御符号化にｂビット（ｂ＞２）単位のバイト
で誤り制御をするＳｂＥＣ−ＤｂＥＤ符号の短縮化符号
を使用し、このＳｂＥＣ−ＤｂＥＤ符号のパリティ検査
行列から削除した列に相当する複数のビットのうちの特
定のビットを、前記プロセッサバスまたは前記ＩＯバス
または前記クロスバスイッチからの転送データの訂正不
能誤りを検出したことを意味する障害情報ビットに割り
当て、前記符号化回路で前記主記憶に書き込むデータと
共に符号化し、前記主記憶には前記プロセッサバスまた
は前記ＩＯバスから転送された前記主記憶への書き込み
データと検査ビットのみを書き込み、復号時には前記プ
ロセッサバスの障害情報ビットを０として復号し、前記
プロセッサバスあるいは前記ＩＯバスあるいは前記クロ
スバスイッチからの転送データに障害情報が発生したデ
ータの場合は障害情報ビットの１バイトエラーとして検
出し、障害情報ビットが１である符号語に、更にもう１
バイトのエラーが発生した場合も検出することを特徴と
する計算機システムの主記憶制御装置。 - 【請求項６】 ＯＳを搭載した計算機システムにおい
て、主記憶に記憶されているデータに対して請求項１記
載の処理をソフトウェアで行い、障害箇所の特定を行う
ことを特徴とする計算機システム。 - 【請求項７】 主記憶の内容の採取やエラーログの採取
が可能なモニタ装置を持つ計算機システムにおいて、請
求項１記載の処理をソフトウェアで行い、障害箇所の特
定を行うことを特徴とする計算機システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000070824A JP3839215B2 (ja) | 2000-03-14 | 2000-03-14 | 誤り検出・訂正方法、計算機システムの主記憶制御装置、及び計算機システム |
| US09/805,169 US6779148B2 (en) | 2000-03-14 | 2001-03-14 | Error detection and correction method in a computer system and main memory controller of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000070824A JP3839215B2 (ja) | 2000-03-14 | 2000-03-14 | 誤り検出・訂正方法、計算機システムの主記憶制御装置、及び計算機システム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001256068A true JP2001256068A (ja) | 2001-09-21 |
| JP2001256068A5 JP2001256068A5 (ja) | 2005-03-17 |
| JP3839215B2 JP3839215B2 (ja) | 2006-11-01 |
Family
ID=18589494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000070824A Expired - Fee Related JP3839215B2 (ja) | 2000-03-14 | 2000-03-14 | 誤り検出・訂正方法、計算機システムの主記憶制御装置、及び計算機システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6779148B2 (ja) |
| JP (1) | JP3839215B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110532127A (zh) * | 2019-08-13 | 2019-12-03 | 南京芯驰半导体科技有限公司 | 一种差错校验位协议转换器 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1296207B1 (de) * | 2001-09-25 | 2014-08-27 | Siemens Aktiengesellschaft | HMI Gerät und Verfahren zur Bedienung einer technischen Einrichtung, Automatisierungssystem mit HMI Gerät und Computerprogrammprodukt mit Programm zur Durchführung des Verfahrens in einem HMI Gerät oder Automatisierungssystem |
| US7278083B2 (en) * | 2003-06-27 | 2007-10-02 | International Business Machines Corporation | Method and system for optimized instruction fetch to protect against soft and hard errors |
| US8176250B2 (en) * | 2003-08-29 | 2012-05-08 | Hewlett-Packard Development Company, L.P. | System and method for testing a memory |
| US7346755B2 (en) * | 2003-09-16 | 2008-03-18 | Hewlett-Packard Development, L.P. | Memory quality assurance |
| US7171591B2 (en) * | 2003-12-23 | 2007-01-30 | International Business Machines Corporation | Method and apparatus for encoding special uncorrectable errors in an error correction code |
| US7404118B1 (en) * | 2004-09-02 | 2008-07-22 | Sun Microsystems, Inc. | Memory error analysis for determining potentially faulty memory components |
| JP4523639B2 (ja) * | 2005-03-24 | 2010-08-11 | 富士通株式会社 | ファームウェアによるメモリエラーアドレス管理 |
| US7831882B2 (en) | 2005-06-03 | 2010-11-09 | Rambus Inc. | Memory system with error detection and retry modes of operation |
| US9459960B2 (en) | 2005-06-03 | 2016-10-04 | Rambus Inc. | Controller device for use with electrically erasable programmable memory chip with error detection and retry modes of operation |
| US7562285B2 (en) | 2006-01-11 | 2009-07-14 | Rambus Inc. | Unidirectional error code transfer for a bidirectional data link |
| US8352805B2 (en) | 2006-05-18 | 2013-01-08 | Rambus Inc. | Memory error detection |
| US20070271495A1 (en) * | 2006-05-18 | 2007-11-22 | Ian Shaeffer | System to detect and identify errors in control information, read data and/or write data |
| US7506226B2 (en) * | 2006-05-23 | 2009-03-17 | Micron Technology, Inc. | System and method for more efficiently using error correction codes to facilitate memory device testing |
| JP5136643B2 (ja) * | 2008-05-29 | 2013-02-06 | 富士通株式会社 | クロスバスイッチシステム |
| JP5284069B2 (ja) * | 2008-12-11 | 2013-09-11 | 株式会社東芝 | メモリシステム及びメモリアクセス方法 |
| JP5600963B2 (ja) * | 2010-02-22 | 2014-10-08 | 富士通株式会社 | 不揮発性記憶装置、及びデータ初期化方法 |
| JP2012124643A (ja) * | 2010-12-07 | 2012-06-28 | Fuji Xerox Co Ltd | 受信装置及びデータ転送装置 |
| JP2012124642A (ja) * | 2010-12-07 | 2012-06-28 | Fuji Xerox Co Ltd | 受信装置、データ転送装置、及びプログラム |
| US8762821B2 (en) * | 2012-03-30 | 2014-06-24 | Intel Corporation | Method of correcting adjacent errors by using BCH-based error correction coding |
| US8806295B2 (en) | 2012-05-24 | 2014-08-12 | International Business Machines Corporation | Mis-correction and no-correction rates for error control |
| FR2992504A1 (fr) * | 2012-06-26 | 2013-12-27 | Commissariat Energie Atomique | Dispositif et procede pour la correction d'erreurs dans un mot de code |
| JP6600146B2 (ja) * | 2015-03-27 | 2019-10-30 | ルネサスエレクトロニクス株式会社 | データ処理回路及びエラー訂正方法 |
| CN108664533A (zh) * | 2017-04-02 | 2018-10-16 | 田雪松 | 编码图样信息的处理方法及装置 |
| CN109390027B (zh) | 2017-08-08 | 2021-05-07 | 慧荣科技股份有限公司 | 解码方法及相关的闪存控制器与电子装置 |
| EP3776207B1 (en) | 2018-03-26 | 2023-08-09 | Rambus Inc. | Command/address channel error detection |
| KR102633829B1 (ko) * | 2021-12-30 | 2024-02-02 | 성균관대학교산학협력단 | 버스트 에러 정정 코드 생성 방법, 컴퓨터 판독 가능한 기록 매체, 컴퓨터 프로그램 및 장치 |
| US11804859B2 (en) * | 2022-01-20 | 2023-10-31 | Hewlett Packard Enterprise Development Lp | Analog error detection and correction in analog in-memory crossbars |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5459742A (en) * | 1992-06-11 | 1995-10-17 | Quantum Corporation | Solid state disk memory using storage devices with defects |
| JP2665113B2 (ja) | 1992-09-07 | 1997-10-22 | 株式会社日立製作所 | 計算機システムと主メモリ制御装置 |
| US6003144A (en) * | 1997-06-30 | 1999-12-14 | Compaq Computer Corporation | Error detection and correction |
-
2000
- 2000-03-14 JP JP2000070824A patent/JP3839215B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-14 US US09/805,169 patent/US6779148B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110532127A (zh) * | 2019-08-13 | 2019-12-03 | 南京芯驰半导体科技有限公司 | 一种差错校验位协议转换器 |
| CN110532127B (zh) * | 2019-08-13 | 2023-03-03 | 南京芯驰半导体科技有限公司 | 一种差错校验位协议转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6779148B2 (en) | 2004-08-17 |
| US20010025359A1 (en) | 2001-09-27 |
| JP3839215B2 (ja) | 2006-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3839215B2 (ja) | 誤り検出・訂正方法、計算機システムの主記憶制御装置、及び計算機システム | |
| US5477551A (en) | Apparatus and method for optimal error correcting code to parity conversion | |
| JP3272903B2 (ja) | 誤り訂正検出回路と半導体記憶装置 | |
| JPH06324951A (ja) | 誤り検査／訂正機能を有するコンピュータ・システム | |
| KR20090028507A (ko) | 비휘발성 메모리 에러 보정 시스템 및 방법 | |
| JPH0812612B2 (ja) | 誤り訂正方法及び装置 | |
| WO2009051917A1 (en) | Providing error correction to unwritten pages and for identifying unwritten pages in flash memory | |
| JP2000112833A (ja) | 複数の単一エラ―訂正コ―ド・ワ―ドにわたってパリティを共用するための技法 | |
| JP2002007225A (ja) | アドレスパリティエラー処理方法並びに情報処理装置および記憶装置 | |
| US11106533B2 (en) | Memory systems and writing methods of the memory systems | |
| CN111221746B (zh) | 数据储存系统与其相关方法 | |
| JP2009295252A (ja) | 半導体記憶装置及びそのエラー訂正方法 | |
| JP2009259113A (ja) | 不揮発性メモリ管理装置 | |
| JP3068009B2 (ja) | 冗長化メモリのエラー訂正機構 | |
| US20040088497A1 (en) | Methods and apparatus for exchanging data using cyclic redundancy check codes | |
| US6505318B1 (en) | Method and apparatus for partial error detection and correction of digital data | |
| JPS6148061A (ja) | マルチプロセッサ・コンピュータ・システム | |
| US9043655B2 (en) | Apparatus and control method | |
| JP2006323434A (ja) | データ処理装置及びそのメモリ訂正方法 | |
| JP2001007893A (ja) | 情報処理システム及びそれに用いる障害処理方式 | |
| WO2024119610A1 (zh) | 存储装置、纠错存储系统、芯片和车辆 | |
| JP4213814B2 (ja) | エラー訂正回路のチェック方法およびチェック機能付きエラー訂正回路 | |
| JPH06214890A (ja) | 計算機 | |
| JPH09116442A (ja) | 積符号の誤り訂正復号装置及び積符号の誤り訂正復号方法 | |
| JP2000099410A (ja) | メモリ制御回路と情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |