JPS6148061A - マルチプロセッサ・コンピュータ・システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、それぞれ自己の障害隔離領域に配置されるｎ
個の並列作動コンピュータモジュールを備えるマルチプ
ロセッサコンピュータシステムであって、各コンピュー
タモジュールに ・　ｋ≧【千１個のデータシンボルから成るデータワー
ドを処理するプロセッサモジュールと、・　プロセッサ
モジュールのデータ結線に接続するデータチャネルと、 ・　データチャネルに接続され受信データワードカラコ
ードシンボルを形成する減少エンコーダとを設け、それ
ぞれのコンピュータモジュールの減少エンコーダがデー
タワードのそれぞれのバージョンからコードワードのコ
ードシンボルを形成するようにし、前記コードワードが
コードワード当りし≧　１個のコードシンボルの訂正能
力を有゛するコードのｎ≧に＋２【個のコードシンボル
を含み、 ・　更に、関連する減少エンコーダの出力端子に接続し
たデータ入力端子を有する記憶モジュールと、 ・　データワード再構成モジュールとを設け、データワ
ード再構成モジュールを接続網を介しすべてのコンピュ
ータモジュールの記憶モジュールのデータ出力端子に接
続して各コンピュータモジュールからコードワードのそ
れぞれのコードシンボルを受信し、これからデータチャ
ネルに送出するためのデータワードを再構成し、 更に、マルチブロセッすコンピュータシステムが前記ｎ
≧Ａ≧１個のコンピュータモジュールの各々において外
部メツセージのオリジナルバージョンを受信するための
結線をも備えたマルチプロセッサコンピュータシステム
に関する。

かかるコンピュータシステムの例は本件出願人に係る米
国特許第４４０２０４５号明細書から既知である。この
既知コンピュータシステムでは、コンピュータモジュー
ルの一つが完全に故障してもコンピュータシステム全体
の正しい動作を中断されることがない。必要な記憶容量
は完全な３重構成（これによっても、既知の如く、コン
ピュータモジュールが故障しても支障がなくなる）の場
合より小さくなる。この利点は実際のプロセッサモジュ
ール及びデータワード再構成モジュールを含むデータ処
理容量の比較的巧妙な拡張によって達成される。１＜＝
２及びｎ＝４に対しては記憶容量の２倍に比べてデータ
処理客足は４倍になる。

ｋ及びｎの一層大きい値例えば、ｋ＝４及びｎ＝６に対
しては相対冗長度はに−２及びｎ＝４に対するより小さ
くなる。使用するコードは既知のリード・ソロモン・コ
ードとすることができる。このコードは、シンボル上の
コード間隔がコードワードにおける冗長シンボルの数を
常に１だけ超えるという特性を有する。従ってコードワ
ード当りに一層多くのシンボルを訂正できる。従ってに
＝４及びｎ−Ｂに対しては、例えば、２個のモジュール
が擾乱された情報を供給してもこれにより他のモジュー
ルにおけるデータ処理が混乱されることがないようにす
ることができる。一般的には、合計（−に上−）個のコ
ンピュータモジュールが故障しても差支えない。かかる
コンピュータシステムは冗長性を他の態様においても利
用でき、例えば、信頼できないと考えられるコンピュー
タモジュールを無視することによって冗長性を利用する
ことができる。このいわゆる消去（イレイジャー）モー
ドについてここでは深入りしない。

前記米国特許間ｉｌｌ書には外部装置の接続に対する数
個の冗長レベルについても記載されている。

かかる外部装置としては、例えば、コンピュータシステ
ム用の普通の周辺装置、例えば、入力装置、出力装置又
はバックグランドメモリがある。簡単なコンピュータシ
ステムにおける外部装置は単一であり、コンピュータシ
ステムへ外部メツセージを送信する。かかる外部メツセ
ージは制御信号及び情報（例えば、データ、アドレス）
に関連８せることができる。データの場合には、少なく
とも１個の正しく作動するコンピュータモジュールが外
部メツセージを受信しなければならないとき、数個のコ
ンピュータモジュール、即ち常に少なくともｔ＋１個の
コンピュータモジュールにデータを送信するゝ。従って
数個の正しく作＃Ｊするコンピュータモジュールは外部
メツセージを、異なる内容を有する異なるいわゆるオリ
ジナルバージョン（ｏｒｉｇｉｎａｌ　　ｖｅｒｓｉｏ
ｎ　）として受信することができる。これは異なる結線
を介してそれぞれのコンピュータモジュールに異なる情
報を供給する外部装置における欠陥に起因することがあ
る。また、他の正しく作動するコンピュータモジュール
が同じ情報を異なって解釈することもあり、例えば、信
号レベル°ｌ　Ｏｆｆ又は“１″の弁別のための異なる
弁別レベルに起因して異なる解釈をすることもある。同
一外部メツセージの異なるメツセージがコンピュータシ
ステムにおいて循環する場合には、逸脱（ｄｅｖｉａｔ
ｉｎｇ）するコンピュータモジュールがあたかも故障し
ていると解釈でき、その場合外、部逸脱は擾乱されたモ
ジュールとしてマツピングされる。しかし代案として、
１．・・・を個のコンピュータモジュール自体が障害有
りとすることもてきる。（数ｔはコードワード当り訂正
できるシンボルの最大数であるン。本発明の目的は、前
述した種類のマルチプロセッサコンピュータシステムを
改善して、上記最大数であル（個のコンピュータモジュ
ールが故障した場合でも受信した外部メツセージの異な
るオリジナルバージョンの間の逸脱を正しく処理するよ
うにしたマルチプロセッサコンピュータシステムを提供
するにあり、これはマルチプロセッサコンピュータシス
テム内の内部データ処理が妥当なものになることを意味
する。その場合外部メツセージ自体は依然正しくないか
又は不正に解釈されたままである。しかし、重要な点は
マルチプロセッサコンピュータシステムにおいて各外部
メツセージに対し妥当性についての決定が行われるここ
である。

かかる目的を達成するため本発明のマルチプロセッサコ
ンピュータシステムは、同報送信ステップに当りいずれ
かのコンピュータモジュールにおいて受信したオリジナ
ルバージョンを他のすべてのコンピュータモジュールへ
同報送信するための接続手段を備え、受信した外部メツ
セージに対し一連の（ｔ＋１）個の順次の同報送信ステ
ップを行わせる制御装置を設け、各オリジナルバージョ
ンを第１同報送信ステップに当り（ｎ−１）個の他のコ
ンピュータモジュールへ２次バージョンとして同報送信
し、各２次バージョンを第２同報選信ステップに当り少
なくとも（ｎ−２）個の他のコンピュータモジュールへ
３次バージョンとして同報送信し、その際３次バージョ
ンに対しては、関連するオリジナルバージョン及び関連
する２次バージョンを受信しないいずれかのコンピュー
タモジュールに至るいずれかの可能な同報道信路を１回
辿るようにし、側々の各コンピュータモジュールが決定
要素を備え、決定要素が、同報送信ステップについて反
対の意味において、関連するコンピュータモジュールに
存在するバージョンにつき決定を行い、即ち最終より１
つ前のステップに当り毎回、２次バージョンと、関連す
る２次バージョンと同じオリジナルバージョンから生じ
る３次バージョン、又は関連する３次バージョンに対応
する多数決結果とに基づいて多数決を行い、かつ決定要
素が最終ステップに当り、関連するコンピュータモジュ
ールにおいて発生するいずれかの多数決結果につぎ、他
のコンピュータモジュールにおいて受信するオリジナル
バージョン及び関連するコンピュータモジュールにおい
て受信するオリジナルバージョンについて選択決定を行
うよう構成したことを特徴とする。従って八個のオリジ
ナルバージョン、ＡＸ（ｎ−１）個の２次バージョン、
及びＡ　（ｎ　−１）　ｘ　（ｎ　−２）個の３次バー
ジョンが存在する。最終より１つ前のステップに当りＡ
ｘ（ｎ−１）の多数決が毎回、２次バージョン及び（ｎ
−２）個の３次バージョン又は前記３次バージョンに対
応する多数決結果に基づいて行われる。Ｒ終ステップに
当り０回の選択決定、即ちオリジナルバージョン及びＡ
Ｉの多数決結果の間のＡＩの決定と、八個の多数決結果
に関する（ｎ−Ａ）回の選択決定とが行われる。

Ａ＞２に対し前記選択決定を多数決とすると好適である
。これにより高信頼性かつ簡単な実施例　。

が得られる。

【〉１に対し、第３同報送信ステップに当り、各３次バ
Ｃジョンを（ｎ−３）個の他のコンピュータモジュール
へ４次バージョンとして同報送信し、その際４次バージ
ョンに対しては、関連するオリジナルバージョン、２次
バージョン及び３次バージョンを受信しないコンピュー
タモジュールの各々へのいずれかの可能な同報送信路を
正確に１回辿るようにし、各決定要素が、最終より２つ
前のステップに当り多数決を行って即ち毎回３次バージ
ョンと、関連する３次バージョンと同じ２次バージョン
から生じる（ｎ−３）個の４次バージョン、又は前記３
次バージョンに対応する多数決結果に基づいて多数決を
行って、前記Ｒ終より１つ前のステップにおいて処理す
るため関連する３次バージョンに対応する多数決結果を
形成するようにすると好適である。その場合【＝２に対
してはＡｘ（Ｎ　−１）ｘ（ｎ　−２）ｘ（ｎ　−３）
個の４次バージョンが存在す、る。従って最終より２つ
前のステップに当りＡ（ｎ　−１）　　（ｎ　−２）の
多数決が毎回、（ｎ−３）個の４次バージョン及び１個
の３次バージョンに基づいて行われる。

外部メツセージは、対称性の理由のためｎ個のコンピュ
ータモジュールのすべてに供給できる。

しかし結線及び／又はコンピュータ作動時間を節減する
ためこの数は通常更に制限される。外部メツセージが高
いレートで到来する場合には、外部メツセージの臨界的
選択のみ上記処理を施し、例えば、誤り検出ビット列を
示すメツセージにのみこれを施す。

本発明はまたかかるマルチプロセッサコンピュータシス
テムにおいて使用するコンピュータモジュールに関）る
。

次に図面につき本発明の詳細な説明する。

好適な実施例の説明： 第１図は本発明を効果的に使用できるコンピュータシス
テムを示す。図面及び説明を簡明にするためｎ　＝４．
　ｋ　＝２の例を使用する。第１コンピユータモジユー
ルはプロセッサモジュール１８を備える。これによって
形成したアドレスはローカル記憶モジュール３４のアド
レス入力端子に供給する。

データはデータチャネル１９及び減少エンコーダ２６を
介して８「憶モジュール３４のデータ入力端子に供給で
きる。コードシンボル（コード記号）を記憶モジュール
３４から読出した場合、このコードシンボルは３２ビッ
ト幅を有するレジスタ５２に供給する。

各コンピュータモジュールはかかるレジスタを備え、す
べてのレジスタには４個の８ビツトコードシンボルが格
納される。コードワードレジスタ５２の出力端子はデー
タワード再構成モジュール６０に接続する。このモジュ
ールは、例えば、いずれか１個の擾乱されたコードシン
ボルを訂正することができる。素子４４は利得係数１を
有する増幅器である。コンピュータモジュールの構成は
ほぼ同じである。この場合、図示しない外部装置に対す
る結線を備えている。データワードはライン９０を介し
て外部装置に供給できる。制御信号はライン９２を介し
て外部装置に供給できる。外部装置からの外部メツセー
ジはライン９Ｇ、を介して受信できる。

外部装置からの制御信号はライン９４を介して受濡でき
る。受信は４個のコンピュータモジュールのすべてにお
いて並列に行うことができる。各コンピュータモジュー
ルはデータ信号及び／又は制御信号を独立してスイッチ
オフするスイッチ６１．６３゜６５、６７、９９．　１
０１．　１００．　１０５を備える。これらスイッチは
正しくない外部メツセージ（ライン９４上及びライン９
６上の）によりコンピュータの動作が擾乱されるのを防
止することを目的とする。この目的のため各コンピュー
タモジュールを接続手段に接続しである、コンピュータ
モジュールにおける受信後外部メツセージを関連するコ
ンピュータモジュールにより関連する外部メツセージを
処理する必要があるという態様において、従って変形す
ること無く、特に関連する減少エンコーダにおいて更に
処理すること無く、他のコンピュータモジュールへ伝送
できるようにする必要がある。

他の動作を以下に説明する。これ以降データ信号及び制
御信号の間の機能上の差は無視する。第１図において上
記接続手段は次の如く実現できる。

ルーチング及び処理ダイヤグラムの説明：ａ、ライン９
６上で受信した外部メツセージをプロセッサモジュール
により分割して２ｇのシンボルを形ゝ成し、これを時分
割多重方式で関連する減少エンコーダに供給する。この
減少エンコーダは説明を簡明にするため省略した制御信
号により不作動にする。これはこのエンコーダの論理回
路を側路する付加結線によって実現できる。外部メツセ
ージのそれぞれのバージョン（ｖｅｒｓｉｏｎ　）の受
信に当りデータワード再構成モジュールも、同じく説明
を簡明にするため、省略した制御信号により不作動にす
る。それぞれのバージョンはデータワードの再構成モジ
ュールの出力端子を介して時分割多重方式で関連するプ
ロセッサモジュールに供給できる。その際に行われるべ
ぎルーチングは第２図につき後で説明する。

ｂ、　前記ルーチングに特に適合したコンピュータモジ
ュールのアーキテクチャ−は第６図につぎ後で説明する
。

第２図は単一の外部装置を含むコンピュータシステムの
ルーチング及び処理機能を示す。この場合に−２及びｎ
−４である。周辺装置Ｉ１０は４個のコンピュータモジ
ュールＱ　Ｏ，Ｑ　１．　Ｃ２゜Ｃ３に接続され、Ａ−
４である。この場合これらコンピュータモジュールにお
いてそれぞれ処理モジュールＢ及びＭによりどの動作が
行われるかということだけ示す。これらの各モジュール
はすべてを関連部品上に、又は異なる処理モジュール及
び恐らく他の処理モジュールのために設けた部品におけ
る手順として配設（マツピング）できる。

モジュールＢは同報送信（ブロードキャスト）モジュー
ルであり、受信したメツセージはいずれか他のコンピュ
ータモジュールに供給できる。本例ではシンボル訂正コ
ードにおいて１個のシンボルを訂正でき、ｔ＝１である
。外部メツセージ当り２つの連続した同報ステップ及び
２つの連続した多数決ステップがある。同一コンピュー
タにおける１テツプにつき種々のモジュール８．Ｍのマ
ツピングは時分割多重編成において異なる副ステップに
おいて順次行うことができること勿論である。

モジュールＢＯＯ・・・ＢＯ３の各々は外部メツセージ
につき各モジュール自体のオリジナルバージョンを受信
し、従ってＡ−ｎ−４個のオリジナルバージョンがある
。モジュールＢ０１はそのオリジナルバージョンを２次
バージョンとして他のすべてのコンピュータモジュール
へ同報送信し、この場合各同報モジュール８１０．８１
７．　Ｂ　　１Ａ　（１６進表記による）はこのオリジ
ナルバージョンから導出した２次バージョンを受信する
。コンピュータモジュールＣ１はオリジナルバージョン
を既に含んでいる。同報送信に当りコンピュータモジュ
ールＣ１はそれ自体にも２次バージョンを供給できる。

コンピュータモジュールＣ１が正しく作動した場合、２
次バージョンはオリジナルバージョンと同一になり、慣
例によりこのバージョ〕弓ま依然オリジナルバージョン
と称される。

同報モジュールＢ１０・・・Ｂ　　ＩＢはその２次バー
ジョンを３次バージョンとして多数決モジュールＭ１０
・・・Ｍ　１Ｂに供給する。従って同報モジュールＢ１
０はその２次バージョンを多敗決モジュールＮ１１７及
びＭ　ＩＡへ同報送信し、従ってこれら各多数決モジュ
ールは同報モジュールＢｏｉ、が受信したオリジナルバ
ージョンの３次バージョンを受信する。

多数決モジｘ−ルＭ１７１．ｔｌ′１ｌｉＩ報モジュー
ルＢ　　ＴＡの同じオリジナルバージョンから発生した
別の３次バージョンを受信する。多数決モジュールＭ１
△は同報モジュールＢ１７を介して同じオリジナルバー
ジョンの別の３次バージョンを受信する。従って、種々
のコンピュータモジュールが関連するオリジナルバージ
ョンを受信しないか又は間遠する２次バージョンを受信
しない限り、これら３次バージョンに対しこれらコンピ
ュータモジュール間のすべての通路を正確に１回辿るこ
とになる。その理由は、関連するオリジナルバージョン
はコンピュータモジュールＣ１に存在し、関連する２次
バージョンはコンピュータモジュールＣＯに存在し、こ
の２次バージョンに対し同じことがオリジナルバージョ
ンについて良好に成立ち、コンピュータモジュールがこ
のバージョンをそれ自体へも同報送信できるからであり
、その場合にもこのバージョンは依然２次バージョンと
称される。

従って、各コンピュータモジュールが関連するオリジナ
ルバージョン又は関連する２次バージョンを受信しない
ならば、３次バージョン（合計２４の異なるバージョン
）は各コンピュータモジュールへのいずれか一つの可能
な同報送信路を正確に辿る。

各多数決モジュールＭＩＯ・・・Ｍ　ＩＢは同じオリジ
ナルバージョンから発生する（ｎ−，２）−２個の３次
バージョン及び同じオリジナルバージョンから発生する
２次バージョンに基づいて多数決動作を行い、図面を簡
単にするため後者の接続（即ちＢｌｉからＭｌｉ）は図
示してない。従って本例では４個のオリジナルバージョ
ン、１２個の２次バージョン及び２４個の３次バージョ
ンが存在する。最終の１つ前のステップに当り１２個の
多数決結果が形成される。

最終ステップに当り、最終決定により４個のコンピュー
タモジュールに対する最終結果が形成され、従って４個
の最終結果が存在する。この場合Ｒ柊結果は、関連する
コンピュータモジュールに存在する、最終から１つ前の
ステップよりの３つの多数決結果と、このコンピュータ
モジュールにも存在するオリジナルバージョンとに基づ
く多数決結果によって形成される。図面を簡明にするた
めモジュール８０１及びＭＯｉの間の接続は省略しであ
る。最終結果はそれぞれのコンピュータモジュールにお
いて更に処理される。この最終結果は直接にデータワー
ドとすることができ、外部メツセーザがデータ信号を示
す場合にはプログラムされた動作がデータワードについ
て行われる・。また外部メツセージが制御信号である場
合には、データワードに対すると同一態様でルーチング
及び処理を行うことができる。制御信号のビット長に応
じて時分割多重制御を相違させることができる。

コンピュータシステムの冗長性を考察すると、コンピュ
ータモジュールのうちの一つ、例えばモジュールＣＯが
故障して、その出力データが信頼できなくなることがあ
る。他の３個のコンピュータモジュールは正しく作動し
ている、即ち同報モジュールのすべての出力メツセージ
がこの同報モジュールにおいて受信したメツセージと同
一でおると仮定する。更に、多数決モジュールの出力メ
ツセージは前記多数決モジュールにおいて受信したメツ
セージの多数決に正確に対応する。それぞれのモジュー
ルによって受信する情報に関連して外部装置の動作につ
き異なる態様が可能である。

この点につき第３図に動作衣を示し、この中央列はモジ
ュールを示し、左列は入力信号を示し、右列は出力信号
を示す。４つのオリジナルバージョンはＡ１・・・Ｄｌ
で示す。モジュールＢＯｏはオリジナルバージョンＡ　
１を受信し、２次バージョンＸＯＯを出力する。この２
次バージョンの値は信頼できず（ｕｎｒｅｌｉａｂｌｅ
）　、従ッテ文字ｘで示しである。同報モジュール３０
１はオリジナルバージョンＢ　１を受信し、２次バージ
ョンＢ２を出力する。

このモジュールは正しく作動するから８２＝８１である
。モジュール８１０は２次バージョンＢ　２を受信し、
３次バージョンＸ’１０を出力し、この３次バージョン
の値は信頼できず、これを文字Ｘで示す。モジュール３
１３は信頼できない２次バージョンＸ　ＯＯａを受信し
くモジュールＢ００はメツセージＡ１に基づいて常に同
一出力データを形成する必要はない）、この２次バージ
ョンを変形すること無く３次バージョンとして同報送信
する。モジュール３１４は２次バージョンＣ２を受信し
、３次バージョンＣ３を出力する。このモジュールは正
しく作動するから、Ｃ３＝０２である。モジュールＢ１
６は信頼できない２次バージョンｘ　ｏｏｂを受信し、
この２次バージョンを変更すること無く３次バージョン
として同報送信する。他の同報モジュールは上に述べた
同報モジュールと同一態様で作動する。多数決モジュー
ルＭ１０はモジュール８１７及び８１Ａから２つの３次
バージョンＢ３を受信しかつモジュールＢ１０から２次
バージョンを受信し、これらバージョンから多数決結果
Ｙ１０を形成する。モジュール３１０において受信され
る２次バージョンＸ１０ａは、モジュールＢ１０からモ
ジュールＭ１７．　Ｍ　ＩＡにおいて受信される如き関
連する３次バージョンと同一にする必要はなく、これを
添字ａによって示す。多数決結果ＹＩＯの値は信頼でき
ず、これを文字Ｙによって示す。モジュールＭ１３はそ
ジュール［３１６，１３１９からの２つの３次バージョ
ン及びモジュール［３１３からの１つの２次バージョン
を受信し、これからメツセージＺ００を形成する。この
モジュールの動作は信頼できるが、入力情報が信頼でき
ないので、ｚｏｏも信頼できない。モジュールＭ１４は
モジュール［３１４から２次バージョン（Ｃ２）を受信
しくその理由は、この２次バージョンはモジュールＢＯ
２から直接受信するから）、かつモジュール８１Ｂから
の３次バージョン及びモジュール３１１からの信頼でき
ないバージョンＸ　１１ｂも受信する。これら３つのデ
ータのうちの２つは正しくかつ同一であるので、モジュ
ールＭ１４は情報Ｃを正しく出力し、この場合Ｃ＝Ｃ１
である。モジュールＭ１５．　Ｍ１７．　Ｍ２Ｓ、　Ｍ
　　＋Ａ、Ｍ１Ｂは上記モジュールＭ１４と同一態様で
作動する。モジュールＭ１６は正しく作動しかつモジュ
ールＭ１３と同じ３つのメ、ツセージを受信するので、
モジュールＭ１６はモジュールＭ１３と正確に同じメツ
セージを出力する。モジュールＭ１９は上記モジュール
と同一態様で作動する。従って、モジュールＭ１０・・
・Ｍ　１Ｂの各々においては１つの２次バージョンと、
この２次バージョンと同じオリジナルバージョンから生
じる２つの３次バージョンとに基づいて多数決が行われ
る。各コンピュータモジュールにおいてこの多数決ステ
ップは他のコンピュータモジュールにおいて受信された
オリジナルバージョンについて行われる。これら３つの
バージョンのうち２つのバージョンが同じ、である場合
、２つの対応するバージョンの一方を選択できる。３つ
のバージョンのうちの２つのバージョンが同じでない場
合、多数決結果は無意味になる。

その指示はワードにおいて、例えば、容認できないフー
ドニレメン）、とじて与えられるか、又は外部信号を介
して当該環境に通報するようにすることができる。

モジュールＭＯＯ・・・ＭＯ３では次の決定ステップが
遂行される： ａ）モジュールＭＯＯの動作は信頼できず、その出力結
果はそれ以降使用されず、これを疑問付で示しである。

モジュールＭＯ１，ＭＯ２及びＭ２Ｓは正しく作動し、
毎回直前のモジュールから多数決結果を受信し、更に、
毎回関連するコンピュータモジュールに既に存在するオ
リジナルバージョンも受信する。この場合決定ステップ
は多数決となる。従ってｓ　　ｉ＝ｃ　ｉ−Ｄ　Ｉの場
合、これらモジュールは同じ３つのデータを受信する。

情報Ｚｏｏは相違させることができるが、このことは多
数決に対し重要でない。

ｂ）外部装置の動作が正しくない場合、種々の状態が可
能である。異なるオリジナルバージョンがモジュールＢ
ＯＯだけによって受信された場合、上と同様な状態が再
び得られる（この特定コンピュータモジュールに欠陥が
あると依然仮定）。第１フンピユータモジユールから生
じる他のすべてのバージョンが先の場合の如く信頼でき
ない状態に留る。従って考Ｐすべき唯一の場合は、他の
一つのコンピュータモジュールが最後の２つの七ジュー
ルからのもの以外のオリジナルバージョンを受信する場
合である。これは、例えば、Ｂ　１＝ＣＩ＝［）１を意
味する。残りの場合に対してはモジュールは先に述べ／
ｊのと同一態様で作動し、モジュールＭＯ１，ＭＯ２，
ＭＯ３に対しては次の関係Ｂ１＝８〜Ｃ＝Ｃ１＝Ｄ＝Ｄ
　　１が良好に成立つ。ｚｏｏ−ｃの場合、多数決結果
は前節ａ）に述べたのと同一態様で形成される。しかし
ｚ００キＣの場合各モジュールにおいて同一態様でタイ
・ブレーク（ｔｉｅ　　ｂｒｅａｋ　）が生じる。これ
らモジュールは同一態様で作動するから、多数決結果は
、指示ＨＯによって示した如く、毎回同一態様で形成さ
れる。従ってコンピュータシステムの動作は恐らく、正
しくない情報に基づいて行われ、妥当である。しかし、
訂正不可能な誤りがユーザに知られること無く導入され
ることはない。

少ないオリジナルバージョンを含む場合の説明：第２．
３図ではオリジナルバージョンはすべてのコンピュータ
モジュールに供給される。誤りに対し保護されていない
外部メツセージの場合、そのオリジナルバージョンは（
２ｔ＋　　１）個のコンピュータモジュールに供給して
コンピュータシステムの妥当性決定動作が確実に行われ
るようにする必要がある。第１図によりｎ　＝４．　ｋ
　＝２の場合、し−１であり、これは２ｔ＋　　１＝　
３となることを意味している。第４図はこの場合におい
てＡ−２ｔ＋１−３に対する簡略化した表を示し、残り
の部分は第３図と同様である。この場合、正しく作動す
るコンピュータモジュールＣ３はオリジナルバージョン
を受信しない（オリジナルバージョンが欠陥のあるコン
ピュータモジュールに供給されないという状態は考慮す
る必要が無く、その理由はそれは好ましくない事態であ
るからである）。第２図に比べこれはモジュールＢＯ３
，Ｂ１２．　Ｂ１５．　Ｂ１８が、モジュールＭ１２．
　Ｍ２Ｓ、　Ｍ２Ｓと同様に省略されることを意味する
。更に、多数決結果Ｙ１２も省略される。再び、コンピ
ュータモジュールＣ０が正しく作動しないと仮定する。

存在するモジュールは先に述べたのと同じ結果を゛受信
し、モジュールＭｏ１．　ＭＯ２，ＭＯ３は３つのバー
ジョン／多数決結果のみ受信する（モジュールＭＯＯも
同じものを受信するが、このモジュールは機能的でない
）。

従って多数決結果ＺＯＯが同一になるということが良好
に成立つ。外部装置が正しく作動した場合、Ｂ＝８　１
＝０１＝Ｃとなり、正しい外部装置が正しく作動せず、
Ｂ＝８　１及びＣ＝ＣＩが依然良好に成立ら、従ってバ
ージョンＢ及びＣの間にタイ・ブレークが存在する。従
って決定は、すべてのコンピュータモジュールにおいて
、多数決結果Ｚ００が決定権をＩＲるという同一態様に
おいて行われる。正しくない外部メツセージは処理でき
るが、処理自体は妥当である。

誤り検出情報によって保護される外部メツセージのオリ
ジナルバージョンは［千１個のコンピュータモジュール
にのみ供給する必要があるに過ぎないことを見出した。

第５図はＡ＝２．ｎ　＝４゜ｋ＝２に対する一層減縮さ
れた表を示す。この場合には正しく作動するコンピュー
タモジュールＣ２はオリジナルバージョンも受信しない
。第４図と比べこれはモジュール８０２．８１１．　Ｂ
１４．Ｂ　　１ｓ、　Ｍ１１’；”Ｍ１４．　Ｍ　ＩＢ
が省略されることを意味する。従って（依然として）存
在するモジュールは先に述べた場合と同一結果を受信し
、相違点はモジュールＭＯＯ・・・ＭＯ３が２つのバー
ジョン／多数決結果のみ受信することである。そしてＢ
１＝Ｂが良好に成立する。この外部メツセージが、情報
が正しいことを示す誤り検出情報を含んでいる場合には
、モジュールＭｏｌ・・・ＭＯ３における決定ステップ
は次の如くであり、即ちＨ２＝８　１＝８となる。外部
メツセージが正しくなくなった場合には、決定ステップ
に当り誤りが通報され、このメツセージは拒否され、そ
れ以降処理されない。その場合正しく作動する各コンピ
ュータモジュールにおいて同じ決定が行われる。この決
定の性質は相違させることができ、情報の重要度に依存
する。これをここで１ｉｌｉ潔に説明する。バージョン
Ｂ＝８　１の対応又は相違をモジュールＭｏｌ・・・Ｍ
Ｏ３につき仮想することもでき、即ち既にモジュールＢ
０１においても仮想することができる。その場合他の動
作の大部分を打切ることができ、即ちモジュールＢ１０
、８１７．　Ｂ　ＩＡ、　ＭＩＯ，Ｍ１７．　Ｍ　ＩＡ
を省略することができ、従って動作が加速され、かつ原
理的には同一に維持され、更に、多数決結果ｚ００に対
する誤り検出情報も得ることができる。この情報も、多
数決結果が“正しくないパ旨指示した場合には、繰り返
し動作を開始できる。

外部装置を二重構成としかつ外部メツセージが冗長情報
によって保護されていない場合には、外部メツセージの
２ｔ＋１のバージョンを外部装置の各半部からＡ−２ｔ
＋　１個のコンピュータモジュールに供給する必要があ
り、かつ外部装置の各半部の外部メツセージを別個に処
理する必要がある。

オリジナルバージョンを同一選択のＡ個のコンピュータ
モジュールに供給する必要はない。第４図におけるモジ
ュールＭＯ１・・・１Ｖ１０３の各々には２つの多数決
結果が存在する。これらの多数決結果が対応する場合に
は、その一方を随意に選択でき、更に、関連する情報の
正しさにつき高度の確実性が存在する。これら２つの多
数決結果が対応しない場合には、繰り返し動作を遂行で
きるか又は所定の方針に従ってこれら２つの多数決結果
の一方を選択できる。

周辺装置を二重構成とし、外部メツセージを対の形態で
同報送信しく上述した如く）かつそれぞれの誤り検出情
報によって保護した場合には、第５図を適用できる。最
終結果（Ｈ２）が対応しない場合には、タイには誤り検
出情報を介して選択動作が行われる。

外部メツセージは単一シンボル（記号）訂正コードによ
って保護することができる。その場合その２【＋１のオ
リジナルバージョンはそれぞれのコンピュータモジュー
ルに供給され、かつ単一シンボル訂正復号モジュールに
より承認動作を施ぎれる。この承認動作は開始時即ちル
ーチング以前に実施できる。ルーチングは再び、第４図
に示した表に従って行うことができる。代案として多数
決後にのみ承認を実施するようにすることもできる。

冗長性に起因して後者の方法は通常処理速度が遅くなる
ことをＲ味する。

アーキテクチャの説明： 第６図は（ｎ、ｋ）＝（４，２＞に対する１つのコンピ
ュータモジュールのアーキテクチャを示す。コンピュー
タモジュールは１６ビツトマイクロプロセツサ、例えば
、モトロラ社製形１式６８０００のものを使用すること
を基礎としている。例えば３２ビツトマイクロブＯセツ
サを使用した場合、システムアーキデクチャは若干変形
することを必要とするに過ぎない。本例ではすべての非
割込ラインは４ビツトシンボル用に構成配置する。各コ
ンピュータモジュールは外部装置に接続する双方向性バ
ッファ　１３２を備える、所要に応じ、単一シンボル訂
正コード用に第１のデータ再構成モジュール１３４及び
／又は多数決モジュール１３６を設けることができる。

コンピュータモジュールの内部にはプロセッサモジュー
ル１０２と、記憶モジュール１０４と、記憶制御モジュ
ール１０６と、入出カプロセッサモジコール１１４と、
読出／書込モ、ジュール１１０と、入出カプロセッサモ
ジュール用の読出専用メモリ　１１２と、第２データ再
構成モジユール１２４と、第３データ再構成モジユール
１２６とを設ける。ま／ｅ％データ出力端１２８と、内
部アドレスライン１００と、３角形で示した多数の非反
転減結合素子が双方向において導通する場合、両方向の
２個の３角形を合体して記号で示す。２個のデータ再構
成モジュール？２４．　１２６は双方共、８ピット幅を
有する情報を供給でき、その場合入出カプロセッサモジ
ュール１１４は１６ビツト幅を有する情報につき作動す
る。他の動作モードにおいてはデータ再構成モジュール
の各々は４ビット幅のみ有する情報を出力する。その場
合だけ結線１２７が使用され、入出カプロセッサプロセ
ッサモジュール１１４は２ｇの隣接入力端１２５．　１
２７上の合成８ビット幅を有する情報を受信する。

好適な実施例の各コンピュータモジュールは２個の１６
ビツトマイクロプロセツサを含むプリント回路基板とし
て構成する。入出カプロセッサモジュール１１４は他の
ブロセッ５サモジュール１０２に対する負荷を低減する
。データ再溝成モジュール１２４、　１２６は相互接続
網を介して他の３個のコンピュータモジュールに接続す
る必要があり、データ再構成モジュール１２４．　１２
６並びに相互接続網は両プロセッサ１０２．　１１４に
よって使用される。

データ再構成モジュール１２４．　１２６における動作
に要する時間はメモリ読出サイクルの約１／３に過ぎな
いことを見出した。プロセッサモジュール１０２の正常
な読出動作に当りこのプロセッサモジュールは入出カプ
ロセッサモジュール１１４より高い優先順位を有する。

これはすべてのコンピュータモジュールにおいて既知の
態様で、内部的にかつ決定論的に実現される。またセレ
クタ　１０８により、メモリ制御モジュール１０６介し
て記憶モジュール１０４における動作が同時に行われる
ことのないようにする。記憶制御モジュール１０６の状
態情報は（主）記憶モジュール１０６自体によるのと同
一態様においてプロセッサモジュール１０２によって読
出すことができる。後者の場合には読出された情報は、
相互接続網を介して同報送信する前に符号化する。読出
専用メモリ　１１２の記憶幅は１６ビツトであり、すべ
てのコンピュータモジュールは同じメモリ内容を有する
。従ってメモリ　１１２からのデータはＳ相互接続１（
ライン１２８）を介してすべてのコンピュータモジュー
ルへ転送する前に符号化（エンコーダ１１６．　１１８
）する必要がある。

読出／書込メモリ　１１０は８ビット幅を有し、これに
おける情報は主記憶モジュール１０４におけると同一態
様においてシンボルとして符号化する。更に、メモリ　
１１０は内部通信実現のため特殊な形式のデータのため
所定の予約された記憶位置を有する。データワードの符
号化は２個のエンコーダ１１６／　１１８及び１２０／
　１２２により並列に（毎回８ビツトに対し）行われる
。

割込信号を含む外部メツセージは受信後バッファ（１個
又は複数個）１３２に記憶される。これらバッファの深
度（ｄｅｐｔｈ　）及び構成（後入れ先出し、先入れ先
出し、ＲＡＭ）は所望の如く選定できる。入出カプロセ
ッサモジュール１１４はそれぞれのバッフ１に質問を行
う、この目的に要する時間を制限するため各コンピュー
タモジュールには、バッファ位置の一つに一つの口が格
納されると直ちにセットされる汎用アテンションレジス
タが（いわゆる状態レジスタと同一態様において）形成
され、その場合このレジスタに質問するだけで十分であ
り、従ってメツセージが受信されたか否かということ、
及び何処でメツセージが受信されたかということが既知
となる。

外部メツセージの受信に関連して次の基本動作が行われ
る。

１）外部装置の独立作動部（この外部装置が単独の場合
には、この外部装置自体）が多数のコンピュータモジュ
ールに接続される：外部メツセージが冗長性に起因して
誤り検出特性を有する場合少なくともし＋１個のモジュ
ール、及びそれ以外の場合（２ｔ＋　　１）個のモジュ
ール。

２）１つのコンピュータモジュールにおいて受信した外
部メツセージがこのコンピュータモジュールから生じる
と考えられ；これらオリジナルバージョンにつき次の処
理ステップが遂行される： ２ａ）オリジナルバージョンが２次バージョンとしてず
六でのコンピュータモジュール（同報モジュール自体を
含む）へ同報送信される：２ｂ）２次バージョンが３次
バージョンとしてすべてのコンピュータモジュールへ同
報送信される。相互接続網を介する同報モジュールへの
同報送信は実施上の事項であり：アルゴリズムには影響
を及ぼさない。相互接続網は正しく作動するコンピュー
タモジュールにより相互接続網自体へ同報送信される情
報が変形されずに維持されるという態様で作動すると仮
定する； ２ｃ）各コンピュータモジュールにおいて多数決は、他
のコンピュータモジュールによって受信される各オリジ
ナルバージョンから生じる３次バージョンに基づいて行
われ。コンピュータモジュール自体に対してはこれら３
次バージョンの一つが既に受信した２次バージョ、ンに
正確に対応する； ２ｄ）各コンピュータモジュールにおいて決定はステッ
プ２ｃ）の多数決結果と、最初に受信したオリジナルバ
ージョンに基づいて行われる。

コンピュータモジュールの間のデータ転送は、すべての
コンピュータモジュールがこれらコンピュータモジュー
ルの一つにおけるメツセージバッフ１に対する読出情報
を発生するというかなり魅力的な態様で実現できる。ア
ドレスは送信コンピュータモジュールのアドレスバスに
よって決定する。

次のステップに当り、転送されたメツセージがメモリモ
ジュール１１０（各コンピュータモジュールにおける）
の関連する予約された位置に書込まれる。情報はエンコ
ーダを通過しないから、変形されない状態に維持される
。次いで各コンピュータモジュールにおいて関連するメ
モリ　１１０からメツセージが読出される。次いでデコ
ーダを多数決モードにおいて作動させる。然る後、すべ
ての正しく作動するコンピュータモジュールは、コンピ
ュータモジュールの一つが正しくないメツセージを同報
送信したか否か、または他のコンピュータモジュール刈
一つが正しく作動しなかったか否かとは無関係に、同一
メツセージバージョンを含む。

その場合プロセッサモジュール１１４において形成され
たメツセージは（ｎ　、　ｋ　）プロセスに従って正常
なデータとして処理できる。その詳細はここでは述べな
い。

デコーダは異なるモードにおいて作動さけることができ
る。本件出願人に係る特開昭５８−１２７２５２号公報
（特願昭５７−１６４８１３号）には（ｎ　、　ｋ　＞
　−（４，２）　ニ対シ１１ノａす８ｆ、ＩＪ作モード
が開示されており、即ち異なるコンピュータモジュール
において１つのシンボル誤り又は２つのビット誤りを訂
正できる１つのモードと；毎回１つのコンピュータモジ
ュールが完全な欠陥状態となりかつ任意のシンボル誤り
を呈することができる一方、１つのビット誤りを訂正で
きる４つの異なるモードと；毎回２つのコンピュータモ
ジュールが無視される（その場合これらのコンピュータ
モジュールはいわゆる消去シンボルを供給する）一方、
残りのコンピュータモジュールが正しく作動していると
仮定される６つの異なるモードとが開示されている。一
般に、この誤り訂正機能に対してはモードの数は１＋ｎ
＋（）−ト・・・＋（”ンである。更に、ｎ　＝４．　
ｋ　＝２に対してはｔ ４つの同報モード及び４つの多数決モードがある。

更に、コンピュータモジュールの間において異なる誤り
検出指示を送受信できる。

情報のルーチングは第６ａ図に示した編成によって加速
でき、供給された情報（例えば、１ビツト）はコンピュ
ータモジュールの数と同数のラッチ回路（１−ンに記憶
され（ｎ図）、各ラッチ回路は４線バス（８２，８４，
８６，８８）の自己のビットラインを付勢する。次いで
各コンピュータモジュールにおいて、°他のコンピュー
タモジュールから生じる′と考える必要がある（ビット
ラインの一致により）このビットのバージョンに基づい
て多数決モジュール（Ｖ）により多数決が行われる。

更に多数決は所要パスラインを使用するｆｆｉに、図示
の如く行われる。毎回具なるラインが使用される場合に
は、当該プロセスを極めて迅速に行うことができ、・こ
れは、例えば、割込信号に対して魅力的である。図示の
如り１６個即ち（４Ｘ３＋４）個のビットラインを使用
する。夕・１角方向における多数決装置は直接接続結線
によって置換できる。

これを、これら多数決装置の１つに対し破線で示しであ
る。

当該方法の一般化： 第７図はｎ　＝７．　ｋ　−３，ｔ　＝２の場合の動作
態様を示す。２つのコンピュータモジュールが擾乱され
るおそれがある。上述したアルゴリズムに対し少なくと
も（３ｔ＋　１　）個のコンピュータモジュールが必要
であることを見出したくｔ個のモジュール自体の訂正に
対してはｎ−に≧２ｔが成立つ）。各列は１個のコンピ
ュータモジュールに関連している。まず第１コンビユー
タモシユ〜ルＣＯは外部メツセージのオリジナルバージ
ョンＡを受信する。他のオリジナルバージョンＢ〜Ｇは
いまは考慮されない。オリジナルバージョンＡは（ｎ−
１）個の他のコンピュータモジュールＣ１・・・Ｃ６の
すべてに２次バージョンＡ１・・・八６として同報送信
される。次いで、これら２次バージョンは外部メツセー
ジの関連するオリジナルバージョン又は関連する２次バ
ージョンを受信しなかったすべてのコンピュータモジュ
ールＣ１に３次バコ ージョンＡｉｊ　（ここにｒ　＋ｊ＞として同報送信さ
れる。既に仮定したように、関連する２次バージョンは
すべてのコンピュータモジュールにもセーブされる。次
いでこれら３次バージョンは関連するオリジナル、１次
又は２次バージョンのいずれも受信しなかったすべての
コンピュータモジュールＣｋに４次バージョンＡｉｊｋ
　　（ここでｉ〜ｊＪｒｋ）として同報送信される。従
って１２０個の４次バージョンが存在する。コンピュー
タモジュール当りの多数決は同じ２次バージョン、例え
ばＡ４から生じる３次及び４次バージョンに基づいて行
われ、従ってこの例の場合にはモジュール゛５″におい
てバージョンＡ４５．　Ａ　４１５．　Ａ　４２５．　
Ａ　４６５に基づいて多数決が行われる。この多数決結
果をＭＡ４５とする。次いでこの多数決結果が２次バー
ジョンＡ５と共に第２多数決ステップＭ　Ａ　ｉｓ。

ＭＡ２５．ＭＡ３５．ＭＡ４５．ＭＡｆ３５にｄ５いて
考慮される。この多数決結果をＭＡ　５とする。次いで
この多数決結果は最後の多数決ステップＭＡ５．ＭＢ　
５．ＭＣ５，ＭＥ　５．ＭＧ　５．　Ｆ（他のすべての
オリジナルバージョンＢ・・・Ｇに対し、オリジナルバ
ージョンＦを加える）につき考慮される。この場合オリ
ジナルバージョンの数が２ｔ＋　　１＝　　５に等しい
とき、５からの多数決が行われる。オリジナルバージョ
ンの数が３に等しいとぎには、３からの多数決が行われ
る（その場合正しくないと見做されるいずれかのバージ
ョン／多数決結果は無視される）。なお第７図は１つの
オリジナルバージョンから導出したバージョンだけ示し
ていることに注意する必要がある。

同報送信及び多数決ステップに要する処理時間はこれら
ステップを、臨界的な情報に対してだけ行うこと、例え
ば、データ、ブロックのＣＲＣ（巡回冗長検査）情報に
対してだけ行うことにより減少できる。その場合他の情
報は単にＧＲＣ情報を介してチェックされる。従って、
例えば、データ源が磁気ディスクメモリである場合、平
均処理速度が増大する。情報を重複（又は二重）して供
給する必要がある場合には、重複は種々の態様において
、例えば、同一セクタを２度読出すことにより、代替セ
クタ又は他のメモリディスクをアドレス指定することに
より実現できる。

【図面の簡単な説明】

第１図はマルチプロセッサコンピュータシステムの一例
を示すブロック図、 第２図は外部メツセージに対するルーチング及び処理を
示づ図、 第３図はＡ＝４．ｎ　＝；４．　ｋ＝２の場合に対する
動作の表を示す図、 第４図はＡ＝３．ｎ　＝４．ｋ　＝２の場合に対する動
作の表を示す図、 第５図はＡ＝２．ｎ　＝４．ｋ　＝２の場合に対する動
作の表を示す図、 第６図は１個のコンピュータモジュールの構成を示すブ
ロック図、 第６ａ図は信号を同報送信するため処理速度を増大する
方゛法の一例を示すブロック図、第７図は第２図を【＝
２の場合につき表の形態で詳細に示す図である。 １２、１４．１６．１８・・・プロセッサモジュール２
０、２２．２４．２６・・・エンコーダ２８、３０．３
２．３４・・・記憶モジュール３６、３８．４２．４４
・・・増幅器 ４６、４８．５０．５２・・・コードワードレジスタ５
４、５６．５８．６０・・・データワード再構成モジュ
ール１００・・・内部アドレスライン １０２・・・プロセッサモジュール １０４・・・記憶モジュール １０６・・・記憶制御モジュール １０８・・・セレクタ　　　　１１０・・・読出／書込
メモリ１１２・・・読出専用メモリ １１４・・・入出カプロセッサモジュール１１６、　１
１８．　１２０．　１２２・・・エンコーダ１２４、　
１２Ｇ・・・データ再構成モジュール１２８・・・デー
タ出力端子 １３２・・・双方向性バッフ１ １３４・・・データ再構成モジュール １３６・・・多数決モジュール 特許出願人　　　エヌ・ベー・フイ暮ノツプス・フルー
イランペンフ７ブリケン Ｃつ Ｃコ 一 ロ、ロ　ロ　ロ ー）　）　Ｆ−１（ｊ　ＮａＱＮロロさ・工＝工：ｏ　
９　＝０４　ｃｃｒ　ｚ　ｃ４≦田呂５色８＝　Σ工Σ
　Σ　Ｉ　Σ　工　ΣＩ　Σ　ＩΣ　工　　、テＣ） ｍ　ｗ　ＮロロＮ【− ＜　ｏ＝ｔ　ｃｏ　ｘ　ｘ　ｃｏ　： Ｕつ Ｃフ Ｕ− Ｎ　＋＃　−−〜　円　−ψ　　　〜　閂　−−Ｎ　閂
　ｑ　−Ｍ　　ｌ”Ｉ　　Ｍ　　Ｍ　　　　＋＃　　−
ｚ　　＋＃　　ｄ　　　　　ｔ６　１／ｌ　　Ｉ／ｌ　
　＆１’ｌ　　　　　ｕｓ　　ｕｎ）　　１５　　ｔ。 ＜＜＜＜　　＜＜礪＜　　＜＜＜＜　　＜＜＜＜−一〜
−−ノーーーツーーノーー）ｌ−一ノー一一ν−−３４
３＝

Claims (1)

1. 【特許請求の範囲】 １、それぞれ自己の障害隔離領域に配置されるｎ個の並
   列作動コンピュータモジュールを備えるマルチプロセッ
   サコンピュータシステムであって、各コンピュータモジ
   ュールに ・ｋ≧ｔ＋１個のデータシンボルから成る データワードを処理するプロセッサモジュ ールと、 ・プロセッサモジュールのデータ結線に接 続するデータチャネルと、 ・データチャネルに接続され受信データワ ードからコードシンボルを形成する減少エ ンコーダとを設け、それぞれのコンピュー タモジュールの減少エンコーダがデータワ ードのそれぞれのバージョンからコードワ ードのコードシンボルを形成するようにし、前記コード
   ワードがコードワード当りｔ≧ １個のコードシンボルの訂正能力を有する コードのｎ≧ｋ＋２ｔ個のコードシンボルを含み、 ・更に、関連する減少エンコーダの出力端 子に接続したデータ入力端子を有する記憶 モジュールと、 ・データワード再構成モジュールとを設け、データワー
   ド再構成モジュールを接続網を 介しすべてのコンピュータモジュールの記 憶モジュールのデータ出力端子に接続して 各コンピュータモジュールからコードワー ドのそれぞれのコードシンボルを受信し、 これからデータチャネルに送出するための データワードを再構成し、 更に、マルチプロセッサコンピュータシス テムが前記ｎ≧Ａ≧１個のコンピュータモジュールの各
   々において外部メッセージのオリジナルバージョンを受
   信するための結線をも備えたマルチプロセッサコンピュ
   ータシステムにおいて、 同報送信ステップに当りいずれかのコンピ ュータモジュールにおいて受信したオリジナルバージョ
   ンを他のすべてのコンピュータモジュールへ同報送信す
   るための接続手段を備え、受信した外部メッセージに対
   し一連の （ｔ＋１）個の順次の同報送信ステップを行わせる制御
   装置を設け、各オリジナルバージョンを第１同報送信ス
   テップに当り（ｎ−１）個の他のコンピュータモジュー
   ルへ２次バージョンとして同報送信し、各２次バージョ
   ンを第２同報送信ステップに当り少なくとも （ｎ−２）個の他のコンピュータモジュールへ３次バー
   ジョンとして同報送信し、その際３次バージョンに対し
   ては、関連するオリジナルバージョン及び関連する２次
   バージョンを受信しないいずれかのコンピュータモジュ
   ールに至るいずれかの可能な同報送信路を１回辿るよう
   にし、個々の各コンピュータモジュールが決定要素を備
   え、決定要素が、同報送信ステップについて反対の意味
   において、関連するコンピュータモジュールに存在する
   バージョンにつき決定を行い、即ち最終より１つ前のス
   テップに当り毎回、２次バージョンと、関連する２次バ
   ージョンと同じオリジナルバージョンから生じる３次バ
   ージョン、又は関連する３次バージョンに対応する多数
   決結果とに基づいて多数決を行い、かつ決定要素が最終
   ステップに当り、関連するコンピュータモジュールにお
   いて発生するいずれかの多数決結果につき、他のコンピ
   ュータモジュールにおいて受信するオリジナルバージョ
   ン及び関連するコンピュータモジュールにおいて受信す
   るオリジナルバージョンについて選択決定を行うよう構
   成したことを特徴とするマルチプロセッサコンピュータ
   システム。 ２、Ａ＞２に対し前記選択決定を多数決とする特許請求
   の範囲第１項記載のマルチプロセッサコンピュータシス
   テム。 ３、ｔ＞１に対し、第３同報送信ステップに当り、各３
   次バージョンを（ｎ−３）個の他のコンピュータモジュ
   ールへ４次バージョンとして同報送信し、その際４次バ
   ージョンに対しては、関連するオリジナルバージョン、
   ２次バージョン及び３次バージョンを受信しないコンピ
   ュータモジュールの各々へのいずれかの可能な同報送信
   路を正確に１回辿るようにし、各決定要素が、最終より
   ２つ前のステップに当り多数決を行って即ち毎回３次バ
   ージョンと、関連する３次バージョンと同じ２次バージ
   ョンから生じる（ｎ−３）個の４次バージョン、又は前
   記３次バージョンに対応する多数決結果に基づいて多数
   決を行つて、前記最終より１つ前のステップにおいて処
   理するため関連する３次バージョンに対応する多数決結
   果を形成する特許請求の範囲第１又は２項記載のマルチ
   プロセッサコンピュータシステム。 ４、外部メッセージが誤り保護冗長を含まない場合、Ａ
   の値を２ｔ＋１以上とする特許請求の範囲第１、２又は
   ３項記載のマルチプロセッサコンピュータシステム。 ５、単一外部装置であり、かつ誤り検出情報により保護
   される外部メッセージの場合、Ａの値をｔ＋１以上とし
   、前記選択決定が前記誤り検出情報による承認動作をも
   含む特許請求の範囲第１、２又は３項記載マルチプロセ
   ッサコンピュータシステム。 ６、二重外部装置であり、かつ誤り保護冗長を含まずか
   つ二重外部装置により対の形態で送信される外部メッセ
   ージの場合、Ａの値を２ｔ＋１以上とし、前記選択決定
   が前記対の半分につき決定結果の比較による承認動作を
   も含む特許請求の範囲第１、２又は３項記載のマルチプ
   ロセッサコンピュータシステム。 ７、二重外部装置であり、かつ二重外部装置により送信
   されかつ誤り検出情報によつて保護される対の形態の外
   部メッセージの場合、Ａの値をｔ＋１以上とし、前記選
   択決定が前記対の半分につき決定結果の比較による承認
   動作をも含み、かつ非対応の場合前記誤り検出情報につ
   き消滅する選択動作をも含む特許請求の範囲第１、２又
   は３項記載のマルチプロセッサコンピュータシステム。 ８、単一シンボル誤り訂正コードによつて保護される外
   部メッセージの場合、Ａの値を２ｔ＋１以上とし、各オ
   リジナルバージョンに対し、単一シンボル訂正デコーデ
   ィングモジュールを介して承認動作を行う特許請求の範
   囲第１、２又は３項記載のマルチプロセッサコンピュー
   タシステム。 ９、前記制御装置が２つの状態、即ち臨界外部メッセー
   ジにつき前記同報送信及び決定ステップを行う第１状態
   、及び他の外部メッセージにつき前記ステップを停止す
   る第２状態を有する特許請求の範囲第１乃至８項中のい
   ずれか一項記載のマルチプロセッサコンピュータシステ
   ム。 １０、前記接続網及び前記接続手段を、すべてのコンピ
   ュータモジュールが接続されるバス構体で構成し、各デ
   ータワード再構成モジュールが、受信した外部メッセー
   ジのバージョンを、再構成すること無く決定要素に供給
   するか又は更に同報送信するためバス構体に供給するバ
   イパス手段を備える特許請求の範囲第１乃至９項中のい
   ずれか一項記載のマルチプロセッサコンピュータシステ
   ム。 １１、それぞれ自己の障害隔離領域に配置されるｎ個の
   並列作動コンピュータモジュールを備えるマルチプロセ
   ッサコンピュータシステムであつて、各コンピュータモ
   ジュールに ・ｋ≧ｔ＋１個のデータシンボルから成る データワードを処理するプロセッサモジュ ールと、 ・プロセッサモジュールのデータ結線に接 続するデータチャネルと、 ・データチャネルに接続され受信データワ ードからコードシンボルを形成する減少エ ンコーダとを設け、それぞれのコンピュー タモジュールの減少エンコーダがデータワ ードのそれぞれのバージョンからコードワ ードのコードシンボルを形成するようにし、前記コード
   ワードがコードワード当り ｔ≧１個のコードシンボルの訂正能力を有 するコードのｎ≧ｋ＋２ｔ個のコードシンボルを含み、 ・更に、関連する減少エンコーダの出力端 子に接続したデータ入力端子を有する記憶 モジュールと、 ・データワード再構成モジュールとを設け、データワー
   ド再構成モジュールを接続網を 介しすべてのコンピュータモジュールの記 憶モジュールのデータ出力端子に接続して 各コンピュータモジュールからコードワー ドのそれぞれのコードシンボルを受信し、 これからデータチャネルに送出するための データワードを再構成し、 更に、マルチプロセッサコンピュータシス テムが前記ｎ≧Ａ≧１個のコンピュータモジュールの各
   々において外部メッセージのオリジナルバージョンを受
   信するための結線をも備えたマルチプロセッサコンピュ
   ータシステムにおいて、同報送信ステップに当りいずれ
   かのコンピュータモジュールにおいて受信したオリジナ
   ルバージョンを他のすべてのコンピュータモジュールへ
   同報送信するための接続手段を備え、受信した外部メッ
   セージに対し一連の（ｔ＋１）個の順次の同報送信ステ
   ップを行わせる制御装置を設け、各オリジナルバージョ
   ンを第１同報送信ステップに当り（ｎ−１）個の他のコ
   ンピュータモジュールへ２次バージョンとして同報送信
   し、各２次バージョンを第２同報送信ステップに当り少
   なくとも（ｎ−２）個の他のコンピュータモジュールへ
   ３次バージョンとして同報送信し、その際３次バージョ
   ンに対しては、関連するオリジナルバージョン及び関連
   する２次バージョンを受信しないいずれかのコンピュー
   タモジュールに至るいずれかの可能な同報送信路を１回
   辿るようにし、個々の各コンピュータモジュールが決定
   要素を備え、決定要素が、同報送信ステップについて反
   対の意味において、関連するコンピュータモジュールに
   存在するバージョンにつき決定を行い、即ち最終より１
   つ前のステップに当り毎回、２次バージョンと、関連す
   る２次バージョンと同じオリジナルバージョンから生じ
   る３次バージョン、又は関連する３次バージョンに対応
   する多数決結果とに基づいて多数決を行い、かつ決定要
   素が最終ステップに当り、関連するコンピュータモジュ
   ールにおいて発生するいずれかの多数決結果につき、他
   のコンピュータモジュールにおいて受信するオリジナル
   バージョン及び関連するコンピュータモジュールにおい
   て受信するオリジナルバージョンについて選択決定を行
   うよう構成したマルチプロセッサコンピュータシステム
   用のコンピュータモジュールにおいて、プロセッサモジ
   ュール及び決定要素を、内部バス構体として構成するデ
   ータチャネルに共に接続される別個の部品として構成し
   たことを特徴とするコンピュータモジュール。