JP2000112833A - 複数の単一エラ―訂正コ―ド・ワ―ドにわたってパリティを共用するための技法 - Google Patents
複数の単一エラ―訂正コ―ド・ワ―ドにわたってパリティを共用するための技法Info
- Publication number
- JP2000112833A JP2000112833A JP11270292A JP27029299A JP2000112833A JP 2000112833 A JP2000112833 A JP 2000112833A JP 11270292 A JP11270292 A JP 11270292A JP 27029299 A JP27029299 A JP 27029299A JP 2000112833 A JP2000112833 A JP 2000112833A
- Authority
- JP
- Japan
- Prior art keywords
- error
- bits
- data
- bit
- data block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1028—Adjacent errors, e.g. error in n-bit (n>1) wide storage units, i.e. package error
Abstract
(57)【要約】
【課題】 複数の単一エラー訂正コード・ワードにわた
ってパリティを共用するための技法を提供する。 【解決手段】 １つのコンポーネントに対応する１ビッ
トが１つの論理グループに割り当てられるように、１つ
のデータ・ブロックの全ビットが複数の論理グループに
割り当てられる。この割当ては、コンポーネント障害に
よって１つの論理グループにせいぜい１ビットのエラー
しか持ち込まれないことを保証するものである。各論理
グループは、単一エラー訂正コードを使用してビットエ
ラーを検出し訂正する。複数の論理グループを含むデー
タ・ブロックに１つのパリティ・ビットが付加される。
このパリティ・ビットは、検出されたエラーが単一ビッ
トエラーであるか複数ビットエラーであるかを判定する
ために、単一エラー訂正コードとともに使用することが
できる。
ってパリティを共用するための技法を提供する。 【解決手段】 １つのコンポーネントに対応する１ビッ
トが１つの論理グループに割り当てられるように、１つ
のデータ・ブロックの全ビットが複数の論理グループに
割り当てられる。この割当ては、コンポーネント障害に
よって１つの論理グループにせいぜい１ビットのエラー
しか持ち込まれないことを保証するものである。各論理
グループは、単一エラー訂正コードを使用してビットエ
ラーを検出し訂正する。複数の論理グループを含むデー
タ・ブロックに１つのパリティ・ビットが付加される。
このパリティ・ビットは、検出されたエラーが単一ビッ
トエラーであるか複数ビットエラーであるかを判定する
ために、単一エラー訂正コードとともに使用することが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、エラー検出とエラ
ー訂正に関し、より詳細には、コンピュータ・メモリ・
システム内のビットエラーを検出して訂正するエラーコ
ードに関する。
ー訂正に関し、より詳細には、コンピュータ・メモリ・
システム内のビットエラーを検出して訂正するエラーコ
ードに関する。
【０００２】
【従来の技術】コンピュータ・システムでは、伝送エラ
ーまたは記憶エラーなどのデータのエラーを検出および
／または訂正するためにエラーコードが一般的に使用さ
れている。たとえば、エラーコードは、電話回線、無線
送信機、またはコンパクト・ディスク・レーザにより伝
送されたエラーを検出し訂正するために使用することが
できる。エラーコードのもう１つの一般的な使い方は、
コンピュータ・システムのメモリへ記憶され、それから
読み取られるデータ内のエラーを検出し、訂正すること
である。たとえば、１つまたは複数のメモリ・デバイス
にデータを記憶する前に、データに関してエラー訂正ビ
ットまたはチェックビットを生成することができる。メ
モリ・デバイスからそのデータが読み取られると、チェ
ックビットを使用して、そのデータ内のエラーを検出ま
たは訂正することができる。エラーは、コンピュータ・
システム内の故障コンポーネントまたはノイズによって
持ち込まれる可能性がある。故障コンポーネントとして
は、故障したメモリ・デバイスや、コンピュータ・シス
テム内のデバイスの間のデータ経路の故障、例えば故障
したピンなどが考えられる。
ーまたは記憶エラーなどのデータのエラーを検出および
／または訂正するためにエラーコードが一般的に使用さ
れている。たとえば、エラーコードは、電話回線、無線
送信機、またはコンパクト・ディスク・レーザにより伝
送されたエラーを検出し訂正するために使用することが
できる。エラーコードのもう１つの一般的な使い方は、
コンピュータ・システムのメモリへ記憶され、それから
読み取られるデータ内のエラーを検出し、訂正すること
である。たとえば、１つまたは複数のメモリ・デバイス
にデータを記憶する前に、データに関してエラー訂正ビ
ットまたはチェックビットを生成することができる。メ
モリ・デバイスからそのデータが読み取られると、チェ
ックビットを使用して、そのデータ内のエラーを検出ま
たは訂正することができる。エラーは、コンピュータ・
システム内の故障コンポーネントまたはノイズによって
持ち込まれる可能性がある。故障コンポーネントとして
は、故障したメモリ・デバイスや、コンピュータ・シス
テム内のデバイスの間のデータ経路の故障、例えば故障
したピンなどが考えられる。
【０００３】一般的に使用されるエラーコードの１つは
ハミング符号である。ハミング符号内のチェックビット
は、データ・ビットの一部分に関するパリティ・ビット
である。各チェックビットは、データ・ビットの固有の
サブセットに関するパリティを提供するものである。エ
ラーが発生した場合、すなわち、１つまたは複数のビッ
トの状態が変化した場合、１つまたは複数のシンドロー
ム・ビットがアサートされる（そのエラーがそのコード
によってカバーされるエラーのクラス内のものであると
想定する）。概して、シンドローム・ビットは、チェッ
クビットを再生成し、再生成されたチェックビットと元
のチェックビットとを比較することによって生成され
る。再生成されたチェックビットが元のチェックビット
とは異なる場合、すでにエラーが発生しており、１つま
たは複数のシンドローム・ビットがアサートされる。ど
のシンドローム・ビットがアサートされるかは、どのデ
ータ・ビットの状態が変化するかを決定するために使用
し、エラーの訂正が可能となる。たとえば、１つのデー
タ・ビットの状態が変化した場合、このデータ・ビット
は１つまたは複数のチェックビットを変更することにな
る。各データ・ビットは複数のチェックビットからなる
固有のグループに貢献するので、変更されたチェックビ
ットによって、状態が変化したデータ・ビットが識別さ
れる。誤っていると識別されたビットを反転することに
より、そのエラーを訂正することができる。
ハミング符号である。ハミング符号内のチェックビット
は、データ・ビットの一部分に関するパリティ・ビット
である。各チェックビットは、データ・ビットの固有の
サブセットに関するパリティを提供するものである。エ
ラーが発生した場合、すなわち、１つまたは複数のビッ
トの状態が変化した場合、１つまたは複数のシンドロー
ム・ビットがアサートされる（そのエラーがそのコード
によってカバーされるエラーのクラス内のものであると
想定する）。概して、シンドローム・ビットは、チェッ
クビットを再生成し、再生成されたチェックビットと元
のチェックビットとを比較することによって生成され
る。再生成されたチェックビットが元のチェックビット
とは異なる場合、すでにエラーが発生しており、１つま
たは複数のシンドローム・ビットがアサートされる。ど
のシンドローム・ビットがアサートされるかは、どのデ
ータ・ビットの状態が変化するかを決定するために使用
し、エラーの訂正が可能となる。たとえば、１つのデー
タ・ビットの状態が変化した場合、このデータ・ビット
は１つまたは複数のチェックビットを変更することにな
る。各データ・ビットは複数のチェックビットからなる
固有のグループに貢献するので、変更されたチェックビ
ットによって、状態が変化したデータ・ビットが識別さ
れる。誤っていると識別されたビットを反転することに
より、そのエラーを訂正することができる。
【０００４】ハミング符号の一般的な使い方の１つは、
１つのデータ・グループ内の単一ビットエラーを訂正す
ることである。概して、チェックビットの数は、２k-1
がｎ以上になるように十分大きいものでなければならな
い。ｋはチェックビットの数であり、ｎはデータ・ビッ
トの数にチェックビットの数を加えたものである。した
がって、６４ビット用の単一エラー訂正ハミング符号を
実現するには、７つのチェックビットが必要である。単
一エラー訂正ハミング符号は単一エラーを検出し訂正す
ることができる。このコードのエラー検出能力は、追加
のチェックビットを追加することによって増すことがで
きる。追加のチェックビットを使用すると、このハミン
グ符号は二重ビットエラーを検出し、単一ビットエラー
を訂正することができる。ハミング符号のデータ検出能
力を増すために１ビットを追加することは、拡張ハミン
グ符号と呼ばれる。拡張ハミング符号については以下に
詳述する。
１つのデータ・グループ内の単一ビットエラーを訂正す
ることである。概して、チェックビットの数は、２k-1
がｎ以上になるように十分大きいものでなければならな
い。ｋはチェックビットの数であり、ｎはデータ・ビッ
トの数にチェックビットの数を加えたものである。した
がって、６４ビット用の単一エラー訂正ハミング符号を
実現するには、７つのチェックビットが必要である。単
一エラー訂正ハミング符号は単一エラーを検出し訂正す
ることができる。このコードのエラー検出能力は、追加
のチェックビットを追加することによって増すことがで
きる。追加のチェックビットを使用すると、このハミン
グ符号は二重ビットエラーを検出し、単一ビットエラー
を訂正することができる。ハミング符号のデータ検出能
力を増すために１ビットを追加することは、拡張ハミン
グ符号と呼ばれる。拡張ハミング符号については以下に
詳述する。
【０００５】コンポーネントの障害は、コンピュータ・
メモリ・システム内で発生する問題の１つである。コン
ポーネント障害は、エラーコードによって訂正不能な複
数のエラーを持ち込む可能性がある。たとえば、１つの
データ・ブロックの８ビットが同じメモリ・デバイスに
記憶される場合、そのメモリ・デバイスの障害によって
そのデータ・ブロックに８つのビットエラーが持ち込ま
れる可能性がある。したがって、エラー訂正コードがそ
のエラーを検出または訂正できないほど十分な数のエラ
ーが１つのコンポーネント障害によって持ち込まれる可
能性がある。同様に、ピン障害など、メモリ・コンポー
ネントとエラー訂正回路との間のデータ経路障害によっ
て、エラー訂正コードが使用されるデータ・ブロック内
に複数のエラーが持ち込まれる可能性がある。
メモリ・システム内で発生する問題の１つである。コン
ポーネント障害は、エラーコードによって訂正不能な複
数のエラーを持ち込む可能性がある。たとえば、１つの
データ・ブロックの８ビットが同じメモリ・デバイスに
記憶される場合、そのメモリ・デバイスの障害によって
そのデータ・ブロックに８つのビットエラーが持ち込ま
れる可能性がある。したがって、エラー訂正コードがそ
のエラーを検出または訂正できないほど十分な数のエラ
ーが１つのコンポーネント障害によって持ち込まれる可
能性がある。同様に、ピン障害など、メモリ・コンポー
ネントとエラー訂正回路との間のデータ経路障害によっ
て、エラー訂正コードが使用されるデータ・ブロック内
に複数のエラーが持ち込まれる可能性がある。
【０００６】
【発明が解決しようとする課題】コンポーネントエラー
が１つのデータ・グループ内に複数のエラーを持ち込む
のを防止するための潜在的な解決法の１つは、そのグル
ープ内の１ビット分のデータだけがいずれかのコンポー
ネントの影響を受けるようにデータを記憶することであ
る。たとえば、６４個のデータ・ビットと７つのチェッ
クビットとを備えた１つのデータ・グループ内の各デー
タ・ビットは、別々のメモリ・デバイスに記憶すること
ができる。この実施の形態では、７１個のメモリ・チッ
プが必要になる。各メモリ・デバイスは７１ビット・デ
ータ・グループのうちの１ビットを記憶することになる
だろう。残念ながら、データ・ビットとチェックビット
の数に基づいて１つのデータ・グループにビットを割り
振っても、システム内のチェックビットの使い方を最適
化することはできない。
が１つのデータ・グループ内に複数のエラーを持ち込む
のを防止するための潜在的な解決法の１つは、そのグル
ープ内の１ビット分のデータだけがいずれかのコンポー
ネントの影響を受けるようにデータを記憶することであ
る。たとえば、６４個のデータ・ビットと７つのチェッ
クビットとを備えた１つのデータ・グループ内の各デー
タ・ビットは、別々のメモリ・デバイスに記憶すること
ができる。この実施の形態では、７１個のメモリ・チッ
プが必要になる。各メモリ・デバイスは７１ビット・デ
ータ・グループのうちの１ビットを記憶することになる
だろう。残念ながら、データ・ビットとチェックビット
の数に基づいて１つのデータ・グループにビットを割り
振っても、システム内のチェックビットの使い方を最適
化することはできない。
【０００７】コンピュータ・システムの一般的な設計目
標は、エラーを検出し、訂正するために使用するチェッ
クビットの数を低減することである。チェックビットは
システムが処理するデータの量を増加し、それにより、
メモリ・コンポーネント、データ追跡、その他の回路の
数が増加する。さらに、ビット数の増加により、エラー
の確率が増大する。チェックビットはエラーを検出可能
および／または訂正可能なものにする可能性があるが、
システム内のデータ・ビットの数の増加によって、エラ
ーが発生する確率が増大する。少なくともこのような理
由により、所与のレベルのエラー検出および／または訂
正の場合にチェックビットの数を減らすことが望まし
い。さらに、最小数の追加ビットによって単一エラー訂
正コードのエラー訂正能力を増すことが望ましい。
標は、エラーを検出し、訂正するために使用するチェッ
クビットの数を低減することである。チェックビットは
システムが処理するデータの量を増加し、それにより、
メモリ・コンポーネント、データ追跡、その他の回路の
数が増加する。さらに、ビット数の増加により、エラー
の確率が増大する。チェックビットはエラーを検出可能
および／または訂正可能なものにする可能性があるが、
システム内のデータ・ビットの数の増加によって、エラ
ーが発生する確率が増大する。少なくともこのような理
由により、所与のレベルのエラー検出および／または訂
正の場合にチェックビットの数を減らすことが望まし
い。さらに、最小数の追加ビットによって単一エラー訂
正コードのエラー訂正能力を増すことが望ましい。
【０００８】
【課題を解決するための手段】上記で概説した問題は、
主に、本発明により複数の単一エラー訂正コード・ワー
ドにわたってパリティを共用するための技法によって解
決される。いずれかのコンポーネント・グループからの
多くても１ビットだけが１つの論理グループに割り当て
られるように、１つのデータ・ブロックの全ビットが複
数の論理グループに割り当てられる。この割当ては、コ
ンポーネント障害によって１つの論理グループに多くて
も１ビットのエラーしか持ち込まれないことを保証する
ものである。
主に、本発明により複数の単一エラー訂正コード・ワー
ドにわたってパリティを共用するための技法によって解
決される。いずれかのコンポーネント・グループからの
多くても１ビットだけが１つの論理グループに割り当て
られるように、１つのデータ・ブロックの全ビットが複
数の論理グループに割り当てられる。この割当ては、コ
ンポーネント障害によって１つの論理グループに多くて
も１ビットのエラーしか持ち込まれないことを保証する
ものである。
【０００９】各論理グループは、単一エラー訂正コード
を使用してビットエラーを検出し訂正する。複数の論理
グループを含むデータ・ブロックに１つのパリティ・ビ
ットが付加される。このパリティ・ビットは、検出され
たエラーが単一ビットエラーであるかまたは複数ビット
エラーであるかを判定するために、単一エラー訂正コー
ドとともに使用することができる。検出されたエラーが
単一ビットエラーである場合、エラー訂正コードを使用
してエラーを訂正することができる。検出されたエラー
が複数ビットのエラーである場合、訂正不能なエラーを
報告することができる。データ・ブロックあたり１つの
パリティ・ビットを使用することにより、エラー検出コ
ードのエラー検出能力を拡張するために必要なビットの
数を低減することができる。
を使用してビットエラーを検出し訂正する。複数の論理
グループを含むデータ・ブロックに１つのパリティ・ビ
ットが付加される。このパリティ・ビットは、検出され
たエラーが単一ビットエラーであるかまたは複数ビット
エラーであるかを判定するために、単一エラー訂正コー
ドとともに使用することができる。検出されたエラーが
単一ビットエラーである場合、エラー訂正コードを使用
してエラーを訂正することができる。検出されたエラー
が複数ビットのエラーである場合、訂正不能なエラーを
報告することができる。データ・ブロックあたり１つの
パリティ・ビットを使用することにより、エラー検出コ
ードのエラー検出能力を拡張するために必要なビットの
数を低減することができる。
【００１０】広く言えば本発明は、単一エラー訂正コー
ドのエラー訂正能力を増すための方法を提供するもので
あり、１つのデータ・ブロックに関するグローバル・チ
ェックビットを生成するステップを有する。その際、そ
のデータ・ブロックは複数のデータ・グループを含み、
各データ・グループが単一エラー訂正コードを使用す
る。その単一エラー訂正コードを使用して各データ・グ
ループ内の１つまたは複数のビットエラーを検出する。
また、本発明は、パリティ・ビットを使用して、そのエ
ラー訂正コードを使用して検出された１つまたは複数の
ビットエラーが単一ビットエラーであるかどうかを判定
し、その１つまたは複数のエラーが単一ビットエラーで
ある場合に１つまたは複数のビットエラーを訂正する。
ドのエラー訂正能力を増すための方法を提供するもので
あり、１つのデータ・ブロックに関するグローバル・チ
ェックビットを生成するステップを有する。その際、そ
のデータ・ブロックは複数のデータ・グループを含み、
各データ・グループが単一エラー訂正コードを使用す
る。その単一エラー訂正コードを使用して各データ・グ
ループ内の１つまたは複数のビットエラーを検出する。
また、本発明は、パリティ・ビットを使用して、そのエ
ラー訂正コードを使用して検出された１つまたは複数の
ビットエラーが単一ビットエラーであるかどうかを判定
し、その１つまたは複数のエラーが単一ビットエラーで
ある場合に１つまたは複数のビットエラーを訂正する。
【００１１】本発明は、複数のコンポーネントを含むコ
ンピュータ・システムのデータ・ブロック内のエラーを
検出するための方法をさらに提供するものであり、１つ
のコンポーネントからの多くても１ビットだけが１つの
論理グループに割り当てられるようにデータ・ブロック
の全ビットを複数の論理グループに割り当てる。次に、
単一エラー訂正コードを使用して各データ・グループに
関するチェックビットを生成し、そのデータ・ブロック
に関するグローバル・チェックビットを生成する。さら
に、その単一エラー訂正コードを使用して各論理グルー
プ内の１つまたは複数のビットエラーを検出し、そのグ
ローバル・チェックビットを使用して、そのエラー訂正
コードを使用して検出された１つまたは複数のビットエ
ラーが単一ビットエラーであるかどうかを判定する。最
後に、そのエラーが単一ビットエラーである場合にその
ビットエラーを訂正するステップとを含む。
ンピュータ・システムのデータ・ブロック内のエラーを
検出するための方法をさらに提供するものであり、１つ
のコンポーネントからの多くても１ビットだけが１つの
論理グループに割り当てられるようにデータ・ブロック
の全ビットを複数の論理グループに割り当てる。次に、
単一エラー訂正コードを使用して各データ・グループに
関するチェックビットを生成し、そのデータ・ブロック
に関するグローバル・チェックビットを生成する。さら
に、その単一エラー訂正コードを使用して各論理グルー
プ内の１つまたは複数のビットエラーを検出し、そのグ
ローバル・チェックビットを使用して、そのエラー訂正
コードを使用して検出された１つまたは複数のビットエ
ラーが単一ビットエラーであるかどうかを判定する。最
後に、そのエラーが単一ビットエラーである場合にその
ビットエラーを訂正するステップとを含む。
【００１２】本発明は、データ・ブロックを記憶するよ
うに構成された複数のメモリ・デバイスと、その複数の
メモリ・デバイスに結合されたエラー検出回路とを含む
メモリ・システムをさらに提供するものである。そのデ
ータ・ブロックの各ビットは複数のメモリ・デバイスの
うちの１つに割り当てられる。そのデータ・ブロックの
全ビットは複数の論理グループのうちの１つに割り振ら
れ、１つの論理グループは１つのメモリ・デバイスに割
り当てられた多くても１ビットだけを含む。メモリ・デ
バイスにデータ・ブロックを記憶する前に、エラー検出
回路は、そのデータ・ブロックに関する１つのグローバ
ル・チェックビットと、各データ・グループに関する複
数のチェックビットとを生成するように構成される。メ
モリ・デバイスからデータ・ブロックを読み取った後、
エラー検出回路は、その単一エラー訂正コードを使用し
て各データ・グループ内の１つまたは複数のビットエラ
ーを検出し、そのグローバル・チェックビットを使用し
て、そのエラー訂正コードを使用して検出されたビット
エラーが単一ビットエラーであるかどうかを判定し、そ
のエラーが単一ビットエラーである場合にそのビットエ
ラーを訂正するように構成される。
うに構成された複数のメモリ・デバイスと、その複数の
メモリ・デバイスに結合されたエラー検出回路とを含む
メモリ・システムをさらに提供するものである。そのデ
ータ・ブロックの各ビットは複数のメモリ・デバイスの
うちの１つに割り当てられる。そのデータ・ブロックの
全ビットは複数の論理グループのうちの１つに割り振ら
れ、１つの論理グループは１つのメモリ・デバイスに割
り当てられた多くても１ビットだけを含む。メモリ・デ
バイスにデータ・ブロックを記憶する前に、エラー検出
回路は、そのデータ・ブロックに関する１つのグローバ
ル・チェックビットと、各データ・グループに関する複
数のチェックビットとを生成するように構成される。メ
モリ・デバイスからデータ・ブロックを読み取った後、
エラー検出回路は、その単一エラー訂正コードを使用し
て各データ・グループ内の１つまたは複数のビットエラ
ーを検出し、そのグローバル・チェックビットを使用し
て、そのエラー訂正コードを使用して検出されたビット
エラーが単一ビットエラーであるかどうかを判定し、そ
のエラーが単一ビットエラーである場合にそのビットエ
ラーを訂正するように構成される。
【００１３】本発明は、プロセッサと、データを移動す
るためのバスと、データ・ブロックを記憶するように複
数のメモリ・デバイスが構成されたメモリと、その複数
のメモリ・デバイスに結合されたエラー検出回路とを含
むシステムをさらに提供するものである。そのデータ・
ブロックの各ビットは複数のメモリ・デバイスのうちの
１つに割り当てられる。そのデータ・ブロックの全ビッ
トは複数の論理グループのうちの多くても１つに割り振
られ、１つの論理グループは１つのメモリ・デバイスに
割り当てられた多くても１ビットだけを含む。メモリ・
デバイスにデータ・ブロックを記憶する前に、エラー検
出回路は、そのデータ・ブロックに関する１つのグロー
バル・チェックビットと、各データ・グループに関する
複数のチェックビットとを生成するように構成される。
メモリ・デバイスからデータ・ブロックを読み取った
後、エラー検出回路は、その単一エラー訂正コードを使
用して各データ・グループ内の１つまたは複数のビット
エラーを検出し、そのグローバル・チェックビットを使
用して、そのエラー訂正コードを使用して検出されたビ
ットエラーが単一ビットエラーであるかどうかを判定
し、そのエラーが単一ビットエラーである場合にそのビ
ットエラーを訂正するように構成される。
るためのバスと、データ・ブロックを記憶するように複
数のメモリ・デバイスが構成されたメモリと、その複数
のメモリ・デバイスに結合されたエラー検出回路とを含
むシステムをさらに提供するものである。そのデータ・
ブロックの各ビットは複数のメモリ・デバイスのうちの
１つに割り当てられる。そのデータ・ブロックの全ビッ
トは複数の論理グループのうちの多くても１つに割り振
られ、１つの論理グループは１つのメモリ・デバイスに
割り当てられた多くても１ビットだけを含む。メモリ・
デバイスにデータ・ブロックを記憶する前に、エラー検
出回路は、そのデータ・ブロックに関する１つのグロー
バル・チェックビットと、各データ・グループに関する
複数のチェックビットとを生成するように構成される。
メモリ・デバイスからデータ・ブロックを読み取った
後、エラー検出回路は、その単一エラー訂正コードを使
用して各データ・グループ内の１つまたは複数のビット
エラーを検出し、そのグローバル・チェックビットを使
用して、そのエラー訂正コードを使用して検出されたビ
ットエラーが単一ビットエラーであるかどうかを判定
し、そのエラーが単一ビットエラーである場合にそのビ
ットエラーを訂正するように構成される。
【００１４】
【発明の実施の形態】本発明の他の目的および利点は、
以下の詳細な説明を読み、添付図面を参照すると明らか
になるだろう。
以下の詳細な説明を読み、添付図面を参照すると明らか
になるだろう。
【００１５】本発明は様々な変更および代替形式が可能
であるが、その特定の実施の形態を添付図面に例として
示し、以下に詳述する。しかし、添付図面およびその詳
細説明は開示された特定の形式に本発明を限定するもの
ではなく、その意図は、請求の範囲によって定義された
本発明の精神および範囲に該当するすべての変更態様、
均等物、および代替態様を含むことであることを理解さ
れたい。
であるが、その特定の実施の形態を添付図面に例として
示し、以下に詳述する。しかし、添付図面およびその詳
細説明は開示された特定の形式に本発明を限定するもの
ではなく、その意図は、請求の範囲によって定義された
本発明の精神および範囲に該当するすべての変更態様、
均等物、および代替態様を含むことであることを理解さ
れたい。
【００１６】次に図１に移行すると、１つのデータ・ブ
ロックのビットを複数の論理グループへ割振る形態が示
されている。図示の実施の形態では、メモリ・システム
はメモリ・デバイス１０２Ａ〜１０２Ｍを含む。メモリ
・デバイスの数は、任意の数を表すことができる変数で
あることに留意されたい。特定の参照番号とその後に続
く英字によって本明細書に示す要素は、参照番号のみに
よってまとめて示すことができるものである。たとえ
ば、メモリ・デバイス１０２Ａ〜１０２Ｍは、メモリ・
デバイス１０２としてまとめて示すことができる。各メ
モリ・デバイスは１つのデータ・ブロックの複数のビッ
トを記憶する。たとえば、メモリ・デバイス１０２Ａは
ビットＡ０〜ＡＸを記憶し、デバイス１０２Ｂはデータ
・ビットＢ０〜ＢＸを記憶し、以下同様である。１つの
データ・ブロックのビットはデータ・ビットまたはチェ
ックビットであることに留意されたい。特定のメモリ・
デバイスに記憶されたビットは、そのデバイスに「対応
する」ものといわれる。同様に、特定のピンに転送され
るビットはそのピンに「対応する」。概して、１つのビ
ットはコンピュータ・システム内の１つまたは複数のコ
ンポーネントに対応することができる。概して、コンポ
ーネントとは、コンピュータ・システムのデバイスおよ
びその他の部分である。たとえば、コンポーネントとし
ては、メモリ・デバイス、ピン、データ経路、接続部な
どが考えられる。
ロックのビットを複数の論理グループへ割振る形態が示
されている。図示の実施の形態では、メモリ・システム
はメモリ・デバイス１０２Ａ〜１０２Ｍを含む。メモリ
・デバイスの数は、任意の数を表すことができる変数で
あることに留意されたい。特定の参照番号とその後に続
く英字によって本明細書に示す要素は、参照番号のみに
よってまとめて示すことができるものである。たとえ
ば、メモリ・デバイス１０２Ａ〜１０２Ｍは、メモリ・
デバイス１０２としてまとめて示すことができる。各メ
モリ・デバイスは１つのデータ・ブロックの複数のビッ
トを記憶する。たとえば、メモリ・デバイス１０２Ａは
ビットＡ０〜ＡＸを記憶し、デバイス１０２Ｂはデータ
・ビットＢ０〜ＢＸを記憶し、以下同様である。１つの
データ・ブロックのビットはデータ・ビットまたはチェ
ックビットであることに留意されたい。特定のメモリ・
デバイスに記憶されたビットは、そのデバイスに「対応
する」ものといわれる。同様に、特定のピンに転送され
るビットはそのピンに「対応する」。概して、１つのビ
ットはコンピュータ・システム内の１つまたは複数のコ
ンポーネントに対応することができる。概して、コンポ
ーネントとは、コンピュータ・システムのデバイスおよ
びその他の部分である。たとえば、コンポーネントとし
ては、メモリ・デバイス、ピン、データ経路、接続部な
どが考えられる。
【００１７】メモリ・システム内のビットは複数の論理
グループに割り振られる。各論理グループはデータ・ビ
ットとチェックビットを記憶する。チェックビットの数
は、１つの論理グループ内のデータ・ビットの数と、所
望のレベルのエラー訂正および／または訂正能力によっ
て決まる。チェックビットは、メモリ・デバイス１０２
にデータを記憶する前に生成される。データがメモリ・
デバイス１０２から読み取られた後、チェックビットを
使用して、いずれかのデータ・ビットの状態が変化した
かどうかを判定する。データ・ビットの状態変化の検出
はエラー検出という。何らかのコードによって、エラー
を検出するだけでなく、どのデータ・ビットが誤ってい
るかを識別する能力が与えられる。誤っているデータ・
ビットが識別された場合、そのエラーは、誤っているデ
ータ・ビットを反転することによって訂正することがで
きる。一般に使用するコードは、単一エラー訂正（ＳＥ
Ｃ）ハミング符号である。このコードにより、１つの論
理グループ内のいかなるビットエラーでも検出し、訂正
することができる。単一エラー訂正ハミング符号を実現
する実施の形態では、複数ビットのエラーが未検出の状
態になる可能性がある。したがって、グループあたりの
ビットエラーの数を制限することが望ましい。
グループに割り振られる。各論理グループはデータ・ビ
ットとチェックビットを記憶する。チェックビットの数
は、１つの論理グループ内のデータ・ビットの数と、所
望のレベルのエラー訂正および／または訂正能力によっ
て決まる。チェックビットは、メモリ・デバイス１０２
にデータを記憶する前に生成される。データがメモリ・
デバイス１０２から読み取られた後、チェックビットを
使用して、いずれかのデータ・ビットの状態が変化した
かどうかを判定する。データ・ビットの状態変化の検出
はエラー検出という。何らかのコードによって、エラー
を検出するだけでなく、どのデータ・ビットが誤ってい
るかを識別する能力が与えられる。誤っているデータ・
ビットが識別された場合、そのエラーは、誤っているデ
ータ・ビットを反転することによって訂正することがで
きる。一般に使用するコードは、単一エラー訂正（ＳＥ
Ｃ）ハミング符号である。このコードにより、１つの論
理グループ内のいかなるビットエラーでも検出し、訂正
することができる。単一エラー訂正ハミング符号を実現
する実施の形態では、複数ビットのエラーが未検出の状
態になる可能性がある。したがって、グループあたりの
ビットエラーの数を制限することが望ましい。
【００１８】１つのコンポーネント障害が１つの論理グ
ループに複数ビットのエラーをもたらすことを防止する
ため、１つのコンポーネントに対応する１ビットだけが
１つの論理グループに割り振られるように全ビットが複
数の論理グループに割り振られる。たとえば、メモリ・
デバイス１０２Ａに記憶された１ビットだけが１つの論
理グループに割り振られ、特定のピン上で転送される１
ビットだけが同じ論理グループに割り振られる。
ループに複数ビットのエラーをもたらすことを防止する
ため、１つのコンポーネントに対応する１ビットだけが
１つの論理グループに割り振られるように全ビットが複
数の論理グループに割り振られる。たとえば、メモリ・
デバイス１０２Ａに記憶された１ビットだけが１つの論
理グループに割り振られ、特定のピン上で転送される１
ビットだけが同じ論理グループに割り振られる。
【００１９】図示の実施の形態では、論理グループ０は
データ・ビットＡ０、Ｂ０、Ｃ０、Ｄ０、・・・Ｍ０を
含む。換言すれば、各メモリ・デバイス１０２の第１の
データ・ビットは論理グループ０に割り振られる。同様
に、各メモリ・デバイス１０２の第２のデータ・ビット
は論理グループ１に割り振られ、以下同様である。この
ようにして、メモリ・デバイス障害によって、各論理グ
ループに多くても１つのエラーがもたらされるだけであ
る。たとえば、メモリ・デバイス１０２Ａの各データ・
ビットが誤っている場合、各論理グループ内の第１のデ
ータ・ビットが誤っている。システム内に他のエラーが
一切存在しないと想定すると、チェックビットを使用し
て、各論理グループ内のビット障害を検出および／また
は訂正することができる。図示の実施の形態では、論理
グループあたりのビットの数は、メモリ・デバイスの数
によって示される。さらに、メモリ・デバイスの数は、
データ・ビットとチェックビットの数によって示され、
論理グループの数は、１つのメモリ・デバイスによって
記憶される１つのデータ・ブロックのビットの数によっ
て示される。たとえば、１つの論理グループに６４個の
データ・ビットが含まれる場合、単一エラー訂正能力に
は７つのチェックビットが必要である。したがって、メ
モリ・システムは７１個のメモリ・デバイスを実装し、
各論理グループは７１個のビットを含む。一実施の形態
では、１つのデータ・ブロックは、それぞれが６４個の
データ・ビットと７つのチェックビットからなる８つの
論理グループに割り振られる５１２個のデータ・ビット
を含む。論理グループあたり７つのチェックビットの場
合、この構成は合計５６個のチェックビットを必要とす
る。
データ・ビットＡ０、Ｂ０、Ｃ０、Ｄ０、・・・Ｍ０を
含む。換言すれば、各メモリ・デバイス１０２の第１の
データ・ビットは論理グループ０に割り振られる。同様
に、各メモリ・デバイス１０２の第２のデータ・ビット
は論理グループ１に割り振られ、以下同様である。この
ようにして、メモリ・デバイス障害によって、各論理グ
ループに多くても１つのエラーがもたらされるだけであ
る。たとえば、メモリ・デバイス１０２Ａの各データ・
ビットが誤っている場合、各論理グループ内の第１のデ
ータ・ビットが誤っている。システム内に他のエラーが
一切存在しないと想定すると、チェックビットを使用し
て、各論理グループ内のビット障害を検出および／また
は訂正することができる。図示の実施の形態では、論理
グループあたりのビットの数は、メモリ・デバイスの数
によって示される。さらに、メモリ・デバイスの数は、
データ・ビットとチェックビットの数によって示され、
論理グループの数は、１つのメモリ・デバイスによって
記憶される１つのデータ・ブロックのビットの数によっ
て示される。たとえば、１つの論理グループに６４個の
データ・ビットが含まれる場合、単一エラー訂正能力に
は７つのチェックビットが必要である。したがって、メ
モリ・システムは７１個のメモリ・デバイスを実装し、
各論理グループは７１個のビットを含む。一実施の形態
では、１つのデータ・ブロックは、それぞれが６４個の
データ・ビットと７つのチェックビットからなる８つの
論理グループに割り振られる５１２個のデータ・ビット
を含む。論理グループあたり７つのチェックビットの場
合、この構成は合計５６個のチェックビットを必要とす
る。
【００２０】次に図２に移行すると、本発明の一実施の
形態による複数の論理グループへのビットの最適化割振
りが示されている。簡略化のため、図１に示すものと同
一または実質的に同様のコンポーネントには同じ参照番
号がつけられている。図示の実施の形態では、１つのデ
ータ・ブロックの全ビットが複数のメモリ・デバイス１
０２Ａ〜１０２Ｍに記憶される。また、これらのビット
は、１つのコンポーネントに対応する１ビットが任意の
１つの論理グループに割り当てられるように、論理グル
ープにも割り当てられる。前述のように、１つのコンポ
ーネントからの各論理グループ内のビットの数を制限す
ることにより、単一エラー訂正コードを使用して、故障
コンポーネントによって引き起こされたエラーを訂正す
ることができる。
形態による複数の論理グループへのビットの最適化割振
りが示されている。簡略化のため、図１に示すものと同
一または実質的に同様のコンポーネントには同じ参照番
号がつけられている。図示の実施の形態では、１つのデ
ータ・ブロックの全ビットが複数のメモリ・デバイス１
０２Ａ〜１０２Ｍに記憶される。また、これらのビット
は、１つのコンポーネントに対応する１ビットが任意の
１つの論理グループに割り当てられるように、論理グル
ープにも割り当てられる。前述のように、１つのコンポ
ーネントからの各論理グループ内のビットの数を制限す
ることにより、単一エラー訂正コードを使用して、故障
コンポーネントによって引き起こされたエラーを訂正す
ることができる。
【００２１】図示の実施の形態では、論理グループあた
りのビットの数および論理グループの数はメモリ・デバ
イスの数およびサイズによって指示されない。対照的
に、論理グループあたりのビットの数は、チェックビッ
トの数を低減するように選択される。特定の一実施の形
態では、論理グループあたりのビットの数は、データ・
ビットに応じてチェックビットの数を最適化するように
選択される。図示の実施の形態では、論理グループの数
は、論理グループあたりのデータ・ビットの数を低減す
るように増加されている。また、図示の実施の形態で
は、論理グループの数はＸ＋１からＸ＋２に増加されて
いる。ただし、この構成は例証のみを目的としている。
チェックビットの数を低減する他の構成が企図されるこ
とに留意されたい。図示の実施の形態では、論理グルー
プ０はメモリ・デバイス１０２Ｂ〜１０２Ｍからのビッ
トを含む。論理グループ１はメモリ・デバイス１０２
Ａ、１０２Ｃ〜１０２Ｍからのビットを含む。論理グル
ープ２はメモリ・デバイス１０２Ａ、１０２Ｂ、１０２
Ｄ〜１０２Ｍからのビットを含む。論理グループＸは論
理デバイス１０２Ａ〜１０２Ｋおよび１０２Ｍからのビ
ットを含む。論理グループＸ＋１は論理デバイス１０２
Ａ〜１０２Ｌからのビットを含む。
りのビットの数および論理グループの数はメモリ・デバ
イスの数およびサイズによって指示されない。対照的
に、論理グループあたりのビットの数は、チェックビッ
トの数を低減するように選択される。特定の一実施の形
態では、論理グループあたりのビットの数は、データ・
ビットに応じてチェックビットの数を最適化するように
選択される。図示の実施の形態では、論理グループの数
は、論理グループあたりのデータ・ビットの数を低減す
るように増加されている。また、図示の実施の形態で
は、論理グループの数はＸ＋１からＸ＋２に増加されて
いる。ただし、この構成は例証のみを目的としている。
チェックビットの数を低減する他の構成が企図されるこ
とに留意されたい。図示の実施の形態では、論理グルー
プ０はメモリ・デバイス１０２Ｂ〜１０２Ｍからのビッ
トを含む。論理グループ１はメモリ・デバイス１０２
Ａ、１０２Ｃ〜１０２Ｍからのビットを含む。論理グル
ープ２はメモリ・デバイス１０２Ａ、１０２Ｂ、１０２
Ｄ〜１０２Ｍからのビットを含む。論理グループＸは論
理デバイス１０２Ａ〜１０２Ｋおよび１０２Ｍからのビ
ットを含む。論理グループＸ＋１は論理デバイス１０２
Ａ〜１０２Ｌからのビットを含む。
【００２２】論理グループあたりのビットの数は、チェ
ックビットに応じてデータ・ビットの数を最適化するよ
うに低減されている。５１２ビットのデータ・ブロック
が論理グループに割り当てられると想定する。これらの
ビットは、８つの論理グループがそれぞれ５７個のデー
タ・ビットを有し、９番目の論理グループが５６個のデ
ータ・ビットを有するように割り振ることができる。単
一エラー訂正ハミング符号は、５７個またはそれ以下の
データ・ビットについて６つのチェックビットを必要と
する。したがって、そのデータ・ブロックには、合計５
４個のチェックビット（それぞれ６つのチェックビット
からなる９つのグループ）が必要である。対照的に、図
１のビット割振りの場合、５６個のチェックビット（そ
れぞれ７つのチェックビットからなる８つのグループ）
が必要である。したがって、図２に示す最適化区分によ
り、チェックビットの数が２だけ低減される。この場合
も、上記の例は例証のみを目的とすることに留意された
い。チェックビットの数を低減するようにコンポーネン
トのデータ・ビットが割り振られる他の実施の形態も企
図されている。
ックビットに応じてデータ・ビットの数を最適化するよ
うに低減されている。５１２ビットのデータ・ブロック
が論理グループに割り当てられると想定する。これらの
ビットは、８つの論理グループがそれぞれ５７個のデー
タ・ビットを有し、９番目の論理グループが５６個のデ
ータ・ビットを有するように割り振ることができる。単
一エラー訂正ハミング符号は、５７個またはそれ以下の
データ・ビットについて６つのチェックビットを必要と
する。したがって、そのデータ・ブロックには、合計５
４個のチェックビット（それぞれ６つのチェックビット
からなる９つのグループ）が必要である。対照的に、図
１のビット割振りの場合、５６個のチェックビット（そ
れぞれ７つのチェックビットからなる８つのグループ）
が必要である。したがって、図２に示す最適化区分によ
り、チェックビットの数が２だけ低減される。この場合
も、上記の例は例証のみを目的とすることに留意された
い。チェックビットの数を低減するようにコンポーネン
トのデータ・ビットが割り振られる他の実施の形態も企
図されている。
【００２３】次に図３に移行すると、本発明の一実施の
形態によりコンポーネント障害を訂正するためにデータ
・ビットを複数の論理グループに区分するための方法の
流れ図が示されている。ステップ３０２では、各論理グ
ループが１つのコンポーネントに対応する１ビットを含
むように、１つのデータ・ブロックの複数のデータ・ビ
ットおよびチェックビットが論理グループに割り当てら
れる。このようにして、コンポーネント障害は多くても
１ビットのエラーを論理グループに持ち込むだけとな
る。１つの論理グループに割り当てられるデータ・ビッ
トの数は、チェックビットに応じてデータ・ビットの数
を最大化するように選択される。ステップ３０４では、
各論理グループについてエラー訂正が実行される。ステ
ップ３０４については、図４を参照して以下に詳述す
る。
形態によりコンポーネント障害を訂正するためにデータ
・ビットを複数の論理グループに区分するための方法の
流れ図が示されている。ステップ３０２では、各論理グ
ループが１つのコンポーネントに対応する１ビットを含
むように、１つのデータ・ブロックの複数のデータ・ビ
ットおよびチェックビットが論理グループに割り当てら
れる。このようにして、コンポーネント障害は多くても
１ビットのエラーを論理グループに持ち込むだけとな
る。１つの論理グループに割り当てられるデータ・ビッ
トの数は、チェックビットに応じてデータ・ビットの数
を最大化するように選択される。ステップ３０４では、
各論理グループについてエラー訂正が実行される。ステ
ップ３０４については、図４を参照して以下に詳述す
る。
【００２４】次に図４に移行すると、本発明の一実施の
形態により１つのグループのデータ・ビットについてエ
ラー訂正を実行するための方法の流れ図が示されてい
る。ステップ４０２では、１つの論理グループについて
１つまたは複数のチェックビットが生成される。一般的
に、論理グループとは、エラー検出またはエラー訂正す
べきデータ・ビットと、そのデータ・ビット用のチェッ
クビットとの集合である。ステップ４０４では、１つの
論理グループのチェックビットとデータ・ビットがメモ
リ・デバイスに記憶される。ステップ４０６では、デー
タ・ビットとチェックビットが記憶デバイスから読み取
られる。ステップ４０８では、チェックビットによりデ
ータ・ビットの正確さが検証される。一実施の形態で
は、データ・ビットの正確さの検証は、チェックビット
の再生成を含む。再生成されたチェックビットの状態が
記憶されたチェックビットと同じである場合、そのコー
ドがカバーするエラーのクラス内のエラーは一切発生し
ていない。換言すれば、エラーコードが各論理グループ
内の２つのエラーを検出する能力を有する場合、再生成
されたチェックビットが記憶されたチェックビットと同
じであれば、エラーが一切発生していないかまたは３つ
以上のエラーが発生している。特定の一実施の形態で
は、エラーコードはハミング符号である。この実施の形
態では、データ・ビットの正確さの検証は、各チェック
ビットごとにシンドローム・ビットを生成することを含
む。一般的に、シンドローム・ビットとは、チェックビ
ットを生成するために使用するデータ・ビットと、その
チェックビット自体からなるパリティである。偶数パリ
ティを使用する一実施の形態では、対応するシンドロー
ム・ビットがアサートされていない場合、チェックビッ
トの状態は変化していない。特定の一実施の形態では、
１つまたは複数のシンドローム・ビットがアサートされ
た場合、アサートされたシンドローム・ビットを使用し
て、どのデータ・ビットが誤っているかを検出すること
ができる。誤っているデータ・ビットは反転によって訂
正することができる。
形態により１つのグループのデータ・ビットについてエ
ラー訂正を実行するための方法の流れ図が示されてい
る。ステップ４０２では、１つの論理グループについて
１つまたは複数のチェックビットが生成される。一般的
に、論理グループとは、エラー検出またはエラー訂正す
べきデータ・ビットと、そのデータ・ビット用のチェッ
クビットとの集合である。ステップ４０４では、１つの
論理グループのチェックビットとデータ・ビットがメモ
リ・デバイスに記憶される。ステップ４０６では、デー
タ・ビットとチェックビットが記憶デバイスから読み取
られる。ステップ４０８では、チェックビットによりデ
ータ・ビットの正確さが検証される。一実施の形態で
は、データ・ビットの正確さの検証は、チェックビット
の再生成を含む。再生成されたチェックビットの状態が
記憶されたチェックビットと同じである場合、そのコー
ドがカバーするエラーのクラス内のエラーは一切発生し
ていない。換言すれば、エラーコードが各論理グループ
内の２つのエラーを検出する能力を有する場合、再生成
されたチェックビットが記憶されたチェックビットと同
じであれば、エラーが一切発生していないかまたは３つ
以上のエラーが発生している。特定の一実施の形態で
は、エラーコードはハミング符号である。この実施の形
態では、データ・ビットの正確さの検証は、各チェック
ビットごとにシンドローム・ビットを生成することを含
む。一般的に、シンドローム・ビットとは、チェックビ
ットを生成するために使用するデータ・ビットと、その
チェックビット自体からなるパリティである。偶数パリ
ティを使用する一実施の形態では、対応するシンドロー
ム・ビットがアサートされていない場合、チェックビッ
トの状態は変化していない。特定の一実施の形態では、
１つまたは複数のシンドローム・ビットがアサートされ
た場合、アサートされたシンドローム・ビットを使用し
て、どのデータ・ビットが誤っているかを検出すること
ができる。誤っているデータ・ビットは反転によって訂
正することができる。
【００２５】次に図５に移行すると、本発明の一実施の
形態により単一エラー訂正能力と二重エラー検出能力と
による複数の論理グループへの１つのデータ・ブロック
のビットの割振りを示す図が示されている。図示の実施
の形態では、各論理グループに追加のチェックビットが
追加されている。この追加のチェックビットは、論理グ
ループ内の二重ビットエラーを検出するために単一エラ
ー訂正コードの能力を拡張するものである。この追加の
チェックビットを記憶するために追加のメモリ・デバイ
ス５０２が追加されている。
形態により単一エラー訂正能力と二重エラー検出能力と
による複数の論理グループへの１つのデータ・ブロック
のビットの割振りを示す図が示されている。図示の実施
の形態では、各論理グループに追加のチェックビットが
追加されている。この追加のチェックビットは、論理グ
ループ内の二重ビットエラーを検出するために単一エラ
ー訂正コードの能力を拡張するものである。この追加の
チェックビットを記憶するために追加のメモリ・デバイ
ス５０２が追加されている。
【００２６】通常、ハミング符号などの単一エラー訂正
コードでは、複数ビットエラーによって１つまたは複数
のシンドロームが非ゼロになる場合がある。しかし、複
数ビットエラーは、異なるビット位置に単一ビットエラ
ーとして間違って現れる場合もある。たとえば、６つの
チェックビットを備えた単一エラー訂正ハミング符号で
は、１ビットのエラーによって２つのチェックビットの
状態が変化する場合がある。また、もう１ビットのエラ
ーによって他の２つのチェックビットの状態が変化する
場合がある。したがって、このような２つのエラーが１
つの論理グループ内で発生する場合、４つのチェックビ
ットの状態が変化することになる。不幸なことに、さら
に他のビット位置の１ビットエラーによって、上記と同
じ４つのチェックビットの状態が変化する場合がある。
このエラー訂正手順では、状態が変化した４つのチェッ
クビットのすべてに影響するビットを想定し、そのデー
タ・ビットを反転することができる。チェックビットの
変化が実際に２つのビットエラーによって引き起こされ
た場合、このエラー訂正手順では誤っていないビットを
反転してしまう。したがって、このエラー訂正手順はさ
らにエラーを発生し、そのデータにはエラーがないと間
違って示す可能性がある。
コードでは、複数ビットエラーによって１つまたは複数
のシンドロームが非ゼロになる場合がある。しかし、複
数ビットエラーは、異なるビット位置に単一ビットエラ
ーとして間違って現れる場合もある。たとえば、６つの
チェックビットを備えた単一エラー訂正ハミング符号で
は、１ビットのエラーによって２つのチェックビットの
状態が変化する場合がある。また、もう１ビットのエラ
ーによって他の２つのチェックビットの状態が変化する
場合がある。したがって、このような２つのエラーが１
つの論理グループ内で発生する場合、４つのチェックビ
ットの状態が変化することになる。不幸なことに、さら
に他のビット位置の１ビットエラーによって、上記と同
じ４つのチェックビットの状態が変化する場合がある。
このエラー訂正手順では、状態が変化した４つのチェッ
クビットのすべてに影響するビットを想定し、そのデー
タ・ビットを反転することができる。チェックビットの
変化が実際に２つのビットエラーによって引き起こされ
た場合、このエラー訂正手順では誤っていないビットを
反転してしまう。したがって、このエラー訂正手順はさ
らにエラーを発生し、そのデータにはエラーがないと間
違って示す可能性がある。
【００２７】拡張パリティ・ビットの追加によってこの
問題が解決される。データがメモリから読み取られる
と、チェックビットおよび拡張パリティ・ビットが再生
成され、元のチェックビットおよび拡張パリティ・ビッ
トと比較される。再生成されたチェックビットが元のチ
ェックビットとは異なる場合、拡張パリティ・ビットを
使用して、１つまたは２つのビットエラーが発生したか
どうかを判定することができる。１つのエラーが発生し
た場合、再生成された拡張パリティ・ビットは元の拡張
パリティ・ビットとは異なることになる。２つのエラー
が発生した場合、再生成された拡張パリティ・ビットは
元の拡張パリティ・ビットと同じになる。１つまたは複
数のチェックビットの状態が変化し、再生成された拡張
パリティ・ビットが異なる場合、単一ビットエラーが発
生しており、それが訂正される。あるいは、１つまたは
複数のチェックビットの状態が変化し、拡張パリティ・
ビットが同じである場合、２つのビットエラーが検出さ
れ、いかなる訂正も実行されない。後者の場合、コンピ
ュータ・システム内のメモリ制御装置または他のコンポ
ーネントに対し、訂正不能なエラーが報告される場合が
ある。ただし、１つの論理グループ内の３つ以上のビッ
トエラーはこのエラー訂正コードによって対処されるエ
ラーのクラス内のものではないことに留意されたい。し
たがって、３つまたはそれ以上のエラーが未検出の状態
になるか、またはこのエラー訂正コードがそのエラーを
単一ビットエラーとして解釈し、誤っていなかったデー
タ・ビットを反転する可能性がある。
問題が解決される。データがメモリから読み取られる
と、チェックビットおよび拡張パリティ・ビットが再生
成され、元のチェックビットおよび拡張パリティ・ビッ
トと比較される。再生成されたチェックビットが元のチ
ェックビットとは異なる場合、拡張パリティ・ビットを
使用して、１つまたは２つのビットエラーが発生したか
どうかを判定することができる。１つのエラーが発生し
た場合、再生成された拡張パリティ・ビットは元の拡張
パリティ・ビットとは異なることになる。２つのエラー
が発生した場合、再生成された拡張パリティ・ビットは
元の拡張パリティ・ビットと同じになる。１つまたは複
数のチェックビットの状態が変化し、再生成された拡張
パリティ・ビットが異なる場合、単一ビットエラーが発
生しており、それが訂正される。あるいは、１つまたは
複数のチェックビットの状態が変化し、拡張パリティ・
ビットが同じである場合、２つのビットエラーが検出さ
れ、いかなる訂正も実行されない。後者の場合、コンピ
ュータ・システム内のメモリ制御装置または他のコンポ
ーネントに対し、訂正不能なエラーが報告される場合が
ある。ただし、１つの論理グループ内の３つ以上のビッ
トエラーはこのエラー訂正コードによって対処されるエ
ラーのクラス内のものではないことに留意されたい。し
たがって、３つまたはそれ以上のエラーが未検出の状態
になるか、またはこのエラー訂正コードがそのエラーを
単一ビットエラーとして解釈し、誤っていなかったデー
タ・ビットを反転する可能性がある。
【００２８】次に図６に移行すると、本発明の一実施の
形態により単一エラー訂正コードのエラー検出能力を拡
張するための改良された方法が示されている。図示の実
施の形態では、各論理グループの拡張パリティ・ビット
が１つのグローバル・パリティ・ビットまたはグローバ
ル・チェックビットによって置き換えられ、それによ
り、Ｘ−１個のビットが除去される（この場合、Ｘは論
理グループの数である）。グローバル・パリティ・ビッ
トは、特別な記憶場所またはメモリ・デバイス１０２Ａ
などのメモリ・デバイスの１つに記憶することができ
る。通常、これらのグループは、そのグループの単一エ
ラー訂正コードのエラー検出能力を拡張するためにパリ
ティ・ビットを共用する。図示の実施の形態では、グロ
ーバル・チェックビットは偶数パリティ・ビットであ
り、論理グループ０〜論理グループＸをカバーする。メ
モリ・デバイスにデータを記憶する前に、各論理グルー
プごとにチェックビットが生成され、そのチェックビッ
トを含むすべての論理グループについてグローバル・パ
リティ・ビットが生成される。グローバル・パリティ・
ビットの生成については、図１０を参照して以下に詳述
する。ただし、循環条件に対処しなければならないこと
に留意されたい。すなわち、グローバル・パリティ・ビ
ットを含む論理グループ内のチェックビットはグローバ
ル・パリティ・ビットの状態によって決まる。同様に、
グローバル・パリティ・ビットはチェックビットの状態
によって決まる。
形態により単一エラー訂正コードのエラー検出能力を拡
張するための改良された方法が示されている。図示の実
施の形態では、各論理グループの拡張パリティ・ビット
が１つのグローバル・パリティ・ビットまたはグローバ
ル・チェックビットによって置き換えられ、それによ
り、Ｘ−１個のビットが除去される（この場合、Ｘは論
理グループの数である）。グローバル・パリティ・ビッ
トは、特別な記憶場所またはメモリ・デバイス１０２Ａ
などのメモリ・デバイスの１つに記憶することができ
る。通常、これらのグループは、そのグループの単一エ
ラー訂正コードのエラー検出能力を拡張するためにパリ
ティ・ビットを共用する。図示の実施の形態では、グロ
ーバル・チェックビットは偶数パリティ・ビットであ
り、論理グループ０〜論理グループＸをカバーする。メ
モリ・デバイスにデータを記憶する前に、各論理グルー
プごとにチェックビットが生成され、そのチェックビッ
トを含むすべての論理グループについてグローバル・パ
リティ・ビットが生成される。グローバル・パリティ・
ビットの生成については、図１０を参照して以下に詳述
する。ただし、循環条件に対処しなければならないこと
に留意されたい。すなわち、グローバル・パリティ・ビ
ットを含む論理グループ内のチェックビットはグローバ
ル・パリティ・ビットの状態によって決まる。同様に、
グローバル・パリティ・ビットはチェックビットの状態
によって決まる。
【００２９】メモリ・デバイスからデータ・ビットおよ
びチェックビットを読み取ると、各論理グループごとの
シンドロームが生成され、グローバル・シンドローム・
ビット（Ｑ）が生成される。一実施の形態では、１つの
シンドロームは複数のシンドローム・ビットを含む。非
ゼロのシンドローム（すなわち、１つまたは複数のシン
ドローム・ビットがアサートされる）はビットエラーを
意味する。ゼロのシンドローム（すなわち、すべてのシ
ンドローム・ビットがアサートされていない）はビット
エラーなしを意味する。Ｑが偶数（すなわち、論理０）
である場合、偶数のエラーが発生している。ただし、ゼ
ロのエラーは偶数のエラーであることに留意されたい。
さらに、２つまたはそれ以下の任意のビットおよび単一
メモリ・デバイス障害エラーはこのコードがカバーする
エラーのクラスであることに留意されたい。したがっ
て、すべてが同じメモリ・デバイスのものではない３つ
またはそれ以上のビットからなるエラーについては以下
の説明で検討しない。Ｑが偶数であり、すべてのシンド
ロームがゼロである場合、エラーは一切発生しておら
ず、データは訂正なしで受け入れられる。Ｑが偶数であ
り、偶数のシンドロームが非ゼロである場合、偶数のエ
ラーが別々の論理グループで発生している。したがっ
て、どの論理グループにも複数ビットのエラーが発生し
ていない。非ゼロのシンドロームはそれぞれの論理グル
ープ内で単一エラー訂正を実行するために使用され、訂
正されたデータがコンピュータ・システムに与えられ
る。Ｑが偶数であり、奇数のシンドロームが非ゼロであ
る場合、１つの論理グループ内で複数ビットのエラーが
発生しており、訂正不能なエラーが報告される。
びチェックビットを読み取ると、各論理グループごとの
シンドロームが生成され、グローバル・シンドローム・
ビット（Ｑ）が生成される。一実施の形態では、１つの
シンドロームは複数のシンドローム・ビットを含む。非
ゼロのシンドローム（すなわち、１つまたは複数のシン
ドローム・ビットがアサートされる）はビットエラーを
意味する。ゼロのシンドローム（すなわち、すべてのシ
ンドローム・ビットがアサートされていない）はビット
エラーなしを意味する。Ｑが偶数（すなわち、論理０）
である場合、偶数のエラーが発生している。ただし、ゼ
ロのエラーは偶数のエラーであることに留意されたい。
さらに、２つまたはそれ以下の任意のビットおよび単一
メモリ・デバイス障害エラーはこのコードがカバーする
エラーのクラスであることに留意されたい。したがっ
て、すべてが同じメモリ・デバイスのものではない３つ
またはそれ以上のビットからなるエラーについては以下
の説明で検討しない。Ｑが偶数であり、すべてのシンド
ロームがゼロである場合、エラーは一切発生しておら
ず、データは訂正なしで受け入れられる。Ｑが偶数であ
り、偶数のシンドロームが非ゼロである場合、偶数のエ
ラーが別々の論理グループで発生している。したがっ
て、どの論理グループにも複数ビットのエラーが発生し
ていない。非ゼロのシンドロームはそれぞれの論理グル
ープ内で単一エラー訂正を実行するために使用され、訂
正されたデータがコンピュータ・システムに与えられ
る。Ｑが偶数であり、奇数のシンドロームが非ゼロであ
る場合、１つの論理グループ内で複数ビットのエラーが
発生しており、訂正不能なエラーが報告される。
【００３０】Ｑが奇数である場合、データ・ブロック内
で奇数のエラーが発生している。Ｑが奇数であり、偶数
のシンドロームが非ゼロである場合、１つの論理グルー
プ内で複数ビットのエラーが発生しており、訂正不能な
エラーが報告される。Ｑが奇数であり、１つのシンドロ
ームが非ゼロである場合、１ビットのエラーが発生して
いる。このシンドロームはそれに対応する論理グループ
についてエラー訂正を実行するために使用され、訂正さ
れたデータがシステムに提供される。Ｑが奇数であり、
奇数のシンドロームが非ゼロである場合、奇数の単一ビ
ットエラーが別々の論理グループで発生している。した
がって、どの論理グループにも複数ビットのエラーが発
生していない。非ゼロのシンドロームは対応する論理グ
ループによって単一エラー訂正を実行するために使用さ
れる。一般的には、１つの論理グループ内の単一ビット
エラーは検出し訂正することができる。上記のように、
１つのデータ・ブロックに単一ビットを追加することに
より、そのデータ・ブロック内の２つのビットエラーを
検出するように単一エラー訂正コードのエラー検出能力
を増すことができる。
で奇数のエラーが発生している。Ｑが奇数であり、偶数
のシンドロームが非ゼロである場合、１つの論理グルー
プ内で複数ビットのエラーが発生しており、訂正不能な
エラーが報告される。Ｑが奇数であり、１つのシンドロ
ームが非ゼロである場合、１ビットのエラーが発生して
いる。このシンドロームはそれに対応する論理グループ
についてエラー訂正を実行するために使用され、訂正さ
れたデータがシステムに提供される。Ｑが奇数であり、
奇数のシンドロームが非ゼロである場合、奇数の単一ビ
ットエラーが別々の論理グループで発生している。した
がって、どの論理グループにも複数ビットのエラーが発
生していない。非ゼロのシンドロームは対応する論理グ
ループによって単一エラー訂正を実行するために使用さ
れる。一般的には、１つの論理グループ内の単一ビット
エラーは検出し訂正することができる。上記のように、
１つのデータ・ブロックに単一ビットを追加することに
より、そのデータ・ブロック内の２つのビットエラーを
検出するように単一エラー訂正コードのエラー検出能力
を増すことができる。
【００３１】次に図７に移行すると、本発明の一実施の
形態による複数の論理グループへのデータ・ビットの最
適化区分と、エラー訂正コードのエラー検出能力の改良
された拡張が示されている。図示の実施の形態では、図
２に示すメモリ・システムのエラー訂正コードのエラー
検出能力が、同様にして図６を参照して前述したものに
適用されている。データ・ビットおよびチェックビット
は、チェックビットに応じてデータ・ビットの数を最適
化するように論理グループに割り振られる。さらに、各
論理グループのエラー検出コードのエラー検出能力は、
データ・ブロック全体について１つのグローバル・パリ
ティ・ビットを追加することによって拡張される。
形態による複数の論理グループへのデータ・ビットの最
適化区分と、エラー訂正コードのエラー検出能力の改良
された拡張が示されている。図示の実施の形態では、図
２に示すメモリ・システムのエラー訂正コードのエラー
検出能力が、同様にして図６を参照して前述したものに
適用されている。データ・ビットおよびチェックビット
は、チェックビットに応じてデータ・ビットの数を最適
化するように論理グループに割り振られる。さらに、各
論理グループのエラー検出コードのエラー検出能力は、
データ・ブロック全体について１つのグローバル・パリ
ティ・ビットを追加することによって拡張される。
【００３２】図２を参照して前述したように、５１２個
のデータ・ビットからなるデータ・ブロックに必要なチ
ェックビットの数は、論理グループにビットを最適に割
り振ることにより、２ビットだけ低減することができ
る。このデータ・ブロックに必要なチェックビットの数
は５６から５４に低減することができる。さらに、エラ
ー検出能力を拡張するために必要なチェックビットの数
は、図６を参照して前述した技法により、８ビット（８
つの論理グループのそれぞれに１ビットずつ）から１ビ
ットに低減することができる。したがって、図示の実施
の形態は、典型的な実施態様よりチェックビットが９つ
少なく、５１２個のデータ・ビットからなるデータ・ブ
ロックについて単一エラー訂正および二重エラー検出を
行うことができる。
のデータ・ビットからなるデータ・ブロックに必要なチ
ェックビットの数は、論理グループにビットを最適に割
り振ることにより、２ビットだけ低減することができ
る。このデータ・ブロックに必要なチェックビットの数
は５６から５４に低減することができる。さらに、エラ
ー検出能力を拡張するために必要なチェックビットの数
は、図６を参照して前述した技法により、８ビット（８
つの論理グループのそれぞれに１ビットずつ）から１ビ
ットに低減することができる。したがって、図示の実施
の形態は、典型的な実施態様よりチェックビットが９つ
少なく、５１２個のデータ・ビットからなるデータ・ブ
ロックについて単一エラー訂正および二重エラー検出を
行うことができる。
【００３３】次に図８に移行すると、本発明の一実施の
形態により単一エラー訂正コードのエラー検出能力を増
すための方法の流れ図が示されている。ステップ８０２
では、１つのデータ・ブロックについて１つのグローバ
ル・パリティ・ビットが生成される。このデータ・ブロ
ックは複数の論理データ・グループを含む。各論理グル
ープには単一エラー訂正コードが適用される。グローバ
ル・パリティ・ビットは、各論理グループのデータ・ビ
ットおよびチェックビットを含むデータ・ブロック全体
のパリティである。ステップ８０４では、各論理グルー
プの単一エラー訂正コードを使用して、その論理グルー
プ内の１つまたは複数のビットエラーが検出される。ス
テップ８０６では、パリティ・ビットを使用して１つま
たは複数のビットエラーが検出されるかどうかが判定さ
れる。ビットエラーを含む論理グループの数とグローバ
ル・パリティ・ビットによって検出されたビットエラー
の数に基づいて、１つの論理グループ内で複数ビットエ
ラーが発生しているかどうかを判定することができる。
ステップ８０８では、各論理グループ内で単一ビットエ
ラーだけが検出された場合、エラーが検出された論理グ
ループに関するエラー訂正コードを使用して、ビットエ
ラーを訂正する。あるいは、１つの論理グループ内で複
数ビットエラーが検出された場合、訂正不能なエラーが
システムに報告される。
形態により単一エラー訂正コードのエラー検出能力を増
すための方法の流れ図が示されている。ステップ８０２
では、１つのデータ・ブロックについて１つのグローバ
ル・パリティ・ビットが生成される。このデータ・ブロ
ックは複数の論理データ・グループを含む。各論理グル
ープには単一エラー訂正コードが適用される。グローバ
ル・パリティ・ビットは、各論理グループのデータ・ビ
ットおよびチェックビットを含むデータ・ブロック全体
のパリティである。ステップ８０４では、各論理グルー
プの単一エラー訂正コードを使用して、その論理グルー
プ内の１つまたは複数のビットエラーが検出される。ス
テップ８０６では、パリティ・ビットを使用して１つま
たは複数のビットエラーが検出されるかどうかが判定さ
れる。ビットエラーを含む論理グループの数とグローバ
ル・パリティ・ビットによって検出されたビットエラー
の数に基づいて、１つの論理グループ内で複数ビットエ
ラーが発生しているかどうかを判定することができる。
ステップ８０８では、各論理グループ内で単一ビットエ
ラーだけが検出された場合、エラーが検出された論理グ
ループに関するエラー訂正コードを使用して、ビットエ
ラーを訂正する。あるいは、１つの論理グループ内で複
数ビットエラーが検出された場合、訂正不能なエラーが
システムに報告される。
【００３４】次に図９に移行すると、本発明の一実施の
形態により論理グループにビットを割り振り、その論理
グループのエラー検出能力を増すための最適化方法を示
す流れ図が示されている。ステップ９０２では、１つの
コンポーネントに対応して多くても１ビットが任意の論
理グループに割り当てられるように、全ビットが論理グ
ループに割り当てられる。一実施の形態では、１つの論
理グループ内のビットの数は、チェックビットに応じて
データ・ビットの数を最適化するように選択される。ス
テップ９０４では、単一エラー訂正コードを使用して、
各論理グループごとにチェックビットが生成される。ス
テップ９０６では、そのデータ・ブロックについてグロ
ーバル・パリティ・ビットが生成される。ステップ９０
８では、論理グループの単一エラー訂正コードを使用し
て、各論理グループ内の１つまたは複数のビットエラー
が検出される。ステップ９１０では、パリティ・ビット
を使用して、各論理グループ内で検出されたエラーが１
つの論理グループ内の複数ビットのエラーを表すかどう
かを判定する。ステップ９１２では、１つの論理グルー
プ内の単一ビットエラーだけが検出された場合、単一エ
ラー訂正コードを使用してビットエラーを訂正し、訂正
されたデータがシステムに提供される。あるいは、１つ
の論理グループ内の複数ビットエラーが検出された場
合、訂正不能なエラー信号がシステムに提供される可能
性がある。
形態により論理グループにビットを割り振り、その論理
グループのエラー検出能力を増すための最適化方法を示
す流れ図が示されている。ステップ９０２では、１つの
コンポーネントに対応して多くても１ビットが任意の論
理グループに割り当てられるように、全ビットが論理グ
ループに割り当てられる。一実施の形態では、１つの論
理グループ内のビットの数は、チェックビットに応じて
データ・ビットの数を最適化するように選択される。ス
テップ９０４では、単一エラー訂正コードを使用して、
各論理グループごとにチェックビットが生成される。ス
テップ９０６では、そのデータ・ブロックについてグロ
ーバル・パリティ・ビットが生成される。ステップ９０
８では、論理グループの単一エラー訂正コードを使用し
て、各論理グループ内の１つまたは複数のビットエラー
が検出される。ステップ９１０では、パリティ・ビット
を使用して、各論理グループ内で検出されたエラーが１
つの論理グループ内の複数ビットのエラーを表すかどう
かを判定する。ステップ９１２では、１つの論理グルー
プ内の単一ビットエラーだけが検出された場合、単一エ
ラー訂正コードを使用してビットエラーを訂正し、訂正
されたデータがシステムに提供される。あるいは、１つ
の論理グループ内の複数ビットエラーが検出された場
合、訂正不能なエラー信号がシステムに提供される可能
性がある。
【００３５】次に図１０に移行すると、本発明の一実施
の形態により論理グループへのデータ・ビットの最適化
区分を取り入れ、強化したエラー検出能力を使用するコ
ンピュータ・メモリ・システムの特定の実施の形態が示
されている。メモリ・システム１０００は４つのデータ
・チャネル１００２Ａ〜１００２Ｄを含む。各データ・
チャネルは複数のメモリ・デバイスを含む。たとえば、
データ・チャネル０はメモリ・デバイス１００４Ａ〜１
００４Ｐを含む。データは１８本のピンで各チャネルか
ら出力される。たとえば、データ・チャネル１００２Ａ
はピンＰ０〜Ｐ１７にデータを出力する。データは、５
７６ビットのブロック単位でメモリ・デバイスから出力
される。したがって、各データ・チャネルは１４４ビッ
トを出力する。１つのデータ・チャネルの各メモリ・デ
バイスは、読取り動作あたり９ビットのデータを出力す
る。そのデータは、交換網を介して１８本のピンに経路
指定される。たとえば、データ・チャネル１００２Ａ内
では、１６個のデバイスの出力が交換網１００６Ａを介
して１８本の出力ピン（Ｐ０〜Ｐ１７）に結合される。
５７６ビットは、１サイクルあたり７２ビットの８つの
サイクルで出力される。以下に詳述するように、５７６
ビットは５１７ビットのデータと５９個のチェックビッ
トとを含む。５１７ビットのデータは、５１２ビットの
実データと５ビットのメタデータにさらに分解すること
ができる。
の形態により論理グループへのデータ・ビットの最適化
区分を取り入れ、強化したエラー検出能力を使用するコ
ンピュータ・メモリ・システムの特定の実施の形態が示
されている。メモリ・システム１０００は４つのデータ
・チャネル１００２Ａ〜１００２Ｄを含む。各データ・
チャネルは複数のメモリ・デバイスを含む。たとえば、
データ・チャネル０はメモリ・デバイス１００４Ａ〜１
００４Ｐを含む。データは１８本のピンで各チャネルか
ら出力される。たとえば、データ・チャネル１００２Ａ
はピンＰ０〜Ｐ１７にデータを出力する。データは、５
７６ビットのブロック単位でメモリ・デバイスから出力
される。したがって、各データ・チャネルは１４４ビッ
トを出力する。１つのデータ・チャネルの各メモリ・デ
バイスは、読取り動作あたり９ビットのデータを出力す
る。そのデータは、交換網を介して１８本のピンに経路
指定される。たとえば、データ・チャネル１００２Ａ内
では、１６個のデバイスの出力が交換網１００６Ａを介
して１８本の出力ピン（Ｐ０〜Ｐ１７）に結合される。
５７６ビットは、１サイクルあたり７２ビットの８つの
サイクルで出力される。以下に詳述するように、５７６
ビットは５１７ビットのデータと５９個のチェックビッ
トとを含む。５１７ビットのデータは、５１２ビットの
実データと５ビットのメタデータにさらに分解すること
ができる。
【００３６】データ・チャネル１００２Ａ〜１００２Ｄ
の出力はエラー訂正回路１００８に結合される。エラー
訂正回路１００８は、すべての１ビットのエラーを訂正
し、すべての２ビットのエラーを検出するエラー訂正コ
ードを生成して検証するように構成されている。このエ
ラー訂正コードは、さらにメモリ・デバイス障害につい
ても訂正する。
の出力はエラー訂正回路１００８に結合される。エラー
訂正回路１００８は、すべての１ビットのエラーを訂正
し、すべての２ビットのエラーを検出するエラー訂正コ
ードを生成して検証するように構成されている。このエ
ラー訂正コードは、さらにメモリ・デバイス障害につい
ても訂正する。
【００３７】単一コンポーネント障害によって１つの論
理グループ内に複数のビットエラーが発生するのを防止
するため、１つのコンポーネントに対応して多くても１
ビットが１つの論理グループに割り当てられるように、
全ビットが論理グループに割り振られる。たとえば、１
つのビットが１つの論理グループに割り当てられると、
同じメモリ・デバイスに記憶された他のビットはいずれ
もそのグループに割り振られず、同じピン上で転送され
る他のデータ・ビットはいずれもその論理グループに割
り当てられない。このようにして、メモリ・デバイス障
害またはピン障害などのコンポーネント障害によって、
多くても１ビットのエラーが論理グループに持ち込まれ
るにすぎなくなる。
理グループ内に複数のビットエラーが発生するのを防止
するため、１つのコンポーネントに対応して多くても１
ビットが１つの論理グループに割り当てられるように、
全ビットが論理グループに割り振られる。たとえば、１
つのビットが１つの論理グループに割り当てられると、
同じメモリ・デバイスに記憶された他のビットはいずれ
もそのグループに割り振られず、同じピン上で転送され
る他のデータ・ビットはいずれもその論理グループに割
り当てられない。このようにして、メモリ・デバイス障
害またはピン障害などのコンポーネント障害によって、
多くても１ビットのエラーが論理グループに持ち込まれ
るにすぎなくなる。
【００３８】各論理グループに割り当てられるビットの
数は、チェックビットに応じてデータ・ビットの数を最
適化するように選択することができる。図示の実施の形
態では、データ・ビットが１０個の論理グループ（Ｇ
［０］〜Ｇ［９］）に割り当てられる。論理グループＧ
［０］〜Ｇ［８］には、それぞれ６３ビットが割り当て
られる。この６３ビットは、５７個のデータ・ビットと
６つのチェックビットとを含む。この割振りは、単一エ
ラー訂正ハミング符号の場合のチェックビットへのデー
タ・ビットの最適割振りである。換言すれば、５７個の
データ・ビットは、６つのチェックビットによって検査
可能なデータ・ビットの最大数である。６４ビットを備
えた論理グループでは、単一エラー訂正能力のために７
つのチェックビットを必要とするだろう。前述のよう
に、チェックビットに応じてデータ・ビットの数を最適
化することにより、チェックビットの数を低減すること
ができる。論理グループが同じ数のビットを含むように
するために必要な要件はまったくない。図示の実施の形
態では、論理グループＧ［９］は９ビットを含む。この
９ビットは、４つのデータ・ビットと、４つのチェック
ビットと、１つのグローバル・パリティ（ＧＰ）ビット
とを含む。
数は、チェックビットに応じてデータ・ビットの数を最
適化するように選択することができる。図示の実施の形
態では、データ・ビットが１０個の論理グループ（Ｇ
［０］〜Ｇ［９］）に割り当てられる。論理グループＧ
［０］〜Ｇ［８］には、それぞれ６３ビットが割り当て
られる。この６３ビットは、５７個のデータ・ビットと
６つのチェックビットとを含む。この割振りは、単一エ
ラー訂正ハミング符号の場合のチェックビットへのデー
タ・ビットの最適割振りである。換言すれば、５７個の
データ・ビットは、６つのチェックビットによって検査
可能なデータ・ビットの最大数である。６４ビットを備
えた論理グループでは、単一エラー訂正能力のために７
つのチェックビットを必要とするだろう。前述のよう
に、チェックビットに応じてデータ・ビットの数を最適
化することにより、チェックビットの数を低減すること
ができる。論理グループが同じ数のビットを含むように
するために必要な要件はまったくない。図示の実施の形
態では、論理グループＧ［９］は９ビットを含む。この
９ビットは、４つのデータ・ビットと、４つのチェック
ビットと、１つのグローバル・パリティ（ＧＰ）ビット
とを含む。
【００３９】以下の表１は、考えられる論理グループへ
のビット割当ての１つを示している。表内の各項目はｘ
−ｙ−ｚの形になっており、ｘはデータ・チャネル番号
（０・・・３）であり、ｙはそのチャネルのチップ番号
（０・・・１５）であり、ｚはそのチャネルのピン番号
（０・・・１７）である。各列は１つの論理グループに
割り当てられるビットを表している。たとえば、第１の
列は論理グループ０（Ｇ［０］）に割り当てられるビッ
トを示し、第２の列は論理グループ１（Ｇ［１］）に割
り当てられるビットを示し、以下同様である。各行は１
つのビットが割り当てられるビット位置を示している。
たとえば、論理グループ０のビット３（Ｇ［０］
［３］）は、チャネル０のデバイス３に記憶され、チャ
ネル０のピン３で転送される。同様に、論理グループ７
のビット３４（Ｇ［７］［３４］）は、データ・チャネ
ル２のメモリ・デバイス３に記憶され、データ・チャネ
ル２のピン１で転送される。表１から明らかなように、
１つのメモリ・デバイスに記憶された複数のビットが１
つの論理グループに割り当てられず、１つのピンで転送
される１ビット以外はいずれも１つの論理グループに割
り当てられない。ただし、１つのメモリ・デバイスから
の１ビット以外はいずれも特定のピンで転送されないこ
とに留意されたい。
のビット割当ての１つを示している。表内の各項目はｘ
−ｙ−ｚの形になっており、ｘはデータ・チャネル番号
（０・・・３）であり、ｙはそのチャネルのチップ番号
（０・・・１５）であり、ｚはそのチャネルのピン番号
（０・・・１７）である。各列は１つの論理グループに
割り当てられるビットを表している。たとえば、第１の
列は論理グループ０（Ｇ［０］）に割り当てられるビッ
トを示し、第２の列は論理グループ１（Ｇ［１］）に割
り当てられるビットを示し、以下同様である。各行は１
つのビットが割り当てられるビット位置を示している。
たとえば、論理グループ０のビット３（Ｇ［０］
［３］）は、チャネル０のデバイス３に記憶され、チャ
ネル０のピン３で転送される。同様に、論理グループ７
のビット３４（Ｇ［７］［３４］）は、データ・チャネ
ル２のメモリ・デバイス３に記憶され、データ・チャネ
ル２のピン１で転送される。表１から明らかなように、
１つのメモリ・デバイスに記憶された複数のビットが１
つの論理グループに割り当てられず、１つのピンで転送
される１ビット以外はいずれも１つの論理グループに割
り当てられない。ただし、１つのメモリ・デバイスから
の１ビット以外はいずれも特定のピンで転送されないこ
とに留意されたい。
【００４０】
【表１】
【表２】
【００４１】以下の表２は、どのビットが各チェックビ
ットに対応し、どのビットが論理グループＧ［０］〜Ｇ
［８］内のグローバル・パリティ・ビットに貢献するか
を識別するものである。これらの各論理グループのチェ
ックビットは同じように計算される。換言すれば、最初
の９つの論理グループのそれぞれにおけるそれぞれのチ
ェックビットに対し、同じビットが貢献する。前述のよ
うに、最初の９つの論理グループのそれぞれは６つのチ
ェックビット（Ｃ［ｉ］［０］〜Ｃ［ｉ］［５］）を含
む。各列の見出しは論理グループ（Ｇ［ｉ］）内の１ビ
ットを識別するものである。ビット位置の下には、その
位置を占めるビットの名前が示されている。たとえば、
ビット位置０（Ｇ［ｉ］［０］）はＣ［ｉ］［０］によ
って占められている。同様に、ビット位置４（Ｇ［ｉ］
［４］）はＤ［ｉ］［１］によって占められている。各
行はチェックビットに貢献するビットを識別するもので
ある。たとえば、チェックビットＣ［ｉ］［５］に貢献
する各ビットは、第１の行内のそのビット位置に対応す
るビット位置に「１」が入っている。特に、Ｃ［ｉ］
［５］はＧ［ｉ］［３２：６２］のパリティ（または、
同様に、Ｄ［ｉ］［２６：５６］のパリティ）である。
より具体的な例では、Ｃ［３］［５］はＧ［３］［３
２：６２］のパリティである。どのビットが各チェック
ビットに貢献するかという選択は、ハミング符号の従来
の応用例である。
ットに対応し、どのビットが論理グループＧ［０］〜Ｇ
［８］内のグローバル・パリティ・ビットに貢献するか
を識別するものである。これらの各論理グループのチェ
ックビットは同じように計算される。換言すれば、最初
の９つの論理グループのそれぞれにおけるそれぞれのチ
ェックビットに対し、同じビットが貢献する。前述のよ
うに、最初の９つの論理グループのそれぞれは６つのチ
ェックビット（Ｃ［ｉ］［０］〜Ｃ［ｉ］［５］）を含
む。各列の見出しは論理グループ（Ｇ［ｉ］）内の１ビ
ットを識別するものである。ビット位置の下には、その
位置を占めるビットの名前が示されている。たとえば、
ビット位置０（Ｇ［ｉ］［０］）はＣ［ｉ］［０］によ
って占められている。同様に、ビット位置４（Ｇ［ｉ］
［４］）はＤ［ｉ］［１］によって占められている。各
行はチェックビットに貢献するビットを識別するもので
ある。たとえば、チェックビットＣ［ｉ］［５］に貢献
する各ビットは、第１の行内のそのビット位置に対応す
るビット位置に「１」が入っている。特に、Ｃ［ｉ］
［５］はＧ［ｉ］［３２：６２］のパリティ（または、
同様に、Ｄ［ｉ］［２６：５６］のパリティ）である。
より具体的な例では、Ｃ［３］［５］はＧ［３］［３
２：６２］のパリティである。どのビットが各チェック
ビットに貢献するかという選択は、ハミング符号の従来
の応用例である。
【００４２】
【表３】
【００４３】表２の最後の行は、論理グループＧ［０］
〜Ｇ［８］からのどのビットがグローバル・パリティ・
ビットに貢献するかを識別するものである。ただし、グ
ローバル・パリティ・ビットは論理的にはそのデータ・
ブロック内の全ビットのパリティであることに留意され
たい。しかし、グローバル・パリティ・ビットを生成す
るために必要な回路は、各チェックビットをそれがカバ
ーするデータ・ビットで論理的に置き換え、偶数回パリ
ティ・ビットに貢献するビットを除去することによって
低減することができる。１つのビットが奇数のチェック
ビットに影響する場合、そのビットは偶数回パリティ・
ビットに貢献するので、そのデータ・ビットの状態を変
更してもグローバル・パリティ・ビットをもたらさな
い。たとえば、Ｄ［ｉ］［３］はチェックビットＣ
［ｉ］［０：２］に影響する。したがって、Ｄ［ｉ］
［３］の状態が変化した場合、それと３つのチェックビ
ットの状態が変化することになる。状態の変化はグロー
バル・パリティ内の偶数のビットに影響し、それはその
ビットの状態を変更してもグローバル・パリティ・ビッ
トをもたらさないことを意味する。
〜Ｇ［８］からのどのビットがグローバル・パリティ・
ビットに貢献するかを識別するものである。ただし、グ
ローバル・パリティ・ビットは論理的にはそのデータ・
ブロック内の全ビットのパリティであることに留意され
たい。しかし、グローバル・パリティ・ビットを生成す
るために必要な回路は、各チェックビットをそれがカバ
ーするデータ・ビットで論理的に置き換え、偶数回パリ
ティ・ビットに貢献するビットを除去することによって
低減することができる。１つのビットが奇数のチェック
ビットに影響する場合、そのビットは偶数回パリティ・
ビットに貢献するので、そのデータ・ビットの状態を変
更してもグローバル・パリティ・ビットをもたらさな
い。たとえば、Ｄ［ｉ］［３］はチェックビットＣ
［ｉ］［０：２］に影響する。したがって、Ｄ［ｉ］
［３］の状態が変化した場合、それと３つのチェックビ
ットの状態が変化することになる。状態の変化はグロー
バル・パリティ内の偶数のビットに影響し、それはその
ビットの状態を変更してもグローバル・パリティ・ビッ
トをもたらさないことを意味する。
【００４４】表３は、論理グループＧ［９］内のどのビ
ットがその論理グループのチェックビットに貢献するか
を識別するものである。表３の最後の行は、論理グルー
プＧ［９］のどのビットがグローバル・パリティ・ビッ
トに貢献するかを識別するものである。上記のように、
グローバル・パリティ・ビットは論理的にはそのデータ
・ブロック内のすべてのデータ・ビットからなる。しか
し、偶数回パリティ・ビットに貢献するビットを除去す
ることによって、回路を縮小させることができる。
ットがその論理グループのチェックビットに貢献するか
を識別するものである。表３の最後の行は、論理グルー
プＧ［９］のどのビットがグローバル・パリティ・ビッ
トに貢献するかを識別するものである。上記のように、
グローバル・パリティ・ビットは論理的にはそのデータ
・ブロック内のすべてのデータ・ビットからなる。しか
し、偶数回パリティ・ビットに貢献するビットを除去す
ることによって、回路を縮小させることができる。
【００４５】
【表４】
【００４６】ただし、グローバル・パリティ・ビットを
計算する際に循環性が存在する可能性があることに留意
されたい。すなわち、グローバル・パリティ・ビットが
チェックビットを与え、次にそのチェックビットがグロ
ーバル・パリティ・ビットに貢献する。この循環性は、
グローバル・パリティ・ビットを偶数のチェックビット
に貢献させることによって除去することができる。チェ
ックビットは、想定したグローバル・パリティ・ビット
に基づいて生成される。次にグローバル・パリティ・ビ
ットは、このチェックビットに基づいて生成される。グ
ローバル・パリティ・ビットによって与えられたチェッ
クビットは、グローバル・パリティ・ビットに基づいて
再生成される。グローバル・パリティ・ビットは偶数の
チェックビットを与えるので、チェックビットが再生成
されたときにグローバル・パリティ・ビットに対するチ
ェックビットの貢献は変更されない。また、表２および
表３に示す簡略化によって循環性が除去される。この簡
略化では、いずれのチェックビットもグローバル・パリ
ティ・ビットに貢献しない。
計算する際に循環性が存在する可能性があることに留意
されたい。すなわち、グローバル・パリティ・ビットが
チェックビットを与え、次にそのチェックビットがグロ
ーバル・パリティ・ビットに貢献する。この循環性は、
グローバル・パリティ・ビットを偶数のチェックビット
に貢献させることによって除去することができる。チェ
ックビットは、想定したグローバル・パリティ・ビット
に基づいて生成される。次にグローバル・パリティ・ビ
ットは、このチェックビットに基づいて生成される。グ
ローバル・パリティ・ビットによって与えられたチェッ
クビットは、グローバル・パリティ・ビットに基づいて
再生成される。グローバル・パリティ・ビットは偶数の
チェックビットを与えるので、チェックビットが再生成
されたときにグローバル・パリティ・ビットに対するチ
ェックビットの貢献は変更されない。また、表２および
表３に示す簡略化によって循環性が除去される。この簡
略化では、いずれのチェックビットもグローバル・パリ
ティ・ビットに貢献しない。
【００４７】一般的には、エラー訂正回路１００８は５
１７個のデータ・ビットを受け取る。エラー訂正回路１
００８は、上記の表２および表３によりグローバル・パ
リティ・ビットを含む５９個のチェックビットを生成す
る。エラー訂正回路１００８は５１７個のデータ・ビッ
トと５９個のチェックビットをデータ・チャネル１００
２に提供する。このデータ・ビットとチェックビット
は、読取り要求を受け取るまで記憶される。読取り要求
を受け取ると、データはデータ・チャネル１００２から
読み取られ、データ・ビットとチェックビットはエラー
訂正回路１００８に提供される。エラー訂正回路１００
８は、チェックビットに基づいてデータの正確さを検証
する。図示の実施の形態では、単一エラーまたはコンポ
ーネント障害が検出された場合、エラーが訂正され、５
１７個のデータ・ビットがシステムに提供される。ある
いは、訂正不能な複数エラーが検出された場合、エラー
訂正回路１００８は訂正不能なエラー信号をシステムに
出力する。システムは、訂正不能なエラー信号をユーザ
に出力するか、またはメモリからデータを再び読み取ろ
うと試みることができる。
１７個のデータ・ビットを受け取る。エラー訂正回路１
００８は、上記の表２および表３によりグローバル・パ
リティ・ビットを含む５９個のチェックビットを生成す
る。エラー訂正回路１００８は５１７個のデータ・ビッ
トと５９個のチェックビットをデータ・チャネル１００
２に提供する。このデータ・ビットとチェックビット
は、読取り要求を受け取るまで記憶される。読取り要求
を受け取ると、データはデータ・チャネル１００２から
読み取られ、データ・ビットとチェックビットはエラー
訂正回路１００８に提供される。エラー訂正回路１００
８は、チェックビットに基づいてデータの正確さを検証
する。図示の実施の形態では、単一エラーまたはコンポ
ーネント障害が検出された場合、エラーが訂正され、５
１７個のデータ・ビットがシステムに提供される。ある
いは、訂正不能な複数エラーが検出された場合、エラー
訂正回路１００８は訂正不能なエラー信号をシステムに
出力する。システムは、訂正不能なエラー信号をユーザ
に出力するか、またはメモリからデータを再び読み取ろ
うと試みることができる。
【００４８】以下の表４および表５は、各論理グループ
ごとにどのビットがシンドローム・ビットに貢献するか
を示している。通常、シンドローム・ビットは、チェッ
クビットに貢献するビットとチェックビット自体とのパ
リティである。たとえば、シンドローム・ビットＳ
［ｉ］［５］はＤ［ｉ］［２６：５６］とＣ［ｉ］
［５］とのパリティである。表４は、論理グループＧ
［０］〜Ｇ［８］に関するシンドローム・ビットに貢献
するビットを示している。表５は、論理グループＧ
［９］のシンドローム・ビットに貢献するビットを示し
ている。このシンドロームに加え、エラー訂正回路１０
０８が受け取った５７６個のすべてのビットのパリティ
を生成することにより、Ｑが計算される。
ごとにどのビットがシンドローム・ビットに貢献するか
を示している。通常、シンドローム・ビットは、チェッ
クビットに貢献するビットとチェックビット自体とのパ
リティである。たとえば、シンドローム・ビットＳ
［ｉ］［５］はＤ［ｉ］［２６：５６］とＣ［ｉ］
［５］とのパリティである。表４は、論理グループＧ
［０］〜Ｇ［８］に関するシンドローム・ビットに貢献
するビットを示している。表５は、論理グループＧ
［９］のシンドローム・ビットに貢献するビットを示し
ている。このシンドロームに加え、エラー訂正回路１０
０８が受け取った５７６個のすべてのビットのパリティ
を生成することにより、Ｑが計算される。
【００４９】
【表５】
【００５０】
【表６】
【００５１】一般的に、１つの論理グループ内でエラー
が一切検出されない場合、各論理グループ内のシンドロ
ーム・ビットはいずれもアサートされない。１つのエラ
ーが発生した場合、そのデータ・ビットが貢献している
シンドローム・ビットがアサートされる。たとえば、Ｄ
［ｉ］［３］の状態が変化した場合、シンドロームＳ
［ｉ］［２：０］がアサートされる。したがって、１つ
の論理グループのシンドローム・ビットを使用して、ど
のデータ・ビットが誤っているかを検出することができ
る。シンドロームＳ［ｉ］［５：０］が「０００１１
１」であると想定する。１つのデータ・ビットが貢献す
るシンドロームのセットは固有のものなので、１つのエ
ラーだけが発生した場合、このシンドロームは、データ
・ビットＤ［ｉ］［３］が誤っていることを示す。しか
し、１つの論理グループ内で２つのエラーが発生した場
合、このシンドロームは誤っているビットを不正確に示
す可能性がある。たとえば、Ｃ［ｉ］［０］とＤ［ｉ］
［２］の状態が変化した場合、同じシンドローム（「０
００１１１」）が得られるだろう。図６および図７を参
照して前述したように、シンドロームとともにグローバ
ル・パリティ・ビットを使用して、二重ビットエラーを
検出することができる。
が一切検出されない場合、各論理グループ内のシンドロ
ーム・ビットはいずれもアサートされない。１つのエラ
ーが発生した場合、そのデータ・ビットが貢献している
シンドローム・ビットがアサートされる。たとえば、Ｄ
［ｉ］［３］の状態が変化した場合、シンドロームＳ
［ｉ］［２：０］がアサートされる。したがって、１つ
の論理グループのシンドローム・ビットを使用して、ど
のデータ・ビットが誤っているかを検出することができ
る。シンドロームＳ［ｉ］［５：０］が「０００１１
１」であると想定する。１つのデータ・ビットが貢献す
るシンドロームのセットは固有のものなので、１つのエ
ラーだけが発生した場合、このシンドロームは、データ
・ビットＤ［ｉ］［３］が誤っていることを示す。しか
し、１つの論理グループ内で２つのエラーが発生した場
合、このシンドロームは誤っているビットを不正確に示
す可能性がある。たとえば、Ｃ［ｉ］［０］とＤ［ｉ］
［２］の状態が変化した場合、同じシンドローム（「０
００１１１」）が得られるだろう。図６および図７を参
照して前述したように、シンドロームとともにグローバ
ル・パリティ・ビットを使用して、二重ビットエラーを
検出することができる。
【００５２】次に図１１に移行すると、複数の単一エラ
ー訂正コード・ワードにわたってパリティを共用するこ
とを使用するシステム１１００が示されている。システ
ム１１００は、データを記憶するためのメモリと、その
上でデータを移動するバスと、データの移動を制御する
ためのプロセッサまたは制御装置とを使用可能なコンピ
ュータ・システム、産業システム、その他のシステムに
することができる。簡略化のため、システム１１００
は、プロセッサ１１１０と、キャッシュ１１２０と、メ
モリ１１３０と、バス１１４０と、複数の周辺装置１１
５０〜１１５２とを含む。ただし、コンピュータ・シス
テム１１００は一例としてのみ示し、他の多くの構成が
企図されることに留意されたい。図示の通りならびに簡
略化のため、メモリ１１３０およびキャッシュ１１２０
には、システム１１００に記憶されたデータに関する単
一エラー訂正および二重エラー検出を容易にするために
メモリ・システム１０００が含まれている。ただし、キ
ャッシュ１１２０はプロセッサ１１１０内に含めること
ができることにも留意されたい。システム１１００に含
めることができる配置および追加のコンポーネントにつ
いては、他にも多くの構成が可能である。たとえば、バ
ス１１４０は、簡略化のため、システム・バスとして示
されているが、コンピュータ・システム１１００は他の
バスを含むことができる。さらに、メモリ・システム１
０００の様々な実施の形態は、システム１１００内に含
めることができる任意のコンポーネント、たとえば、デ
ータの移動または記憶が必要なキャッシュまたはバス内
で適応させることができる。
ー訂正コード・ワードにわたってパリティを共用するこ
とを使用するシステム１１００が示されている。システ
ム１１００は、データを記憶するためのメモリと、その
上でデータを移動するバスと、データの移動を制御する
ためのプロセッサまたは制御装置とを使用可能なコンピ
ュータ・システム、産業システム、その他のシステムに
することができる。簡略化のため、システム１１００
は、プロセッサ１１１０と、キャッシュ１１２０と、メ
モリ１１３０と、バス１１４０と、複数の周辺装置１１
５０〜１１５２とを含む。ただし、コンピュータ・シス
テム１１００は一例としてのみ示し、他の多くの構成が
企図されることに留意されたい。図示の通りならびに簡
略化のため、メモリ１１３０およびキャッシュ１１２０
には、システム１１００に記憶されたデータに関する単
一エラー訂正および二重エラー検出を容易にするために
メモリ・システム１０００が含まれている。ただし、キ
ャッシュ１１２０はプロセッサ１１１０内に含めること
ができることにも留意されたい。システム１１００に含
めることができる配置および追加のコンポーネントにつ
いては、他にも多くの構成が可能である。たとえば、バ
ス１１４０は、簡略化のため、システム・バスとして示
されているが、コンピュータ・システム１１００は他の
バスを含むことができる。さらに、メモリ・システム１
０００の様々な実施の形態は、システム１１００内に含
めることができる任意のコンポーネント、たとえば、デ
ータの移動または記憶が必要なキャッシュまたはバス内
で適応させることができる。
【００５３】特定の実施の形態に関連して本発明を説明
してきたが、この実施の形態は例証であり、本発明の範
囲はこのように限定されないことを理解されたい。前述
の実施の形態に対するどのような変形、変更、追加、改
良も可能である。このような変形、変更、追加、改良
は、請求の範囲で詳述した本発明の範囲内に該当するも
のである。
してきたが、この実施の形態は例証であり、本発明の範
囲はこのように限定されないことを理解されたい。前述
の実施の形態に対するどのような変形、変更、追加、改
良も可能である。このような変形、変更、追加、改良
は、請求の範囲で詳述した本発明の範囲内に該当するも
のである。
【図１】複数の論理グループへの１つのデータ・ブロッ
クのビットの割振りを示す図である。
クのビットの割振りを示す図である。
【図２】本発明の一実施の形態による複数の論理グルー
プへの１つのデータ・ブロックのビットの最適化割振り
を示す図である。
プへの１つのデータ・ブロックのビットの最適化割振り
を示す図である。
【図３】本発明の一実施の形態によりコンポーネント障
害を訂正するためにデータ・ビットを区分するための方
法の流れ図である。
害を訂正するためにデータ・ビットを区分するための方
法の流れ図である。
【図４】本発明の一実施の形態により論理グループにつ
いてエラー検出を実行するための方法の流れ図である。
いてエラー検出を実行するための方法の流れ図である。
【図５】本発明の一実施の形態により拡張ハミング符号
を実現する複数の論理グループへの１つのデータ・ブロ
ックのビットの割振りを示す図である。
を実現する複数の論理グループへの１つのデータ・ブロ
ックのビットの割振りを示す図である。
【図６】本発明の一実施の形態によりパリティ・ビット
を共用する複数の論理グループへの１つのデータ・ブロ
ックのビットの割振りを示す図である。
を共用する複数の論理グループへの１つのデータ・ブロ
ックのビットの割振りを示す図である。
【図７】本発明の一実施の形態によりパリティ・ビット
を共用する複数の論理グループへの１つのデータ・ブロ
ックのビットの最適化割振りを示す図である。
を共用する複数の論理グループへの１つのデータ・ブロ
ックのビットの最適化割振りを示す図である。
【図８】本発明の一実施の形態によりエラー訂正コード
のエラー検出能力を拡張するための方法の流れ図であ
る。
のエラー検出能力を拡張するための方法の流れ図であ
る。
【図９】本発明の一実施の形態によりエラー訂正コード
のエラー検出能力が増した複数の論理グループにデータ
・ビットを区分するための方法の流れ図である。
のエラー検出能力が増した複数の論理グループにデータ
・ビットを区分するための方法の流れ図である。
【図１０】本発明の１つの特定の実施態様により１つの
データ・ブロックのビットを複数の論理グループに割り
振るコンピュータ・メモリ・システムのブロック図であ
る。
データ・ブロックのビットを複数の論理グループに割り
振るコンピュータ・メモリ・システムのブロック図であ
る。
【図１１】本発明の一実施の形態により１つのデータ・
ブロックのビットを複数の論理グループに割り振るコン
ピュータ・システムのブロック図である。
ブロックのビットを複数の論理グループに割り振るコン
ピュータ・システムのブロック図である。
１０００ エラー訂正ユニット １１００ システム １１１０ プロセッサ １１２０ キャッシュ １１３０ メモリ １１４０ バス １１５０ 周辺装置 １１５２ 周辺装置
───────────────────────────────────────────────────── フロントページの続き (71)出願人 591064003 901 ＳＡＮ ＡＮＴＯＮＩＯ ＲＯＡＤ ＰＡＬＯ ＡＬＴＯ，ＣＡ 94303，Ｕ. Ｓ．Ａ. (72)発明者 ロバート・サイファ アメリカ合衆国・95030・カリフォルニア 州・ロス ガトス・マッソル アヴェニ ュ・347・アパートメント 702
Claims (30)
- 【請求項１】 データ・ブロックを記憶するように構成
された複数のメモリ・デバイスであって、前記データ・
ブロックが複数のデータ・ビットと複数のチェックビッ
トとを含み、前記データ・ブロックの各ビットが前記複
数のメモリ・デバイスのうちの１つに割り当てられ、前
記データ・ブロックの前記ビットが複数の論理グループ
に割り振られ、前記複数の論理グループのそれぞれは、
前記メモリ・デバイスのうちの１つに割り当てられてい
る多くても１ビットだけを含む複数のメモリ・デバイス
と、 前記複数のメモリ・デバイスに結合されたエラー検出回
路であって、前記エラー検出回路は、前記複数のメモリ
・デバイスに前記データ・ブロックを記憶する前に、前
記データ・ブロックに関する１つのグローバル・チェッ
クビットと、前記複数の論理グループに関する複数のチ
ェックビットとを生成するように構成され、前記複数の
チェックビットの１つが前記複数の論理グループのそれ
ぞれについて生成され、前記複数のメモリ・デバイスか
ら前記データ・ブロックを読み取った後、前記エラー検
出回路が、単一エラー訂正コードを使用して前記複数の
論理グループのそれぞれの論理グループ内の１つまたは
複数のビットエラーを検出し、前記グローバル・チェッ
クビットを使用して、前記エラー訂正コードを使用して
検出された前記１つまたは複数のビットエラーが単一ビ
ットエラーであるかどうかを判定し、前記ビットエラー
が単一ビットエラーである場合に前記ビットエラーを訂
正するように構成されるエラー検出回路とを含むメモリ
・システム。 - 【請求項２】 前記複数の論理グループの数が前記複数
のメモリ・デバイスの数を超える請求項１に記載のメモ
リ・システム。 - 【請求項３】 前記グローバル・チェックビットが前記
データ・ブロック内の偶数のエラーを示し、前記エラー
訂正コードが前記複数の論理グループ内のエラーを一切
検出しない場合に、前記データ・ブロックが訂正なしで
使用される請求項１に記載のメモリ・システム。 - 【請求項４】 前記グローバル・チェックビットが前記
データ・ブロック内の偶数のエラーを検出し、前記エラ
ー訂正コードが前記複数の論理グループのうち１つまた
は複数のエラーを含む奇数の論理グループを示す場合、
あるいは前記グローバル・チェックビットが前記データ
・ブロック内の奇数のエラーを示し、前記エラー訂正コ
ードが前記複数の論理グループのうち１つまたは複数の
エラーを含む偶数の論理グループを示す場合に、訂正不
能なエラーが報告されるかまたは前記データ・ブロック
のうちの少なくとも第１の複数のビットに関する再操作
がアサートされる請求項１に記載のメモリ・システム。 - 【請求項５】 前記グローバル・チェックビットが前記
データ・ブロック内の偶数のエラーを示し、前記エラー
訂正コードが前記複数の論理グループのうち１つまたは
複数のエラーを含む偶数の論理グループを示す場合、あ
るいは前記グローバル・チェックビットが前記データ・
ブロック内の奇数のエラーを示し、前記エラー訂正コー
ドが前記複数の論理グループのうち１つまたは複数のエ
ラーを含む奇数の論理グループを示す場合に、１つまた
は複数のエラーを含む前記複数の論理グループ内のエラ
ーを訂正するために前記エラー訂正コードが使用される
請求項１に記載のメモリ・システム。 - 【請求項６】 プロセッサと、 バスと、 前記プロセッサおよび前記バスに結合されたメモリであ
って、複数のメモリ・デバイスがデータ・ブロックを記
憶するように構成され、そのデータ・ブロックは複数の
データ・ビットと複数のチェックビットとを含み、前記
データ・ブロックの各ビットが前記複数のメモリ・デバ
イスのうちの１つに割り当てられ、前記データ・ブロッ
クの前記ビットが複数の論理グループに割り振られ、そ
の複数の論理グループのそれぞれが前記メモリ・デバイ
スのうちの１つに割り当てられた多くても１ビットだけ
を含むメモリと、 前記複数のメモリ・デバイスに結合されたエラー検出回
路であって、前記エラー検出回路が、前記複数のメモリ
・デバイスに前記データ・ブロックを記憶する前に、前
記データ・ブロックに関する１つのグローバル・チェッ
クビットと前記複数の論理グループに関する複数のチェ
ックビットとを生成するように構成され、前記複数のチ
ェックビットの１つが前記複数の論理グループのそれぞ
れについて生成され、前記複数のメモリ・デバイスから
前記データ・ブロックを読み取った後、前記エラー検出
回路が、単一エラー訂正コードを使用して前記複数の論
理グループのそれぞれの論理グループ内の１つまたは複
数のビットエラーを検出し、前記グローバル・チェック
ビットを使用して、前記エラー訂正コードを使用して検
出された前記１つまたは複数のビットエラーが単一ビッ
トエラーであるかどうかを判定し、前記ビットエラーが
単一ビットエラーである場合に前記ビットエラーを訂正
するように構成されるエラー検出回路とを含むシステ
ム。 - 【請求項７】 前記複数の論理グループの数が前記複数
のメモリ・デバイスの数を超える請求項６に記載のシス
テム。 - 【請求項８】 前記グローバル・チェックビットが前記
データ・ブロック内の偶数のエラーを示し、前記エラー
訂正コードが前記複数の論理グループ内のエラーを一切
示さない場合に、前記データ・ブロックが訂正なしで使
用される請求項６に記載のシステム。 - 【請求項９】 前記グローバル・チェックビットが前記
データ・ブロック内の偶数のエラーを示し、前記エラー
訂正コードが前記複数の論理グループのうち１つまたは
複数のエラーを含む奇数の論理グループを示す場合、あ
るいは前記グローバル・チェックビットが前記データ・
ブロック内の奇数のエラーを示し、前記エラー訂正コー
ドが前記複数の論理グループのうち１つまたは複数のエ
ラーを含む偶数の論理グループを示す場合に、訂正不能
なエラーが報告されるかまたは前記データ・ブロックの
うちの少なくとも第１の複数のビットに関する再操作が
アサートされる請求項６に記載のシステム。 - 【請求項１０】 前記グローバル・チェックビットが前
記データ・ブロック内の偶数のエラーを示し、前記エラ
ー訂正コードが前記複数の論理グループのうち１つまた
は複数のエラーを含む偶数の論理グループを示す場合、
あるいは前記グローバル・チェックビットが前記データ
・ブロック内の奇数のエラーを示し、前記エラー訂正コ
ードが前記複数の論理グループのうち１つまたは複数の
エラーを含む奇数の論理グループを示す場合に、１つま
たは複数のエラーを含む前記複数の論理グループ内のエ
ラーを訂正するために前記エラー訂正コードが使用され
る、請求項６に記載のシステム。 - 【請求項１１】 単一エラー訂正コードのエラー訂正能
力を増す方法であって、 １つのデータ・ブロックに関するグローバル・チェック
ビットを生成するステップであって、前記データ・ブロ
ックが複数のビットを含み、前記複数のビットが複数の
データ・ビットと複数のチェックビットとを含み、前記
データ・ブロックが複数のデータ・グループに分割さ
れ、前記データ・グループのうちの各データ・グループ
が前記データ・ブロックの前記複数のビットより少数の
ビットを含み、前記データ・グループのうちの各データ
・グループが前記単一エラー訂正コードを使用するステ
ップと、 前記単一エラー訂正コードを使用して前記データ・グル
ープのうちの各データ・グループ内の１つまたは複数の
ビットエラーを検出するステップと、 前記エラー訂正コードを使用して前記データ・グループ
のうちの複数のデータ・グループ内で検出された前記１
つまたは複数のビットエラーが単一ビットエラーである
かどうかを前記グローバル・チェックビットを使用して
判定するステップと、 前記１つまたは複数のエラーが単一ビットエラーである
場合に前記データ・グループ内の前記１つまたは複数の
ビットエラーを訂正するステップとを含む方法。 - 【請求項１２】 前記グローバル・チェックビットが前
記データ・ブロック内の偶数のエラーを示し、前記デー
タ・グループのうちの各グループ内で前記単一ビットエ
ラーが一切検出されない場合に、前記データ・ブロック
が訂正なしで使用される請求項１１に記載の方法。 - 【請求項１３】 前記グローバル・チェックビットが前
記データ・ブロック内の偶数のエラーを示し、前記エラ
ー訂正コードが前記データ・グループのうちエラーを含
む奇数のデータ・グループを示す場合に、訂正不能なエ
ラーが報告されるかまたは前記データ・ブロックに関す
る再操作がアサートされる請求項１２に記載の方法。 - 【請求項１４】 前記グローバル・チェックビットが前
記データ・ブロック内の偶数のエラーを示し、前記エラ
ー訂正コードが前記データ・グループのうちエラーを含
む偶数のデータ・グループを示す場合に、前記エラーを
含む前記データ・グループ内の前記エラーを訂正するた
めに前記エラー訂正コードが使用される請求項１３に記
載の方法。 - 【請求項１５】 前記グローバル・チェックビットが前
記データ・ブロック内の奇数のエラーを示し、前記エラ
ー訂正コードが前記データ・グループのうちエラーを含
む偶数のデータ・グループを示す場合に、訂正不能なエ
ラーが報告されるかまたは前記データ・ブロックに関す
る再操作がアサートされる請求項１４に記載の方法。 - 【請求項１６】 前記グローバル・チェックビットが前
記データ・ブロック内の奇数のエラーを示し、前記エラ
ー訂正コードが前記データ・グループのうちエラーを含
む奇数のデータ・グループを示す場合に、前記エラーを
含む前記データ・グループ内の前記エラーを訂正するた
めに前記エラー訂正コードが使用される請求項１５に記
載の方法。 - 【請求項１７】 前記エラー訂正コードのそれぞれがハ
ミング符号であり、前記グローバル・チェックビットが
パリティ・ビットである請求項１６に記載の方法。 - 【請求項１８】 複数のコンポーネントを含むコンピュ
ータ・システムのデータ・ブロック内のエラーを検出す
る方法であって、前記データ・ブロックが複数のビット
を含み、前記複数のビットが複数のデータ・ビットと複
数のチェックビットとを含み、前記複数のビットが前記
複数のコンポーネントに割り当てられ、 前記データ・ブロックの前記複数のビットを複数の論理
グループに割り当てるステップであって、前記複数の論
理グループのそれぞれが前記データ・ブロックのビット
の数より少数のビットを含み、前記複数のコンポーネン
トのうちの１つに割り当てられた多くても１ビットだけ
が前記複数の論理グループのうちの１つに割り当てられ
るように前記複数のビットの前記割当てが行われるステ
ップと、チェックビットの１つが前記複数の論理グルー
プのそれぞれについて生成されるように前記複数の論理
グループ内のビットに関するチェックビットを生成する
ステップと、 前記データ・ブロックに関するグローバル・チェックビ
ットを生成するステップと、 単一エラー訂正コードを使用して前記複数の論理グルー
プのそれぞれの論理グループ内の１つまたは複数のビッ
トエラーを検出するステップと、 前記グローバル・チェックビットを使用して、前記エラ
ー訂正コードを使用して前記複数の論理グループ内で検
出された前記１つまたは複数のビットエラーが単一ビッ
トエラーであるかどうかを判定するステップと、 前記ビットエラーが単一ビットエラーである場合に前記
ビットエラーを訂正するステップとを含む方法。 - 【請求項１９】 前記複数の論理グループの数が前記複
数のコンポーネントの数を超える請求項１８に記載の方
法。 - 【請求項２０】 前記複数のコンポーネントがメモリ・
デバイスである請求項１９に記載の方法。 - 【請求項２１】 前記メモリ・デバイスのうちの１つに
記憶された多くても１ビットだけが前記複数の論理グル
ープのうちの１つに割り当てられ、前記メモリ・デバイ
スのうちの任意のデバイスの障害によって前記複数の論
理グループのうちの任意のグループで多くても１ビット
のエラーが発生する可能性がある請求項２０に記載の方
法。 - 【請求項２２】 前記グローバル・チェックビットが前
記データ・ブロック内の偶数のエラーを示し、前記エラ
ー訂正コードが前記複数の論理グループのうちの各グル
ープ内のエラーを一切示さない場合に、前記データ・ブ
ロックが訂正なしで使用される請求項２１に記載の方
法。 - 【請求項２３】 前記グローバル・チェックビットが前
記データ・ブロック内の偶数のエラーを示し、前記エラ
ー訂正コードが前記複数の論理グループのうち１つまた
は複数のエラーを含む奇数の論理グループを示す場合
に、訂正不能なエラーが報告されるかまたは前記データ
・ブロックのうちの少なくとも第１の複数のビットに関
する再操作がアサートされる請求項２２に記載の方法。 - 【請求項２４】 前記グローバル・チェックビットが前
記データ・ブロック内の偶数のエラーを示し、前記エラ
ー訂正コードが前記複数の論理グループのうち１つまた
は複数のエラーを含む偶数の論理グループを示す場合
に、１つまたは複数のエラーを含む前記複数の論理グル
ープ内のエラーを訂正するために前記エラー訂正コード
が使用される請求項２３に記載の方法。 - 【請求項２５】 前記グローバル・チェックビットが前
記データ・ブロック内の奇数のエラーを示し、前記エラ
ー訂正コードが前記複数の論理グループのうち１つまた
は複数のエラーを含む偶数の論理グループを示す場合
に、訂正不能なエラーが報告されるかまたは前記データ
・ブロックのうちの少なくとも第１の複数のビットに関
する再操作がアサートされる、請求項２４に記載の方
法。 - 【請求項２６】 前記グローバル・チェックビットが前
記データ・ブロック内の奇数のエラーを示し、前記エラ
ー訂正コードが前記複数の論理グループのうち１つまた
は複数のエラーを含む奇数の論理グループを示す場合
に、１つまたは複数のエラーを含む前記複数の論理グル
ープ内のエラーを訂正するために前記エラー訂正コード
が使用される、請求項２５に記載の方法。 - 【請求項２７】 単一エラー訂正コードのエラー訂正能
力を増す装置であって、 １つのデータ・ブロックに関するグローバル・チェック
ビットを生成する手段であって、前記データ・ブロック
が複数のビットを含み、ぞの複数のビットが複数のデー
タ・ビットと複数のチェックビットとを含み、前記デー
タ・ブロックが複数のデータ・グループに分割され、前
記データ・グループのうちの各データ・グループが前記
データ・ブロックの前記複数のビットより少数のビット
を含み、前記データ・グループのうちの各データ・グル
ープが前記単一エラー訂正コードを使用する手段と、 前記単一エラー訂正コードを使用して前記データ・グル
ープのうちの各データ・グループ内の１つまたは複数の
ビットエラーを検出する手段と、 前記グローバル・チェックビットを使用して、前記エラ
ー訂正コードを使用して前記データ・グループのうちの
複数のデータ・グループ内で検出された前記１つまたは
複数のビットエラーが単一ビットエラーであるかどうか
を判定する手段と、 前記１つまたは複数のエラーが単一ビットエラーである
場合に前記データ・グループ内の前記１つまたは複数の
ビットエラーを訂正する手段とを含む装置。 - 【請求項２８】 前記グローバル・チェックビットが前
記データ・ブロック内の偶数のエラーを示し、前記デー
タ・グループのうちの各グループ内で前記単一ビットエ
ラーが一切示されない場合に、前記データ・ブロックが
訂正なしで使用される請求項２７に記載の装置。 - 【請求項２９】 前記グローバル・チェックビットが前
記データ・ブロック内の偶数のエラーを示し、前記デー
タ・グループの前記エラー訂正コードが前記データ・グ
ループのうちエラーを含む奇数のデータ・グループを示
す場合、あるいは前記グローバル・チェックビットが前
記データ・ブロック内の奇数のエラーを示し、前記デー
タ・グループの前記エラー訂正コードが前記データ・グ
ループのうちエラーを含む偶数のデータ・グループを示
す場合に、訂正不能なエラーが報告されるかまたは前記
データ・ブロックに関する再操作がアサートされる請求
項２８に記載の装置。 - 【請求項３０】 前記グローバル・チェックビットが前
記データ・ブロック内の偶数のエラーを示し、前記デー
タ・グループの前記エラー訂正コードが前記データ・グ
ループのうちエラーを含む偶数のデータ・グループを示
す場合、あるいは前記グローバル・チェックビットが前
記データ・ブロック内の奇数のエラーを示し、前記デー
タ・グループの前記エラー訂正コードが前記データ・グ
ループのうちエラーを含む奇数のデータ・グループを示
す場合に、前記エラーを含む前記データ・グループ内の
前記エラーを訂正するために前記エラー訂正コードが使
用される請求項２９に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/160771 | 1998-09-24 | ||
| US09/160,771 US6282686B1 (en) | 1998-09-24 | 1998-09-24 | Technique for sharing parity over multiple single-error correcting code words |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000112833A true JP2000112833A (ja) | 2000-04-21 |
Family
ID=22578371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11270292A Pending JP2000112833A (ja) | 1998-09-24 | 1999-09-24 | 複数の単一エラ―訂正コ―ド・ワ―ドにわたってパリティを共用するための技法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6282686B1 (ja) |
| EP (1) | EP0989493A3 (ja) |
| JP (1) | JP2000112833A (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304992B1 (en) | 1998-09-24 | 2001-10-16 | Sun Microsystems, Inc. | Technique for correcting single-bit errors in caches with sub-block parity bits |
| US6233716B1 (en) * | 1998-09-24 | 2001-05-15 | Sun Microsystems, Inc. | Technique for partitioning data to correct memory part failures |
| US7062592B2 (en) * | 2002-03-25 | 2006-06-13 | Intel Corporation | Selecting a queue for service in a queuing system |
| US7246303B2 (en) * | 2002-03-25 | 2007-07-17 | Intel Corporation | Error detection and recovery of data in striped channels |
| US6973613B2 (en) * | 2002-06-28 | 2005-12-06 | Sun Microsystems, Inc. | Error detection/correction code which detects and corrects component failure and which provides single bit error correction subsequent to component failure |
| US6996766B2 (en) * | 2002-06-28 | 2006-02-07 | Sun Microsystems, Inc. | Error detection/correction code which detects and corrects a first failing component and optionally a second failing component |
| US6976194B2 (en) * | 2002-06-28 | 2005-12-13 | Sun Microsystems, Inc. | Memory/Transmission medium failure handling controller and method |
| US7080168B2 (en) * | 2003-07-18 | 2006-07-18 | Intel Corporation | Maintaining aggregate data counts for flow controllable queues |
| US20050013251A1 (en) * | 2003-07-18 | 2005-01-20 | Hsuan-Wen Wang | Flow control hub having scoreboard memory |
| US7324537B2 (en) * | 2003-07-18 | 2008-01-29 | Intel Corporation | Switching device with asymmetric port speeds |
| US7530008B2 (en) | 2003-08-08 | 2009-05-05 | Sun Microsystems, Inc. | Scalable-chip-correct ECC scheme |
| US7188296B1 (en) | 2003-10-30 | 2007-03-06 | Sun Microsystems, Inc. | ECC for component failures using Galois fields |
| US7324541B2 (en) * | 2003-12-22 | 2008-01-29 | Intel Corporation | Switching device utilizing internal priority assignments |
| US7570654B2 (en) * | 2003-12-22 | 2009-08-04 | Intel Corporation | Switching device utilizing requests indicating cumulative amount of data |
| US7623524B2 (en) * | 2003-12-22 | 2009-11-24 | Intel Corporation | Scheduling system utilizing pointer perturbation mechanism to improve efficiency |
| US7171591B2 (en) * | 2003-12-23 | 2007-01-30 | International Business Machines Corporation | Method and apparatus for encoding special uncorrectable errors in an error correction code |
| US7116600B2 (en) * | 2004-02-19 | 2006-10-03 | Micron Technology, Inc. | Memory device having terminals for transferring multiple types of data |
| US20050207436A1 (en) * | 2004-03-18 | 2005-09-22 | Anujan Varma | Switching device based on aggregation of packets |
| JP4799027B2 (ja) | 2005-03-31 | 2011-10-19 | 富士通株式会社 | 記憶制御回路、記憶制御回路におけるアドレスエラーチェック方法 |
| US20080159145A1 (en) * | 2006-12-29 | 2008-07-03 | Raman Muthukrishnan | Weighted bandwidth switching device |
| JP5523120B2 (ja) * | 2010-01-14 | 2014-06-18 | 三菱電機株式会社 | 誤り訂正符号化方法、誤り訂正復号方法、誤り訂正符号化装置、および、誤り訂正復号装置 |
| US8775904B2 (en) | 2011-12-07 | 2014-07-08 | International Business Machines Corporation | Efficient storage of meta-bits within a system memory |
| US8782485B2 (en) | 2012-01-19 | 2014-07-15 | International Business Machines Corporation | Hierarchical channel marking in a memory system |
| US8843806B2 (en) | 2012-01-19 | 2014-09-23 | International Business Machines Corporation | Dynamic graduated memory device protection in redundant array of independent memory (RAIM) systems |
| US20130191685A1 (en) * | 2012-01-19 | 2013-07-25 | International Business Machines Corporation | Per-rank channel marking in a memory system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4358848A (en) * | 1980-11-14 | 1982-11-09 | International Business Machines Corporation | Dual function ECC system with block check byte |
| US4845664A (en) * | 1986-09-15 | 1989-07-04 | International Business Machines Corp. | On-chip bit reordering structure |
| US4995041A (en) | 1989-02-03 | 1991-02-19 | Digital Equipment Corporation | Write back buffer with error correcting capabilities |
| US5099484A (en) * | 1989-06-09 | 1992-03-24 | Digital Equipment Corporation | Multiple bit error detection and correction system employing a modified Reed-Solomon code incorporating address parity and catastrophic failure detection |
| US5291498A (en) * | 1991-01-29 | 1994-03-01 | Convex Computer Corporation | Error detecting method and apparatus for computer memory having multi-bit output memory circuits |
| US5642366A (en) * | 1994-07-05 | 1997-06-24 | Adaptec, Inc. | Global parity symbol for interleaved reed-solomon coded data |
| JPH08249826A (ja) * | 1995-03-10 | 1996-09-27 | Nippon Conlux Co Ltd | 情報記録媒体及び情報記録再生方法 |
-
1998
- 1998-09-24 US US09/160,771 patent/US6282686B1/en not_active Expired - Lifetime
-
1999
- 1999-09-22 EP EP99307511A patent/EP0989493A3/en not_active Withdrawn
- 1999-09-24 JP JP11270292A patent/JP2000112833A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0989493A2 (en) | 2000-03-29 |
| US6282686B1 (en) | 2001-08-28 |
| EP0989493A3 (en) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0989491B1 (en) | Technique for partioning data to correct memory part failures | |
| JP2000112833A (ja) | 複数の単一エラ―訂正コ―ド・ワ―ドにわたってパリティを共用するための技法 | |
| EP1204921B1 (en) | System and method for detecting double-bit errors and for correcting errors due to component failures | |
| JP4071940B2 (ja) | メモリ設計のための共有式誤り訂正 | |
| US6473880B1 (en) | System and method for protecting data and correcting bit errors due to component failures | |
| EP0989681B1 (en) | Technique for correcting single-bit errors and detecting paired double-bit errors | |
| US6996766B2 (en) | Error detection/correction code which detects and corrects a first failing component and optionally a second failing component | |
| US6044483A (en) | Error propagation operating mode for error correcting code retrofit apparatus | |
| US6973613B2 (en) | Error detection/correction code which detects and corrects component failure and which provides single bit error correction subsequent to component failure | |
| US6018817A (en) | Error correcting code retrofit method and apparatus for multiple memory configurations | |
| US7496826B2 (en) | Method, system, and apparatus for adjacent-symbol error correction and detection code | |
| US6751769B2 (en) | (146,130) error correction code utilizing address information | |
| US20040003336A1 (en) | Error detection/correction code which detects and corrects memory module/transmitter circuit failure | |
| US6442726B1 (en) | Error recognition in a storage system | |
| JPH06324951A (ja) | 誤り検査／訂正機能を有するコンピュータ・システム | |
| US5666371A (en) | Method and apparatus for detecting errors in a system that employs multi-bit wide memory elements | |
| US6393597B1 (en) | Mechanism for decoding linearly-shifted codes to facilitate correction of bit errors due to component failures | |
| EP1116114B1 (en) | Technique for detecting memory part failures and single, double, and triple bit errors | |
| US7080305B2 (en) | System and method for correcting data errors | |
| US5761221A (en) | Memory implemented error detection and correction code using memory modules | |
| JP2732862B2 (ja) | データ伝送試験装置 | |
| JPH10312340A (ja) | 半導体記憶装置におけるエラー検出，訂正方式 | |
| JP2006323434A (ja) | データ処理装置及びそのメモリ訂正方法 | |
| JP2000517080A (ja) | 記憶装置 | |
| JPS6024493B2 (ja) | メモリ制御方式 |