JP2001256046A - 命令実行装置 - Google Patents
命令実行装置Info
- Publication number
- JP2001256046A JP2001256046A JP2000066218A JP2000066218A JP2001256046A JP 2001256046 A JP2001256046 A JP 2001256046A JP 2000066218 A JP2000066218 A JP 2000066218A JP 2000066218 A JP2000066218 A JP 2000066218A JP 2001256046 A JP2001256046 A JP 2001256046A
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction
- source data
- inter
- transfer instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】 プログラムメモリのビット幅を増加せずにア
ドレスマップを拡張することができ、端子数を増加する
ことのない安価な命令実行装置を提供する。 【解決手段】命令実行装置において、演算に使用するソ
ースデータ１１３を書き込み保持するための第１レジス
タ１０４と第２レジスタ１０５と、第１および第２レジ
スタ１０４、１０５とのそれぞれの間でレジスタ間転送
命令に応じて、各レジスタへの書き込みを許可するライ
ト許可信号１１８、１１９を出力するライト許可信号選
択部１０８と、各レジスタからそれぞれ出力される第１
および第２ソースデータ１１６、１１７を、レジスタ間
転送命令に応じて選択するソースデータ選択部１０６
と、ソースデータ１１３をレジスタ間転送命令に応じて
演算する演算部１０７と、命令信号１１２がレジスタ間
転送命令であるかを判断するレジスタ間転送命令判断部
１２０〜１２２とを具備した。
ドレスマップを拡張することができ、端子数を増加する
ことのない安価な命令実行装置を提供する。 【解決手段】命令実行装置において、演算に使用するソ
ースデータ１１３を書き込み保持するための第１レジス
タ１０４と第２レジスタ１０５と、第１および第２レジ
スタ１０４、１０５とのそれぞれの間でレジスタ間転送
命令に応じて、各レジスタへの書き込みを許可するライ
ト許可信号１１８、１１９を出力するライト許可信号選
択部１０８と、各レジスタからそれぞれ出力される第１
および第２ソースデータ１１６、１１７を、レジスタ間
転送命令に応じて選択するソースデータ選択部１０６
と、ソースデータ１１３をレジスタ間転送命令に応じて
演算する演算部１０７と、命令信号１１２がレジスタ間
転送命令であるかを判断するレジスタ間転送命令判断部
１２０〜１２２とを具備した。
Description
【０００１】
【発明の属する技術分野】本発明は、命令コードを読み
出して解読し、実行する命令実行装置に関する。
出して解読し、実行する命令実行装置に関する。
【０００２】
【従来の技術】従来、命令コードを読み出して解読し、
実行する命令実行装置は図３のようになっている。図３
において、３０１はプログラムメモリ、３０２は命令デ
コーダ、３０３はレジスタ、３０４は演算部、３０５は
ライト許可信号、３０６はデスティネーションアドレ
ス、３０７はソースアドレス、３０８は命令、３０９は
ソースデータ、３１０はデスティネーションデータ、３
１１はプログラムデータである。また、図４は、図３に
おけるプログラムデータの命令フォーマットとアドレス
マップの模式図である。このような命令実行装置におい
て、プログラムメモリ３０１から出力されたプログラム
データ３１１は、命令デコーダ３０２によって、命令フ
ォーマットを所定のフィールドに分割し、ソースアドレ
ス３０７、デスティネーションアドレス３０６、命令信
号３０８を抽出する。また、命令３０８が書込みを必要
とする命令であれば、ライト許可信号３０５も発生す
る。レジスタ３０３は、演算命令を実行する際、演算に
使用するデータを書き込み保持するためのものであっ
て、ソースアドレス３０７に対応するソースデータ３０
９を出力する。演算部３０４はソースデータ３０９を命
令３０８に応じて演算し、デスティネーションデータ３
１０として出力する。レジスタ３０３はライト許可信号
３０５が有効であればデスティネーションデータ３１０
を記憶する。
実行する命令実行装置は図３のようになっている。図３
において、３０１はプログラムメモリ、３０２は命令デ
コーダ、３０３はレジスタ、３０４は演算部、３０５は
ライト許可信号、３０６はデスティネーションアドレ
ス、３０７はソースアドレス、３０８は命令、３０９は
ソースデータ、３１０はデスティネーションデータ、３
１１はプログラムデータである。また、図４は、図３に
おけるプログラムデータの命令フォーマットとアドレス
マップの模式図である。このような命令実行装置におい
て、プログラムメモリ３０１から出力されたプログラム
データ３１１は、命令デコーダ３０２によって、命令フ
ォーマットを所定のフィールドに分割し、ソースアドレ
ス３０７、デスティネーションアドレス３０６、命令信
号３０８を抽出する。また、命令３０８が書込みを必要
とする命令であれば、ライト許可信号３０５も発生す
る。レジスタ３０３は、演算命令を実行する際、演算に
使用するデータを書き込み保持するためのものであっ
て、ソースアドレス３０７に対応するソースデータ３０
９を出力する。演算部３０４はソースデータ３０９を命
令３０８に応じて演算し、デスティネーションデータ３
１０として出力する。レジスタ３０３はライト許可信号
３０５が有効であればデスティネーションデータ３１０
を記憶する。
【０００３】
【発明が解決しようとする課題】ところが、従来の命令
実行装置では以下の問題があった。図５は、拡張後の命
令フォーマットと拡張後のアドレスマップの模式図であ
って、デスティネーションアドレス、ソースアドレス及
び命令のビット幅がそれぞれ８ビットで２５６番地のア
ドレス空間を持つ場合の例を示したものである。図４に
示した命令フォーマット４０１におけるアドレスマップ
４０２を拡張しようとする際に、図５に示すように拡張
後の命令フォーマット５０１は、ソースアドレス３０７
とデスティネーションアドレス３０６のビット幅をそれ
ぞれ拡張する必要がある。図５は、図４と比較してアド
レス空間を２倍にした場合を示しているが、この場合プ
ログラムメモリ３０１のビット幅が２ビット増えるた
め、プログラムメモリ３０１の容量を増やす必要が有る
と共に、プログラムデータ３１１のビット幅を増やす必
要がある。例えば、プログラムメモリ３０１以降の装置
がＬＳＩ内部に入っているような場合には、プログラム
データ３１１のビット幅の増加はＬＳＩの端子の増加と
なりコストの大きな上昇を招いていた。本発明は、この
ような問題を解決するためになされたものであり、プロ
グラムメモリのビット幅を増加することなくアドレスマ
ップを拡張することができ、その結果、端子数を増加す
ることのない安価な命令実行装置を提供することを目的
とする。
実行装置では以下の問題があった。図５は、拡張後の命
令フォーマットと拡張後のアドレスマップの模式図であ
って、デスティネーションアドレス、ソースアドレス及
び命令のビット幅がそれぞれ８ビットで２５６番地のア
ドレス空間を持つ場合の例を示したものである。図４に
示した命令フォーマット４０１におけるアドレスマップ
４０２を拡張しようとする際に、図５に示すように拡張
後の命令フォーマット５０１は、ソースアドレス３０７
とデスティネーションアドレス３０６のビット幅をそれ
ぞれ拡張する必要がある。図５は、図４と比較してアド
レス空間を２倍にした場合を示しているが、この場合プ
ログラムメモリ３０１のビット幅が２ビット増えるた
め、プログラムメモリ３０１の容量を増やす必要が有る
と共に、プログラムデータ３１１のビット幅を増やす必
要がある。例えば、プログラムメモリ３０１以降の装置
がＬＳＩ内部に入っているような場合には、プログラム
データ３１１のビット幅の増加はＬＳＩの端子の増加と
なりコストの大きな上昇を招いていた。本発明は、この
ような問題を解決するためになされたものであり、プロ
グラムメモリのビット幅を増加することなくアドレスマ
ップを拡張することができ、その結果、端子数を増加す
ることのない安価な命令実行装置を提供することを目的
とする。
【０００４】
【課題を解決するための手段】上記問題を解決するため
に、本発明は、命令コードを読み出して解読し、実行す
る命令実行装置において、プログラムデータを出力する
プログラムメモリと、前記プログラムデータに基づいて
演算命令、データ転送命令などの命令信号をデコードす
る命令デコーダと、前記命令デコーダから出力され、か
つ、演算に使用するソースデータを書き込み保持するた
めの第１レジスタと、前記第１レジスタとは別に演算に
使用するソースデータを書き込み保持するための第２レ
ジスタと、前記第１レジスタおよび前記第２レジスタと
のそれぞれの間でデータを転送するレジスタ間転送命令
に応じて、前記第１レジスタへの書き込みを許可するラ
イト許可信号および前記第２レジスタへの書き込みを許
可するライト許可信号を出力するライト許可信号選択部
と、前記第１レジスタと前記第２レジスタからそれぞれ
出力される第１および第２ソースデータを、前記レジス
タ間転送命令に応じて選択するソースデータ選択部と、
前記ソースデータ選択部から出力されたソースデータを
前記レジスタ間転送命令に応じて演算する演算部と、前
記ライト許可信号選択部、前記ソースデータ選択部およ
び前記演算部に設けられ、前記命令デコーダから出力さ
れた命令信号がレジスタ間転送命令であるかを判断する
レジスタ間転送命令判断部と、を具備したものである。
に、本発明は、命令コードを読み出して解読し、実行す
る命令実行装置において、プログラムデータを出力する
プログラムメモリと、前記プログラムデータに基づいて
演算命令、データ転送命令などの命令信号をデコードす
る命令デコーダと、前記命令デコーダから出力され、か
つ、演算に使用するソースデータを書き込み保持するた
めの第１レジスタと、前記第１レジスタとは別に演算に
使用するソースデータを書き込み保持するための第２レ
ジスタと、前記第１レジスタおよび前記第２レジスタと
のそれぞれの間でデータを転送するレジスタ間転送命令
に応じて、前記第１レジスタへの書き込みを許可するラ
イト許可信号および前記第２レジスタへの書き込みを許
可するライト許可信号を出力するライト許可信号選択部
と、前記第１レジスタと前記第２レジスタからそれぞれ
出力される第１および第２ソースデータを、前記レジス
タ間転送命令に応じて選択するソースデータ選択部と、
前記ソースデータ選択部から出力されたソースデータを
前記レジスタ間転送命令に応じて演算する演算部と、前
記ライト許可信号選択部、前記ソースデータ選択部およ
び前記演算部に設けられ、前記命令デコーダから出力さ
れた命令信号がレジスタ間転送命令であるかを判断する
レジスタ間転送命令判断部と、を具備したものである。
【０００５】
【発明の実施の形態】以下、本発明の実施例を図に基づ
いて説明する。図１は本発明の実施例を示す命令実行装
置のブロック図、図２は図１における命令フォーマット
とアドレス空間の拡張の関係を示したものである。図１
において、１０１は命令実行装置、１０２はプログラム
メモリ、１０３は命令デコーダ、１０４は第１レジス
タ、１０５は第２レジスタ、１０６はソースデータ選択
装置、１０７は演算部、１０８はライト許可信号選択
部、１０９はライト許可信号、１１０はデスティネーシ
ョンアドレス、１１１はソースアドレス，１１２は命
令，１１３はソースデータ、１１４はデスティネーショ
ンデータ、１１５はプログラムデータ、１１６は第１ソ
ースデータ、１１７は第２ソースデータ、１１８は第１
ライト許可信号、１１９は第２ライト許可信号、１２
０、１２１、１２２はレジスタ間転送判断部である。本
発明が従来技術と異なる点は、以下のとおりである。命
令実行装置１において、演算に使用するソースデータを
書き込み保持するためのレジスタとして、第１レジスタ
１０４と、前記第１レジスタ１０４とは別の第２レジス
タ１０４を設けた点である。また、命令デコーダ１０３
と第１レジスタ１０４との間、および命令デコーダ１０
３と第２レジスタ１０５との間には、ライト許可信号選
択部１０８が設けられており、データを転送するレジス
タ間転送命令に応じて、第１レジスタ１０４への書き込
みを許可するライト許可信号１１８を出力すると共に、
第２レジスタ１０５への書き込みを許可するライト許可
信号１１９を出力するようになっている。また、第１レ
ジスタ１０４と第２レジスタ１０５の後段には、ソース
データ選択部１０６が設けられ、第１レジスタ１０４と
第２レジスタ１０５からそれぞれ出力される第１ソース
データ１１６および第２ソースデータ１１７を、レジス
タ間転送命令に応じて選択するようになっている。ま
た、ライト許可信号選択部１０８、ソースデータ選択部
１０６および演算部１０７にはそれぞれレジスタ間転送
命令判断部１２０、１２１、１２２が設けられ、命令デ
コーダ１０３から出力された命令信号１１２がレジスタ
間転送命令であるか否かを判断するようになっている。
次に動作を説明する。まず、プログラムメモリ１０２か
ら出力されたプログラムデータ１１５は、命令デコーダ
１０３でデスティネーションアドレス１１０，ソースア
ドレス１１１，命令１１２に分解される。このうち、ソ
ースアドレス１１１は第１レジスタ１０４と第２レジス
タ１０５に共通に入力され、そのアドレスに応じた値が
第１ソースデータ１１６ならびに第２ソースデータ１１
７として出力される。また、プログラムメモリ１０２に
格納されたプログラムの一つであるレジスタ転送命令は
命令デコーダ１０３から命令信号の中に含まれて出力さ
れるが、ここではレジスタ間転送命令判断部１２０、１
２１，１２２により、命令１１２がレジスタ間転送命令
である場合とそうでない場合で出力信号の切替えを行な
う。また、命令１１２が第２レジスタ１０５から第１レ
ジスタへ１０４のレジスタ間転送命令の場合には、ソー
スデータ選択部１０６が第２ソースデータ１１７をソー
スデータ１１３として出力し、それ以外の場合には、第
１ソースデータ１１６をソースデータ１１３に出力す
る。さらに、演算部１０７を通過する命令１１２が通常
の転送命令やレジスタ間転送命令の場合はソースデータ
１１３をデスティネーションデータ１１４にそのまま出
力しそれ以外の場合は命令１１２に応じた演算結果をデ
スティネーションデータ１１４に出力する。また、ライ
ト許可信号選択部１０８では、命令１１２が第１レジス
タ１０４から第２レジスタ１０５へのレジスタ間転送命
令の場合に限って第２ライト許可信号１１９を有効にし
て第１ライト許可信号１１８を無効にする。このときの
デスティネーションデータ１１４の書込みは第２レジス
タ１０５に対して行われる。命令１１２が第１レジスタ
１０４から第２レジスタ１０５へのレジスタ間転送命令
以外の場合は第１ライト許可信号１１８のみを有効にし
て第２ライト許可信号１１９は無効とする。このときの
デスティネーションデータ１１４の書込みは第１レジス
タ１０４に対して行われる。このように第１レジスタ１
０４から第２レジスタ１０５へのレジスタ間転送命令の
際は、ソースデータ選択部１０６は第１ソースデータ１
１６を選択し、ライト許可信号選択部１０８は第２ライ
ト許可信号１１９を有効にする。逆に第２レジスタ１０
５から第１レジスタ１０４へのレジスタ間転送命令の際
は、ソースデータ選択部１０６は第２ソースデータ１１
７を選択しライト許可信号選択部１０８は第１ライト許
可信号１１８を有効にする。そのため、図２の命令フォ
ーマット２０１に示す命令フィールドに使われていない
ビットパターンが２つ有れば、命令ビット幅を増やすこ
と無くアドレスマップを２倍に拡張することができる
（第１アドレスマップ２０２と第２アドレスマップ２０
３）。もし、命令フィールドに空きのビットパターンが
無い場合でも命令ビット幅を１ビット増やすだけでアド
レスマップを拡張することができる。したがって、本発
明は、デスティネーションアドレス、ソースアドレスを
別々のレジスタに書き込む構成にしたので、命令フォー
マットのフィールドを拡大せず、また、プログラムメモ
リのビット幅を増加することなく、アドレスマップを拡
張することができる。その結果、端子数を増加すること
のない安価な命令実行装置を提供することができる。
いて説明する。図１は本発明の実施例を示す命令実行装
置のブロック図、図２は図１における命令フォーマット
とアドレス空間の拡張の関係を示したものである。図１
において、１０１は命令実行装置、１０２はプログラム
メモリ、１０３は命令デコーダ、１０４は第１レジス
タ、１０５は第２レジスタ、１０６はソースデータ選択
装置、１０７は演算部、１０８はライト許可信号選択
部、１０９はライト許可信号、１１０はデスティネーシ
ョンアドレス、１１１はソースアドレス，１１２は命
令，１１３はソースデータ、１１４はデスティネーショ
ンデータ、１１５はプログラムデータ、１１６は第１ソ
ースデータ、１１７は第２ソースデータ、１１８は第１
ライト許可信号、１１９は第２ライト許可信号、１２
０、１２１、１２２はレジスタ間転送判断部である。本
発明が従来技術と異なる点は、以下のとおりである。命
令実行装置１において、演算に使用するソースデータを
書き込み保持するためのレジスタとして、第１レジスタ
１０４と、前記第１レジスタ１０４とは別の第２レジス
タ１０４を設けた点である。また、命令デコーダ１０３
と第１レジスタ１０４との間、および命令デコーダ１０
３と第２レジスタ１０５との間には、ライト許可信号選
択部１０８が設けられており、データを転送するレジス
タ間転送命令に応じて、第１レジスタ１０４への書き込
みを許可するライト許可信号１１８を出力すると共に、
第２レジスタ１０５への書き込みを許可するライト許可
信号１１９を出力するようになっている。また、第１レ
ジスタ１０４と第２レジスタ１０５の後段には、ソース
データ選択部１０６が設けられ、第１レジスタ１０４と
第２レジスタ１０５からそれぞれ出力される第１ソース
データ１１６および第２ソースデータ１１７を、レジス
タ間転送命令に応じて選択するようになっている。ま
た、ライト許可信号選択部１０８、ソースデータ選択部
１０６および演算部１０７にはそれぞれレジスタ間転送
命令判断部１２０、１２１、１２２が設けられ、命令デ
コーダ１０３から出力された命令信号１１２がレジスタ
間転送命令であるか否かを判断するようになっている。
次に動作を説明する。まず、プログラムメモリ１０２か
ら出力されたプログラムデータ１１５は、命令デコーダ
１０３でデスティネーションアドレス１１０，ソースア
ドレス１１１，命令１１２に分解される。このうち、ソ
ースアドレス１１１は第１レジスタ１０４と第２レジス
タ１０５に共通に入力され、そのアドレスに応じた値が
第１ソースデータ１１６ならびに第２ソースデータ１１
７として出力される。また、プログラムメモリ１０２に
格納されたプログラムの一つであるレジスタ転送命令は
命令デコーダ１０３から命令信号の中に含まれて出力さ
れるが、ここではレジスタ間転送命令判断部１２０、１
２１，１２２により、命令１１２がレジスタ間転送命令
である場合とそうでない場合で出力信号の切替えを行な
う。また、命令１１２が第２レジスタ１０５から第１レ
ジスタへ１０４のレジスタ間転送命令の場合には、ソー
スデータ選択部１０６が第２ソースデータ１１７をソー
スデータ１１３として出力し、それ以外の場合には、第
１ソースデータ１１６をソースデータ１１３に出力す
る。さらに、演算部１０７を通過する命令１１２が通常
の転送命令やレジスタ間転送命令の場合はソースデータ
１１３をデスティネーションデータ１１４にそのまま出
力しそれ以外の場合は命令１１２に応じた演算結果をデ
スティネーションデータ１１４に出力する。また、ライ
ト許可信号選択部１０８では、命令１１２が第１レジス
タ１０４から第２レジスタ１０５へのレジスタ間転送命
令の場合に限って第２ライト許可信号１１９を有効にし
て第１ライト許可信号１１８を無効にする。このときの
デスティネーションデータ１１４の書込みは第２レジス
タ１０５に対して行われる。命令１１２が第１レジスタ
１０４から第２レジスタ１０５へのレジスタ間転送命令
以外の場合は第１ライト許可信号１１８のみを有効にし
て第２ライト許可信号１１９は無効とする。このときの
デスティネーションデータ１１４の書込みは第１レジス
タ１０４に対して行われる。このように第１レジスタ１
０４から第２レジスタ１０５へのレジスタ間転送命令の
際は、ソースデータ選択部１０６は第１ソースデータ１
１６を選択し、ライト許可信号選択部１０８は第２ライ
ト許可信号１１９を有効にする。逆に第２レジスタ１０
５から第１レジスタ１０４へのレジスタ間転送命令の際
は、ソースデータ選択部１０６は第２ソースデータ１１
７を選択しライト許可信号選択部１０８は第１ライト許
可信号１１８を有効にする。そのため、図２の命令フォ
ーマット２０１に示す命令フィールドに使われていない
ビットパターンが２つ有れば、命令ビット幅を増やすこ
と無くアドレスマップを２倍に拡張することができる
（第１アドレスマップ２０２と第２アドレスマップ２０
３）。もし、命令フィールドに空きのビットパターンが
無い場合でも命令ビット幅を１ビット増やすだけでアド
レスマップを拡張することができる。したがって、本発
明は、デスティネーションアドレス、ソースアドレスを
別々のレジスタに書き込む構成にしたので、命令フォー
マットのフィールドを拡大せず、また、プログラムメモ
リのビット幅を増加することなく、アドレスマップを拡
張することができる。その結果、端子数を増加すること
のない安価な命令実行装置を提供することができる。
【０００６】
【発明の効果】以上述べたように、本発明によれば、デ
スティネーションアドレス、ソースアドレスを別々のレ
ジスタに書き込む構成にしたので、プログラムメモリの
ビット幅を増加することなく、アドレスマップを拡張す
ることができ、その結果、端子数を増加することのない
安価な命令実行装置を提供できる効果がある。
スティネーションアドレス、ソースアドレスを別々のレ
ジスタに書き込む構成にしたので、プログラムメモリの
ビット幅を増加することなく、アドレスマップを拡張す
ることができ、その結果、端子数を増加することのない
安価な命令実行装置を提供できる効果がある。
【図１】本発明の実施例を示す命令実行装置のブロック
図である。
図である。
【図２】図１における命令フォーマットと第１および第
２アドレスマップの模式図である。
２アドレスマップの模式図である。
【図３】従来の命令実行装置のブロック図である。
【図４】図３におけるプログラムデータの命令フォーマ
ットとアドレスマップの模式図であ
ットとアドレスマップの模式図であ
【図５】拡張後の命令フォーマットと拡張後のアドレス
マップの模式図であって、デスティネーションアドレ
ス、ソースアドレス及び命令のビット幅がそれぞれ８ビ
ットで２５６番地のアドレス空間を持つ場合の例を示し
たものである。
マップの模式図であって、デスティネーションアドレ
ス、ソースアドレス及び命令のビット幅がそれぞれ８ビ
ットで２５６番地のアドレス空間を持つ場合の例を示し
たものである。
１０１ 命令実行装置 １０２ プログラムメモリ １０３ 命令デコーダ １０４ 第１レジスタ １０５ 第２レジスタ １０６ ソースデータ選択部 １０７ 演算部 １０８ ライト許可信号選択部 １２０〜１２２ レジスタ間転送命令判断部 ２０１ 命令フォーマット ２０２ 第１アドレスマップ ２０３ 第２アドレスマップ
Claims (1)
- 【請求項１】命令コードを読み出して解読し、実行する
命令実行装置において、 プログラムデータを出力するプログラムメモリと、 前記プログラムデータに基づいて演算命令、データ転送
命令などの命令信号をデコードする命令デコーダと、 前記命令デコーダから出力され、かつ、演算に使用する
ソースデータを書き込み保持するための第１レジスタ
と、 前記第１レジスタとは別に演算に使用するソースデータ
を書き込み保持するための第２レジスタと、 前記第１レジスタおよび前記第２レジスタとのそれぞれ
の間でデータを転送するレジスタ間転送命令に応じて、
前記第１レジスタへの書き込みを許可するライト許可信
号および前記第２レジスタへの書き込みを許可するライ
ト許可信号を出力するライト許可信号選択部と、 前記第１レジスタと前記第２レジスタからそれぞれ出力
される第１および第２ソースデータを、前記レジスタ間
転送命令に応じて選択するソースデータ選択部と、 前記ソースデータ選択部から出力されたソースデータを
前記レジスタ間転送命令に応じて演算する演算部と、 前記ライト許可信号選択部、前記ソースデータ選択部お
よび前記演算部に設けられ、前記命令デコーダから出力
された命令信号がレジスタ間転送命令であるかを判断す
るレジスタ間転送命令判断部と、を具備したことを特徴
とする命令実行装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000066218A JP3541936B2 (ja) | 2000-03-10 | 2000-03-10 | 命令実行装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000066218A JP3541936B2 (ja) | 2000-03-10 | 2000-03-10 | 命令実行装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001256046A true JP2001256046A (ja) | 2001-09-21 |
| JP3541936B2 JP3541936B2 (ja) | 2004-07-14 |
Family
ID=18585608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000066218A Expired - Fee Related JP3541936B2 (ja) | 2000-03-10 | 2000-03-10 | 命令実行装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3541936B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03141434A (ja) * | 1989-06-19 | 1991-06-17 | Nec Corp | マイクロコンピュータ |
-
2000
- 2000-03-10 JP JP2000066218A patent/JP3541936B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03141434A (ja) * | 1989-06-19 | 1991-06-17 | Nec Corp | マイクロコンピュータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3541936B2 (ja) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5499380A (en) | Data processor and read control circuit, write control circuit therefor | |
| US7340589B2 (en) | Shift prefix instruction decoder for modifying register information necessary for decoding the target instruction | |
| JPH1165839A (ja) | プロセッサの命令制御機構 | |
| JPH08339298A (ja) | マイクロプロセッサにおける命令追加方法及びそれを用いたマイクロプロセッサ | |
| JP4471947B2 (ja) | データ処理装置及びデータ処理方法 | |
| JP3541936B2 (ja) | 命令実行装置 | |
| US20070150641A1 (en) | Bus Address Selecting Circuit and Bus Address Selecting Method | |
| JPWO2010029682A1 (ja) | 情報処理装置 | |
| JP2004021422A (ja) | マイクロコンピュータ | |
| EP0328422A2 (en) | Microcomputer system | |
| JPS6049438A (ja) | メモリ装置 | |
| JPS58109950A (ja) | ヒドンメモリアクセス制御回路 | |
| JP2003108541A (ja) | プロセッサ、メモリテスト方法及びメモリテストシステム | |
| JP2636513B2 (ja) | 記憶装置および方法 | |
| JP2987281B2 (ja) | プロセッサ | |
| JP4859176B2 (ja) | マイクロプロセッサ及びｉ／ｏポート置換方法 | |
| JP2005056033A (ja) | レジスタ回路 | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPH05298178A (ja) | 半導体集積回路 | |
| JPH04188323A (ja) | マイクロ命令読み出し方式 | |
| JPH0683987A (ja) | マイクロコンピュータ | |
| JPH0427575B2 (ja) | ||
| JP2010020625A (ja) | 信号処理プロセッサ及び半導体装置 | |
| JPH01283635A (ja) | バッファ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040324 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |