JP2001250861A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same

Info

Publication number
JP2001250861A
JP2001250861A JP2000058796A JP2000058796A JP2001250861A JP 2001250861 A JP2001250861 A JP 2001250861A JP 2000058796 A JP2000058796 A JP 2000058796A JP 2000058796 A JP2000058796 A JP 2000058796A JP 2001250861 A JP2001250861 A JP 2001250861A
Authority
JP
Japan
Prior art keywords
film
insulating film
metal wiring
insulating
interlayer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000058796A
Other languages
Japanese (ja)
Inventor
Yoichi Oikawa
洋一 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000058796A priority Critical patent/JP2001250861A/en
Publication of JP2001250861A publication Critical patent/JP2001250861A/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture a semiconductor device having a multilayer wiring structure without peeling of an interlayer film and of metal wiring and with an easy and simple process. SOLUTION: The semiconductor device 8 contains a lower layer metal wiring 2 formed on a base film 1, an organic interlayer film 4 composed of an insulating material formed on the base film 1 and on the lower layer metal wiring 2, an upper layer metal wiring 7 formed on the organic interlayer film 4, contact metal members 12 that are connected to the lower layer metal wiring 2 piercing the organic interlayer film 4. The adhesion between the metal wiring and the interlayer film is enhanced by inserting a first insulating film 10 between the lower layer metal film 2 and the organic interlayer film 4 and a second insulating film 14 between the upper layer metal wiring 7 and the organic interlayer film 4. Forming the first insulating film 10 with a material that can be etched selectively against the second insulating film 14 makes the mask of photo-resist unnecessary in removing the first insulating film 10 in through holes 11 on the lower layer metal wiring 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置および同半導体装置の製造方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a multilayer wiring structure and a method for manufacturing the semiconductor device.

【0002】[0002]

【従来の技術】GaAsなどの化合物半導体装置は、移
動体通信用MMIC(マイクロ波モノリシックIC)と
して広く用いられており、移動体通信機器の小型化およ
び多機能化にともない、同半導体装置のさらなる小型化
・多機能化が要求されている。そして、この種の半導体
装置の小型化のためには配線の多層化が必須技術となっ
ている。配線の多層化においては、配線間が確実に遮断
されることが重要であり、そのために層間容量を低く抑
えるべく、層間膜には低誘電率の材料を用いると共に膜
厚は5μm以上と、厚く設定される。
2. Description of the Related Art Compound semiconductor devices such as GaAs are widely used as MMICs (microwave monolithic ICs) for mobile communication. Miniaturization and multifunctionality are required. In order to reduce the size of this type of semiconductor device, multilayer wiring is an essential technology. It is important for the wiring to be multilayered that it is important to surely cut off between the wirings. For this reason, in order to suppress the interlayer capacitance to be low, a material having a low dielectric constant is used for the interlayer film and the film thickness is as large as 5 μm or more. Is set.

【0003】また、Si基板を主に用いるLSIでは微
細化が進むにつれ、配線間容量の影響が顕著になるた
め、低誘電率膜を配線間および層間膜として用いて、配
線間の電界の広がりを抑制し、配線間容量を低減する試
みが行われている。これらの層間膜としては、フッ素を
含む低誘電率有機膜が、比誘電率が最も低く、3未満で
あるため、有望視されている。
Further, in LSIs mainly using a Si substrate, the influence of inter-wiring capacitance becomes remarkable as miniaturization progresses. Therefore, the spread of an electric field between wirings by using a low dielectric constant film as an inter-wiring and interlayer film. Attempts have been made to reduce the capacitance and reduce the capacitance between wires. As these interlayer films, low-dielectric-constant organic films containing fluorine have the lowest relative dielectric constant and are less than 3, and thus are promising.

【0004】以下、5μmの厚い有機膜を層間膜として
用いた多層配線構造を有する半導体装置の従来の製造方
法について説明する。ベンゾシクロブテン(BCB)な
どの有機膜をドライエッチングにて加工する場合、フォ
トレジストと成分が似通っているために、フォトレジス
トとの選択比はほとんど1である。したがってフォトレ
ジストのみをマスクとして用いて有機膜をドライエッチ
ングする場合は、有機膜よりも十分に厚く、オーバーエ
ッチング分を見込んだ厚さのフォトレジストが必要とな
る。
A conventional method for manufacturing a semiconductor device having a multilayer wiring structure using a 5 μm thick organic film as an interlayer film will be described below. When an organic film such as benzocyclobutene (BCB) is processed by dry etching, the selectivity with the photoresist is almost 1 because the components are similar to the photoresist. Therefore, when dry-etching an organic film using only a photoresist as a mask, a photoresist that is sufficiently thicker than the organic film and has a thickness that allows for over-etching is required.

【0005】しかし、その場合、フォトレジストが厚す
ぎて、微細パターンが解像できないという問題が生じる
ので、この問題を解決すべくフォトレジストと絶縁膜な
どのハードマスクを用いたドライエッチング方法が提案
されている。この方法に関しては、Robert D.
Tacitoらの論文(“Patterning of
Benzocyclobutene by Reac
tive Ion Etching”,J.Elect
rochem.Soc.,Vol.143,No.8,
1996)や、特開平02−244625号公報、特開
平10−256240号公報などに開示されている。
However, in this case, a problem arises that the photoresist is too thick to resolve a fine pattern. To solve this problem, a dry etching method using a photoresist and a hard mask such as an insulating film is proposed. Have been. For this method, see Robert D. et al.
A paper by Tacito et al. (“Patterning of
Benzocyclobutene by Reac
five Ion Etching ", J. Elect
rochem. Soc. , Vol. 143, No. 8,
1996), JP-A-02-244625, and JP-A-10-256240.

【0006】図3の(A)ないし(C)はこの従来の半
導体装置の製造方法における各工程の半導体装置を示す
断面側面図である。図3に示した第1の従来方法では、
まず、半導体基板(図示せず)上に、シリコン酸化膜な
どの絶縁膜からなる下地膜1を形成した後、Auメッキ
からなる下層金属配線2を形成する。つづいて全面に有
機層間膜とするベンゾシクロブテン(BCB)を5μm
の厚さに塗布し、その後、300℃で20分間キュアし
て、有機層間膜4を形成する。
FIGS. 3A to 3C are cross-sectional side views showing a semiconductor device in each step in the conventional method of manufacturing a semiconductor device. In the first conventional method shown in FIG.
First, a base film 1 made of an insulating film such as a silicon oxide film is formed on a semiconductor substrate (not shown), and then a lower metal wiring 2 made of Au plating is formed. Next, benzocyclobutene (BCB) as an organic interlayer film is formed on the entire surface to a thickness of 5 μm.
And cured at 300 ° C. for 20 minutes to form an organic interlayer film 4.

【0007】さらに、有機層間膜4上に、厚さ0.2μ
mのSiO2膜14を成膜し、その上に厚さ1μmのフ
ォトレジスト6を形成する(図3の(A))。次に、フ
ォトレジスト層6をマスクにして、SiO2膜14をC
HF3とCF4とArとの混合ガスを用いたRIE(Re
active Ion Etching)にて、異方的
にドライエッチングする。さらに、フォトレジスト層6
とSiO2膜5をマスクとして、有機層間膜4をドライ
エッチングし、スルーホール11を得る(図3の
(B))。
Further, a thickness of 0.2 μm is formed on the organic interlayer film 4.
An m 2 SiO 2 film 14 is formed, and a 1 μm thick photoresist 6 is formed thereon (FIG. 3A). Next, using the photoresist layer 6 as a mask, the SiO 2
RIE (Re) using a mixed gas of HF 3 , CF 4 and Ar
Dry etching is performed anisotropically by active ion etching. Further, the photoresist layer 6
The organic interlayer film 4 is dry-etched using the SiO2 film 5 and the mask as a mask to obtain a through hole 11 (FIG. 3B).

【0008】なお、このときのドライエッチングとして
は、Cl2とO2との混合ガスを用いることにより、有機
層間膜4を異方的に、また、SiO2との選択比が40
以上でエッチングすることができる。したがって、有機
層間膜4をドライエッチングした後では、フォトレジス
ト層6は除去されているが、SiO2膜14は残ってい
る。そして、コンタクトメタル12と上層金属配線7を
メッキまたはスパッタを用いて順次形成し、多層配線構
造を得る(図3の(C))。
In the dry etching at this time, by using a mixed gas of Cl 2 and O 2 , the organic interlayer film 4 is made anisotropic and the selectivity to SiO 2 is 40.
Thus, etching can be performed. Therefore, after the organic interlayer film 4 is dry-etched, the photoresist layer 6 is removed, but the SiO 2 film 14 remains. Then, the contact metal 12 and the upper metal wiring 7 are sequentially formed by plating or sputtering to obtain a multilayer wiring structure (FIG. 3C).

【0009】しかしながら、この手法では、下層金属配
線2がAuやCuの場合、有機層間膜膜と下層金属配線
2との密着性が悪いため、図3の(C)におけるAで示
した箇所などで、有機層間膜4が下層金属配線2から剥
がれるという問題が生じる。また、有機膜エッチング時
にエッチングストッパがないため、オーバーエッチング
により下層金属配線2のAuやCuも一部がエッチング
されてしまい、その結果、スルーホール11の側壁部や
SiO2膜14表面に再付着13が生じて、下層、上層
配線間のショートが発生する場合がある。
However, in this method, when the lower metal wiring 2 is made of Au or Cu, the adhesion between the organic interlayer film and the lower metal wiring 2 is poor. This causes a problem that the organic interlayer film 4 is peeled off from the lower metal wiring 2. Further, since there is no etching stopper at the time of etching the organic film, Au and Cu of the lower metal wiring 2 are also partially etched by the over-etching, and as a result, are re-adhered to the side wall of the through hole 11 and the surface of the SiO 2 film 14. 13 may occur, causing a short circuit between the lower layer and the upper layer wiring.

【0010】この問題点を解決するために、下層金属配
線2の上にSiO2膜を挿入する方法が提案されてお
り、この第2の従来方法を、図4を用いて説明する。図
4の(A)ないし(D)は第2の従来の製造方法におけ
る各工程の半導体装置を示す断面側面図である。なお、
図中、図3と同一の要素には同一の符号が付されてい
る。
In order to solve this problem, a method of inserting an SiO 2 film on the lower metal wiring 2 has been proposed. This second conventional method will be described with reference to FIG. 4A to 4D are cross-sectional side views showing a semiconductor device in each step in a second conventional manufacturing method. In addition,
In the figure, the same elements as those in FIG. 3 are denoted by the same reference numerals.

【0011】半導体基板(図示せず)上に、シリコン酸
化膜などの絶縁膜からなる下地膜1を形成した後、Au
メッキからなる下層金属配線2を形成し、その上に、厚
さ0.2μmのSiO2膜3Aを成膜する。その後、全
面に有機層間膜4であるベンゾシクロブテン(BCB)
を形成し、その上に、厚さ0.2μmのSiO2膜8A
を成膜し、さらにこの酸化膜上に厚さ1μmのフォトレ
ジスト層6を形成する(図4の(A))。次に、フォト
レジスト層6をマスクにして、SiO2膜8AをCHF3
とCF4とArとの混合ガスとを用いたRIEにて、異
方的にドライエッチングし、さらに、フォトレジスト層
6とSiO2膜8Aをマスクとして、Cl2とO2との混
合ガスを用いたRIEにて、有機層間膜4をドライエッ
チングする(図4の(B))。有機層間膜4のドライエ
ッチングでは、SiO2との選択比が40以上でエッチ
ングすることができるため、下層配線上のSiO2膜3
Aはエッチングストッパとなり、下層配線がエッチング
されることはない。また、フォトレジスト層6は除去さ
れているが、有機層間膜4上のSiO2膜8Aは残って
いる。
After a base film 1 made of an insulating film such as a silicon oxide film is formed on a semiconductor substrate (not shown), Au
The lower metal wiring 2 made of plating is formed, and a 0.2 μm thick SiO 2 film 3A is formed thereon. Thereafter, benzocyclobutene (BCB) which is an organic interlayer film 4 is formed on the entire surface.
Is formed, and a 0.2 μm thick SiO 2 film 8A is formed thereon.
Is formed, and a photoresist layer 6 having a thickness of 1 μm is formed on the oxide film (FIG. 4A). Next, using the photoresist layer 6 as a mask, the SiO 2 film 8A CHF 3
Dry etching is performed anisotropically by RIE using a mixed gas of CF 4 and Ar, and a mixed gas of Cl 2 and O 2 is further etched using the photoresist layer 6 and the SiO 2 film 8A as a mask. The organic interlayer film 4 is dry-etched by the used RIE (FIG. 4B). In the dry etching of the organic interlayer film 4, since the selectivity of the SiO 2 can be etched at least 40, SiO 2 film 3 on the lower layer wiring
A serves as an etching stopper, and the lower wiring is not etched. Although the photoresist layer 6 has been removed, the SiO 2 film 8A on the organic interlayer film 4 remains.

【0012】そして、下層金属配線2とコンタクトを得
るために、全面をCHF3とCF4とArとの混合ガスと
を用いたRIEにてSiO2膜3Aをエッチングして、
下層配線上のSiO2膜3Aを除去する。このとき、有
機層間膜4上のSiO2膜8Aも同時に除去される(図
4の(C))。そして、コンタクトメタル12と上層金
属配線7をメッキまたはスパッタを用いて、順次形成し
て、多層配線構造を得る(図4の(D))。
Then, in order to obtain a contact with the lower metal wiring 2, the SiO 2 film 3A is etched on the entire surface by RIE using a mixed gas of CHF 3 , CF 4 and Ar,
The SiO 2 film 3A on the lower wiring is removed. At this time, the SiO 2 film 8A on the organic interlayer film 4 is simultaneously removed (FIG. 4C). Then, the contact metal 12 and the upper metal wiring 7 are sequentially formed by plating or sputtering to obtain a multilayer wiring structure (FIG. 4D).

【0013】しかしながら、この手法では、有機層間膜
4上のメタル配線は密着性が悪いため、上層金属配線7
が有機層間膜4から剥がれるという問題が生じる。この
問題を解決するには、有機層間膜4上のSiO2膜8A
を残し、その上に上層金属配線7を形成すればよい。し
たがって、第2の従来方法にて、有機層間膜4をドライ
エッチングした後、スルーホール部のみを開口したフォ
トレジスト層を形成し、このフォトレジスト層で下層金
属配線2上のSiO2膜3Aをエッチングする方法が考
えられる。しかし、スルーホール部で5μmの厚さを微
細に解像できるフォトレジスト層を作成することは技術
的に困難である。仮に作成できたとしても、工程数が増
えることは否めない。
However, in this method, since the metal wiring on the organic interlayer film 4 has poor adhesion, the upper metal wiring 7
Is removed from the organic interlayer film 4. To solve this problem, an SiO 2 film 8A on the organic interlayer film 4 is used.
And the upper metal wiring 7 may be formed thereon. Therefore, after the organic interlayer film 4 is dry-etched by the second conventional method, a photoresist layer having only a through-hole is formed, and the SiO 2 film 3A on the lower metal wiring 2 is formed with the photoresist layer. An etching method is conceivable. However, it is technically difficult to form a photoresist layer capable of finely resolving a thickness of 5 μm in the through hole. Even if it can be created, it is undeniable that the number of processes increases.

【0014】本発明はこのような問題を解決するために
なされたもので、その目的は、層間膜や金属配線の剥が
れを生じることなく、しかも容易かつ簡素な工程で製造
できる、多層配線構造を有する半導体装置を提供するこ
とである。また、本発明の目的は、多層配線構造を有す
る半導体装置を、層間膜や金属配線の剥がれを生じるこ
となく、しかも容易かつ簡素な工程で製造できる製造方
法を提供することである。
The present invention has been made to solve such a problem, and an object of the present invention is to provide a multilayer wiring structure which can be manufactured by an easy and simple process without peeling of an interlayer film or a metal wiring. And a semiconductor device having the same. Another object of the present invention is to provide a manufacturing method capable of manufacturing a semiconductor device having a multilayer wiring structure in an easy and simple process without peeling of an interlayer film or a metal wiring.

【0015】[0015]

【課題を解決するための手段】本発明は、上記目的を達
成するため、下地膜の上に形成された第1の金属配線
と、前記下地膜および前記第1の金属配線の上に形成さ
れた絶縁材料から成る層間膜と、前記層間膜の上に形成
された第2の金属配線と、前記層間膜を貫通するスルー
ホールを通じて前記第1の金属配線に接続するコンタク
トメタルとを含む半導体装置であって、前記第1の金属
配線と前記層間膜との間に介在する第1の絶縁膜と、前
記第2の金属配線と前記層間膜との間に介在する第2の
絶縁膜とを含み、前記第1の絶縁膜は、前記第2の絶縁
膜に対して選択的にエッチング可能な材料から成ること
を特徴とする。
In order to achieve the above object, the present invention provides a first metal wiring formed on a base film, and a first metal wiring formed on the base film and the first metal wiring. Semiconductor device including an interlayer film made of an insulating material, a second metal wire formed on the interlayer film, and a contact metal connected to the first metal wire through a through hole penetrating the interlayer film. And a first insulating film interposed between the first metal wiring and the interlayer film, and a second insulating film interposed between the second metal wiring and the interlayer film. And wherein the first insulating film is made of a material that can be selectively etched with respect to the second insulating film.

【0016】また、本発明は、下地膜の上に第1の金属
配線を形成し、前記下地膜および前記第1の金属配線の
上に絶縁材料から成る層間膜を形成し、前記層間膜を貫
通して前記第1の金属配線を露出させるスルーホールを
前記第1の金属配線の上に形成し、前記スルーホールに
導電性材料を充填してコンタクトメタルを形成すると共
に前記層間膜の上に第2の金属配線を形成する半導体装
置の製造方法であって、前記第1の金属配線および前記
層間膜の上にそれぞれ形成する第1および第2の絶縁膜
の材料として、前記第1の絶縁膜を前記第2の絶縁膜に
対して選択にエッチング可能な材料を用い、前記層間膜
を形成する前に前記第1の金属配線および前記下地膜の
上に前記第1の絶縁膜を形成し、その後、前記第1の絶
縁膜の上に前記層間膜を形成し、前記スルーホールを形
成する前に、前記層間膜の上に前記第2の絶縁膜を形成
し、前記スルーホールは、前記第1の絶縁膜をエッチン
グストッパとしてエッチングにより前記第2の絶縁膜お
よび前記層間膜を貫通して形成し、つづいて、前記スル
ーホール内の前記第1の絶縁膜を、前記第2の絶縁膜に
対して選択的にエッチングした後、前記スルーホールに
導電性材料を充填して前記コンタクトメタルを形成する
と共に前記層間膜上の前記第2の絶縁膜の上に前記第2
の金属配線を形成することを特徴とする。
Further, according to the present invention, a first metal wiring is formed on a base film, and an interlayer film made of an insulating material is formed on the base film and the first metal wiring. A through hole is formed on the first metal wiring to penetrate and expose the first metal wiring, a conductive material is filled in the through hole to form a contact metal, and a through hole is formed on the interlayer film. A method of manufacturing a semiconductor device for forming a second metal wiring, wherein the first and second insulating films are formed on the first metal wiring and the interlayer film, respectively. Forming a first insulating film on the first metal wiring and the base film before forming the interlayer film by using a material capable of selectively etching a film with respect to the second insulating film; And thereafter, the layer is formed on the first insulating film. Forming a film, forming the second insulating film on the interlayer film before forming the through hole, forming the second insulating film on the interlayer film by etching using the first insulating film as an etching stopper; After the first insulating film in the through hole is selectively etched with respect to the second insulating film, the first insulating film in the through hole is formed through the insulating film and the interlayer film. The contact metal is formed by filling a conductive material, and the second insulating film is formed on the second insulating film on the interlayer film.
Is formed.

【0017】本発明では、第1の金属配線と層間膜との
間、および第2の金属配線と層間膜との間にそれぞれ、
各金属配線と層間膜との両方に対して密着性の良好な第
1および第2の絶縁膜を介在させることができるので、
層間膜が第1の金属配線から剥がれたり、また第2の金
属配線が層間膜から剥がれるといった問題は解消する。
そして、スルーホールを通じてコンタクトメタルを第1
の金属配線に接続すべく第1の金属配線上の第1の絶縁
膜を除去する際、第1の絶縁膜が、第2の絶縁膜に対し
て選択的にエッチング可能な材料から成るため、第2の
絶縁膜上にフォトレジスト層などを形成することなく、
第1の絶縁膜のみを選択的にエッチングすることができ
る。したがって、容易かつ簡素な工程で、第1および第
2の絶縁膜を含む多層配線構造を形成することができ
る。
According to the present invention, between the first metal wiring and the interlayer film, and between the second metal wiring and the interlayer film,
Since the first and second insulating films having good adhesion to both the metal wiring and the interlayer film can be interposed,
The problem that the interlayer film is peeled off from the first metal wiring and the second metal wiring is peeled off from the interlayer film are solved.
Then, the contact metal is first placed through the through hole.
When removing the first insulating film on the first metal wiring to connect to the first metal wiring, the first insulating film is made of a material that can be selectively etched with respect to the second insulating film. Without forming a photoresist layer or the like on the second insulating film,
Only the first insulating film can be selectively etched. Therefore, a multilayer wiring structure including the first and second insulating films can be formed by an easy and simple process.

【0018】[0018]

【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図1の(A)ないし(D)
は、本発明の製造方法の一例による各工程における半導
体装置を示す断面側面図である。そして、図1の(D)
は本発明による半導体装置の一例を示している。図中、
図3などと同一の要素には同一の符号が付されている。
Embodiments of the present invention will be described below with reference to the drawings. (A) to (D) of FIG.
FIG. 4 is a cross-sectional side view illustrating a semiconductor device in each step according to an example of the manufacturing method of the present invention. And (D) of FIG.
Shows an example of a semiconductor device according to the present invention. In the figure,
The same elements as those in FIG. 3 and the like are denoted by the same reference numerals.

【0019】まず、図1の(D)を参照して、本発明の
半導体装置の一例について説明する。図1の(D)に示
した、多層配線構造を備えた半導体装置8は、下層金属
配線2(第1の金属配線)および下地膜1の上に、厚さ
0.2μmの第1の絶縁膜10、厚さ5μmの有機層間
膜4、ならびに第1の絶縁膜10とは組成の異なる、厚
さ0.2μmの第2の絶縁膜14が順次形成されてい
る。そして、第2の絶縁膜14上に上層金属配線7(第
2の金属配線)が形成され、第1の絶縁膜10、有機層
間膜4、ならびに第2の絶縁膜14を通って、上層金属
配線7と下層金属配線2とをつなぐコンタクトメタル1
2が形成されている。
First, an example of a semiconductor device of the present invention will be described with reference to FIG. The semiconductor device 8 having the multilayer wiring structure shown in FIG. 1D has a 0.2 μm-thick first insulating film on the lower metal wiring 2 (first metal wiring) and the underlying film 1. A film 10, an organic interlayer film 4 having a thickness of 5 μm, and a second insulating film 14 having a composition different from that of the first insulating film 10 and having a thickness of 0.2 μm are sequentially formed. Then, an upper metal wiring 7 (second metal wiring) is formed on the second insulating film 14, passes through the first insulating film 10, the organic interlayer film 4, and the second insulating film 14, and passes through the upper metal wiring 7. Contact metal 1 connecting wiring 7 and lower metal wiring 2
2 are formed.

【0020】上記有機層間膜4としてはベンゾシクロブ
テン(BCB)膜やポリイミド膜など、カーボン(C)
を含む膜であればよい。無論、層間容量を抑える上で有
機層間膜4の誘電率は低いほど良好な結果が得られる。
また、第1および第2の絶縁膜10、14の材料として
は、ドライエッチングする際に第1の絶縁膜10を第2
の絶縁膜14に対して選択的にエッチングすることが可
能な材料を用いる。たとえば、シリコン窒化膜(SiN
膜)とシリコン酸化膜(SiO2膜)がその1例であ
り、下層金属配線2上にある第1の絶縁膜10としてS
iN膜を用いた場合、有機層間膜4上にある第2の絶縁
膜14としてはSiO2膜を用いる。逆に、第1の絶縁
膜10としてSiO2膜を用いた場合は、第2の絶縁膜
14としてSiN膜を用いる。
The organic interlayer film 4 is made of carbon (C) such as a benzocyclobutene (BCB) film or a polyimide film.
Any film may be used as long as it contains. Of course, in order to suppress the interlayer capacitance, the lower the dielectric constant of the organic interlayer film 4, the better the result.
Further, as a material of the first and second insulating films 10 and 14, the first insulating film 10
A material that can be selectively etched with respect to the insulating film 14 is used. For example, a silicon nitride film (SiN
Film) and a silicon oxide film (SiO 2 film) are one example, and the first insulating film 10 on the lower metal wiring 2 is made of S
When an iN film is used, an SiO 2 film is used as the second insulating film 14 on the organic interlayer film 4. Conversely, when a SiO 2 film is used as the first insulating film 10, a SiN film is used as the second insulating film 14.

【0021】このように、本実施の形態例の半導体装置
8では、下層金属配線2と有機層間膜4との間、および
上層金属配線7と有機層間膜4との間にそれぞれ、各金
属配線と有機層間膜4との両方に密着性の良好な第1お
よび第2の絶縁膜10、14を介在させることができる
ので、有機層間膜4が下層金属配線2から剥がれたり、
また上層金属配線7が有機層間膜4から剥がれるといっ
た問題は解消する。
As described above, in the semiconductor device 8 of the present embodiment, each metal wiring is provided between the lower metal wiring 2 and the organic interlayer film 4 and between the upper metal wiring 7 and the organic interlayer film 4. Since the first and second insulating films 10 and 14 having good adhesion can be interposed in both the first and second organic interlayer films 4, the organic interlayer film 4 can be separated from the lower metal wiring 2,
In addition, the problem that the upper metal wiring 7 is separated from the organic interlayer film 4 is solved.

【0022】そして、以下で詳しく説明するように、ス
ルーホールを通じてコンタクトメタル12を下層金属配
線2に接続すべく下層金属配線2上の第1の絶縁膜10
を除去する際、第1の絶縁膜10が、第2の絶縁膜14
に対して選択にエッチング可能な材料から成るため、第
2の絶縁膜14上にフォトレジスト層などを形成するこ
となく、第1の絶縁膜10のみを選択的にエッチングす
ることができる。したがって、容易かつ簡素な工程で、
上記第1および第2の絶縁膜10、14を含む多層配線
構造を形成することができる。
Then, as described in detail below, the first insulating film 10 on the lower metal interconnection 2 is connected to connect the contact metal 12 to the lower metal interconnection 2 through the through hole.
Is removed, the first insulating film 10 becomes the second insulating film 14
Therefore, only the first insulating film 10 can be selectively etched without forming a photoresist layer or the like on the second insulating film 14. Therefore, in an easy and simple process,
A multilayer wiring structure including the first and second insulating films 10 and 14 can be formed.

【0023】次に、本発明の半導体装置の製造方法の一
例について図1の(A)ないし(D)を参照して説明す
る。まず、半導体基板(図示せず)上に、シリコン酸化
膜などの絶縁膜からなる下地膜1を形成した後、Auメ
ッキからなる下層金属配線2を形成する。つづいて、全
面に厚さ0.2μmのSiN膜を第1の絶縁膜10とし
て形成し、その後、有機層間膜とするベンゾシクロブテ
ン(BCB)を5μmの厚さに塗布し、300℃で20
分間キュアして、有機層間膜4を形成する。有機層間膜
4上には、厚さ0.2μmのSiO2膜を第2の絶縁膜
14として成膜し、その上に厚さ1μmのフォトレジス
ト層6を形成する(図1の(A))。次に、フォトレジ
スト層6をマスクにして、第2の絶縁膜14をCHF3
とCF4とArとの混合ガスを用いたRIEにて、異方
的にドライエッチングする。さらに、フォトレジスト層
6と第2の絶縁膜14とをマスクとして、有機層間膜4
をドライエッチングし、スルーホール11を得る(図1
の(B))。なお、このときのドライエッチングとして
は、Cl2とO2との混合ガスを用いることにより、有機
層間膜4を異方的に、また、SiO2との選択比が4
0、SiNとの選択比が50以上でエッチングすること
ができる。したがって、有機層間膜4をドライエッチン
グした後では、下層金属配線2上のSiNによる第1の
絶縁膜10はエッチングストッパとなり、下層金属配線
2上に第1の絶縁膜10が残存している。また、有機層
間膜4上のフォトレジスト層6は除去されているが、S
iO 2による第2の絶縁膜14は残っている。
Next, one example of a method of manufacturing a semiconductor device according to the present invention will be described.
Examples will be described with reference to FIGS.
You. First, silicon oxide is placed on a semiconductor substrate (not shown).
After forming the base film 1 made of an insulating film such as a film, the Au film is formed.
The lower metal wiring 2 composed of a pin is formed. Next, all
A 0.2 μm thick SiN film is used as the first insulating film 10 on the surface.
Benzocyclobute to form an organic interlayer film
(BCB) is applied to a thickness of 5 μm,
After curing for minutes, an organic interlayer film 4 is formed. Organic interlayer film
4 is a SiO 2 layer having a thickness of 0.2 μm.TwoThe film is a second insulating film
14 and a 1 μm thick photoresist on top of it.
A layer 6 is formed (FIG. 1A). Next, the photo cashier
Using the strike layer 6 as a mask, the second insulating film 14 isThree
And CFFourIs anisotropic by RIE using a mixed gas of Ar and Ar
Dry etching. In addition, a photoresist layer
6 and the second insulating film 14 as a mask,
Is dry-etched to obtain a through hole 11 (FIG. 1).
(B)). In this case, as dry etching
Is ClTwoAnd OTwoBy using a mixed gas with
An interlayer film 4 is formed anisotropically and SiOTwoIs 4
0, Etching with a selectivity to SiN of 50 or more
Can be. Therefore, the organic interlayer film 4 is dry-etched.
After the first metallization, the first
The insulating film 10 functions as an etching stopper, and
2, the first insulating film 10 remains. Also the organic layer
Although the photoresist layer 6 on the interlayer film 4 has been removed,
iO TwoThe second insulating film 14 is left.

【0024】次に、下層金属配線2上の第1の絶縁膜1
0を、第2の絶縁膜14の材料であるSiO2に対して
選択性があるエッチング条件で、異方的にエッチングす
る(図1の(C))。たとえば、CHF3とO2との混合
ガスを用いたRIEにて、選択比SiN/SiO2は約
10が得られる。そして、全面にTi/Auからなるメ
ッキパスをスパッタし、スルーホール部と上層配線部と
が開口したフォトレジスト層(図示せず)を形成した
後、スルーホール部と上層配線部とにAuメッキを形成
する。つづいて、Auメッキをマスクとして全面をイオ
ンミリングにてエッチバックして、メッキパスを除去
し、上層金属配線7およびコンタクトメタル12を得る
(図1の(D))。
Next, the first insulating film 1 on the lower metal wiring 2
0 is anisotropically etched under etching conditions having selectivity to SiO 2 as the material of the second insulating film 14 (FIG. 1C). For example, by RIE using a mixed gas of CHF 3 and O 2 , a selectivity ratio of about 10 is obtained for SiN / SiO 2 . Then, a plating pass made of Ti / Au is sputtered on the entire surface to form a photoresist layer (not shown) having an opening in the through-hole portion and the upper wiring portion, and then Au plating is applied to the through-hole portion and the upper wiring portion. Form. Subsequently, the entire surface is etched back by ion milling using the Au plating as a mask, and the plating path is removed to obtain the upper metal wiring 7 and the contact metal 12 (FIG. 1D).

【0025】このようにして製造した半導体装置8で
は、下層金属配線2と有機層間膜4間との間には第1の
絶縁膜10が介在し、有機層間膜4と上層金属配線7間
との間には第2の絶縁膜14が介在しているので、密着
性が優れており、5μmという厚い有機層間膜4を用い
ても有機層間膜4が下層金属配線2から剥がれたり、上
層金属配線7が有機層間膜4から剥がれるといったこと
がない。
In the semiconductor device 8 manufactured as described above, the first insulating film 10 is interposed between the lower metal wiring 2 and the organic interlayer film 4, and is provided between the organic interlayer film 4 and the upper metal wiring 7. Since the second insulating film 14 is interposed therebetween, the adhesiveness is excellent, and even when the organic interlayer film 4 having a thickness of 5 μm is used, the organic interlayer film 4 is peeled off from the lower metal wiring 2 or the upper metal The wiring 7 does not peel off from the organic interlayer film 4.

【0026】そして、本実施の形態例の製造方法では、
スルーホール11内の下層金属配線2上の第1の絶縁膜
10を除去する際、第1の絶縁膜10が第2の絶縁膜1
4に対して選択的にエッチング可能な材料から成るた
め、第2の絶縁膜14上にフォトレジスト層などを形成
することなく、第1の絶縁膜10のみを選択的にエッチ
ングすることができる。したがって、容易かつ簡素な工
程で、第1および第2の絶縁膜10、14を含む多層配
線構造を形成することができる。また、厚い有機層間膜
4をドライエッチングする際に、第1の絶縁膜10がエ
ッチングストッパとなるため、下層金属配線2がエッチ
ングされることがなく、その結果、下層金属配線2から
の再付着により下層金属配線2と上層金属配線7とが短
絡するといった問題も発生しない。
In the manufacturing method according to the present embodiment,
When the first insulating film 10 on the lower metal wiring 2 in the through hole 11 is removed, the first insulating film 10
4, the first insulating film 10 can be selectively etched without forming a photoresist layer or the like on the second insulating film 14. Therefore, a multilayer wiring structure including the first and second insulating films 10 and 14 can be formed by an easy and simple process. Further, when dry etching the thick organic interlayer film 4, the first insulating film 10 serves as an etching stopper, so that the lower metal wiring 2 is not etched. Therefore, the problem that the lower metal wiring 2 and the upper metal wiring 7 are short-circuited does not occur.

【0027】なお、第1の絶縁膜10としてSiO2
を、第2の絶縁膜14としてSiN膜を用いた場合は、
SiO2膜を、SiN膜に対して選択性がある条件、た
とえばC26とCOとArとの混合ガスを用いたRIE
でエッチングすればよい。また、第1および第2の絶縁
膜10、14の材料としては、SiO2およびSiNに
限らず、金属配線および層間膜に対して良好な密着性を
有し、そして、第2の絶縁膜14に対する第1の絶縁膜
10の選択的エッチングが可能なものであれば、どのよ
うな材料を用いてもかまわない。本実施の形態例では、
有機層間膜4は一例として塗布により形成したが、CV
Dによって有機層間膜4を形成してもよい。また、有機
層間膜4は1例としてBCBにより形成したが、有機膜
であればどのような材質でも構わない。
When an SiO 2 film is used as the first insulating film 10 and a SiN film is used as the second insulating film 14,
The SiO 2 film is formed under conditions having selectivity to the SiN film, for example, RIE using a mixed gas of C 2 F 6 and CO and Ar.
May be etched. The material of the first and second insulating films 10 and 14 is not limited to SiO 2 and SiN, but has good adhesion to metal wirings and interlayer films. Any material can be used as long as the first insulating film 10 can be selectively etched with respect to the above. In the present embodiment,
The organic interlayer film 4 is formed by coating as an example,
D may be used to form the organic interlayer film 4. Further, the organic interlayer film 4 is formed by BCB as an example, but any material may be used as long as it is an organic film.

【0028】次に、本発明の他の実施の形態例について
説明する。図2の(A)ないし(D)は、本発明の製造
方法の他の例による各工程における半導体装置を示す断
面側面図である。そして、図2の(D)は本発明による
半導体装置の他の例を示している。図中、図1などと同
一の要素には同一の符号が付されている。
Next, another embodiment of the present invention will be described. 2A to 2D are cross-sectional side views showing a semiconductor device in each step according to another example of the manufacturing method of the present invention. FIG. 2D shows another example of the semiconductor device according to the present invention. In the figure, the same elements as those in FIG. 1 are denoted by the same reference numerals.

【0029】図2の(D)に示した半導体装置16は、
有機層間膜4と第2の絶縁膜14との間にさらに第3の
絶縁膜18を介在させた点で上記半導体装置8と異なっ
ている。多層配線構造を有する半導体装置16は、図2
の(D)に示したように、下層金属配線2上に、厚さ
0.2μmの第1の絶縁膜10、厚さ5μmの有機層間
膜4、第1の絶縁膜10と同じ材料から成る厚さ0.2
μmの第3の絶縁膜18、第1の絶縁膜10とは組成の
異なる厚さ0.2μmの第2の絶縁膜14が順次形成さ
れている。第2の絶縁膜14の上には上層金属配線7が
形成され、第1の絶縁膜10、有機層間膜4、第3の絶
縁膜18、第2の絶縁膜14を通って、上層金属配線7
と下層金属配線2とを接続するコンタクトメタル12が
形成されている。
The semiconductor device 16 shown in FIG.
This is different from the semiconductor device 8 in that a third insulating film 18 is further interposed between the organic interlayer film 4 and the second insulating film 14. The semiconductor device 16 having a multilayer wiring structure is shown in FIG.
(D), the first insulating film 10 having a thickness of 0.2 μm, the organic interlayer film 4 having a thickness of 5 μm, and the same material as the first insulating film 10 are formed on the lower metal wiring 2. Thickness 0.2
A third insulating film 18 having a thickness of 0.2 μm and a second insulating film 14 having a thickness different from that of the first insulating film 10 and a thickness of 0.2 μm are sequentially formed. The upper metal wiring 7 is formed on the second insulating film 14, passes through the first insulating film 10, the organic interlayer film 4, the third insulating film 18, and the second insulating film 14, and passes through the upper metal wiring 7. 7
A contact metal 12 is formed for connecting the lower metal wiring 2 to the contact metal 12.

【0030】したがって、半導体装置16でも、たとえ
ば第1および第3の絶縁膜10、18を窒化シリコンで
形成し、第2の絶縁膜14を酸化シリコンで形成するな
どして、有機層間膜4と各金属配線間との間で高い密着
性を確保することができ、有機層間膜4や金属配線の剥
がれを防止することができる。
Therefore, in the semiconductor device 16 as well, for example, the first and third insulating films 10 and 18 are formed of silicon nitride, and the second insulating film 14 is formed of silicon oxide. High adhesion can be ensured between the metal wirings, and peeling of the organic interlayer film 4 and the metal wirings can be prevented.

【0031】次に、半導体装置16の製造方法について
図2の(A)ないし(D)を参照して説明する。上記実
施の形態例の場合と同様、第1の絶縁膜10と第2の絶
縁膜14はエッチング時に選択性がある膜同士であれば
どのような絶縁膜でも構わないが、ここでは一例とし
て、第1および3の絶縁膜をSiN膜、第2の絶縁膜1
4をSiO 2膜とする。
Next, a method of manufacturing the semiconductor device 16 will be described.
This will be described with reference to FIGS. The above
As in the case of the embodiment, the first insulating film 10 and the second insulating film
If the edge film 14 is a film having selectivity at the time of etching,
Any insulating film is acceptable, but here is an example.
The first and third insulating films are SiN films, and the second insulating film 1
4 for SiO TwoA membrane.

【0032】まず、半導体基板(図示せず)上に、シリ
コン酸化膜などの絶縁膜からなる下地膜1を形成した
後、Auメッキからなる下層金属配線2を形成する。つ
づいて全面に厚さ0.2μmのSiN膜を第1の絶縁膜
10として形成した後、ベンゾシクロブテン(BCB)
により厚さ5μmの有機層間膜4を形成する。有機層間
膜4の上には、厚さ0.2μmのSiN膜を第3の絶縁
膜18として形成し、さらにその上にSiO2膜を第2
の絶縁膜14として成膜した後、第2の絶縁膜14の上
に厚さ1μmのフォトレジスト層6を形成する(図2の
(A))。次に、フォトレジスト層6をマスクにして、
SiO2から成る第2の絶縁膜14と、SiNから成る
第3の絶縁膜18とを、CHF3とCF4とArとの混合
ガスを用いたRIEにて、異方的にドライエッチングす
る。さらに、Cl2とO2との混合ガスを用いたRIEに
より、フォトレジスト層6と第2および第3の絶縁膜1
4、18をマスクとして、有機層間膜4をドライエッチ
ングし、スルーホール11を得る(図2の(B))。
First, a base film 1 made of an insulating film such as a silicon oxide film is formed on a semiconductor substrate (not shown), and then a lower metal wiring 2 made of Au plating is formed. Subsequently, after forming a 0.2 μm thick SiN film as the first insulating film 10 on the entire surface, benzocyclobutene (BCB) is formed.
Thereby, an organic interlayer film 4 having a thickness of 5 μm is formed. On the organic interlayer film 4, a 0.2 μm thick SiN film is formed as a third insulating film 18, and a SiO 2 film is further formed on the second insulating film 18.
Then, a 1 μm-thick photoresist layer 6 is formed on the second insulating film 14 (FIG. 2A). Next, using the photoresist layer 6 as a mask,
The second insulating film 14 made of SiO 2 and the third insulating film 18 made of SiN are anisotropically dry-etched by RIE using a mixed gas of CHF 3 , CF 4 and Ar. Further, the photoresist layer 6 and the second and third insulating films 1 are formed by RIE using a mixed gas of Cl 2 and O 2.
The organic interlayer film 4 is dry-etched using the masks 4 and 18 as masks to obtain through holes 11 (FIG. 2B).

【0033】その後、下層金属配線2上のSiNから成
る第1の絶縁膜10を、SiO2に対して選択性がある
エッチング条件で、異方的にエッチングする(図2の
(C))。たとえば、CHF3とO2との混合ガスを用い
たRIEの場合、選択比SiN/SiO2は約10が得
られる。そして、全面にTi/Auからなるメッキパス
をスパッタし、コンタクト部と上部配線部が開口したフ
ォトレジスト層(図示せず)を形成したのち、コンタク
ト部と上層配線部にAuメッキを形成する。つづいてA
uメッキをマスクとして全面をイオンミリングにてエッ
チバックし、メッキパスを除去して、上層金属配線7を
得る(図2の(D))。
After that, the first insulating film 10 made of SiN on the lower metal wiring 2 is anisotropically etched under etching conditions having selectivity to SiO 2 (FIG. 2C). For example, in the case of RIE using a mixed gas of CHF 3 and O 2 , a selectivity of about 10 is obtained for SiN / SiO 2 . Then, a plating path made of Ti / Au is sputtered on the entire surface to form a photoresist layer (not shown) having openings in the contact portion and the upper wiring portion, and then Au plating is formed on the contact portion and the upper wiring portion. Then A
Using the u plating as a mask, the entire surface is etched back by ion milling, and the plating path is removed to obtain the upper metal wiring 7 (FIG. 2D).

【0034】したがって、この場合にも、スルーホール
11内の第1の絶縁膜10を、第2の絶縁膜14に対し
て選択的にエッチングすることができるので、半導体装
置8を製造する場合と同様、容易かつ簡素な工程で半導
体装置16を製造することができる。そして、本製造方
法では、有機層間膜4と第2の絶縁膜14との間に、第
1の絶縁膜10と同一材料による第3の絶縁膜18を介
在させるので、有機層間膜の材料により有機層間膜4に
対して高い密着性が得られる絶縁膜の材料が1種類しか
存在しないような場合でも、第1および第3の絶縁膜1
0、18をその材料により形成することで、層間膜と上
層金属配線7との間で良好な密着性を確保することがで
きる。
Therefore, also in this case, the first insulating film 10 in the through hole 11 can be selectively etched with respect to the second insulating film 14, so that the case where the semiconductor device 8 is manufactured is different. Similarly, the semiconductor device 16 can be manufactured by an easy and simple process. In the present manufacturing method, since the third insulating film 18 made of the same material as the first insulating film 10 is interposed between the organic interlayer film 4 and the second insulating film 14, Even when there is only one kind of insulating film material that can provide high adhesion to the organic interlayer film 4, the first and third insulating films 1
By forming 0 and 18 from the material, good adhesion between the interlayer film and the upper metal wiring 7 can be ensured.

【0035】[0035]

【発明の効果】以上説明したように本発明では、第1の
金属配線と層間膜との間、および第2の金属配線と層間
膜との間にそれぞれ、各金属配線と層間膜との両方に対
して密着性の良好な第1および第2の絶縁膜を介在させ
ることができるので、層間膜が第1の金属配線から剥が
れたり、また第2の金属配線が層間膜から剥がれるとい
った問題は解消する。そして、スルーホールを通じてコ
ンタクトメタルを第1の金属配線に接続すべく第1の金
属配線上の第1の絶縁膜を除去する際、第1の絶縁膜
が、第2の絶縁膜に対して選択的にエッチング可能な材
料から成るため、第2の絶縁膜上にフォトレジスト層な
どを形成することなく、第1の絶縁膜のみを選択的にエ
ッチングすることができる。したがって、容易かつ簡素
な工程で、第1および第2の絶縁膜を含む多層配線構造
を形成することができる。
As described above, according to the present invention, both the metal wiring and the interlayer film are provided between the first metal wiring and the interlayer film and between the second metal wiring and the interlayer film, respectively. Since the first and second insulating films having good adhesion to the first and second insulating films can be interposed therebetween, the problem that the interlayer film is peeled off from the first metal wiring and the second metal wiring is peeled off from the interlayer film. To eliminate. Then, when the first insulating film on the first metal wiring is removed to connect the contact metal to the first metal wiring through the through hole, the first insulating film is selected with respect to the second insulating film. Since the first insulating film is made of a material that can be selectively etched, only the first insulating film can be selectively etched without forming a photoresist layer or the like on the second insulating film. Therefore, a multilayer wiring structure including the first and second insulating films can be formed by an easy and simple process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)ないし(D)は、本発明の製造方法の一
例による各工程における半導体装置を示す断面側面図で
ある。
FIGS. 1A to 1D are cross-sectional side views showing a semiconductor device in each step according to an example of a manufacturing method of the present invention.

【図2】(A)ないし(D)は、本発明の製造方法の他
の例による各工程における半導体装置を示す断面側面図
である。
FIGS. 2A to 2D are cross-sectional side views showing a semiconductor device in each step according to another example of the manufacturing method of the present invention.

【図3】(A)ないし(C)は従来の半導体装置の製造
方法における各工程の半導体装置を示す断面側面図であ
る。
FIGS. 3A to 3C are cross-sectional side views showing a semiconductor device in each step in a conventional method of manufacturing a semiconductor device.

【図4】(A)ないし(D)は第2の従来の製造方法に
おける各工程の半導体装置を示す断面側面図である。
FIGS. 4A to 4D are cross-sectional side views showing a semiconductor device in each step in a second conventional manufacturing method.

【符号の説明】[Explanation of symbols]

1……下地膜、2……下層金属配線、4……有機層間
膜、5……SiO2膜、6……フォトレジスト、7……
上層金属配線、8……半導体装置、10……第1の絶縁
膜、11……スルーホール、12……コンタクトメタ
ル、13……再付着、14……第2の絶縁膜、16……
半導体装置、18……第3の絶縁膜。
DESCRIPTION OF SYMBOLS 1 ... Base film, 2 ... Lower metal wiring, 4 ... Organic interlayer film, 5 ... SiO2 film, 6 ... Photoresist, 7 ...
Upper metal wiring, 8: semiconductor device, 10: first insulating film, 11: through hole, 12: contact metal, 13: redeposition, 14: second insulating film, 16:
Semiconductor device, 18... Third insulating film.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA04 BA04 DA01 DA04 DA16 DA23 DA26 DB03 DB23 EA06 5F033 HH13 HH18 JJ01 JJ13 JJ18 KK13 PP15 PP26 QQ08 QQ09 QQ13 QQ14 QQ16 QQ25 QQ27 QQ28 QQ37 RR04 RR06 RR21 RR22 SS11 SS21 TT04 XX14 5F058 AA10 AB02 AC10 AD09 AD10 AF04 AG01 AH02  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F004 AA04 BA04 DA01 DA04 DA16 DA23 DA26 DB03 DB23 EA06 5F033 HH13 HH18 JJ01 JJ13 JJ18 KK13 PP15 PP26 QQ08 QQ09 QQ13 QQ14 QQ16 QQ25 QQ27 QQ28 QQ37 RR04 RR04 RR04 RR04 RR04 RR06 AA10 AB02 AC10 AD09 AD10 AF04 AG01 AH02

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 下地膜の上に形成された第1の金属配線
と、前記下地膜および前記第1の金属配線の上に形成さ
れた絶縁材料から成る層間膜と、前記層間膜の上に形成
された第2の金属配線と、前記層間膜を貫通するスルー
ホールを通じて前記第1の金属配線に接続するコンタク
トメタルとを含む半導体装置であって、 前記第1の金属配線と前記層間膜との間に介在する第1
の絶縁膜と、 前記第2の金属配線と前記層間膜との間に介在する第2
の絶縁膜とを含み、 前記第1の絶縁膜は、前記第2の絶縁膜に対して選択的
にエッチング可能な材料から成ることを特徴とする半導
体装置。
A first metal wiring formed on a base film; an interlayer film made of an insulating material formed on the base film and the first metal wiring; A semiconductor device comprising: a formed second metal wiring; and a contact metal connected to the first metal wiring through a through hole penetrating the interlayer film, wherein the first metal wiring, the interlayer film, The first intervening between
An insulating film, and a second insulating film interposed between the second metal wiring and the interlayer film.
A first insulating film made of a material that can be selectively etched with respect to the second insulating film.
【請求項2】 前記層間膜と前記第2の絶縁膜との間に
介在する第3の絶縁膜を含み、前記第3の絶縁膜は前記
第1の絶縁膜と同一の材料により形成されていることを
特徴とする請求項1記載の半導体装置。
A second insulating film interposed between the interlayer film and the second insulating film, wherein the third insulating film is formed of the same material as the first insulating film. The semiconductor device according to claim 1, wherein
【請求項3】 前記第1および第2の絶縁膜はそれぞれ
窒化シリコンおよび酸化シリコンであることを特徴とす
る請求項1記載の半導体装置。
3. The semiconductor device according to claim 1, wherein said first and second insulating films are silicon nitride and silicon oxide, respectively.
【請求項4】 前記第1および第2の絶縁膜はそれぞれ
酸化シリコンおよび窒化シリコンであることを特徴とす
る請求項1記載の半導体装置。
4. The semiconductor device according to claim 1, wherein said first and second insulating films are silicon oxide and silicon nitride, respectively.
【請求項5】 下地膜の上に第1の金属配線を形成し、
前記下地膜および前記第1の金属配線の上に絶縁材料か
ら成る層間膜を形成し、前記層間膜を貫通して前記第1
の金属配線を露出させるスルーホールを前記第1の金属
配線の上に形成し、前記スルーホールに導電性材料を充
填してコンタクトメタルを形成すると共に前記層間膜の
上に第2の金属配線を形成する半導体装置の製造方法で
あって、 前記第1の金属配線および前記層間膜の上にそれぞれ形
成する第1および第2の絶縁膜の材料として、前記第1
の絶縁膜を前記第2の絶縁膜に対して選択にエッチング
可能な材料を用い、 前記層間膜を形成する前に前記第1の金属配線および前
記下地膜の上に前記第1の絶縁膜を形成し、その後、前
記第1の絶縁膜の上に前記層間膜を形成し、 前記スルーホールを形成する前に、前記層間膜の上に前
記第2の絶縁膜を形成し、 前記スルーホールは、前記第1の絶縁膜をエッチングス
トッパとしてエッチングにより前記第2の絶縁膜および
前記層間膜を貫通して形成し、 つづいて、前記スルーホール内の前記第1の絶縁膜を、
前記第2の絶縁膜に対して選択的にエッチングした後、
前記スルーホールに導電性材料を充填して前記コンタク
トメタルを形成すると共に前記層間膜上の前記第2の絶
縁膜の上に前記第2の金属配線を形成することを特徴と
する半導体装置の製造方法。
5. A method of forming a first metal wiring on a base film,
Forming an interlayer film made of an insulating material on the base film and the first metal wiring, and penetrating the interlayer film to form the first film;
Forming a through-hole on the first metal wiring, exposing a conductive material to the through-hole to form a contact metal, and forming a second metal wiring on the interlayer film. A method of manufacturing a semiconductor device to be formed, wherein the first and second insulating films formed on the first metal wiring and the interlayer film, respectively,
Using a material which can be selectively etched with respect to the second insulating film, forming the first insulating film on the first metal wiring and the base film before forming the interlayer film; Forming, then, forming the interlayer film on the first insulating film, before forming the through hole, forming the second insulating film on the interlayer film, Forming the first insulating film through the second insulating film and the interlayer film by etching using the first insulating film as an etching stopper, and then forming the first insulating film in the through hole by:
After selectively etching the second insulating film,
Manufacturing the semiconductor device, wherein the through metal is filled with a conductive material to form the contact metal, and the second metal wiring is formed on the second insulating film on the interlayer film. Method.
【請求項6】 前記第2の絶縁膜を形成する前に、前記
層間膜の上に、前記第1の絶縁膜と同一材料から成る第
3の絶縁膜を形成し、その上に前記第2の絶縁膜を形成
することを特徴とする請求項5記載の半導体装置の製造
方法。
6. A third insulating film made of the same material as that of the first insulating film is formed on the interlayer film before forming the second insulating film, and the second insulating film is formed on the third insulating film. 6. The method according to claim 5, wherein the insulating film is formed.
JP2000058796A 2000-03-03 2000-03-03 Semiconductor device and method of manufacturing the same Pending JP2001250861A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000058796A JP2001250861A (en) 2000-03-03 2000-03-03 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000058796A JP2001250861A (en) 2000-03-03 2000-03-03 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2001250861A true JP2001250861A (en) 2001-09-14

Family

ID=18579338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000058796A Pending JP2001250861A (en) 2000-03-03 2000-03-03 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2001250861A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124212A (en) * 2001-10-09 2003-04-25 Sanken Electric Co Ltd Semiconductor device and its manufacturing method
JP2004186439A (en) * 2002-12-03 2004-07-02 Sanken Electric Co Ltd Semiconductor device and method for manufacturing the same
US8766445B2 (en) 2011-10-12 2014-07-01 Mitsubishi Electric Corporation Semiconductor device
KR20140088739A (en) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 Organic light emitting device and method of manufacturing the same
CN108987357A (en) * 2017-06-05 2018-12-11 瑞萨电子株式会社 Semiconductor device and its manufacturing method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124212A (en) * 2001-10-09 2003-04-25 Sanken Electric Co Ltd Semiconductor device and its manufacturing method
JP2004186439A (en) * 2002-12-03 2004-07-02 Sanken Electric Co Ltd Semiconductor device and method for manufacturing the same
US8766445B2 (en) 2011-10-12 2014-07-01 Mitsubishi Electric Corporation Semiconductor device
KR20140088739A (en) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 Organic light emitting device and method of manufacturing the same
KR102017118B1 (en) * 2013-01-03 2019-09-03 삼성디스플레이 주식회사 Organic light emitting device and method of manufacturing the same
CN108987357A (en) * 2017-06-05 2018-12-11 瑞萨电子株式会社 Semiconductor device and its manufacturing method
JP2018206938A (en) * 2017-06-05 2018-12-27 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method of the same
CN108987357B (en) * 2017-06-05 2023-10-31 瑞萨电子株式会社 Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US4857481A (en) Method of fabricating airbridge metal interconnects
US4855252A (en) Process for making self-aligned contacts
JPH11145278A (en) Manufacture of semiconductor device
JP2001250861A (en) Semiconductor device and method of manufacturing the same
JP3040500B2 (en) Method for manufacturing semiconductor device
JPH04290249A (en) Manufacture of semiconductor device
JPH04259241A (en) Manufacture of semiconductor device
JP2001110780A (en) Method for manufacturing semiconductor device
JP2702010B2 (en) Method for manufacturing semiconductor device
JPS59205735A (en) Manufacture of semiconductor device
JPH0151076B2 (en)
JPS6378552A (en) Formation of throughhole
JP2772050B2 (en) Multilayer wiring structure and method of manufacturing the same
JPH0794490A (en) Etching method
JPH11176935A (en) Manufacture of semiconductor device
JP2003023067A (en) Formation method for via metal layer and via metal layer formed substrate
JPH02134818A (en) Formation of wiring structure body
JPH02111054A (en) Semiconductor device and manufacture thereof
JPH05218037A (en) Manufacture of semiconductor device
JP2000031271A (en) Manufacture of multi-layer interconnection semiconductor device
JPH1065000A (en) Formation of contact hole of semiconductor device
JPH0794481A (en) Manufacture of semiconductor device
JPH0223029B2 (en)
JPH0344929A (en) Manufacture of semiconductor device
JPS60227440A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040819