JP3040500B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3040500B2
JP3040500B2 JP3020869A JP2086991A JP3040500B2 JP 3040500 B2 JP3040500 B2 JP 3040500B2 JP 3020869 A JP3020869 A JP 3020869A JP 2086991 A JP2086991 A JP 2086991A JP 3040500 B2 JP3040500 B2 JP 3040500B2
Authority
JP
Japan
Prior art keywords
film
wiring layer
silicon nitride
etching
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3020869A
Other languages
Japanese (ja)
Other versions
JPH04330768A (en
Inventor
満 関口
浩 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP3020869A priority Critical patent/JP3040500B2/en
Publication of JPH04330768A publication Critical patent/JPH04330768A/en
Application granted granted Critical
Publication of JP3040500B2 publication Critical patent/JP3040500B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、多層配線を有する半
導体装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a multilayer wiring.

【0002】[0002]

【従来の技術】従来、微細化の進む半導体装置の配線形
成工程では、一般に配線材料として、Al(アルミニウ
ム)合金が用いられている。このようなAl合金は光の
反射率が高い。したがって、Al合金層を用いて多層配
線を形成する場合、下地段差に起因する配線層からの反
射光により、フォトリソグラフィ法に用いるレジストパ
ターンが断線し、所望の配線パターンを形成することが
できないという問題があった。
2. Description of the Related Art Conventionally, Al (aluminum) alloy is generally used as a wiring material in a wiring forming process of a semiconductor device which is miniaturized. Such an Al alloy has a high light reflectance. Therefore, when a multilayer wiring is formed using an Al alloy layer, a resist pattern used for a photolithography method is disconnected due to light reflected from the wiring layer due to a step in a base, and a desired wiring pattern cannot be formed. There was a problem.

【0003】このような問題を解決する方法として、配
線層であるAl合金層上にTiN膜およびTiON膜等
の反射防止膜を形成し、この反射防止膜により配線層か
らの反射光を防止する方法がある。
As a method for solving such a problem, an antireflection film such as a TiN film and a TiON film is formed on an Al alloy layer serving as a wiring layer, and the antireflection film prevents reflected light from the wiring layer. There is a way.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述、
配線層上に形成した反射防止膜は容易にエッチング除去
することができないという問題があった。すなわち、多
層配線では、下層の配線層と上層の配線層とを電気的に
接続する場合、下層の配線層上に層間絶縁膜を形成しこ
の層間絶縁膜にスルーホールを形成し、このスルーホー
ルを通じて下層の配線層と上層の配線層とを電気的に接
続する。ここで、上述のAl合金層上にTiN膜または
TiON膜等の反射防止膜を形成した配線を下層の配線
層とした場合、層間絶縁膜にスルーホールを形成するに
は、通常、CF系のエッチングガスが用いられるが、反
射防止膜となるTiN膜またはTiON膜等を良好にエ
ッチング除去することができず、下層の配線層に反射防
止膜が残置するという問題があった。その結果、下層の
配線層と上層の配線層とのコンタクト抵抗の増大および
コンタクト抵抗のばらつきが生じるという問題があっ
た。
However, as described above,
There is a problem that the antireflection film formed on the wiring layer cannot be easily removed by etching. That is, in the multilayer wiring, when electrically connecting the lower wiring layer and the upper wiring layer, an interlayer insulating film is formed on the lower wiring layer, and a through hole is formed in the interlayer insulating film. Electrically connects the lower wiring layer and the upper wiring layer. Here, when a wiring in which an antireflection film such as a TiN film or a TiON film is formed on the above-described Al alloy layer is used as a lower wiring layer, a CF-based film is usually formed to form a through hole in the interlayer insulating film. Although an etching gas is used, a TiN film or a TiON film serving as an anti-reflection film cannot be removed by etching satisfactorily, and there is a problem that the anti-reflection film remains in a lower wiring layer. As a result, there is a problem that the contact resistance between the lower wiring layer and the upper wiring layer increases and the contact resistance varies.

【0005】また、反射防止膜となるTiN膜またはT
iON膜は、フッ化水素(HF)と水との混合液を用い
ると良好にエッチング除去することができるが、この場
合、下層の配線層であるAl合金層までもエッチングさ
れるという問題があった。この発明の目的は、上記問題
点に鑑み、精密な配線パターン形状の配線層を得ること
ができ、かつ、各配線層間のコンタクト抵抗の増大およ
びコンタクト抵抗のばらつきを防止できる多層配線構造
の半導体装置の製造方法を提供することである。
Further, a TiN film or a T
The iON film can be satisfactorily removed by etching using a mixed solution of hydrogen fluoride (HF) and water. However, in this case, there is a problem that the Al alloy layer as a lower wiring layer is also etched. Was. SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to provide a semiconductor device having a multilayer wiring structure capable of obtaining a wiring layer having a precise wiring pattern shape and preventing an increase in contact resistance and a variation in contact resistance between wiring layers. Is to provide a method of manufacturing the same.

【0006】[0006]

【課題を解決するための手段】請求項1記載の半導体装
置の製造方法は、次のようにする。第1の配線層上にシ
リコン窒化膜を形成し、このシリコン窒化膜上に反射防
止膜を形成する。そして、第1の配線層を配線パターン
形状に形成した後、シリコン窒化膜をエッチングストッ
パに用いて前記反射防止膜をエッチングして除去する。
そして、表面に層間絶縁膜を形成した後、この層間絶縁
膜およびシリコン窒化膜を選択的に除去してスルーホー
ルを形成する。このスルーホールを通じて前記第1の配
線層に電気的に接続した第2の配線層を形成する。
A method of manufacturing a semiconductor device according to the first aspect is as follows. A silicon nitride film is formed on the first wiring layer, and an anti-reflection film is formed on the silicon nitride film. Then, after forming the first wiring layer in a wiring pattern shape, the antireflection film is etched away using the silicon nitride film as an etching stopper.
After forming an interlayer insulating film on the surface, the interlayer insulating film and the silicon nitride film are selectively removed to form a through hole. A second wiring layer electrically connected to the first wiring layer through the through hole is formed.

【0007】請求項2記載の半導体装置の製造方法は、
次のようにする。第1の配線層上にシリコン窒化膜を形
成し、このシリコン窒化膜上に反射防止膜を形成する。
その後、第1の配線層を配線パターン形状に形成した
後、表面に層間絶縁膜を形成する。そして、シリコン窒
化膜をエッチングストッパに用いて層間絶縁膜および反
射防止膜を選択的にエッチングして除去する。そして、
露出したシリコン窒化膜を選択的に除去してスルーホー
ルを形成した後、このスルーホールを通じて前記第1の
配線層に電気的に接続した第2の配線層を形成する。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device.
Do the following: A silicon nitride film is formed on the first wiring layer, and an anti-reflection film is formed on the silicon nitride film.
Then, after forming a first wiring layer in a wiring pattern shape, an interlayer insulating film is formed on the surface. Then, the interlayer insulating film and the antireflection film are selectively etched and removed using the silicon nitride film as an etching stopper. And
After the exposed silicon nitride film is selectively removed to form a through hole, a second wiring layer electrically connected to the first wiring layer through the through hole is formed.

【0008】[0008]

【作用】この発明の構成によれば、下層となる第1の配
線層上にシリコン窒化膜を形成し、このシリコン窒化膜
上に反射防止膜を形成する。そして、第1の配線層を配
線パターン形状に形成した後に、反射防止膜をエッチン
グする際に、シリコン窒化膜をエッチングストッパとし
て用いる。したがって、第1の配線層をエッチングする
ことがなく、かつ反射防止膜を容易かつ完全に除去する
ことができる。また、第1の配線層上に形成したシリコ
ン窒化膜は容易にエッチング除去することができる。し
たがって、スルーホール内で第1の配線層を完全に露出
することができる。
According to the structure of the present invention, a silicon nitride film is formed on a lower first wiring layer, and an antireflection film is formed on the silicon nitride film. After the first wiring layer is formed in a wiring pattern shape, the silicon nitride film is used as an etching stopper when etching the antireflection film. Therefore, the anti-reflection film can be easily and completely removed without etching the first wiring layer. Further, the silicon nitride film formed on the first wiring layer can be easily removed by etching. Therefore, the first wiring layer can be completely exposed in the through hole.

【0009】[0009]

【実施例】図1(a) 〜(f) はこの発明の第1の実施例の
半導体装置の製造方法を示す工程順断面図である。図1
(a) に示すように、シリコン基板1上に絶縁膜2を介し
て、下からAl合金層からなる第1の配線層3,シリコ
ン窒化膜4および反射防止膜となるTiN膜5の順に形
成する。TiN膜5の膜厚は、100〜500Å程度で
ある。
1A to 1F are cross-sectional views in the order of steps showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention. FIG.
1A, a first wiring layer 3 made of an Al alloy layer, a silicon nitride film 4, and a TiN film 5 serving as an anti-reflection film are formed in this order on a silicon substrate 1 with an insulating film 2 interposed therebetween. I do. The thickness of the TiN film 5 is about 100 to 500 °.

【0010】次に、図1(b) に示すように、フォトリソ
グラフィ法によりレジストパターン(図示せず)を形成
し、このレジストパターンを用いて、第1の配線層3,
シリコン窒化膜4およびTiN膜5をエッチングするこ
とにより、第1の配線層3を配線バターン形状に形成す
る。この際、反射防止膜となるTiN膜4は、第1の配
線層3による反射光を防止する。これにより、反射光に
よるレジストパターンの断線を防止することができる。
したがって、精密に第1の配線層3を配線パターン形状
に形成することができる。
Next, as shown in FIG. 1B, a resist pattern (not shown) is formed by a photolithography method, and the first wiring layer 3 is formed by using the resist pattern.
By etching the silicon nitride film 4 and the TiN film 5, the first wiring layer 3 is formed in a wiring pattern shape. At this time, the TiN film 4 serving as an antireflection film prevents light reflected by the first wiring layer 3. Thereby, disconnection of the resist pattern due to reflected light can be prevented.
Therefore, the first wiring layer 3 can be precisely formed in a wiring pattern shape.

【0011】次に、図1(c) に示すように、フッ化水素
(HF)と水との混合液を用いたウエットエッチングに
より、TiN膜5をエッチングして除去する。この際、
反射防止膜であるTiN膜5は良好にエッチングするこ
とができ、しかもシリコン窒化膜4がエッチングストッ
パとなるため、第1の配線層3はエッチングされること
がない。
Next, as shown in FIG. 1C, the TiN film 5 is removed by wet etching using a mixed solution of hydrogen fluoride (HF) and water. On this occasion,
The TiN film 5 serving as an anti-reflection film can be favorably etched, and the silicon nitride film 4 serves as an etching stopper, so that the first wiring layer 3 is not etched.

【0012】次に、図1(d) に示すように、表面にSi
2 等からなる層間絶縁膜6を形成し、この層間絶縁膜
6上にフォトレジスト層7を形成する。このフォトレジ
スト層7には、スルーホール形成のための開口をパター
ニングする。次に、図1(e) に示すように、フォトレジ
スト層7をマスクとして、層間絶縁膜6およびシリコン
窒化膜4を選択的に除去することにより、スルーホール
8を形成する。この際、層間絶縁膜6およびシリコン窒
化膜4は、CF系のガスを用いたドライエッチングによ
り容易に除去することができる。
Next, as shown in FIG.
An interlayer insulating film 6 made of O 2 or the like is formed, and a photoresist layer 7 is formed on the interlayer insulating film 6. An opening for forming a through hole is patterned in the photoresist layer 7. Next, as shown in FIG. 1E, through holes 8 are formed by selectively removing the interlayer insulating film 6 and the silicon nitride film 4 using the photoresist layer 7 as a mask. At this time, the interlayer insulating film 6 and the silicon nitride film 4 can be easily removed by dry etching using a CF-based gas.

【0013】そして、図1(f) に示すように、第1の配
線層3上に第2の配線層9を形成し、第1の配線層3と
第2の配線層9とをスルーホールを通じて電気的に接続
する。この第1の実施例によれば、反射防止膜となるT
iN膜5をエッチングして除去する際に、シリコン窒化
膜4をエッチングストッパして用いることにより、Al
合金からなる第1の配線層3がエッチングされるのをな
くすことができる。また、反射防止膜となるTiN膜5
をスルーホール8を形成する前にエッチングして除去す
るため、良好にエッチングすることができ、シリコン窒
化膜4上にTiN膜5のエッチング残りが生じることが
ない。また、エッチングストッパして用いたシリコン窒
化膜4は、ドライエッチングにより容易に除去すること
ができる。したがって、スルーホール8内で第1の配線
層3を完全に露出させることができる。その結果、第1
の配線層3と第2の配線層9とのコンタクト抵抗が低
く、コンタクト抵抗のばらつきも少ない、良好なコンタ
クト特性を有する多層配線構造の半導体装置を得ること
ができる。
Then, as shown in FIG. 1 (f), a second wiring layer 9 is formed on the first wiring layer 3, and the first wiring layer 3 and the second wiring layer 9 are formed through holes. Through the electrical connection. According to the first embodiment, T as an anti-reflection film
By using the silicon nitride film 4 as an etching stopper when removing the iN film 5 by etching,
Etching of the first wiring layer 3 made of an alloy can be eliminated. Also, a TiN film 5 serving as an anti-reflection film
Is removed by etching before forming the through hole 8, so that the etching can be performed well, and the etching residue of the TiN film 5 does not occur on the silicon nitride film 4. Further, the silicon nitride film 4 used as an etching stopper can be easily removed by dry etching. Therefore, the first wiring layer 3 can be completely exposed in the through hole 8. As a result, the first
A semiconductor device having a multilayer wiring structure having good contact characteristics with low contact resistance between the wiring layer 3 and the second wiring layer 9 and small variation in contact resistance can be obtained.

【0014】図2(a) 〜図2(g) はこの発明の第2の実
施例の半導体装置の製造方法を示す工程順断面図であ
る。図2(a) に示すように、シリコン基板1上に絶縁膜
2を介して、下からAl合金層からなる第1の配線層
3,シリコン窒化膜4および反射防止膜となるTiN膜
5の順に形成する。
FIGS. 2A to 2G are cross-sectional views in the order of steps showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention. As shown in FIG. 2A, a first wiring layer 3 made of an Al alloy layer, a silicon nitride film 4, and a TiN film 5 serving as an anti-reflection film are formed on a silicon substrate 1 via an insulating film 2 from below. Form in order.

【0015】次に、図2(b) に示すように、フォトリソ
グラフィ法によりレジストパターン(図示せず)を形成
し、このレジストパターンを用いて、第1の配線層3,
シリコン窒化膜4およびTiN膜5をエッチングするこ
とにより、第1の配線層3を配線バターン形状に形成す
る。この際、反射防止膜となるTiN膜5は、反射光を
防止する。これにより、反射光によるレジストパターン
の断線を防止することができる。したがって、精密に第
1の配線層3を配線パターン形状に形成することができ
る。
Next, as shown in FIG. 2B, a resist pattern (not shown) is formed by photolithography, and the first wiring layer 3 and
By etching the silicon nitride film 4 and the TiN film 5, the first wiring layer 3 is formed in a wiring pattern shape. At this time, the TiN film 5 serving as an anti-reflection film prevents reflected light. Thereby, disconnection of the resist pattern due to reflected light can be prevented. Therefore, the first wiring layer 3 can be precisely formed in a wiring pattern shape.

【0016】次に、図2(c) に示すように、表面にSi
2 等からなる層間絶縁膜6を形成し、この層間絶縁膜
6上にフォトレジスト層7を形成する。このフォトレジ
スト層7には、スルーホール形成のための開口をパター
ニングする。次に、図2(d) に示すように、フォトレジ
スト層7をマスクとして、層間絶縁膜6およびTiN膜
5を選択的にエッチングして除去する。この際、シリコ
ン窒化膜上4にTiN膜5のエッチング残り10が生じ
る場合がある。
Next, as shown in FIG.
An interlayer insulating film 6 made of O 2 or the like is formed, and a photoresist layer 7 is formed on the interlayer insulating film 6. An opening for forming a through hole is patterned in the photoresist layer 7. Next, as shown in FIG. 2D, using the photoresist layer 7 as a mask, the interlayer insulating film 6 and the TiN film 5 are selectively etched and removed. At this time, the etching residue 10 of the TiN film 5 may be left on the silicon nitride film 4 in some cases.

【0017】次に、図2(e) に示すように、フッ化水素
(HF)と水との混合液を用いたウエットエッチングに
より、シリコン窒化膜4上に残置したTiN膜5のエッ
チング残り10をエッチングして完全に除去する。この
際、反射防止膜であるTiN膜5は良好にエッチングす
ることができ、しかもシリコン窒化膜4がエッチングス
トッパとなるため、第1の配線層3はエッチングされる
ことがない。
Next, as shown in FIG. 2E, the remaining etching of the TiN film 5 remaining on the silicon nitride film 4 is performed by wet etching using a mixed solution of hydrogen fluoride (HF) and water. Is completely removed by etching. At this time, the TiN film 5 serving as an anti-reflection film can be favorably etched, and the silicon nitride film 4 serves as an etching stopper, so that the first wiring layer 3 is not etched.

【0018】次に、図2(f) に示すように、フォトレジ
スト層7をマスクとして、ドライエッチングによりシリ
コン窒化膜4を除去することにより、スルーホール8を
形成する。そして、図2(g) に示すように、第1の配線
層3上に第2の配線層9を形成し、第1の配線層3と第
2の配線層9とをスルーホール8を通じて電気的に接続
する。
Next, as shown in FIG. 2F, through holes 8 are formed by removing the silicon nitride film 4 by dry etching using the photoresist layer 7 as a mask. Then, as shown in FIG. 2G, a second wiring layer 9 is formed on the first wiring layer 3, and the first wiring layer 3 and the second wiring layer 9 are electrically connected through the through holes 8. Connection.

【0019】この第2の実施例によれば、層間絶縁膜6
および反射防止膜であるTiN膜5を選択的にエッチン
グ除去した際に、TiN膜5のエッチング残り10が生
じても、さらに、シリコン窒化膜4をエッチングストッ
パに用いてTiN膜5のエッチング残り10をエッチン
グする。これにより、TiN膜5を完全に除去すること
ができ、かつ第1の配線層3がエッチングされるのをな
くすことができる。また、エッチングストッパして用い
るシリコン窒化膜4は、ドライエッチングにより容易に
除去することができる。したがって、スルーホール8内
で第1の配線層3を完全に露出させることができる。そ
の結果、第1の配線層3と第2の配線層9とのコンタク
ト抵抗が低く、コンタクト抵抗のばらつきも少ない、良
好なコンタクト特性を有する多層配線構造の半導体装置
を得ることができる。
According to the second embodiment, the interlayer insulating film 6
When the TiN film 5 serving as an anti-reflection film is selectively removed by etching, even if an etching residue 10 of the TiN film 5 occurs, the etching residue of the TiN film 5 is further reduced by using the silicon nitride film 4 as an etching stopper. Is etched. Thus, the TiN film 5 can be completely removed, and the first wiring layer 3 can be prevented from being etched. In addition, the silicon nitride film 4 used as an etching stopper can be easily removed by dry etching. Therefore, the first wiring layer 3 can be completely exposed in the through hole 8. As a result, it is possible to obtain a semiconductor device having a multi-layer wiring structure having low contact resistance between the first wiring layer 3 and the second wiring layer 9 and small variation in contact resistance and having good contact characteristics.

【0020】また、この第2の実施例によれば、第2の
配線層9と電気的に接続した以外の領域の第1の配線層
3の最上部には、TiN膜5が存在する。このように配
線層上の最上部にTiN膜が存在する構造の配線は、ス
トレスマイグレーション耐性に優れていることが知られ
ている。したがって、ストレスマイグレーション耐性を
向上させた高信頼性の配線を得ることができる。
According to the second embodiment, the TiN film 5 exists on the uppermost portion of the first wiring layer 3 in a region other than the region electrically connected to the second wiring layer 9. It is known that a wiring having a structure in which a TiN film exists at the uppermost portion on a wiring layer has excellent stress migration resistance. Therefore, a highly reliable wiring with improved stress migration resistance can be obtained.

【0021】なお、この第1および第2の実施例では、
配線構造を第1の配線層3および第2の配線層9からな
る2層構造としたが、これに限らず、各層間に層間絶縁
膜を介した3層以上の多層配線構造の半導体装置にも適
用できる。また、第1および第2の配線層3,9は、A
l合金の単層からなるが、これに限らず、例えば下から
Ti/TiN/Al合金といった多層構造としても良
い。
In the first and second embodiments,
Although the wiring structure is a two-layer structure including the first wiring layer 3 and the second wiring layer 9, the present invention is not limited to this. For a semiconductor device having a multilayer wiring structure of three or more layers with an interlayer insulating film between each layer. Can also be applied. Further, the first and second wiring layers 3 and 9 include A
Although it is composed of a single layer of 1 alloy, it is not limited to this, and it may be a multilayer structure such as a Ti / TiN / Al alloy from below.

【0022】また、この第1および第2の実施例では、
フッ化水素(HF)と水との混合液を用いたウエットエ
ッチングにより、シリコン窒化膜4上に形成した反射防
止膜であるTiN膜5を選択的に除去したが、これに限
らず、シリコン窒化膜4とTiN膜5との選択比がとれ
る方法であれば、どのようなエッチング方法を用いても
良い。
In the first and second embodiments,
The TiN film 5 serving as an antireflection film formed on the silicon nitride film 4 was selectively removed by wet etching using a mixed solution of hydrogen fluoride (HF) and water, but not limited to this. Any etching method may be used as long as the selection ratio between the film 4 and the TiN film 5 can be obtained.

【0023】また、この第1および第2の実施例では、
反射防止膜としてTiN膜5を用いたが、これに限ら
ず、TiON膜でも良い。
In the first and second embodiments,
Although the TiN film 5 was used as the antireflection film, the present invention is not limited to this, and a TiON film may be used.

【0024】[0024]

【発明の効果】この発明の半導体装置の製造方法によれ
ば、第1の配線層上にシリコン窒化膜を形成し、このシ
リコン窒化膜上に反射防止膜を形成する。そして、第1
の配線層を配線パターン形状に形成した後に、反射防止
膜をエッチングする際に、シリコン窒化膜をエッチング
ストッパとして用いる。したがって、第1の配線層をエ
ッチングすることがなく、かつ、反射防止膜を容易かつ
完全に除去することができる。また、第1の配線層上に
形成したシリコン窒化膜は容易にエッチング除去するこ
とができる。したがって、スルーホール内で第1の配線
層を完全に露出することができる。
According to the method of manufacturing a semiconductor device of the present invention, a silicon nitride film is formed on a first wiring layer, and an antireflection film is formed on the silicon nitride film. And the first
When the antireflection film is etched after forming the wiring layer in the wiring pattern shape, the silicon nitride film is used as an etching stopper. Therefore, the first wiring layer is not etched, and the antireflection film can be easily and completely removed. Further, the silicon nitride film formed on the first wiring layer can be easily removed by etching. Therefore, the first wiring layer can be completely exposed in the through hole.

【0025】その結果、精密な第1の配線層を配線パタ
ーンに形成することができ、かつ第1の配線層と第2の
配線層とのコンタクト抵抗が低く、コンタクト抵抗のば
らつきも少ない、良好なコンタクト特性を有する多層配
線構造の半導体装置を得ることができる。
As a result, a precise first wiring layer can be formed in the wiring pattern, and the contact resistance between the first wiring layer and the second wiring layer is low, and the variation in the contact resistance is small. A semiconductor device having a multilayer wiring structure having excellent contact characteristics can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1(a) 〜(f) はこの発明の第1の実施例の半
導体装置の製造方法を示す工程順断面図である。
FIGS. 1A to 1F are cross-sectional views in the order of steps showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】図2(a) 〜(g) はこの発明の第2の実施例の半
導体装置の製造方法を示す工程順断面図である。
FIGS. 2A to 2G are cross-sectional views in the order of steps showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 絶縁膜 3 第1の配線層 4 シリコン窒化膜 5 TiN膜(反射防止膜) 6 層間絶縁膜 8 スルーホール 9 第2の配線層 10 TiN膜のエッチング残り Reference Signs List 1 silicon substrate 2 insulating film 3 first wiring layer 4 silicon nitride film 5 TiN film (anti-reflection film) 6 interlayer insulating film 8 through hole 9 second wiring layer 10 TiN film remaining after etching

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int. Cl. 7 , DB name) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1の配線層上にシリコン窒化膜を形成
する工程と、このシリコン窒化膜上に反射防止膜を形成
する工程と、前記第1の配線層を配線パターン形状に形
成する工程と、前記シリコン窒化膜をエッチングストッ
パに用いて前記反射防止膜をエッチングして除去する工
程と、表面に層間絶縁膜を形成する工程と、この層間絶
縁膜および前記シリコン窒化膜を選択的に除去してスル
ーホールを形成する工程と、このスルーホールを通じて
前記第1の配線層に電気的に接続した第2の配線層を形
成する工程とを含む半導体装置の製造方法。
A step of forming a silicon nitride film on the first wiring layer; a step of forming an anti-reflection film on the silicon nitride film; and a step of forming the first wiring layer in a wiring pattern shape. Etching the antireflection film using the silicon nitride film as an etching stopper, removing the antireflection film, forming an interlayer insulating film on the surface, and selectively removing the interlayer insulating film and the silicon nitride film. Forming a through hole, and forming a second wiring layer electrically connected to the first wiring layer through the through hole.
【請求項2】 第1の配線層上にシリコン窒化膜を形成
する工程と、このシリコン窒化膜上に反射防止膜を形成
する工程と、前記第1の配線層を配線パターン形状に形
成する工程と、表面に層間絶縁膜を形成する工程と、前
記シリコン窒化膜をエッチングストッパに用いて前記層
間絶縁膜および前記反射防止膜を選択的にエッチングし
て除去する工程と、露出したシリコン窒化膜を選択的に
除去してスルーホールを形成する工程と、このスルーホ
ールを通じて前記第1の配線層に電気的に接続した第2
の配線層を形成する工程とを含む半導体装置の製造方
法。
2. A step of forming a silicon nitride film on a first wiring layer, a step of forming an antireflection film on the silicon nitride film, and a step of forming the first wiring layer in a wiring pattern shape. Forming an interlayer insulating film on the surface, selectively etching and removing the interlayer insulating film and the antireflection film using the silicon nitride film as an etching stopper, and removing the exposed silicon nitride film. Forming a through hole by selectively removing the second wiring layer; and forming a second hole electrically connected to the first wiring layer through the through hole.
Forming a wiring layer of the semiconductor device.
JP3020869A 1991-02-14 1991-02-14 Method for manufacturing semiconductor device Expired - Fee Related JP3040500B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3020869A JP3040500B2 (en) 1991-02-14 1991-02-14 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3020869A JP3040500B2 (en) 1991-02-14 1991-02-14 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH04330768A JPH04330768A (en) 1992-11-18
JP3040500B2 true JP3040500B2 (en) 2000-05-15

Family

ID=12039172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3020869A Expired - Fee Related JP3040500B2 (en) 1991-02-14 1991-02-14 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3040500B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3065829B2 (en) * 1992-12-25 2000-07-17 新日本製鐵株式会社 Semiconductor device
US5635763A (en) * 1993-03-22 1997-06-03 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer
KR20020019056A (en) * 1999-06-01 2002-03-09 히가시 데쓰로 Method of manufacturing semiconductor device and manufacturing apparatus

Also Published As

Publication number Publication date
JPH04330768A (en) 1992-11-18

Similar Documents

Publication Publication Date Title
US5756396A (en) Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
US4541893A (en) Process for fabricating pedestal interconnections between conductive layers in an integrated circuit
JP3700460B2 (en) Semiconductor device and manufacturing method thereof
US4855252A (en) Process for making self-aligned contacts
JP3040500B2 (en) Method for manufacturing semiconductor device
JPH0669351A (en) Manufacture of contact of multilayer metal interconnection structure
JP2003158190A (en) Semiconductor device and its manufacturing method
KR100593126B1 (en) Method of forming a metal wiring in a semiconductor device
JP2001250861A (en) Semiconductor device and method of manufacturing the same
JP2896978B2 (en) Method for forming multilayer wiring of semiconductor device
JP2001024056A (en) Multi-layered wiring device for semiconductor device, and manufacture thereof
JPH0856024A (en) Manufacture of integrated circuit
JPH06204345A (en) Semiconductor device
JP2783898B2 (en) Method for manufacturing semiconductor device
JPH0587973B2 (en)
KR100193889B1 (en) Via hole formation method of semiconductor device
KR100373706B1 (en) a manufacturing method for wires of semiconductor devices
JPH079933B2 (en) Method for manufacturing semiconductor device
JPH07221110A (en) Interconnection structure of semiconductor device and manufacture thereof
JPH0415925A (en) Manufacture of semiconductor device
JPH0595048A (en) Manufacture of semiconductor integrated circuit device
JPH11162983A (en) Semiconductor device and its manufacture
JPH03248533A (en) Semiconductor integrated circuit device
JPS63312657A (en) Manufacture of semiconductor integrated circuit device
JPH03291936A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees