JP2001250387A

JP2001250387A - データ処理装置、及び記憶媒体

Info

Publication number: JP2001250387A
Application number: JP2000059085A
Authority: JP
Inventors: Koichi Numao; 光一沼尾
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2000-03-03
Filing date: 2000-03-03
Publication date: 2001-09-14

Abstract

(57)【要約】【課題】本発明の課題は、フラッシュＲＯＭの消去ブ
ロック構成を自動認識し、その消去ブロック構成に基づ
いたデータの書込み／消去を行なうことにより、フラッ
シュＲＯＭの変更をより容易にすることである。【解決手段】ＣＰＵ２は、特殊起動指示３１が入力さ
れた場合には、フラッシュＲＯＭ８のデータを全て消去
して、最小ブロック８２全てに消去識別コードを書込
む。そして、一つの最小ブロック８２のアドレスに対し
て消去コマンドを出力した際に、同時に消去される最小
ブロックのサイズを加算したサイズを消去ブロックサイ
ズとして、フラッシュＲＯＭ構成格納エリア６２に格納
する。ＣＰＵ２は、フラッシュＲＯＭ構成格納エリア６
２に格納されたデータが有効であれば、フラッシュＲＯ
Ｍ構成格納エリア６２に格納されたデータに基づきフラ
ッシュＲＯＭ８に対するデータの書込み／消去を行な
う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ処理装置、
及び記憶媒体に係り、詳細には、フラッシュＲＯＭに対
するデータの書込み／消去を行なうデータ処理装置、及
び記憶媒体に関する。

【０００２】

【従来の技術】従来、データの書き換えが可能なＲＯＭ
（Read Only Memory）であるＰＲＯＭ（Programmable R
OM）のうち、記憶されているデータの全部あるいは一部
を電気的に消去して、再書込みを可能とするフラッシュ
ＲＯＭが知られている。フラッシュＲＯＭは、高集積化
に向いた構造、衝撃に強い、データを保持するための電
源が不要であるなどの特徴を持つため、携帯型パソコン
（パーソナル・コンピュータ）、ＰＤＡ（Personal Dig
ital Assistants）、携帯型電話機、デジタルカメラ等
における記憶媒体として利用されている。

【０００３】また、フラッシュＲＯＭは、記憶したデー
タの消去を行なう際には、消去ブロックと呼ばれる所定
の固定長のブロック（以下、「消去ブロック」と称す
る。）単位でデータの消去を行なう。そのため、フラッ
シュＲＯＭの消去ブロック構成に応じて、フラッシュＲ
ＯＭに対するデータの書込み／消去が行なわれていた。

【０００４】

【発明が解決しようとする課題】しかしながら、一般
に、フラッシュＲＯＭの消去ブロック構成は、容量、メ
ーカー等により異なるが、従来、フラッシュＲＯＭを用
いる装置（携帯型パソコン、ＰＤＡ、携帯型電話機、デ
ジタルカメラ等）は、特定のフラッシュＲＯＭに対応し
て開発されていた。そのため、例えば、今まで使用して
いたフラッシュＲＯＭの容量が足りなくなったり、今ま
で使用していたフラッシュＲＯＭと同一のフラッシュＲ
ＯＭの入手ができなくなったなどの理由により、使用す
るフラッシュＲＯＭを変更する際には、新たなフラッシ
ュＲＯＭの消去ブロック構成を調べ、その調べた消去ブ
ロック構成に応じて、データの書込み／消去を行なうた
めのプログラムの設定値を変更しなければならず、非常
に手間がかかるといった問題があった。

【０００５】本発明の課題は、フラッシュＲＯＭの消去
ブロック構成を自動認識し、その認識した消去ブロック
構成に基づいたフラッシュＲＯＭにおけるデータの書込
み／消去を行なうことにより、フラッシュＲＯＭの変更
への対応をより容易にすることである。

【０００６】

【課題を解決するための手段】以上の課題を解決するた
め、請求項１記載の発明は、接続されたフラッシュＲＯ
Ｍ（例えば、図１に示すフラッシュＲＯＭ８）の消去ブ
ロック情報を取得する消去ブロック情報取得手段（例え
ば、図５のステップＳ２に示す処理を行なうＣＰＵ２及
び図２に示すフラッシュＲＯＭブロック自動認識部２
２）と、この消去ブロック情報取得手段により取得され
た消去ブロック情報に基づいて、フラッシュＲＯＭにデ
ータの書込み及び消去を実行する制御手段（例えば、図
８のステップＳ３４に示す処理を行なうＣＰＵ２及び図
２に示すフラッシュＲＯＭアクセス部２１）と、を備え
ることを特徴とする。

【０００７】請求項１記載の発明によれば、消去ブロッ
ク情報取得手段は、接続されたフラッシュＲＯＭの消去
ブロック情報を取得し、制御手段は、消去ブロック情報
取得手段により取得された消去ブロック情報に基づい
て、フラッシュＲＯＭにデータの書込み及び消去を実行
する。

【０００８】従って、接続されたフラッシュＲＯＭの消
去ブロック情報を取得し、その消去ブロック情報に基づ
いて、データの書込み及び消去を行なうため、例えば、
フラッシュＲＯＭ変更時に、消去ブロック構成が不明な
フラッシュＲＯＭが接続された場合であっても、そのフ
ラッシュＲＯＭの消去ブロック構成に応じたデータの書
込み及び消去を実行できる。そのため、ユーザーはフラ
ッシュＲＯＭの消去ブロック構成にとらわれず、所望の
フラッシュＲＯＭに容易に変更することができる。

【０００９】

【発明の実施の形態】以下、図を参照して本発明の実施
の形態を詳細に説明する。まず、構成を説明する。

【００１０】図１に示すように、本発明を適用した一実
施の形態としてのコンピュータシステム１は、ＣＰＵ
２、入力部３、表示部４、ＲＡＭ５、記憶装置６、記憶
媒体７、フラッシュＲＯＭ８、及び伝送制御部９によっ
て構成されており、記憶媒体７を除く各部はバス１０に
よって接続されている。

【００１１】ＣＰＵ（Central Processing Unit）２
は、記憶装置６内に格納されているシステムプログラム
及び当該システムに対応する各種アプリケーションプロ
グラムの中から指定されたアプリケーションプログラム
をＲＡＭ５内の図示しないプログラム格納領域に展開
し、入力部３から入力される各種指示あるいはデータを
ＲＡＭ５内に一時的に格納し、この入力指示及び入力デ
ータに応じて記憶装置６内に格納されたアプリケーショ
ンプログラムに従って各種処理を実行し、その処理結果
をＲＡＭ５内に格納するとともに、表示部４に表示す
る。そして、ＲＡＭ５に格納した処理結果を入力部３か
ら入力指示される記憶装置６内の保存先に保存する。

【００１２】また、ＣＰＵ２は、後述する起動処理（図
５参照）を実行する際に、入力部３から入力された起動
指示が特殊起動指示３１（図２参照）であるか否かを判
別し、特殊起動指示３１である場合には、後述するフラ
ッシュＲＯＭブロック自動認識処理（図６参照）を実行
して、現在接続されているフラッシュＲＯＭ８の消去ブ
ロックサイズを取得し、フラッシュＲＯＭ構成格納エリ
ア６２に取得した消去ブロックサイズを格納する。

【００１３】更に、ＣＰＵ２は、後述するフラッシュＲ
ＯＭ書込み／消去処理（図８参照）を実行する際に、記
憶装置６内のフラッシュＲＯＭ構成格納エリア６２に格
納されたデータ（消去ブロックサイズ）が有効か否かを
判別し、有効である場合には、フラッシュＲＯＭ構成格
納エリア６２に格納されたデータの内容に従って、フラ
ッシュＲＯＭ８に対するデータの書込み／消去処理を実
行し、フラッシュＲＯＭ構成格納エリア６２に格納され
たデータの内容が無効である場合には、記憶装置６内の
デフォルトフラッシュＲＯＭ構成格納エリア６１に格納
されたデータの内容に従って、フラッシュＲＯＭ８に対
するデータの書込み／消去処理を実行する。

【００１４】図２は、各種処理プログラムに応じたコン
ピュータシステム１の機能を模式的に示す図である。例
えば、特定の機能キーを押下しながら電源が投入される
などの操作による特殊起動指示３１が入力部３から入力
されると、ＣＰＵ２は、フラッシュＲＯＭ８の消去ブロ
ックサイズをフラッシュＲＯＭブロック自動認識部２２
により認識し、そのデータをフラッシュＲＯＭ構成格納
エリア６２に格納する。そして、ＣＰＵ２は、フラッシ
ュＲＯＭアクセス部２１によりフラッシュＲＯＭ構成格
納エリア６２に格納された消去ブロックサイズに基づい
て、フラッシュＲＯＭ８に対するデータの書込み／消去
を行なう。

【００１５】また、単に電源が投入されるなどの操作に
よる通常起動指示３２が入力された場合には、ＣＰＵ２
は、フラッシュＲＯＭアクセス部２１により、デフォル
トフラッシュＲＯＭ構成格納エリア６１に予め格納され
た消去ブロックサイズに基づいて、フラッシュＲＯＭ８
に対するデータの書込み／消去を実行する。

【００１６】フラッシュＲＯＭアクセス部２１は、ＣＰ
Ｕ２がフラッシュＲＯＭ書込み／消去処理（図８参照）
を実行する際に、デフォルトフラッシュＲＯＭ構成格納
エリア６１またはフラッシュＲＯＭ構成格納エリア６２
に格納されたフラッシュＲＯＭ８の消去ブロックサイズ
に基づいて、現在接続されているフラッシュＲＯＭ８に
対するデータの書込み／消去を行なう。

【００１７】フラッシュＲＯＭブロック自動認識部２２
は、フラッシュＲＯＭブロック自動認識処理（図６参
照）を実行する際に、フラッシュＲＯＭ８の消去ブロッ
クサイズを取得し、その消去ブロックサイズをフラッシ
ュＲＯＭ構成格納エリア６２に格納する。

【００１８】デフォルトフラッシュＲＯＭ構成格納エリ
ア６１は、予め設定された、所定の消去ブロックサイズ
が格納されるメモリエリアである。

【００１９】フラッシュＲＯＭ構成格納エリア６２は、
ＣＰＵ２によりフラッシュＲＯＭブロック自動認識処理
（図６参照）を実行する際に、フラッシュＲＯＭブロッ
ク自動認識部２２により取得されたフラッシュＲＯＭ８
の各消去ブロックサイズが格納される。フラッシュＲＯ
Ｍ構成格納エリア６２に格納される各消去ブロックサイ
ズは、特殊起動指示３１が入力され、ＣＰＵ２がフラッ
シュＲＯＭブロック自動認識処理（図６）を実行する毎
に更新される。

【００２０】入力部３は、カーソルキー、数字入力キー
及び各種機能キー等を備えたキーボード及びマウス等の
ポインティングデバイスを含み、キーボードにおいて押
下されたキーの押下信号やマウスの位置信号をＣＰＵ２
に出力する。表示部４は、ＣＲＴ（Cathode Ray Tub
e）、液晶表示画面等により構成され、ＣＰＵ２から入
力される表示データを表示する。

【００２１】ＲＡＭ（Random Access Memory）５は、Ｃ
ＰＵ２が前記各種アプリケーションプログラムを実行す
る際に各種データを展開するプログラム格納領域を形成
すると共に、ＣＰＵ２が前記起動処理（図５参照）、フ
ラッシュＲＯＭブロック自動認識処理（図６参照）、ブ
ロック消去確認処理（図７参照）、及びフラッシュＲＯ
Ｍ書込み／消去処理（図８参照）を実行する際に、各種
データを展開するメモリ領域を形成する。

【００２２】図３は、ＲＡＭ５内に形成されたメモリ領
域を模式的に示す図である。この図３に示すように、Ｒ
ＡＭ５内には、カレントアドレスメモリ５ａ、測定ブロ
ックサイズメモリ５ｂ、及びワークメモリ５ｃが形成さ
れる。

【００２３】カレントアドレスメモリ５ａには、ＣＰＵ
２がフラッシュＲＯＭブロック自動認識処理（図６参
照）を実行する際に、フラッシュＲＯＭ８の最小ブロッ
ク８２（図４参照）を示すアドレスが順次セットされ
る。

【００２４】測定ブロックサイズメモリ５ｂには、ＣＰ
Ｕ２がブロック消去確認処理（図７）を実行する際に、
データが消去されたことが確認された最小ブロック８２
のブロックサイズを加算したブロックサイズが格納され
る。

【００２５】ワークメモリ５ｃは、前記各種アプリケー
ションプログラムを実行する際に、各種データを展開す
るとともに、入力部３からの入力データ、デフォルトフ
ラッシュＲＯＭ構成格納エリア６１及びフラッシュＲＯ
Ｍ構成格納エリア６２に格納されたデータ等の各種デー
タを展開するメモリ領域である。

【００２６】記憶装置６は、プログラムやデータ等が予
め記憶されている記憶媒体７を有しており、この記憶媒
体７は磁気的、光学的記録媒体、若しくは半導体メモリ
で構成されている。この記憶媒体７は記憶装置６に固定
的に設けたもの、若しくは着脱自在に装着するものであ
り、この記憶媒体７には上記システムプログラム及び当
該システムに対応する各種アプリケーションプログラ
ム、起動処理プログラム、フラッシュＲＯＭブロック自
動認識処理プログラム、ブロック消去確認処理プログラ
ム、フラッシュＲＯＭ書込み／消去処理プログラム、及
び各処理プログラムで処理されたデータ等を記憶する。

【００２７】また、この記憶媒体７に記憶するプログラ
ム、データ等は、その一部若しくは全部をサーバやクラ
イアント等の他の機器からネットワーク回線等の伝送媒
体を介して伝送制御部９から受信して記憶する構成にし
てもよく、さらに、記憶媒体７はネットワーク上に構築
されたサーバの記憶媒体であってもよい。さらに、前記
プログラムをネットワーク回線等の伝送媒体を介してサ
ーバやクライアントへ伝送してこれらの機器にインスト
ールするように構成してもよい。

【００２８】また、記憶装置６は、デフォルトフラッシ
ュＲＯＭ構成格納エリア６１及びフラッシュＲＯＭ構成
格納エリア６２（図２参照）を形成し、フラッシュＲＯ
Ｍ８の消去ブロックサイズを格納する。

【００２９】フラッシュＲＯＭ８は、電気的にデータを
書き換えることが可能なＲＯＭであり、コンピュータシ
ステム１に着脱自在に接続され、ＣＰＵ２から入力され
るデータを指定されたアドレスに従って最小ブロック毎
に格納し、ＣＰＵ２から消去コマンドが入力された場合
には、指定されたアドレスに従って消去ブロック単位で
データを消去する。

【００３０】図４は、フラッシュＲＯＭ８の消去ブロッ
クの構成例を示す図である。図４（ａ）は、例えば、１
６Ｋバイトの消去ブロック８１ａを示す図である。この
消去ブロック８１ａは、４個の最小ブロック８２から構
成され、最小ブロック８２の容量（サイズ）はそれぞれ
４Ｋバイトである。図４（ｂ）は、２４Ｋバイトの消去
ブロック８１ｂを示す図である。消去ブロック８１ｂ
は、６個の最小ブロック８２から構成されている。

【００３１】フラッシュＲＯＭ８では、１つの消去ブロ
ック内のデータが一括して消去されるため、図４（ａ）
に示す消去ブロック８１ａと図４（ｂ）に示す消去ブロ
ック８１ｂとのように消去ブロック構成が異なれば、１
度に消去されるデータが異なる。そのため、データの書
込みも消去ブロック構成に応じて、行なう必要がある。

【００３２】ここで、最小ブロック８２は、データを入
出力するための論理的な最小単位である。フラッシュＲ
ＯＭ８内のデータはこの最小ブロック単位で管理される
ため、例えば、１バイトのデータが格納される場合であ
っても、１つの最小ブロック８２の容量（４Ｋバイト）
を使用することになる。

【００３３】伝送制御部９は、モデム（ＭＯＤＥＭ：MO
dulator/DEModulator ）またはターミナルアダプタ（Ｔ
Ａ：Terminal Adapter）等によって構成され、電話回
線、ＩＳＤＮ回線等の通信回線を介して外部機器との通
信を行うための制御を行う。モデムは、電話回線を介し
てパーソナルコンピュータ等の外部機器との通信を行う
ために、ＣＰＵ２によって処理されたデジタルデータを
電話回線の周波数帯域にあったアナログ信号に変調し、
また、電話回線を介して入力されたアナログ信号をデジ
タル信号に復調する装置であり、ターミナルアダプタ
は、ＩＳＤＮ回線を介してパーソナルコンピュータ等の
外部機器との通信を行うために、既存のインタフェース
をＩＳＤＮに対応するインタフェースに変換する装置で
ある。

【００３４】次に、本実施の形態の動作を説明する。ま
ず、コンピュータシステム１のＣＰＵ２により実行され
る起動処理について図５に示すフローチャートに基づい
て説明する。ここで、これらのフローチャートに記述さ
れている各機能を実現するためのプログラムは、読み取
り可能なプログラムコードの形態で記憶媒体７に格納さ
れており、ＣＰＵ２はこのプログラムコードにしたがっ
た動作を逐次実行する。また、ＣＰＵ２は伝送媒体を介
して伝送されてきた上述のプログラムコードにしたがっ
た動作を逐次実行することもできる。すなわち、記憶媒
体７の他、伝送媒体を介して外部供給されたプログラム
／データを利用してこの実施形態特有の動作を実行する
こともできる。

【００３５】まずＣＰＵ２は、入力部３から入力された
起動指示が特殊起動指示３１であるか否かを判別し（ス
テップＳ１）、特殊起動指示３１であった場合には、フ
ラッシュＲＯＭブロック自動認識処理（図６）を実行し
て（ステップＳ２）、コンピュータシステム１の起動処
理を続行する。

【００３６】また、特殊起動指示３１でなかった場合に
は（ステップＳ１；Ｎｏ）、ＣＰＵ２は、通常起動指示
３２であると判断し、通常のコンピュータシステム１の
起動処理を続行する。

【００３７】次に、コンピュータシステム１のＣＰＵ２
により実行されるフラッシュＲＯＭブロック自動認識処
理（図５；ステップＳ２）について図６に示すフローチ
ャートに基づいて説明する。

【００３８】特殊起動指示３１が入力されると（図５；
ステップＳ１；Ｙｅｓ）、まず、ＣＰＵ２は、記憶装置
６内のフラッシュＲＯＭ構成格納エリア６２に格納され
ているデータを消去し（ステップＳ１１）、フラッシュ
ＲＯＭ８に対して最小ブロック８２毎に消去コマンドを
出力し、フラッシュＲＯＭ８に格納されているデータを
全て消去する（ステップＳ１２）。その後、ＣＰＵ２
は、フラッシュＲＯＭ８の最小ブロック８２全てに消去
識別コードを書込む（ステップＳ１３）。

【００３９】そして、ＣＰＵ２は、フラッシュＲＯＭ８
を構成する複数の消去ブロックの内、最初の消去ブロッ
クの先頭アドレスをＲＡＭ５内のカレントアドレスメモ
リ５ａにセットし（ステップＳ１４）、カレントアドレ
スメモリ５ａにセットされたアドレスに消去コマンドを
出力し、カレントアドレスメモリ５ａにセットされたア
ドレスを含む１つの消去ブロックのデータの消去を行な
う（ステップＳ１５）。

【００４０】次いで、ＣＰＵ２は、ブロック消去確認処
理（図７）を実行して、消去識別コードが消去されたブ
ロックのサイズを取得し、ＲＡＭ５内の測定ブロックサ
イズメモリ５ｂに取得したブロックサイズを格納する
（ステップＳ１６）。そして、ＣＰＵ２は、測定ブロッ
クサイズメモリ５ｂに格納されたブロックサイズを記憶
装置６内のフラッシュＲＯＭ構成格納エリア６２に格納
する（ステップＳ１７）。

【００４１】次いで、ＣＰＵ２は、現在、カレントアド
レスメモリ５ａにセットされているアドレスがフラッシ
ュＲＯＭ８の最終アドレスか否かを判別する（ステップ
Ｓ１８）。最終アドレスでない場合には、カレントアド
レスメモリ５ａに次のアドレスをセットして（ステップ
Ｓ１９）、ステップＳ１５に戻り、次の消去ブロックに
対してブロックサイズを取得する処理を行なう。最終ア
ドレスであった場合には、フラッシュＲＯＭブロック自
動認識処理を終了して、起動処理（図５）における次処
理に移行する。

【００４２】次に、コンピュータシステム１のＣＰＵ２
により実行されるブロック消去確認処理（図６；ステッ
プＳ１６）について、図７に示すフローチャートに基づ
き説明する。

【００４３】まず、ＲＡＭ５内のカレントアドレスメモ
リ５ａにセットされたアドレスに消去コマンドが出力さ
れ、そのアドレスを含む１つの消去ブロックのデータが
消去されると（図６；ステップＳ１５）、ＣＰＵ２は、
ＲＡＭ５内の測定ブロックサイズメモリ５ｂ内のデータ
をクリアし（ステップＳ２１）、カレントアドレスメモ
リ５ａにセットされたアドレスに対応する最小ブロック
８２に書込まれた消去識別コードが消去されているか否
かを判別する（ステップＳ２２）。

【００４４】消去識別コードが消去されている場合には
（ステップＳ２２；Ｙｅｓ）、カレントアドレスメモリ
５ａに現在セットされているアドレスに最小ブロック８
２の容量を加算したアドレス、すなわち次の最小ブロッ
ク８２のアドレスをセットし（ステップＳ２３）、測定
ブロックサイズメモリ５ｂに現在セットされているブロ
ックサイズに、最小ブロック８２の容量を加算したブロ
ックサイズをセットし（ステップＳ２４）、ステップＳ
２２に戻る。

【００４５】ステップＳ２２において、消去識別コード
が消去されていないと判別した場合には、ブロック消去
確認処理を終了して、フラッシュＲＯＭブロック自動認
識処理（図６）における次処理（ステップＳ１７）に移
行する。

【００４６】次に、コンピュータシステム１のＣＰＵ２
により実行されるフラッシュＲＯＭ書込み／消去処理に
ついて、図８に示すフローチャートに基づき説明する。

【００４７】まず、ＣＰＵ２は、フラッシュＲＯＭ構成
格納エリア６２に格納された内容が有効か否かを判別す
る（ステップＳ３１）。その際、例えば、フラッシュＲ
ＯＭ構成格納エリア６２に格納されたデータの内容が現
在接続されているフラッシュＲＯＭ８に対応したデータ
であるか否かを判断することにより、有効か否かを判別
する。

【００４８】そして、ＣＰＵ２は、フラッシュＲＯＭ構
成格納エリア６２に格納された内容が有効であれば（ス
テップＳ３１；Ｙｅｓ）、フラッシュＲＯＭ構成格納エ
リア６２に格納されたデータの内容（消去ブロックサイ
ズ）に従い、フラッシュＲＯＭ８に対するデータの書込
み／消去処理が動作するように各種値を設定し（ステッ
プＳ３２）、ステップＳ３４に移行する。

【００４９】フラッシュＲＯＭ構成格納エリア６２に格
納された内容が有効でない場合には（ステップＳ３１；
Ｎｏ）、ＣＰＵ２は、デフォルトフラッシュＲＯＭ構成
格納エリア６１に格納されたデータの内容（消去ブロッ
クサイズ）に従い、フラッシュＲＯＭ８に対するデータ
の書込み／消去処理が動作するように各種値を設定し
（ステップＳ３３）、ステップＳ３４に移行する。

【００５０】ステップＳ３４においてＣＰＵ２は、ステ
ップＳ３２あるいはステップＳ３３において設定された
値に基づいてフラッシュＲＯＭ８に対するデータの書込
み／消去処理を実行して、処理を終了する。

【００５１】以上のように、ＣＰＵ２は、特殊起動指示
３１が入力された場合には、フラッシュＲＯＭ８のデー
タを１度全て消去し、フラッシュＲＯＭ８の最小ブロッ
ク８２全てに消去識別コードを書込む。そして、一つの
最小ブロック８２のアドレスに対して消去コマンドを出
力し、その際に、同時に消去される全ての最小ブロック
８２のサイズを加算したサイズを消去ブロックサイズと
して、フラッシュＲＯＭ構成格納エリア６２に格納す
る。更に、同様の処理を行なうことにより、フラッシュ
ＲＯＭ８を構成する他の全ての消去ブロックのブロック
サイズをフラッシュＲＯＭ構成格納エリア６２に格納す
る。

【００５２】また、フラッシュＲＯＭ８にデータの書込
み／消去を行なう際には、ＣＰＵ２は、フラッシュＲＯ
Ｍ構成格納エリア６２に格納されたデータが有効か否か
を判別し、有効であれば、フラッシュＲＯＭ構成格納エ
リア６２に格納されたデータに基づきフラッシュＲＯＭ
８にデータの書込み／消去を行なう。フラッシュＲＯＭ
構成格納エリア６２に格納されたデータが無効であれ
ば、デフォルトフラッシュＲＯＭ構成格納エリア６２に
格納されたデータに基づきフラッシュＲＯＭ８にデータ
の書込み／消去を行なう。

【００５３】従って、消去ブロックのサイズが不明なフ
ラッシュＲＯＭ８が接続された場合であっても、特殊起
動指示３１を入力するだけで、そのフラッシュＲＯＭ８
の消去ブロックサイズを取得し、その消去ブロックサイ
ズに基づいて、フラッシュＲＯＭ８へのデータの書込み
／消去処理を実行することができる。そのため、フラッ
シュＲＯＭ８を変更する際に要する労力を軽減すること
ができ、ユーザーはフラッシュＲＯＭ８のブロック構成
にとらわれず、所望のフラッシュＲＯＭに容易に変更す
ることができる。

【００５４】また、取得した消去ブロックサイズを記憶
装置６内のフラッシュＲＯＭ構成格納エリア６２に格納
し、フラッシュＲＯＭ構成格納エリア６２に格納された
消去ブロックサイズに基づきデータの書込み／消去処理
を実行することができる。そのため、接続されたフラッ
シュＲＯＭ８を変更する際に、１度だけ特殊起動指示３
１を入力して、新たなフラッシュＲＯＭ８の消去ブロッ
クサイズを取得すれば良く、接続されたフラッシュＲＯ
Ｍ８に応じたデータの書込み／消去をより容易に実行で
きる。

【００５５】なお、以上の実施の形態においては、フラ
ッシュＲＯＭブロック自動認識処理を実行する際に、ア
ドレスが最終アドレスになるまで、すなわち全消去ブロ
ックのブロックサイズを取得し、フラッシュＲＯＭ構成
格納エリアに格納することとしたが、本発明はこれに限
定されるものではなく、例えば、接続されたフラッシュ
ＲＯＭ８を構成する複数の消去ブロックのブロックサイ
ズが全て等しいことがわかっている場合には、フラッシ
ュＲＯＭ８内の１つの消去ブロックのブロックサイズの
みを取得するようにしてもよい。

【００５６】また、フラッシュＲＯＭ８のブロック構
成、各消去ブロック８１ａ、８１ｂ、最小ブロック８２
のバイト数等も特に限定されるものではなく、その他、
細部の構成についても適宜に変更可能であることは勿論
である。

【００５７】

【発明の効果】請求項１記載の発明及び請求項５記載の
発明によれば、接続されたフラッシュＲＯＭの消去ブロ
ック情報を取得し、その消去ブロック情報に基づいて、
データの書込み及び消去を行なうため、例えば、フラッ
シュＲＯＭ変更時に、消去ブロック構成が不明なフラッ
シュＲＯＭが接続された場合であっても、そのフラッシ
ュＲＯＭの消去ブロック構成に応じたデータの書込み及
び消去を実行できる。そのため、ユーザーはフラッシュ
ＲＯＭの消去ブロック構成にとらわれず、所望のフラッ
シュＲＯＭに容易に変更することができる。

【００５８】請求項２記載の発明によれば、所定の指示
を入力するといった簡単な操作を行なうだけで、接続さ
れたフラッシュＲＯＭの消去ブロック情報を取得するこ
とができるため、フラッシュＲＯＭ変更時に要する労力
を軽減することができる。

【００５９】請求項３記載の発明によれば、フラッシュ
ＲＯＭ内に書き込まれた所定のデータが消去された部分
のサイズを消去ブロックサイズとして認識して取得し、
この消去ブロックサイズに基づいて、データの書込み及
び消去を実行するため、消去ブロック構成が不明なフラ
ッシュＲＯＭが接続された場合でも、そのフラッシュＲ
ＯＭの消去ブロック構成に応じたデータの書込み及び消
去を実行できる。そのため、ユーザーはフラッシュＲＯ
Ｍの消去ブロック構成にとらわれず、所望のフラッシュ
ＲＯＭに容易に変更することができる。

【００６０】請求項４記載の発明によれば、取得した消
去ブロック情報を記憶しておき、その記憶された消去ブ
ロック情報が有効であれば、その消去ブロック情報に基
づきデータの書込み及び消去を実行できるため、１度、
消去ブロック情報を取得すれば、その後、例えば、接続
されたフラッシュＲＯＭを変更するなどして記憶された
消去ブロック情報が無効にならない限り、新たに消去ブ
ロック情報を取得する必要がないため、接続されたフラ
ッシュＲＯＭに応じたデータの書込み及び消去をより容
易に実行することができる。

【図面の簡単な説明】

【図１】本発明を適用した一実施の形態のコンピュータ
システム１の制御系の要部構成を示すブロック図であ
る。

【図２】図１のコンピュータシステム１の機能を模式的
に示すブロック図である。

【図３】図１のＲＡＭ５のメモリ領域の構成を模式的に
示す図である。

【図４】図１のフラッシュＲＯＭ８の消去ブロックの構
成例を示す図である。

【図５】図１のコンピュータシステム１により実行され
る起動処理を示すフローチャートである。

【図６】図１のコンピュータシステム１により実行され
るフラッシュＲＯＭブロック自動認識処理を示すフロー
チャートである。

【図７】図１のコンピュータシステム１により実行され
るブロック消去確認処理を示すフローチャートである。

【図８】図１のコンピュータシステム１により実行され
るフラッシュＲＯＭ書込み／消去処理を示すフローチャ
ートである。

【符号の説明】

１コンピュータシステム２ＣＰＵ３入力部４表示部５ＲＡＭ５ａカレントアドレスメモリ５ｂ測定ブロックサイズメモリ５ｃワークメモリ６記憶装置７記憶媒体８フラッシュＲＯＭ９伝送制御部１０バス２１フラッシュＲＯＭアクセス部２２フラッシュＲＯＭブロック自動認識部６１デフォルトフラッシュＲＯＭ構成格納エリア６２フラッシュＲＯＭ構成格納エリア８１ａ、８１ｂ消去ブロック８２最小ブロック

Claims

【特許請求の範囲】

【請求項１】接続されたフラッシュＲＯＭの消去ブロッ
ク情報を取得する消去ブロック情報取得手段と、この消去ブロック情報取得手段により取得された消去ブ
ロック情報に基づいて、フラッシュＲＯＭにデータの書
込み及び消去を実行する制御手段と、を備えることを特徴とするデータ処理装置。
【請求項２】前記消去ブロック情報取得手段は、所定の
指示が入力された場合に、接続されたフラッシュＲＯＭ
の消去ブロック情報を取得することを特徴とする請求項
１記載のデータ処理装置。
【請求項３】接続されたフラッシュＲＯＭ内のデータを
全て消去するデータ消去手段と、このデータ消去手段によりデータを全て消去されたフラ
ッシュＲＯＭに所定の記憶容量毎に所定データを書き込
むデータ書込手段と、前記フラッシュＲＯＭ内の所定アドレスに対し消去指示
を出力することにより、該所定アドレスを含む１つの消
去ブロックのデータを消去させる消去ブロック消去手段
と、を更に備え、前記消去ブロック情報取得手段は、前記消去ブロック消
去手段により前記データ書込手段により書き込まれた所
定データが消去された部分のサイズを消去ブロックサイ
ズとして認識し、前記消去ブロック情報として取得する
ことを特徴とする請求項１または２記載のデータ処理装
置。
【請求項４】前記消去ブロック情報取得手段により取得
された消去ブロック情報を記憶するブロック情報記憶手
段と、このブロック情報記憶手段に記憶された消去ブロック情
報が有効か否かを判別する判別手段と、を更に備え、前記制御手段は、前記判別手段により前記ブロック情報
記憶手段に記憶された消去ブロック情報が有効であると
判別された場合には、前記ブロック情報記憶手段に記憶
された消去ブロック情報に基づいて、フラッシュＲＯＭ
にデータの書込み及び消去を実行することを特徴とする
請求項１から３のいずれかに記載のデータ処理装置。
【請求項５】接続されたフラッシュＲＯＭに応じたデー
タの書込み及び消去を行なうためのコンピュータが実行
可能なプログラムを格納した記憶媒体であって、接続されたフラッシュＲＯＭの消去ブロック情報を取得
するためのコンピュータが実行可能なプログラムコード
と、取得された消去ブロック情報に基づいて、フラッシュＲ
ＯＭにデータの書込み及び消去を実行するためのコンピ
ュータが実行可能なプログラムコードと、を含むプログラムを格納したことを特徴とする記憶媒
体。