JP2001244794A - 同調方式および同調装置 - Google Patents

同調方式および同調装置

Info

Publication number
JP2001244794A
JP2001244794A JP2000053203A JP2000053203A JP2001244794A JP 2001244794 A JP2001244794 A JP 2001244794A JP 2000053203 A JP2000053203 A JP 2000053203A JP 2000053203 A JP2000053203 A JP 2000053203A JP 2001244794 A JP2001244794 A JP 2001244794A
Authority
JP
Japan
Prior art keywords
tuning
signal
circuit
frequency
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000053203A
Other languages
English (en)
Other versions
JP4199899B2 (ja
Inventor
Nobuhiro Fukuoka
信弘 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP2000053203A priority Critical patent/JP4199899B2/ja
Publication of JP2001244794A publication Critical patent/JP2001244794A/ja
Application granted granted Critical
Publication of JP4199899B2 publication Critical patent/JP4199899B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】 【課題】 素子の非直線性やばらつきによって生ずる同
調ずれを補正して受信帯域内で安定した同調特性を得る
同調方式の提供。 【解決手段】 同調回路22の同調ずれのずれ分に相当
する電圧を検出して補正電圧を出力する補正電圧生成回
路Cを設け、PLL回路Bの出力(チューニング電圧)
に補正電圧生成回路Cから出力された補正電圧を加算器
38で加算して同調回路22に与えることにより、同調
回路22の同調ずれを補正する。これにより、使用する
受信帯域全域で安定した同調特性を得ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、RFフロントエン
ド回路における同調回路の同調ずれの補正技術に関す
る。
【0002】
【従来の技術】図4は従来の同調方式の一例を示すブロ
ック図である。RFフロントエンド回路100’で、入
力端子から入力されたRF信号(無線信号)はAGCア
ンプ(AGCAMP)1で増幅されて同調回路2に入
る。同調回路2は後段のPLL回路A(図4で破線枠内
の局部発振回路5、1/n分周器6、位相比較器8、1
/N分周器9、基準発振器10及びLPF11で構成)
で作られるチューニング電圧によって入力信号の中心周
波数で共振する。
【0003】また、同調回路2を通った信号はミキサー
(MIX)回路3で局部発振器5から発振される局発信
号(ローカル信号)と混合されBPF4を経てIF信号
(中間信号)として取り出される。
【0004】一方、局発信号は受信機のプリセット周波
数に対応した制御信号がマイコン(マイクロコンピュー
タ)7から出力され、分周器6の分周比を可変にしてn
分周される。このn分周された信号と基準発振器10の
信号を分周器9でN分周した周波数とを位相比較器8で
位相比較を行い、その差分をLPF11で平滑化して得
られる電圧(チューニング電圧)を局部発振回路5及び
同調回路2にフィードバックして入力信号周波数に同調
させる。
【0005】
【発明が解決しようとする課題】同調回路2の共振局部
発振回路の発振周波数は、通常、図5に示すようなLC
回路50を構成して可変容量ダイオード51の容量をチ
ューニング電圧で制御し、周波数を変化させる。しか
し、可変容量ダイオード51の非直線領域(図3参照)
や可変容量ダイオード(可変容量素子)のばらつきによ
り同調回路2の共振周波数がずれて正確な同調が行えな
い場合が生ずるといった問題点があった。
【0006】本発明は、上記従来の同調回路に問題点を
解消するためになされたものであり、素子の非直線性や
特性のばらつきによって生ずる同調ずれを補正して受信
帯域内で安定した同調特性を得る同調方式の提供を目的
とする。
【0007】
【課題を解決するための手段】上記課題を解決するため
に、第1の発明の同調方式は、受信した周波数信号に対
する同調処理の際に発生させるチューニング信号により
生成する局発信号と同期処理の結果とを混合し、中間周
波信号を得るフロントエンド処理において、同調処理の
際に生じる同調ずれのずれ分に相当する電圧を検出して
補正信号を生成し、この補正信号に基づいて同調ずれを
補正する、ことを特徴とする。
【0008】また、第2の発明の同調装置は、チューニ
ング信号に基づき同調周波数を制御する同調手段と、同
調手段からの同調周波数とチューニング信号を入力し、
同調手段の同調ずれのずれ分に相当する電圧を検出して
補正電圧を生成する補正電圧生成手段と、この補正電圧
生成手段により生成された補正信号を基に前記チューニ
ング信号を補正する補正手段と、を備えたことを特徴と
する。
【0009】また、第3の発明は上記第2の発明の同調
装置において、補正電圧生成手段は、チューニング信号
に対応する同調周波数を基準として、その前後の周波数
範囲の周波数信号を出力する周波数発振器と、同調手段
からの同調信号と前記周波数発振器からの周波数信号を
入力とし、入力信号を合成する合成手段と、合成手段か
らの出力信号に基づき補正電圧を生成する手段と、を備
えたことを特徴とする。
【0010】
【発明の実施の形態】本発明のRFフロントエンド回路
では、受信した無線周波信号の同調処理時に従来方式
(図1のPLL回路B)で作られるチューニング電圧
に、本発明の補正電圧生成回路Cで得られる補正電圧を
加算して同調回路を制御することにより、前述した可変
容量ダイオード等の素子のばらつきにより起こる同調ず
れを補正し受信帯域内で安定した同調特性を得る。
【0011】図1は本発明の同調方式を適用したフロン
トエンド回路の一実施例を示すブロック図である。RF
フロントエンド回路100は、AGCアンプ21、同調
回路22、ミキサー(MIX1)回路23およびBPF
24からなる中間周波信号系Aと、局部発振回路25、
1/n分周器26、位相比較器28、1/N分周器2
9、基準発振器30及びLPF31からなるPLL回路
B(図4のPLL回路Aと同一構成)と、電圧制御発振
回路(VCO回路)32、ミキサー(MIX2)回路3
3、LPF34、A/Dコンバータ35、メモリ36及
びレベル比較器37からなる補正電圧生成回路Cと、受
信機のプリセット周波数に対応した制御信号をPLL回
路Bに与えるマイコン(マイクロコンピュータ)27
と、PLL回路Bの出力(チューニング電圧)及び補正
電圧生成回路Cの出力(補正電圧)を加算して同調回路
22に与える加算器38を備えている。
【0012】以下、RFフロントエンド回路100の動
作について説明する。入力端子から入力されたRF信号
(無線信号)はAGCアンプ(AGCAMP)21で増
幅されて同調回路22に入る。同調回路22は後段の加
算器38からの出力電圧(PLL回路Bで作られるチュ
ーニング電圧及び補正電圧生成回路Cで生成される補正
電圧の加算結果)によって入力信号の中心周波数で共振
する。また、PLL回路Bで生成されるチューニング電
圧は補正電圧生成回路Cに与えられる。また、同調回路
22を通った信号はミキサー(MIX)回路23で局部
発振器25から発振される局発信号と混合されBPF4
2を経てIF信号(中間信号)として取り出される。
【0013】一方、局発信号は受信機のプリセット周波
数に対応した制御信号がマイコン27から出力されてP
LL回路Bに与えられる。PLL回路Bでは、マイコン
27から出力した制御信号が分周器26の分周比を可変
にしてn分周する。このn分周された信号は基準発振器
30の信号を分周器29でN分周した周波数と位相比較
器28で位相比較を行い、その差分をLPF31で平滑
化して得られる電圧(チューニング電圧)を局部発振回
路25及び加算器38にフィードバックする。
【0014】また、同調回路22の出力信号がa点で取
り出され、補正電圧生成回路Cに与えられる。補正電圧
生成回路Cは、後述するように、PLL回路Bで生成さ
れるチューニング電圧と同調回路22からの出力を基に
電圧ずれΔVを検出しこれをもとに補正電圧を出力して
加算器38に入力する。
【0015】(補正電圧生成回路Cの動作)a点で取り
出された同調回路22の出力信号は補正電圧生成回路C
でミキサー回路33に入力する。また、ミキサー回路3
3のもう一方の入力端子にはスイープ機能付き電圧制御
発振回路32の出力信号(電圧制御発振回路32はPL
L回路Bから出力されるチューニング電圧を入力する)
を入力する。
【0016】電圧制御発振回路32は、局部発振回路2
5と同様、チューニング電圧の変化によって発振周波数
を変化させるが、局部発振回路25がRF信号周波数と
IF信号周波数の和(又は差)の周波数で振動するのに
対し、この回路ではRF信号周波数と同一周波数で発振
するように設定してあり、更に、図3に示すようにRF
信号の中心周波数fcを中心に±fの範囲でステップ状
に周波数をスイープさせる。
【0017】ミキサー回路33は上述した同調回路22
の出力信号を電圧制御発振回路32の出力とミキサー回
路33と混合し、その出力をLPF34に入力する。L
PF34は図3に示したようなRF信号の中心周波数f
cを中心とした各ステップの周波数毎のレベル(電圧
値)を取り出す。LPF34の出力をA/Dコンバータ
35でA/D変換してメモリ36に取り込み、レベル比
較器37で中心周波数fcのレベル(電圧値)と、中心
周波数fcに対し±fの範囲内でずれたときのレベル
(電圧値)を比較する。この場合、図2に示すように正
確に同調がとれていればfcで信号レベルがピークにな
り、補正電圧は0(ゼロ)となるが、同調がずれてfc
+f1にピークがある場合には電圧のずれΔVが検出さ
れるのでこれを補正電圧とする。レベル比較器37の出
力(補正電圧)は加算器38に入力され、加算器38で
PLL回路Bからのチューニング電圧と加算され、同調
回路22の共振局部発振回路の可変容量ダイオード51
(図5)に印加される。これにより、可変ダイオード5
1が加算回路の出力電圧によって制御され、同調ずれが
補正される。
【0018】なお、電圧制御発振回路32のスイープ周
波数範囲や変化させる周波数のステップは変調方式や実
際の帯域幅、及び同調回路の共振局部発信回路で使用す
る素子(可変容量ダイオード)の特性などを考慮して設
定する。また、受信機の同調は一度設定すれば頻繁に変
更するものではなく、特別高速な処理を要しない。以
上、本発明の一実施例について説明したが本発明は上記
実施例に限定されるものではなく、種々の変形実施が可
能であることはいうまでもない。
【0019】
【発明の効果】上記説明したように、本発明の同調方式
によれば、同調装置(RFフロントエンド回路)におい
て、同調手段の同調のずれ分を検出して補正電圧を生成
する補正電圧発生手段を設けているので、従来方式のP
LL回路で作られるチューニング電圧だけの同調で処理
しきれない同調ずれに対し、そのずれ分を検出して補正
することができる。これにより、使用する受信帯域全域
で安定した同調特性を得ることができる。
【図面の簡単な説明】
【図1】本発明の同調方式を適用したRFフロントエン
ド回路の一実施例を示すブロック図である。
【図2】同調特性のずれの説明図である。
【図3】本発明で使用するVCO回路(電圧制御発振回
路)のスイープ特性の説明図である。
【図4】従来の同調方式を適用したRFフロントエンド
回路の構成例を示すブロック図である。
【図5】同調回路の共振局部発振回路の構成例を示す図
である。
【図6】図5の共振局部発振回路で用いられる可変容量
ダイオードの容量変化の説明図である。
【符号の説明】
22 同調回路 32 VCO回路(電圧制御発振回路) 33 ミキサー回路(可変容量素子) 38 加算器(補正手段) 100 RFフロントエンド回路(同調装置) C 補正電圧生成回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 受信した周波数信号に対する同調処理の
    際に発生させるチューニング信号により生成する局発信
    号と前記同期処理の結果とを混合し、中間周波信号を得
    るフロントエンド処理において、 前記同調処理の際に生じる同調ずれのずれ分に相当する
    電圧を検出して補正信号を生成し、この補正信号に基づ
    いて前記同調ずれを補正する、ことを特徴とする同調方
    式。
  2. 【請求項2】 チューニング信号に基づき同調周波数を
    制御する同調手段と、 前記同調手段からの同調周波数と前記チューニング信号
    を入力し、前記同調手段の同調ずれのずれ分に相当する
    電圧を検出して補正電圧を生成する補正電圧生成手段
    と、 この補正電圧生成手段により生成された補正信号を基に
    前記チューニング信号を補正する補正手段と、を備えた
    ことを特徴とする同調装置。
  3. 【請求項3】 前記補正電圧生成手段は、 前記チューニング信号に対応する同調周波数を基準とし
    て、その前後の周波数範囲の周波数信号を出力する周波
    数発振器と、 前記同調手段からの同調信号と前記周波数発振器からの
    周波数信号を入力とし、入力信号を合成する合成手段
    と、 前記合成手段からの出力信号に基づき補正電圧を生成す
    る手段と、を備えたことを特徴とする請求項2記載の同
    調装置。
JP2000053203A 2000-02-29 2000-02-29 同調装置 Expired - Fee Related JP4199899B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000053203A JP4199899B2 (ja) 2000-02-29 2000-02-29 同調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000053203A JP4199899B2 (ja) 2000-02-29 2000-02-29 同調装置

Publications (2)

Publication Number Publication Date
JP2001244794A true JP2001244794A (ja) 2001-09-07
JP4199899B2 JP4199899B2 (ja) 2008-12-24

Family

ID=18574619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000053203A Expired - Fee Related JP4199899B2 (ja) 2000-02-29 2000-02-29 同調装置

Country Status (1)

Country Link
JP (1) JP4199899B2 (ja)

Also Published As

Publication number Publication date
JP4199899B2 (ja) 2008-12-24

Similar Documents

Publication Publication Date Title
KR920010383B1 (ko) 방송신호 직접 수신회로
JPH07245633A (ja) デジタルデータ受信装置
JPH06343166A (ja) 高周波受信装置
JPH0715371A (ja) スーパーへテロダイン方式の送受信方法と送受信機
JP4097709B2 (ja) 位相ロックループを有する受信機
JP4199899B2 (ja) 同調装置
JP2002217763A (ja) 入力レベル表示方法、入力レベル表示装置
KR960000141B1 (ko) 업컨버젼을 이용한 라디오파 수신회로
JPH10112669A (ja) 周波数シンセサイザ、受信機および周波数変調器
TWI744084B (zh) 振盪訊號產生電路與濾波電路
JP3053838B2 (ja) 映像中間周波回路
JPH10284997A (ja) Afc回路
JP2944019B2 (ja) Aft回路およびこれを用いた電子同調チューナ
JP2937865B2 (ja) 無線受信機
JP2699717B2 (ja) ダブルコンバージョン受信機用選局装置
JP2003209481A (ja) 高周波受信装置
JPH09252261A (ja) 周波数変換回路
KR0130840Y1 (ko) 주파수 선국회로
KR940002158B1 (ko) Aft 수신장치의 고속튜닝 방법
JPH09326752A (ja) 移動体通信端末装置
CN114513205A (zh) 振荡信号产生电路与滤波电路
JP2881715B2 (ja) Pll回路およびこれを用いるtv信号処理装置
JP2000299646A (ja) ダブルコンバージョンチューナ
JP6107408B2 (ja) 無線通信機及び受信周波数調整方法
JPH10178599A (ja) ディジタル衛星放送受信機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080820

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080820

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081006

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees