JP2001236604A - 磁気カードリーダ - Google Patents
磁気カードリーダInfo
- Publication number
- JP2001236604A JP2001236604A JP2000042262A JP2000042262A JP2001236604A JP 2001236604 A JP2001236604 A JP 2001236604A JP 2000042262 A JP2000042262 A JP 2000042262A JP 2000042262 A JP2000042262 A JP 2000042262A JP 2001236604 A JP2001236604 A JP 2001236604A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- data
- card
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 速度変動、磁化レベル低下の影響を少なくす
ることで、安定して容易に読み取りが出来る操作性の良
い磁気カードリーダを提供することを目的とする。 【解決手段】 磁気ヘッド出力の増幅器の出力より磁気
データ本体部でないカード始端部分であることを検出す
るタイミング回路と、そのタイミング回路の所定タイミ
ング検出の信号で前記増幅器出力レベルをホールドする
回路を備え、そのホールドした値に反比例して前記増幅
器のゲインを制御する手段を備えることによりカード速
度変動や、磁化レベル低下カードに対しても読み取り性
能を向上できる。
ることで、安定して容易に読み取りが出来る操作性の良
い磁気カードリーダを提供することを目的とする。 【解決手段】 磁気ヘッド出力の増幅器の出力より磁気
データ本体部でないカード始端部分であることを検出す
るタイミング回路と、そのタイミング回路の所定タイミ
ング検出の信号で前記増幅器出力レベルをホールドする
回路を備え、そのホールドした値に反比例して前記増幅
器のゲインを制御する手段を備えることによりカード速
度変動や、磁化レベル低下カードに対しても読み取り性
能を向上できる。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気カードの情報
を読み取るカードリーダに関するものである。
を読み取るカードリーダに関するものである。
【０００２】
【従来の技術】近年、磁気カードの利用分野は益々拡大
し、磁気カードはあらゆる分野で利用されており、それ
に伴い誰にでも簡単に操作できるカードリーダや、長期
間の使用中にカードの磁化レベルが低下しても安定した
読み取りが出来る磁気カードリーダ装置が要求されてい
る。
し、磁気カードはあらゆる分野で利用されており、それ
に伴い誰にでも簡単に操作できるカードリーダや、長期
間の使用中にカードの磁化レベルが低下しても安定した
読み取りが出来る磁気カードリーダ装置が要求されてい
る。
【０００３】以下、従来の磁気カードリーダの構成につ
いて図８，９を参照しながら説明する。
いて図８，９を参照しながら説明する。
【０００４】図８は従来の磁気カードリーダの構成を示
すブロック図である。
すブロック図である。
【０００５】図９は従来のカードリーダの動作説明のた
めの波形図である。
めの波形図である。
【０００６】図８に示す磁気ヘッド１０１は磁気カード
上の磁気ストライプ部に記録されているデータを読み出
す。
上の磁気ストライプ部に記録されているデータを読み出
す。
【０００７】磁気カード上のデータは図９の波形で示
すようにＦ／２Ｆ方式（データ０’ｆ データ１’：２
ｆ）で変調して書き込まれている。
すようにＦ／２Ｆ方式（データ０’ｆ データ１’：２
ｆ）で変調して書き込まれている。
【０００８】磁気ヘッド１０１の出力は増幅器１０２で
増幅される。その波形は図９のが増幅された波形とな
るが図では省略している。
増幅される。その波形は図９のが増幅された波形とな
るが図では省略している。
【０００９】増幅出力は積分回路１０３で積分し、波形
整形回路１０４で出力波形が矩形波となるように波形整
形される。積分回路１０３の出力波形と、波形整形回路
の出力波形とをそれぞれ図９の、に示す。
整形回路１０４で出力波形が矩形波となるように波形整
形される。積分回路１０３の出力波形と、波形整形回路
の出力波形とをそれぞれ図９の、に示す。
【００１０】一方磁気カードの磁気ストライプは、物理
的には、データの本体部分も含めて磁気カードの端から
端まで存在しデータ本体以外の部分にも何らかの信号が
書き込まれている。
的には、データの本体部分も含めて磁気カードの端から
端まで存在しデータ本体以外の部分にも何らかの信号が
書き込まれている。
【００１１】規格では、データの本体部分から磁気カー
ドの両端へは少なくとも５ｍｍ以上あること。及びデー
タ本体以外の両端の５ｍｍの部分は書き込み時に全て０
が書き込まれるよう規定されている。
ドの両端へは少なくとも５ｍｍ以上あること。及びデー
タ本体以外の両端の５ｍｍの部分は書き込み時に全て０
が書き込まれるよう規定されている。
【００１２】従って、カードリーダはデータ本体部を次
の手順で検出する。即ち、磁気カードをカードリーダに
対して順方向に走査した場合、少なくとも数ビットのデ
ータ‘０’があり、その後にＳＴＸ（開始マーク）を検
出することでデータ本体部の存在を検知している。磁気
カードを逆方向に走査したときは上記のＳＴＸでなくＥ
ＴＸを検出することでデータ本体部の存在を検知する。
の手順で検出する。即ち、磁気カードをカードリーダに
対して順方向に走査した場合、少なくとも数ビットのデ
ータ‘０’があり、その後にＳＴＸ（開始マーク）を検
出することでデータ本体部の存在を検知している。磁気
カードを逆方向に走査したときは上記のＳＴＸでなくＥ
ＴＸを検出することでデータ本体部の存在を検知する。
【００１３】カードの両端における磁気ストライプは不
安定な例えば、信号の強度や磁気信号間隔のバラツキと
いった、書き込みとなっていることが多く、その不安定
さが読み取りロジックに影響することもあるので、その
不安定さを避けるため前記矩形波のいくつかを読み飛ば
す読み飛ばし回路１０５を設けるのが普通である。
安定な例えば、信号の強度や磁気信号間隔のバラツキと
いった、書き込みとなっていることが多く、その不安定
さが読み取りロジックに影響することもあるので、その
不安定さを避けるため前記矩形波のいくつかを読み飛ば
す読み飛ばし回路１０５を設けるのが普通である。
【００１４】読み飛ばし終了後の矩形波を図９の波形
に示すように有効矩形波とする。
に示すように有効矩形波とする。
【００１５】その矩形波の立ち上がり、立ち下がりで、
エッジパルス生成回路１０６によって、図９の波形に
示すようにエッジパルスを作る。
エッジパルス生成回路１０６によって、図９の波形に
示すようにエッジパルスを作る。
【００１６】そのエッジパルスはＦ／２Ｆ復調回路１０
７に入力される。
７に入力される。
【００１７】復調回路１０７は入力される前記エッジパ
ルス列を復調し、図９のに示すように １） サンプリングクロック列と（図中ＤＡＴＡ） ２） そのクロックに同期したデータ列（図中ＣＬＫ） ３） 及びカードがカードリーダの中に存在しているこ
とを示すＣＬＤ信号を出力する。
ルス列を復調し、図９のに示すように １） サンプリングクロック列と（図中ＤＡＴＡ） ２） そのクロックに同期したデータ列（図中ＣＬＫ） ３） 及びカードがカードリーダの中に存在しているこ
とを示すＣＬＤ信号を出力する。
【００１８】
【発明が解決しようとする課題】しかしながらこのよう
な従来の磁気カードリーダには以下の問題、特に手動式
の場合、顕著な問題がある。
な従来の磁気カードリーダには以下の問題、特に手動式
の場合、顕著な問題がある。
【００１９】手動式の場合磁気カード挿入は人が行うた
め、磁気カードの走査速度は人によって大きく異なり、
一般に５ｃｍ／ｓから２００ｃｍ／ｓ程度までで個々人
によって開きがある。
め、磁気カードの走査速度は人によって大きく異なり、
一般に５ｃｍ／ｓから２００ｃｍ／ｓ程度までで個々人
によって開きがある。
【００２０】一方磁気ヘッドからの出力は磁気カードの
走行速度に比例する。従って５ｃｍ／ｓと２００ｃｍ／
ｓの速度ではそれらに対応する出力比は １：４０とな
る。
走行速度に比例する。従って５ｃｍ／ｓと２００ｃｍ／
ｓの速度ではそれらに対応する出力比は １：４０とな
る。
【００２１】また、磁気カードそのものも市場で使用さ
れている間に減磁することによりかなり磁化レベルが下
がる、初期値の１／３程度に減磁したカードが市場にお
いて用いられていることは珍しくない。仮に１／３のレ
ベルであればレベル１００％の磁気カードに比しその出
力は１／３となる。
れている間に減磁することによりかなり磁化レベルが下
がる、初期値の１／３程度に減磁したカードが市場にお
いて用いられていることは珍しくない。仮に１／３のレ
ベルであればレベル１００％の磁気カードに比しその出
力は１／３となる。
【００２２】従って前述の磁気カード速度と組み合わせ
ると、レベル１００％の磁気カードを２００ｃｍ／ｓで
走行させた時とレベル１／３の磁気カードを５ｃｍ／ｓ
で走行させたときの出力比は １：１２０となる。
ると、レベル１００％の磁気カードを２００ｃｍ／ｓで
走行させた時とレベル１／３の磁気カードを５ｃｍ／ｓ
で走行させたときの出力比は １：１２０となる。
【００２３】一方、磁気カードは、作成時の磁気データ
書き込みの書き込みレベルのムラや、市場で使用中の磁
気ストライプ面へのキズ等による磁気的ノイズが存在
し、これらはいずれも磁気カード読み取り時に出力にノ
イズとして影響する。
書き込みの書き込みレベルのムラや、市場で使用中の磁
気ストライプ面へのキズ等による磁気的ノイズが存在
し、これらはいずれも磁気カード読み取り時に出力にノ
イズとして影響する。
【００２４】このようなノイズは信号の数％あるのが一
般的である。仮に３％とした場合、磁気カードの信号レ
ベルが１００で最高速２００ｃ／ｓで走査した時の信号
大きさを１００とすると、その時のノイズ分の大きさは
３となる。つまり大きさ３以下の信号はノイズとみなさ
ねばならない。
般的である。仮に３％とした場合、磁気カードの信号レ
ベルが１００で最高速２００ｃ／ｓで走査した時の信号
大きさを１００とすると、その時のノイズ分の大きさは
３となる。つまり大きさ３以下の信号はノイズとみなさ
ねばならない。
【００２５】また、カードレベルが１／３に落ちている
カードをゆっくり走査した場合、正しく読めるには、そ
の出力信号の大きさは前記３以上の大きさが必要であ
り、従って、走査速度は１８ｃｍ／ｓ以上なければなら
ない。
カードをゆっくり走査した場合、正しく読めるには、そ
の出力信号の大きさは前記３以上の大きさが必要であ
り、従って、走査速度は１８ｃｍ／ｓ以上なければなら
ない。
【００２６】１８ｃｍ／ｓ以下の速度であれば出力レベ
ルが３以下となりノイズと判定される。
ルが３以下となりノイズと判定される。
【００２７】即ち、前述したように人によっては５ｃｍ
／ｓの速度もあるので１８ｃｍ／ｓ以上ということは、
走査を早くする意識をもって操作することが必要であ
り、また或る程度の操作練習が必要となり、ユーザにと
って操作感の良くないカードリーダとなる。
／ｓの速度もあるので１８ｃｍ／ｓ以上ということは、
走査を早くする意識をもって操作することが必要であ
り、また或る程度の操作練習が必要となり、ユーザにと
って操作感の良くないカードリーダとなる。
【００２８】本発明は、上記課題を解決するもので、磁
気カード上の磁気ノイズに強く、結果として低速、高速
の速度変動にも安定して読み取りができる磁気カードリ
ーダを提供することを目的とする。
気カード上の磁気ノイズに強く、結果として低速、高速
の速度変動にも安定して読み取りができる磁気カードリ
ーダを提供することを目的とする。
【００２９】
【課題を解決するための手段】上記目的を達成するため
に本発明の第１のカードリーダは、磁気ヘッドと、前記
磁気ヘッドの出力を増幅する増幅器と、前記増幅器の出
力より、カードデータ本体部分以外のカード始端部、或
いは、終端部データであることを検出し、前記カードデ
ータ本体部分より前の所定のデータを特定するタイミン
グ回路と、前記所定データのレベルをホールドするホー
ルド回路と、そのホールドした絶対値に、ほぼ反比例し
て前記増幅器のゲインを制御するゲイン制御回路を備え
た構成とする。
に本発明の第１のカードリーダは、磁気ヘッドと、前記
磁気ヘッドの出力を増幅する増幅器と、前記増幅器の出
力より、カードデータ本体部分以外のカード始端部、或
いは、終端部データであることを検出し、前記カードデ
ータ本体部分より前の所定のデータを特定するタイミン
グ回路と、前記所定データのレベルをホールドするホー
ルド回路と、そのホールドした絶対値に、ほぼ反比例し
て前記増幅器のゲインを制御するゲイン制御回路を備え
た構成とする。
【００３０】第２のカードリーダは、磁気ヘッドと、前
記磁気ヘッドの出力を増幅する増幅器と、前記増幅器の
出力より、カードデータ本体部分以外のカード始端部、
或いは終端部データであることを検出し、前記カードデ
ータ本体部分より前の所定のデータを特定するタイミン
グ回路と、前記増幅器の出力信号を積分する積分回路
と、前記積分回路で得られた波形を整形する波形整形回
路と前記所定データのレベルをホールドするホールド回
路と、そのホールドした絶対値により前記波形整形回路
の波形のスライスレベルを制御する構成とした。
記磁気ヘッドの出力を増幅する増幅器と、前記増幅器の
出力より、カードデータ本体部分以外のカード始端部、
或いは終端部データであることを検出し、前記カードデ
ータ本体部分より前の所定のデータを特定するタイミン
グ回路と、前記増幅器の出力信号を積分する積分回路
と、前記積分回路で得られた波形を整形する波形整形回
路と前記所定データのレベルをホールドするホールド回
路と、そのホールドした絶対値により前記波形整形回路
の波形のスライスレベルを制御する構成とした。
【００３１】第３のカードリーダは、磁気ヘッドと、前
記磁気ヘッドの出力を増幅する増幅器と、前記増幅器の
出力より、カードデータ本体部分以外のカード始端部、
或いは終端部データであることを検出し、前記カードデ
ータ本体部分より前の所定のデータを特定するタイミン
グ回路と、そのタイミング回路の出力タイミングで前記
増幅器の出力パルス間隔を測定し、そのパルス間隔の値
により前記増幅器の増幅率を決定する構成とした。
記磁気ヘッドの出力を増幅する増幅器と、前記増幅器の
出力より、カードデータ本体部分以外のカード始端部、
或いは終端部データであることを検出し、前記カードデ
ータ本体部分より前の所定のデータを特定するタイミン
グ回路と、そのタイミング回路の出力タイミングで前記
増幅器の出力パルス間隔を測定し、そのパルス間隔の値
により前記増幅器の増幅率を決定する構成とした。
【００３２】第４のカードリーダは、磁気ヘッドとその
出力を増幅する増幅器と、前記増幅器の出力より、カー
ドデータ本体部分以外のカード始端部、或いは終端部デ
ータであることを検出し、前記カードデータ本体部分よ
り前の所定のデータを特定するタイミング回路と、前記
増幅器の出力信号を積分する積分回路と、前記積分回路
で得られた波形を整形する波形整形回路とそのタイミン
グ回路の出力タイミングで前記増幅器の出力パルス間隔
を測定し、そのパルス間隔の値により前記波形整形回路
の波形のスライスレベルを決定する構成とした。
出力を増幅する増幅器と、前記増幅器の出力より、カー
ドデータ本体部分以外のカード始端部、或いは終端部デ
ータであることを検出し、前記カードデータ本体部分よ
り前の所定のデータを特定するタイミング回路と、前記
増幅器の出力信号を積分する積分回路と、前記積分回路
で得られた波形を整形する波形整形回路とそのタイミン
グ回路の出力タイミングで前記増幅器の出力パルス間隔
を測定し、そのパルス間隔の値により前記波形整形回路
の波形のスライスレベルを決定する構成とした。
【００３３】
【発明の実施の形態】以下、本発明の実施の形態では磁
気カード挿入時に磁気カード始端の磁気情報（磁気デー
タ本体部の第１データビット迄）を読み、その大きさ、
あるいはパルス間隔から主としてカードの走行速度を検
出し、その値が大であれば磁気ヘッドの出力を増幅する
増幅器のゲインを小さくし、逆に小であればゲインを大
きくして磁気データ本体部分を増幅する。
気カード挿入時に磁気カード始端の磁気情報（磁気デー
タ本体部の第１データビット迄）を読み、その大きさ、
あるいはパルス間隔から主としてカードの走行速度を検
出し、その値が大であれば磁気ヘッドの出力を増幅する
増幅器のゲインを小さくし、逆に小であればゲインを大
きくして磁気データ本体部分を増幅する。
【００３４】或いは、上記と同じく磁気カード挿入時に
磁気カード始端の磁気情報（磁気データ本体部の第１デ
ータビット迄）を読み、その大きさ、あるいはパルス間
隔から主としてカードの走行速度を検出し、その値が大
であれば波形整形回路のスライスレベルを高く設定し、
逆に小であればスライスレベルを低く設定する。
磁気カード始端の磁気情報（磁気データ本体部の第１デ
ータビット迄）を読み、その大きさ、あるいはパルス間
隔から主としてカードの走行速度を検出し、その値が大
であれば波形整形回路のスライスレベルを高く設定し、
逆に小であればスライスレベルを低く設定する。
【００３５】以上より速度変動、或いは磁気カード自身
の減磁にも安定した読み取りが出来る操作性のよいカー
ドリーダを提供するものである。
の減磁にも安定した読み取りが出来る操作性のよいカー
ドリーダを提供するものである。
【００３６】（実施の形態１）以下、本発明の実施の形
態について図面を参照しながら説明する。
態について図面を参照しながら説明する。
【００３７】図１は本発明の実施例の一つで始端、或い
は終端部の磁化レベルを検出してホールドし、その値で
増幅器ゲインを決定してデータ本体部を増幅する磁気カ
ードリーダを示すブロック図である。
は終端部の磁化レベルを検出してホールドし、その値で
増幅器ゲインを決定してデータ本体部を増幅する磁気カ
ードリーダを示すブロック図である。
【００３８】磁気カード上の磁気ストライプデータは磁
気１で読み取る。磁気ヘッド１の出力は増幅器２で増幅
する。磁気カードを走査した時のヘッド出力は図２に示
すようにカード始端部分に続いてデータ本体部が出力さ
れ最後にカードの終端部が出力される。磁気カードを逆
に操作すれば前記と逆で終端部が先頭となる。カード始
端部、終端部は前述のように少なくとも５ｍｍ存在す
る。磁気カードの磁気記録密度は規格で２１０ｂｐｉま
たは７５ｂｐｉと規定されている。
気１で読み取る。磁気ヘッド１の出力は増幅器２で増幅
する。磁気カードを走査した時のヘッド出力は図２に示
すようにカード始端部分に続いてデータ本体部が出力さ
れ最後にカードの終端部が出力される。磁気カードを逆
に操作すれば前記と逆で終端部が先頭となる。カード始
端部、終端部は前述のように少なくとも５ｍｍ存在す
る。磁気カードの磁気記録密度は規格で２１０ｂｐｉま
たは７５ｂｐｉと規定されている。
【００３９】従って始端部、終端部の５ｍｍに、２１０
ｂｐｉの場合で４１ｂｉｔ、７５ｂｐｉの場合でも１５
ｂｉｔはデータ０が存在する。
ｂｐｉの場合で４１ｂｉｔ、７５ｂｐｉの場合でも１５
ｂｉｔはデータ０が存在する。
【００４０】今、始端部から走査したとして磁気ヘッド
１の出力を増幅器２で増幅した増幅器出力のパルス数を
カウントして、例えば１２パルス目を検出する機能を持
つタイミング検出回路４を設けてカードの始端部を検出
する。そのタイミング検出回路４の所定タイミング検出
信号で能動（上の例では１２パルス目）となり、入力と
して１２パルス目の増幅器２の出力レベルを取り込みホ
ールドするレベルホールド回路５を設ける。
１の出力を増幅器２で増幅した増幅器出力のパルス数を
カウントして、例えば１２パルス目を検出する機能を持
つタイミング検出回路４を設けてカードの始端部を検出
する。そのタイミング検出回路４の所定タイミング検出
信号で能動（上の例では１２パルス目）となり、入力と
して１２パルス目の増幅器２の出力レベルを取り込みホ
ールドするレベルホールド回路５を設ける。
【００４１】これらタイミング検出回路４、レベルホー
ルド回路５はカード走査終了時に、ＣＬＤ信号を検出す
ることでリセットされる。
ルド回路５はカード走査終了時に、ＣＬＤ信号を検出す
ることでリセットされる。
【００４２】レベルホールド回路５の出力は増幅器ゲイ
ン制御回路６に入力され、ゲイン制御回路６は、入力さ
れた値に従って増幅器２のゲインを制御する。そして、
ゲインは入力値が大であれば、つまりホールド回路２の
ホールドされた値が大であればゲインを小さく、ホール
ドされた値が小であればゲインを大にするように構成し
ている。
ン制御回路６に入力され、ゲイン制御回路６は、入力さ
れた値に従って増幅器２のゲインを制御する。そして、
ゲインは入力値が大であれば、つまりホールド回路２の
ホールドされた値が大であればゲインを小さく、ホール
ドされた値が小であればゲインを大にするように構成し
ている。
【００４３】上記のような増幅器１とそのゲイン制御回
路６は公知で種々の方法がある。
路６は公知で種々の方法がある。
【００４４】例えば図３に示すバイアス抵抗の値でゲイ
ンが決まる増幅器のバイアス抵抗の一つを電子的可変抵
抗器とした増幅器が利用できる。
ンが決まる増幅器のバイアス抵抗の一つを電子的可変抵
抗器とした増幅器が利用できる。
【００４５】図３で２０５はオペアンプで２０１，２０
２，２０３，２０４は抵抗であり、入力電圧をＶｉｎ、
出力電圧をＶｏとするとそれぞれの抵抗値をＲ１，Ｒ
２，Ｒ３，Ｒ４とすれば、図４の増幅回路のゲインは次
の式となる。｜Ｖo／Ｖin｜＝｛（Ｒ2＋Ｒ3）／Ｒ1｝
＋｛（Ｒ2＊Ｒ3／Ｒ1）×１／Ｒ4｝ …式上記で抵抗
２０４の代わりに電子的可変抵抗器としてＦＥＴトラン
ジスタのようにゲート−ソース間電圧入力によりドレイ
ン−ソース間の導通度、つまり抵抗値が変わる素子、回
路を用いればゲイン制御可能な増幅器が出来る。より具
体的には反転増幅器の出力をＮ型ＦＥＴに入力させれば
増幅器の出力絶対値が大であるほどＦＥＴの導通度は無
くなり抵抗値として増大する。この反転増幅器のバイア
ス抵抗で値が大であれば上記の式に従ってゲインが小
さくなる。
２，２０３，２０４は抵抗であり、入力電圧をＶｉｎ、
出力電圧をＶｏとするとそれぞれの抵抗値をＲ１，Ｒ
２，Ｒ３，Ｒ４とすれば、図４の増幅回路のゲインは次
の式となる。｜Ｖo／Ｖin｜＝｛（Ｒ2＋Ｒ3）／Ｒ1｝
＋｛（Ｒ2＊Ｒ3／Ｒ1）×１／Ｒ4｝ …式上記で抵抗
２０４の代わりに電子的可変抵抗器としてＦＥＴトラン
ジスタのようにゲート−ソース間電圧入力によりドレイ
ン−ソース間の導通度、つまり抵抗値が変わる素子、回
路を用いればゲイン制御可能な増幅器が出来る。より具
体的には反転増幅器の出力をＮ型ＦＥＴに入力させれば
増幅器の出力絶対値が大であるほどＦＥＴの導通度は無
くなり抵抗値として増大する。この反転増幅器のバイア
ス抵抗で値が大であれば上記の式に従ってゲインが小
さくなる。
【００４６】レベルホールドは極一般的にＦＥＴ、整流
素子、コンデンサで実現できる。
素子、コンデンサで実現できる。
【００４７】また、上記でのタイミング検出回路はカー
ド走査時に本体データ部分の前が検出出来れば良いの
で、その入力は増幅器２の後でも、積分回路３の後で
も、波形整形回路７の後でも、読み飛ばし回路８の後で
も良い。
ド走査時に本体データ部分の前が検出出来れば良いの
で、その入力は増幅器２の後でも、積分回路３の後で
も、波形整形回路７の後でも、読み飛ばし回路８の後で
も良い。
【００４８】また、タイミングを検出するという機能な
ので読み飛ばし回路と同一にしても良い。
ので読み飛ばし回路と同一にしても良い。
【００４９】上記のように構成することでカード始端部
出力が小のとき、言いかえると、走査速度が遅い時には
データ本体部の増幅率は大きく、逆に始端部出力が大の
ときはゲインを小さくして速度変動による出力の変動を
押さえる事が出来る。
出力が小のとき、言いかえると、走査速度が遅い時には
データ本体部の増幅率は大きく、逆に始端部出力が大の
ときはゲインを小さくして速度変動による出力の変動を
押さえる事が出来る。
【００５０】次に別の実施形態として図２を説明する。
【００５１】図４のタイミング検出回路４及びレベルホ
ールド回路１１は実施形態１の上記説明と同一機能であ
るが、レベルホールド回路１１の出力の接続先が図１に
示す形態と異なり、波形整形回路１０に接続する。
ールド回路１１は実施形態１の上記説明と同一機能であ
るが、レベルホールド回路１１の出力の接続先が図１に
示す形態と異なり、波形整形回路１０に接続する。
【００５２】波形整形回路１０はその内部で整形するた
めのスライスレベルを有し、そのスライスレベルを前記
レベルホールド回路の出力で制御する。
めのスライスレベルを有し、そのスライスレベルを前記
レベルホールド回路の出力で制御する。
【００５３】スライスレベル可変の回路も公知で多種有
るが、例として図５のように具体化できる。
るが、例として図５のように具体化できる。
【００５４】図６で３１０，３１１はオペアンプで、３
０１，３０２，３０３，３０４，３０５は抵抗を示す。
今３０４の抵抗値をＲ４，３０５の抵抗値をＲ５とすれ
ば、スライスレベルはスライス電圧をＶｓとすると、Ｖ
ｓ＝Ｖｃｃ×Ｒ５／（Ｒ５＋Ｒ４）となる。
０１，３０２，３０３，３０４，３０５は抵抗を示す。
今３０４の抵抗値をＲ４，３０５の抵抗値をＲ５とすれ
ば、スライスレベルはスライス電圧をＶｓとすると、Ｖ
ｓ＝Ｖｃｃ×Ｒ５／（Ｒ５＋Ｒ４）となる。
【００５５】従ってＲ５又はＲ４を上記レベルホールド
回路出力でタップが変わる電子的可変抵抗器で実現すれ
ばよい。電子的可変抵抗器は図７に具体例を示す。
回路出力でタップが変わる電子的可変抵抗器で実現すれ
ばよい。電子的可変抵抗器は図７に具体例を示す。
【００５６】図７において４００，４０１，４０
２，，，，４０３は直列接続の抵抗、４１０，４１１，
４１２，はＦＥＴ、トランジスタのような電子スイッチ
である。デコーダ４２０に前記ホールド回路１１の出力
を入力するとその値に応じてデコーダ４２０がスイッチ
のいずれかをＯＮする。従って抵抗値が変わることにな
る。
２，，，，４０３は直列接続の抵抗、４１０，４１１，
４１２，はＦＥＴ、トランジスタのような電子スイッチ
である。デコーダ４２０に前記ホールド回路１１の出力
を入力するとその値に応じてデコーダ４２０がスイッチ
のいずれかをＯＮする。従って抵抗値が変わることにな
る。
【００５７】次に別の実施形態を図６で説明する。
【００５８】第１及び第２の実施の形態では、始端部の
磁気出力の大きさに注目したが、本実施の形態では、磁
気カードの走行速度を検出するという同じ観点から増幅
器出力のパルス間隔をみる。その例を図６に示す。
磁気出力の大きさに注目したが、本実施の形態では、磁
気カードの走行速度を検出するという同じ観点から増幅
器出力のパルス間隔をみる。その例を図６に示す。
【００５９】ヘッド出力を増幅した増幅器２の出力波形
は図９の波形と相似しており、そのパルス間隔（時
間）はカード走行速度に反比例している。
は図９の波形と相似しており、そのパルス間隔（時
間）はカード走行速度に反比例している。
【００６０】つまり、磁気カードの走行速度が高速では
パルス間隔は短く低速ではパルス間隔は長くなる。
パルス間隔は短く低速ではパルス間隔は長くなる。
【００６１】図６でパルス間隔計測回路２１はタイミン
グ検出回路２０の出力で作動するよう構成し、かつ増幅
器２の出力パルスの立ち下がりでカウント開始し立ち上
がりでカウント停止するようにすれば、そのカウント値
はパルス間隔に反比例する。
グ検出回路２０の出力で作動するよう構成し、かつ増幅
器２の出力パルスの立ち下がりでカウント開始し立ち上
がりでカウント停止するようにすれば、そのカウント値
はパルス間隔に反比例する。
【００６２】カウンタの値は前述の図７で説明した電子
的可変抵抗器に接続して、その抵抗を図３の２０４（Ｒ
４）と同一原理で利用すれば良い。
的可変抵抗器に接続して、その抵抗を図３の２０４（Ｒ
４）と同一原理で利用すれば良い。
【００６３】また、この場合も増幅器の増幅ゲインを制
御するのではなく波形整形回路のスライスレベルを制御
することは前述と同じ考え方で実現出来る。
御するのではなく波形整形回路のスライスレベルを制御
することは前述と同じ考え方で実現出来る。
【００６４】上記のように構成することで磁気カード始
端部出力のカード走行速度をはかり、走行速度が遅い時
にはデータ本体部の増幅率は大きくするか、増幅器出力
を受ける波形整形回路のスライスレベルを低くし、逆に
走行速度が速い時は増幅器ゲインを小さくするか前記波
形整形回路のスライスレベルを高くするようにして速度
変動による出力の変動を押さえる事が出来る。
端部出力のカード走行速度をはかり、走行速度が遅い時
にはデータ本体部の増幅率は大きくするか、増幅器出力
を受ける波形整形回路のスライスレベルを低くし、逆に
走行速度が速い時は増幅器ゲインを小さくするか前記波
形整形回路のスライスレベルを高くするようにして速度
変動による出力の変動を押さえる事が出来る。
【００６５】
【発明の効果】以上の説明から明らかなように本発明に
よればカードの走行速度、あるいは磁化レベルを検出
し、その速度、磁化レベルに応じてヘッド出力の増幅器
ゲインを制御したり、或いは増幅器出力を受けて波形整
形する回路のスライスレベルを制御できるので読み取り
可能なカード走行速度範囲が大幅に広がり、かつレベル
の低下したカードの読み取り性能も向上する。
よればカードの走行速度、あるいは磁化レベルを検出
し、その速度、磁化レベルに応じてヘッド出力の増幅器
ゲインを制御したり、或いは増幅器出力を受けて波形整
形する回路のスライスレベルを制御できるので読み取り
可能なカード走行速度範囲が大幅に広がり、かつレベル
の低下したカードの読み取り性能も向上する。
【図１】本発明の実施形態の増幅器ゲインの制御を示す
ブロック図
ブロック図
【図２】図１を説明する為の図でカード走査時のヘッド
出力波形の時間経過を示すタイミングチャート
出力波形の時間経過を示すタイミングチャート
【図３】図１を説明する為のゲイン可変増幅器の回路図
【図４】本発明の実施形態のスライスレベルの制御を示
すブロック図
すブロック図
【図５】スライスレベル可変可能な回路図
【図６】本発明の実施形態のパルス間隔の値で増幅器ゲ
インの制御を示すブロック図
インの制御を示すブロック図
【図７】図３の説明のためで電子的可変抵抗器の回路図
【図８】従来の読み出し信号のタイミングチャート
【図９】従来の磁気カードの信号処理を示すブロック図
Claims (4)
- 【請求項１】 磁気ヘッドと、前記磁気ヘッドの出力を
増幅する増幅器と、前記増幅器の出力より、カードデー
タ本体部分以外のカード始端部、或いは、終端部データ
であることを検出し、前記カードデータ本体部分より前
の所定のデータを特定するタイミング回路と、前記所定
データのレベルをホールドするホールド回路と、そのホ
ールドした絶対値に、ほぼ反比例して前記増幅器のゲイ
ンを制御するゲイン制御回路を備えた磁気カードリー
ダ。 - 【請求項２】 磁気ヘッドと、前記磁気ヘッドの出力を
増幅する増幅器と、前記増幅器の出力より、カードデー
タ本体部分以外のカード始端部、或いは、終端部データ
であることを検出し、前記カードデータ本体部分より前
の所定のデータを特定するタイミング回路と、前記増幅
器の出力信号を積分する積分回路と、前記積分回路で得
られた波形を整形する波形整形回路と前記所定データの
レベルをホールドするホールド回路と、そのホールドし
た絶対値により前記波形整形回路の波形のスライスレベ
ルを制御する磁気カードリーダ。 - 【請求項３】 磁気ヘッドと、前記磁気ヘッドの出力を
増幅する増幅器と、前記増幅器の出力より、カードデー
タ本体部分以外のカード始端部、或いは、終端部データ
であることを検出し、前記カードデータ本体部分より前
の所定のデータを特定するタイミング回路と、そのタイ
ミング回路の出力タイミングで前記増幅器の出力パルス
間隔を測定し、そのパルス間隔の値により前記増幅器の
増幅率を決定する磁気カードリーダ。 - 【請求項４】 磁気ヘッドと、前記磁気ヘッドの出力を
増幅する増幅器と、前記増幅器の出力より、カードデー
タ本体部分以外のカード始端部、或いは、終端部データ
であることを検出し、前記カードデータ本体部分より前
の所定のデータを特定するタイミング回路と、前記増幅
器の出力信号を積分する積分回路と、前記積分回路で得
られた波形を整形する波形整形回路とそのタイミング回
路の出力タイミングで前記増幅器の出力パルス間隔を測
定し、そのパルス間隔の値により前記波形整形回路の波
形のスライスレベルを決定する磁気カードリーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000042262A JP2001236604A (ja) | 2000-02-21 | 2000-02-21 | 磁気カードリーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000042262A JP2001236604A (ja) | 2000-02-21 | 2000-02-21 | 磁気カードリーダ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001236604A true JP2001236604A (ja) | 2001-08-31 |
Family
ID=18565359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000042262A Pending JP2001236604A (ja) | 2000-02-21 | 2000-02-21 | 磁気カードリーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001236604A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009199649A (ja) * | 2008-02-20 | 2009-09-03 | Nidec Sankyo Corp | 磁気カードリーダ |
| JP2016045976A (ja) * | 2014-08-26 | 2016-04-04 | シャープ株式会社 | 磁気カード読取装置 |
-
2000
- 2000-02-21 JP JP2000042262A patent/JP2001236604A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009199649A (ja) * | 2008-02-20 | 2009-09-03 | Nidec Sankyo Corp | 磁気カードリーダ |
| JP2016045976A (ja) * | 2014-08-26 | 2016-04-04 | シャープ株式会社 | 磁気カード読取装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060192617A1 (en) | Low noise AC coupled amplifier with low band-pass corner and low power | |
| JP2592195B2 (ja) | ピーク検出装置およびエラー判別装置 | |
| US9367716B2 (en) | Information reproduction device and information reproduction method | |
| JPH1027308A (ja) | 前置増幅器及び磁気ヘッド装置 | |
| US6331921B1 (en) | Magneto-resistive head read amplifier | |
| US4141494A (en) | Digital code reader | |
| JPH0765494A (ja) | 磁気カードリーダ | |
| JP2001236604A (ja) | 磁気カードリーダ | |
| JP2595806B2 (ja) | 磁気ディスク装置のリード・ライトアンプ回路 | |
| US20050023349A1 (en) | Reading method for data in card reader and card reader utilizing the same | |
| EP0887789A3 (en) | Drive circuits for a magnetic recording device | |
| US6762895B2 (en) | Magnetic disk drive and position error signal generation method | |
| EP0720152A2 (en) | AC input stage with reduced transient time for use in multiplexing transducers that require a switched DC bias | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| US4345168A (en) | Electrical peak detector | |
| KR200154249Y1 (ko) | 카드리더기의 잡음제거용 클램핑 회로 | |
| JPH08255302A (ja) | 磁気ヘッド用リードアンプ回路および磁気ヘッド制御回路 | |
| JPS6347944Y2 (ja) | ||
| US6112032A (en) | Magnetic reproduction circuit for cameras equipped with the function of correctly reproducing magnetic information even under the presence of noise | |
| US20020085440A1 (en) | Sensing circuit for magnetic memory unit | |
| JPH03192504A (ja) | 磁気記録信号再生回路 | |
| JP2586363B2 (ja) | 磁気ディスク装置 | |
| JP3311654B2 (ja) | 磁気カードリーダ及び磁気カードリーダにおける磁気カードの抗磁力判定方法 | |
| JPH0325238Y2 (ja) | ||
| JPH0991611A (ja) | 磁気カードリーダのデータ再生方法および再生回路 |