KR200154249Y1 - 카드리더기의 잡음제거용 클램핑 회로 - Google Patents

카드리더기의 잡음제거용 클램핑 회로 Download PDF

Info

Publication number
KR200154249Y1
KR200154249Y1 KR2019960012749U KR19960012749U KR200154249Y1 KR 200154249 Y1 KR200154249 Y1 KR 200154249Y1 KR 2019960012749 U KR2019960012749 U KR 2019960012749U KR 19960012749 U KR19960012749 U KR 19960012749U KR 200154249 Y1 KR200154249 Y1 KR 200154249Y1
Authority
KR
South Korea
Prior art keywords
peak
signal
card reader
amplifier
amplified
Prior art date
Application number
KR2019960012749U
Other languages
English (en)
Other versions
KR970063786U (ko
Inventor
박광희
Original Assignee
윤학범
주식회사경덕전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤학범, 주식회사경덕전자 filed Critical 윤학범
Priority to KR2019960012749U priority Critical patent/KR200154249Y1/ko
Publication of KR970063786U publication Critical patent/KR970063786U/ko
Application granted granted Critical
Publication of KR200154249Y1 publication Critical patent/KR200154249Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

본 고안을 카드리더기의 증폭부에서 증폭된 신호를 피크 검출하고자 할때 신호외의 잡음(Noise) 성분이 혼입되거나 마그네틱 스트라이프(Magnetic stripe)에 오버라이트(over write)되어 발생된 저전위의 피크 즉 오버라이트하기 전의 데이타까지 증폭되어 발생되는 트윈(Twin peak)현상에 의한 리드에러(Read error)를 방지하기 위한 카드리더기의 잡음제거용 클램핑 회로에 관한 것이다.
종래 기술은 메인 신호 및 잡음 성분이 포함되어 증폭 및 피크 검출되어지므로 잡음 성분이 포함된 신호파형이 출력단에 그대로 나타나게 되어 하이코어시비티카드(High coercivity card) 또는 오버라이트시에 에러가 빈번하게 발생되는 문제점이 있었다.
따라서 본 고안은 기존의 제1증폭부와 제2증폭 및 피크 검출부 사이에 정상적인 신호만이 통과되도록 잡음 성분을 클램핑(clamping)시키는 클램핑 회로를 개재하여 카드리더기에서의 트윈 피크 현상에 따른 리드에러를 미연에 방지코자 하는 것이다.

Description

카드리더기의 잡음제거용 클램핑 회로
제1도는 종래의 증폭 및 피크 검출 회로 구성도.
제2도는 본 고안에 의한 클램핑 회로를 포함한 증폭 및 피크 검출 회로 구성도.
제3a도는 이상적인 출력 파형도.
b도는 실제적인 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 제1증폭부 20 : 제2증폭 및 피크 검출부
30 : 클램핑부 OP1, OP2: 비교증폭기
D1~D4: 다이오드 C1, C2: 콘덴서
R1~R7: 저항
본 고안은 카드리더기의 잡음제거용 클램핑 회로에 관한 것으로 특히 카드리더기의 증폭부에서 증폭된 신호를 피크 검출하고자 할때 신호외의 잡음(Noise) 성분이 혼입되거나 마그네틱 스트라이프(Magnetic stripe)에 오버라이트(over write)되어 발생된 저전위의 피크 즉 오버라이트하기 전의 데이타까지 증폭되어 발생되는 트윈(Twin peak)현상에 의한 리드에러(Read error)를 방지하기 위한 것이다.
종래의 카드리더기에서의 증폭 및 피크 검출 회로는 제1도에 도시한 바와 같이 헤드(H)에서 리드된 메인 신호를 1차적으로 증폭하여 저항(R5) 및 콘덴서(C1)를 통해 제2증폭 및 피크 검출부(20)에 전달하는 제1증폭부(10)와, 상기 제1증폭부(10)에서 증폭된 출력 신호를 2차적으로 증폭하는 동시에 피크 신호를 검출하는 제2증폭 및 피크 검출부(20)로 구성되어져 있다.
이와 같이 구성된 종래의 카드리더기에서의 증폭 및 피크 검출 회로의 동작을 설명하면 다음과 같다.
먼저, 헤드(H)에서 리드된 메인 신호를 제1증폭부(10)내의 비교 증폭기(OP1)에서 적절한 레벨로 증폭한 후 저항(R5) 및 콘덴서(C1)를 통해 제2증폭 및 피크 검출부(20)에 전달하게 된다.
상기 제2증폭 및 피크 검출부(20)내의 비교증폭기(OP2)에서는 상기 비교 증폭기(OP1)에서 출력된 신호의 피크에서의 변화를 검출하여 출력하게 된다.
그러나 이러한 종래기술은 메인 신호 및 잡음 성분이 포함되어 증폭 및 피크 검출되어지므로 제3b도에 도시한 바와 같이 잡음 성분이 포함된 신호 파형이 출력단에 그대로 나타나게 되어 하이코어시비티카드(High coercivity) 또는 오버라이트시에 에러가 빈번하게 발생되는 문제점이 있었다.
따라서 본 고안을 상기한 종래 기술의 문제점을 감안하여 이루어진 것으로서, 기존의 제1증폭부와 제2증폭 및 피크 검출부 사이에 정상적인 신호만이 통과되도록 잡음 성분을 클램핑(clamping)시키는 클램핑 회로를 개재하여 카드리더기에서의 트윈 피크 현상에 따른 리드에러를 미연에 방지코자 함을 그 목적으로 하는 것이다.
이하 본 고안을 첨부된 도면에 의거하여 상세히 설명한다.
제2도는 본 고안에 의한 클램핑 회로를 포함한 증폭 및 피크 검출되로 구성도를 나타낸 것으로서, 이에 도시한 바와 같이 헤드(H)에서 리드된 메인 신호를 1차적으로 증폭하는 제1증폭부(10)와, 상기 제1증폭부(10)에서 출력되는 신호중 메인 신호만을 통과시키기 위해 잡음 성분을 클램핑시키는 출력된 신호를 2차적으로 증폭하는 동시에 피크 신호를 검출하는 제2증폭 및 피크 검출부(20)를 포함하여 구성된 것이다.
또한 상이한 클램핑부(30)는 병렬접속된 다이오드(D3,D4) 및 저항(R7)으로 구성된 것이다.
이와 같이 구성된 본 고안을 제3도를 참조하여 설명하면 다음과 같다.
먼저 헤드(H)에서 리드(Read)된 메인 신호를 제1증폭부(10)내의 비교 증폭기(OP1)에서 적절한 레벨로 증폭한 후 저항(R5) 및 콘덴서(C1)를 통해 클램핑부(30)에 가해진다.
이때 비교 증폭기(OP1)를 거친 메인 신호를 제외한 잡음성분은 제3b도와 같이 클램핑부(30)내의 다이오드(D3,D4)의 순방향 전압만큼 클램핑되므로 상기 다이오드((D3,D4)의 순방향 전압보다 낮은 잡음 성분은 다이오드(D3,D4)를 통과하지 못하게 된다.
이에 따라 제2증폭 및 피크 검출부(20)내의 비교 증폭기(OP3)의 출력단(output)에서는 피크 변화만을 검출하게 된다.
그리고 제3a도에는 이상적인 출력 파형도를 나타낸 것이다.
이상에서 설명한 바와 같이 본 고안을 카드리더기에서 증폭된 신호의 피크 검출시에 발생되는 트윈 피크 현상에 의한 리드에러를 미연에 방지함으로써 제품 성능의 향상화를 도모할 수 있는 유익한 고안인 것이다.

Claims (2)

  1. 헤드(H)에서 리드된 메인 신호를 1차적으로 증폭하는 제1증폭부(10)와, 상기 제1증폭부(10)에서 출력되는 신호중 메인 신호만을 통과시키기 위해 잡음 성분을 클램핑시키는 클램핑부(30)와, 상기 클램핑부(30)에서 출력된 신호를 2차적으로 증폭하는 동시에 피크 신호를 검출하는 제2증폭 및 피크 검출부(20)를 포함하여 구성된 것을 특징으로 하는 카드리더기의 잡음제거용 클랭핑 회로.
  2. 제1항에 있어서, 상기 클램핑부(30)와, 병렬접속된 다이오드(D3,D4) 및 저항(R7)으로 구성된 것을 특징으로 하는 카드리더기의 잡음제거용 클램핑 회로.
KR2019960012749U 1996-05-21 1996-05-21 카드리더기의 잡음제거용 클램핑 회로 KR200154249Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960012749U KR200154249Y1 (ko) 1996-05-21 1996-05-21 카드리더기의 잡음제거용 클램핑 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960012749U KR200154249Y1 (ko) 1996-05-21 1996-05-21 카드리더기의 잡음제거용 클램핑 회로

Publications (2)

Publication Number Publication Date
KR970063786U KR970063786U (ko) 1997-12-11
KR200154249Y1 true KR200154249Y1 (ko) 1999-08-02

Family

ID=19456620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960012749U KR200154249Y1 (ko) 1996-05-21 1996-05-21 카드리더기의 잡음제거용 클램핑 회로

Country Status (1)

Country Link
KR (1) KR200154249Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271284B2 (en) 2017-11-15 2022-03-08 Samsung Electronics Co., Ltd Electronic device comprising at least one switch for supplying electricity to loop antenna

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271284B2 (en) 2017-11-15 2022-03-08 Samsung Electronics Co., Ltd Electronic device comprising at least one switch for supplying electricity to loop antenna

Also Published As

Publication number Publication date
KR970063786U (ko) 1997-12-11

Similar Documents

Publication Publication Date Title
US4254441A (en) Digital code reader
US5559460A (en) Peak detection circuit for suppressing magnetoresistive thermal asperity transients in a data channel
US3987411A (en) Character recognition system employing extraneous and required peak detection with variable threshold controlled timing
US3505537A (en) Signal envelope discriminator and gating circuit
KR100290056B1 (ko) 자기 기억 장치의 서멀 애스패러티 검출 방법 및 그 회로
US4637003A (en) Amplitude modulated high frequency signal detection device
EP0008617B1 (en) Read/write preamplifier with electrical short detector
US4975897A (en) Reading circuit for an optical information storing apparatus
KR200154249Y1 (ko) 카드리더기의 잡음제거용 클램핑 회로
JPS60138754A (ja) 磁気テープ上に記録されたデイジタルコード化ビデオ信号の再生の際のトラツキングずれ検出方法および装置
JP2989757B2 (ja) 磁気カードリーダの磁気カード挿入排出検出回路
DE69725226T2 (de) Gerät zur Detektierung von additiven Transientenstörungen
US6381082B1 (en) Arrangement for reading information form a record carrier
WO1999040574A2 (en) Arrangement for reading information from a magnetic record carrier
US6489779B1 (en) System and method for terminal short detection
US4485319A (en) Bubble memory sense amplifier
JP2878960B2 (ja) バーコードリーダの信号処理回路
KR100270253B1 (ko) 비디오 테이프 재생 장치
JP2694370B2 (ja) 磁気記録媒体の読取り回路
KR950004268Y1 (ko) 디스크 구동장치의 데이터 검출레벨 조정회로
JP2506971B2 (ja) 磁気再生回路
JP2001236604A (ja) 磁気カードリーダ
JPS6151662A (ja) 信号検出回路
JPH0487003A (ja) 磁気抵抗効果ヘッドの信号検出回路
KR890001278Y1 (ko) 자기 기록장치의 쇼울더 현상 제거회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090518

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee