JP2001230749A - 時分割多重化器 - Google Patents

時分割多重化器

Info

Publication number
JP2001230749A
JP2001230749A JP2000036576A JP2000036576A JP2001230749A JP 2001230749 A JP2001230749 A JP 2001230749A JP 2000036576 A JP2000036576 A JP 2000036576A JP 2000036576 A JP2000036576 A JP 2000036576A JP 2001230749 A JP2001230749 A JP 2001230749A
Authority
JP
Japan
Prior art keywords
low
speed
phase
data
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000036576A
Other languages
English (en)
Inventor
Nobutsugu Kikuchi
暢貢 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Telecom Technologies Ltd
Original Assignee
Hitachi Telecom Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Telecom Technologies Ltd filed Critical Hitachi Telecom Technologies Ltd
Priority to JP2000036576A priority Critical patent/JP2001230749A/ja
Publication of JP2001230749A publication Critical patent/JP2001230749A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】複数の低速伝送路上の低速データをより適正に
サンプリングし、時分割多重化して高速伝送路上に出力
する。 【解決手段】データ多重部11は32Mフレームパルス7を
基準とするタイミングで8Mデータ10をサンプリングす
る。位相判定部8は、倍周器2が8Mクロック1に基づいて
生成した32Mクロック3に同期した32Mフレームパル
ス7と、8Mフレーム生成カウンタ4が8Mクロック1に基
づいて生成した8Mフレームパルス5との位相差が、デー
タ多重部11における8Mデータ10のサンプリングが8Mデ
ータ10の確定期間中に行われなくなるほど大きくなった
ならば、32Mフレーム生成カウンタ6における32フレ
ームパルス7の生成タイミングを8Mフレームパルス5の
位相を基準に補正する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、低速伝送路上を伝
送するデータを、複数低速伝送路分、時分割多重化して
高速伝送路上に出力する技術に関し、特に、低速伝送路
の伝送クロックと高速伝送路の伝送クロックとを同期化
する技術に関するものである。
【0002】
【従来の技術】低速伝送路を伝送されるデータを、複数
低速伝送路分、時分割多重化して高速伝送路上に出力す
る技術としては、各低速伝送路に共通な伝送クロックで
ある周波数F1の低速クロックから、倍周器を用いて、
高速伝送路の伝送クロック周波数F2(=n×F1)相当
の高速クロックを生成し、基準タイミングから高速クロ
ックのnカウント毎に、並列に各低速伝送路上のデータ
を並列にサンプリングし、高速クロック周期で時分割多
重化し、高速伝送路上に出力する技術が知られている。
【0003】
【発明が解決しようとする課題】さて、前記従来の時分
割多重化の技術によれば、倍周器によって低速クロック
と高速クロックとの位相を常に保障することができれ
ば、一度、前記基準タイミングを各低速伝送路上でデー
タが確定している期間中になるよう定めることにより、
常に、各低速伝送路上でデータが確定している期間中
に、各低速伝送路上のデータを適正にサンプリングする
ことができる。
【0004】しかしながら、倍周器の精度のために低速
クロックと高速クロックとの位相を常に保障することが
できない場合には、一度、基準タイミングを適正に定め
ても、時間の経過に伴って、各低速伝送路上のデータを
並列にサンプリングするタイミングが、各低速伝送路上
でデータが確定している期間からずれてしまうことにな
る。そして、この場合には、適正に、各低速伝送路上の
データをサンプリングすることができなくなってしま
う。
【0005】一方、基準タイミングをあまり煩雑に補正
すると、基準タイミングの位相変化により結果としてデ
ータが失われてしまう回数が増加し、適正に、各低速伝
送路上のデータをサンプリングすることができなくなっ
てしまう。
【0006】そこで、本発明は、複数の低速伝送路上の
低速データ周期に同期した低速クロックと、高速伝送路
上の高速データ周期を同期させる高速クロックとが完全
に同期していない場合でも、複数の低速伝送路上の低速
データを、より適正にサンプリングし、高速伝送路上に
時分割多重化することを課題とする。
【0007】
【課題を解決するための手段】前記課題達成のために、
本発明は、たとえば、低速伝送路より低速クロックに同
期して入力する低速データを、複数低速伝送路分並列に
サンプリングし、高速クロックに同期して時分割多重化
して、高速伝送路上に出力する時分割多重化器であっ
て、前記サンプリングの位相が前記低速データの確定期
間に応じて定まる当該確定期間内の所定の期間内にある
か否かを判定する判定手段と、前記判定手段により、前
記サンプリングの位相が前記所定の期間内にあると判定
された場合には、前記サンプリングの位相を調整せず、
前記サンプリングの位相が前記所定の期間内にないと判
定された場合には、前記サンプリングの位相を、前記低
速データの確定期間の略中央に調整する位相調整手段
と、を有することを特徴とする。
【0008】このような時分割多重化器によれば、低速
データのサンプリングの位相が低速データの確定期間に
応じて定まる当該確定期間内の所定の期間内にある場合
には、前記サンプリングの位相を調整せず、前記サンプ
リングの位相が前記所定の期間内にない場合にのみ、前
記サンプリングの位相を、前記低速データの確定期間の
略中央に調整する。
【0009】ここで、前記所定期間内であれば、必ず低
速データの確定期間内であるので、このような時分割多
重器によれば、より、適正に低速データをサンプリング
することができるようになる。
【0010】また、サンプリングの位相が、前記所定期
間内にない場合にのみサンプリングの位相を調整するの
で、周期的にサンプリングの位相を補正するような場合
に比べ、サンプリングの位相変化により、結果としてデ
ータが失われてしまう回数が減少することが期待でき
る。
【0011】
【発明の実施の形態】以下、本発明の実施形態について
説明する。
【0012】図1に、本実施形態に係る時分割多重化装
置の構成を示す。
【0013】図中、符号1は8.192MHzの8Mクロッ
ク、符号10は8Mクロックに同期して入力する8系統の
8Mデータ、符号5は8KHzの8Mフレームパルス、符号3
は32.768MHzの32Mクロック、符号7は8KHzの3
2Mフレームパルス、そして、符号12は32Mクロックに
同期して出力するする32Mデータである。
【0014】また、符号4は8Mクロック1の1024カ
ウント毎に8Mフレームパルス5を生成する8Mフレーム
生成カウンタ、符号2は8Mクロック1を4倍周し32Mク
ロック3を生成するのクロック倍周部、そして、符号6は
32Mクロック3の4096カウント毎に32Mフレーム
パルス7を生成する32Mフレーム生成カウンタである。
【0015】また、符号11は32Mフレームパルス5を基
準に、32Mクロック3の8カウント毎に8系統の8Mデ
ータ10を並列にサンプルして、これらを32Mクロック3
に同期して時分割多重化し、32Mデータ12として出力
するデータ多重部である。
【0016】また、符号8は8Mフレームパルス5と32M
フレームパルス7の位相差が所定範囲を超えた場合に、3
2Mフレーム生成カウンタ6をリセットパルス9によって制
御することにより、32Mフレームパルス7の位相を適正
位相に調整する位相位相判定部である。
【0017】なお、ここで、8Mデータ10は8Mクロック
1の周期でデータの属するチャネルが変化するデータで
あり、8Mフレームパルス5は、このチャネルを8Mデー
タ10上で識別するための基準とするパルスである。32
Mフレームパルス7は、このチャネルを32Mデータ12上
で識別するための基準とするパルスである。
【0018】以下、このような時分割多重化装置の動作
の詳細について説明する。
【0019】図2に、正常動作時の各信号のタイミング
チャートを示す。
【0020】8Mフレームパルス5は、8Mフレーム生成
カウンタ4によって、8Mクロック1の1024カウント
毎に、8Mクロック1の立ち下がりから次の立ち下がりま
での間の1周期分”H”とされる。また、32Mフレーム
パルス7は、32Mフレーム生成カウンタ6によって32M
クロック3の4096カウント毎に32Mクロック1の立
ち上がりから次の立ち上がりまでの間の1周期分”H”
とされる。
【0021】さて、各8Mデータの確定期間が、8Mクロ
ック10の立ち下がりからt1経過後〜当該立下りからt
2経過後の間であるとする。そして、8Mフレームパル
ス5の立ち上がりから32Mフレームパルス7の立ち下が
りまでの位相差をTとする。図2のパターン、に示
すように、t1≦T≦t2のときは、データ多重部11に
よる各8Mデータ10のサンプリング、すなわち、32Mフ
レームパルス7を基準とする32Mクロック3の8カウン
ト毎のタイミングが、図中の破線のタイミングで行われ
ることになる。したがって、データ多重部11は各8Mデ
ータ10を、適正にサンプリングすることができる。
【0022】しかし、図3のパターンに示すようにt
2<Tのときや、図3のパターンに示すようにT<t
1のときは、データ多重部11による各8Mデータ10のサ
ンプリング、すなわち、32Mフレームパルス7を基準と
する32Mクロック3の8カウント毎のタイミングが、図
中の破線のタイミングで行われることになる。したがっ
て、データ多重部11は、各8Mデータ10を、その不確定
期間にサンプリングしてしまうので、適正に8Mデータ1
0をサンプリングできないことになる。
【0023】そこで、本実施形態では、図4に示すよう
に、位相判定部8により、位相差Tを監視し、t1+α<
T<t2−αでなくなったときには、次回の32Mフレ
ームパルス7が、8Mフレームパルス5の”H”期間の略中
央で立ち上がるように、32Mフレーム生成カウンタ6を
リセットする。ただし、αはマージンとして設定した量
であり、これは0であってもかまない。
【0024】以下、t2−αを32Mクロック3の6周期
期間、t1+αを32Mクロック3の1周期期間とした場
合を例にとり説明する。この場合、32Mフレーム生成
カウンタ6は、リセット後、32Mクロック3の立ち上が
りの0から4095までの4096カウントを循環的に
繰り返しながら、4092カウント期間に32Mフレー
ムパルス7を出力するものとして構成する。
【0025】そして、図4に示すように、位相判定部8
において、32Mクロック3を用いて、8Mフレームパル
ス5の立ち上がりから32Mクロック3の1周期期間経過
後〜当該立ち上がりから32Mクロック3の6周期期間経
過までの間を、監視期間とし、当該監視期間中の32M
フレームパルス7の立ち下がりを検出する。
【0026】検出できなかった場合には、当該監視期間
直後の32Mクロック3の周期期間中、すなわち、8Mフ
レームパルス5の立ち上がりから32Mクロック3の7周
期目の期間中”H”となるリセットパルス9を、32Mフ
レーム生成カウンタ6に出力する。
【0027】このリセットパルス9によってリセットさ
れた32Mフレーム生成カウンタ6は、リセット後、32
Mクロック3の立ち上がりのカウント(4096カウント
まで)を循環的に繰り返しながら、4092カウント期
間、すなわち、次の8Mフレームパルス5の立ち上がりか
ら32Mクロック3の4周期目の期間中に、32Mフレー
ムパルス7を”H”とする。
【0028】この8Mフレームパルス5の立ち上がりから
32Mクロック3の4周期目の期間は、各8Mデータ10の
確定期間(8Mクロック10の立ち下がりからt1経過後
〜当該立下りからt2経過後の間)の略中央の位置とな
る。すなわち、以上の処理によって、32Mフレームパ
ルス7と8Mフレームパルス5の位相は適正に調整し直さ
れる。ただし、リセット直後は、32Mフレームパルス7
の位相が変化するので、多少のデータが失われることが
ある。
【0029】以上のように、本実施形態によれば、デー
タ多重部11は、各8Mデータ10をより適正にサンプリン
グすることができるようになる。また、32Mフレーム
パルス7と8Mフレームパルス5との位相差Tが許容範囲
として設定した監視期間中にある間は、32Mフレーム
パルス7の位相をリセットしないので、周期的にサンプ
リングの位相を補正するような場合に比べ、32Mフレ
ームパルス7の位相変化によって、データが失われる回
数を少なくすることができる。
【0030】ところで、本実施形態に係る時分割多重化
装置は、たとえば、図5に示すようなPBXシステムに適
用することができる。
【0031】図中、符号500はPBX本体、符号510は増設
装置である。
【0032】また、PBX本体500において、符号501はタ
イムスイッチ、符号502は制御装置、符号504は内線イン
タフェース、符号505は外線インタフェース、そして、
符号506は増設装置インタフェースである。
【0033】このような構成において、増設装置510
は、PBX本体500に内線ポートを追加するものであり、増
設装置インタフェース506を介して、PBX本体500のタイ
ムスイッチ501に収容される。また、タイムスイッチ501
は、内線インタフェース504もしくは増設装置510が収容
する内線ポート間、もしくは、内線ポートと外線インタ
フェース505に収容された外線526との間の通信を交換す
る。
【0034】次に、増設装置インタフェース506の構成
を図6に示す。
【0035】図中、符号601は以上説明してきた時分割
多重化装置、符号602は変調器、符号603はE/O変換器、
符号604はO/E変換器、符号605は復調器、そして、符号6
08は時分割多重分離化装置である。
【0036】このような構成において、タイムスイッチ
501から送られた8Mデータ10は、前述のように時分割多
重化装置601で32Mデータ12に時分割多重化された後、
変調器602で変調され、E/O変換器603で光信号に変換さ
れて、光伝送路を介して増設装置510に送られる。
【0037】一方、増設装置510から光信号として送ら
れた32Mデータ12は、O/E変換器604で電気信号に変換
され、復調器605で復調された後、時分割多重分離化装
置608で、複数の8Mデータ10に分離され、タイムスイッ
チ501に送られる。
【0038】
【発明の効果】以上のように、本発明によれば、複数の
低速伝送路上の低速データ周期に同期した低速クロック
と、高速伝送路上の高速データ周期を同期させる高速ク
ロックとの位相が完全に保障できない場合でも、複数の
低速伝送路上の低速データを、より適正にサンプリング
し、時分割多重化して高速伝送路上に出力することがで
きる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る時分割多重化装置の
構成を示すブロック図である。
【図2】本発明の一実施形態に係る時分割多重化装置の
サンプリング動作を示すタイミングチャートである。
【図3】本発明の一実施形態に係る時分割多重化装置の
サンプリング動作を示すタイミングチャートである。
【図4】本発明の一実施形態に係る時分割多重化装置の
リセット動作を示すタイミングチャートである。
【図5】本発明の一実施形態に係るPBXシステムの構成
を示すブロック図である。
【図6】本発明の一実施形態に係る増設装置の構成を示
すブロック図である。
【符号の説明】
4…8Mフレーム生成カウンタ 2…クロック倍周部 6…32Mフレーム生成カウンタ 11…データ多重部 8…位相判定部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】低速伝送路より低速クロックに同期して入
    力する低速データを、複数低速伝送路分並列にサンプリ
    ングし、高速クロックに同期して時分割多重化して、高
    速伝送路上に出力する時分割多重化器であって、 前記サンプリングの位相が前記低速データの確定期間に
    応じて定まる当該確定期間内の所定の期間内にあるか否
    かを判定する判定手段と、 前記判定手段により、前記サンプリングの位相が前記所
    定の期間内にあると判定された場合には、前記サンプリ
    ングの位相を調整せず、前記サンプリングの位相が前記
    所定の期間内にないと判定された場合には、前記サンプ
    リングの位相を、前記低速データの確定期間の略中央に
    調整する位相調整手段と、を有することを特徴とする時
    分割多重化器。
  2. 【請求項2】低速伝送路より低速クロックに同期して入
    力する低速データを、複数低速伝送路分並列にサンプリ
    ングし、高速クロックに同期して時分割多重化して、高
    速伝送路上に出力する時分割多重化器であって、 前記低速クロックより前記高速クロックを生成する倍周
    器と、 前記低速クロックより所定周期の第1参照信号を生成す
    る第1参照信号生成手段と、 前記高速クロックより前記第1参照信号と同じ周期の第
    2参照信号を生成する第2参照信号生成手段と、 前記第2参照信号を基準とするタイミングで、低速伝送
    路より低速クロックに同期して入力する低速データを、
    複数低速伝送路分並列にサンプリングし、前記高速クロ
    ックに同期して時分割多重化して、前記高速伝送路上に
    出力するデータ多重化手段と、 前記第1参照信号と前記第2参照信号の位相差が、前記
    データ多重化手段による低速データのサンプリングが、
    低速データの確定期間に応じて定まる当該確定期間内の
    所定の期間期間外に行われるほど大きくなった場合、前
    記第2参照信号生成手段が生成する前記第2参照信号の
    位相を、前記データ多重化手段による低速データのサン
    プリングが前記所定の期間内に行われるように調整す
    る、位相調整手段と、を有することを特徴とする時分割
    多重化器。
  3. 【請求項3】低速伝送路より低速クロックに同期して入
    力する低速データを、複数低速伝送路分並列にサンプリ
    ングし、高速クロックに同期して時分割多重化して、高
    速伝送路上に出力する時分割多重化器において、前記サ
    ンプリングの位相を制御する位相制御方法であって、 前記サンプリングの位相が前記低速データの確定期間に
    応じて定まる当該確定期間内の所定の期間内にあるかど
    うかを判定するステップと、 前記サンプリングの位相が前記所定の期間内にあると判
    定された場合には、前記サンプリングの位相を調整せ
    ず、前記サンプリングの位相が前記所定の期間期間内に
    ないと判定された場合には、前記サンプリングの位相
    を、前記所定の期間内の位相に調整するステップと、を
    有することを特徴とする位相制御方法。
JP2000036576A 2000-02-15 2000-02-15 時分割多重化器 Pending JP2001230749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000036576A JP2001230749A (ja) 2000-02-15 2000-02-15 時分割多重化器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000036576A JP2001230749A (ja) 2000-02-15 2000-02-15 時分割多重化器

Publications (1)

Publication Number Publication Date
JP2001230749A true JP2001230749A (ja) 2001-08-24

Family

ID=18560607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000036576A Pending JP2001230749A (ja) 2000-02-15 2000-02-15 時分割多重化器

Country Status (1)

Country Link
JP (1) JP2001230749A (ja)

Similar Documents

Publication Publication Date Title
KR101044521B1 (ko) 네트워크에 연결된 슬레이브 장치들의 동기 제어장치
US5442636A (en) Circuit and method for alignment of digital information packets
US5128939A (en) Method of phase-converting frame and apparatus using same
EP0503657B1 (en) Pulse stuffing apparatus and method
JP2001230749A (ja) 時分割多重化器
JP2693758B2 (ja) フレームパルス発生方式
JP3085448B2 (ja) 通信システム
CN1848713B (zh) 时分复用系统子节点帧同步实现方法及实现装置
Breaban et al. Time synchronization for an asynchronous embedded CAN network on a multi-processor system on chip
KR920010379B1 (ko) 동기식 다중장치에서의 포인터 조정지터 감소장치
JPH08307404A (ja) フレーム同期方法及びフレーム同期装置
US5943373A (en) External protocol hooks system and method
JPH06125356A (ja) 同期回路
KR0134477B1 (ko) 동기식 전송 장치에서의 데이터 직렬/병렬 변환 장치
SU1474658A1 (ru) Устройство ввода асинхронного цифрового потока
JPH08256138A (ja) クロック抽出回路
JP2616622B2 (ja) フレーム相関装置
KR100580862B1 (ko) 패킷 동기를 고려한 고속 패킷 데이터의 시간 역다중 회로 및 방법
JPS62146029A (ja) Pcmデ−タ多重変換装置の同期回路
JPS58116832A (ja) デ−タサンプリングパルス発生装置
JPH0438026A (ja) 受信データ同期回路
JPH09270783A (ja) フレーム同期装置
JP2000092034A (ja) カウンタインタフェース
JPH0830350A (ja) 入出力装置
JPH05304522A (ja) 同期検出制御装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061201