JP2001218449A - 半導体スイッチの制御装置および制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 それぞれの半導体スイッチへの印加電圧が均
等に配分され、かつ、スイッチングが全て同時に行われ
ることを阻止するような不具合が未然に検出される、半
導体スイッチの制御装置を提供する。 【解決手段】 複数の半導体スイッチ１に印加される電
圧を制御する第１制御部９と、オン信号１３に応答して
前記複数の半導体スイッチのそれぞれをスイッチングす
るためのスイッチング信号１４を前記複数の半導体スイ
ッチのそれぞれに出力し、オフ信号１３に応答して前記
複数の半導体スイッチのそれぞれに前記スイッチング信
号を出力しない第２制御部１０とを備えてなり、前記第
２制御部は、前記オン信号に応答して前記スイッチング
信号を出力しないときまたは前記オフ信号に応答して前
記スイッチング信号を出力したときに、前記第１制御部
に異常信号１３ａを出力し、前記第１制御部は、前記異
常信号に応答して、前記電圧を、前記電圧が減少するよ
うに制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体スイッチの
制御装置および制御方法に関する。

【０００２】

【従来の技術】大型の半導体電力変換システムを構成す
る高電圧の変換器では、電力用半導体デバイス（以下、
半導体スイッチと称される）が多数直列接続される。

【０００３】現在開発されている半導体スイッチの耐電
圧は、数ＫＶである。そのため、半導体スイッチへの印
加電圧が特高圧（数十ＫＶ）のときには、多数の半導体
スイッチでその特高圧を分圧して、それぞれの半導体ス
イッチに印加される電圧が数ＫＶ（上記耐電圧）以下と
なるように設計される必要がある。

【０００４】多数の半導体スイッチが扱われる場合の重
要点として、それぞれの半導体スイッチへの印加電圧に
ばらつきがないこと、及びそれぞれの半導体スイッチの
スイッチングを全て同時に行うこと、が挙げられる。以
下の（１）〜（３）の点が問題とされる。

【０００５】（１）このとき、それぞれの半導体スイッ
チのスイッチングは全て同時に行われなければならな
い。スイッチングのタイミングにばらつきが生じると、
ある半導体スイッチに他の半導体スイッチの分の電圧が
印加されてしまい、その結果、耐電圧を超えるおそれが
ある。また、それぞれの半導体スイッチへの印加電圧に
ばらつきが大きい場合（すなわち、それぞれの半導体ス
イッチへ均等に電圧が印加されていない場合）も同様で
ある。

【０００６】（２）たとえ半導体スイッチ自体に異常が
無くても、その半導体スイッチを駆動するドライバ（駆
動回路）に不具合が発生し、その半導体スイッチの適切
なスイッチングが行われなければ、その半導体スイッチ
に耐電圧以上の過大な電圧が印加される。

【０００７】（３）半導体スイッチに不具合が発生した
場合、その半導体スイッチに大きな負担がかかり、その
半導体スイッチが破損するおそれがある。

【０００８】

【発明が解決しようとする課題】上記の点から、それぞ
れの半導体スイッチへの印加電圧が均等に配分され、か
つ、スイッチングが全て同時に行われることに寄与す
る、半導体スイッチの制御装置および制御方法が望まれ
ている。それぞれの半導体スイッチへの印加電圧が均等
に配分され、かつ、スイッチングが全て同時に行われる
ことを阻止するような不具合が未然に検出されることが
望まれる。

【０００９】

【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中の請求
項対応の技術的事項には、括弧（）つき、番号、記号等
が添記されている。その番号、記号等は、請求項対応の
技術的事項と実施の複数・形態のうちの少なくとも一つ
の形態の技術的事項との一致・対応関係を明白にしてい
るが、その請求項対応の技術的事項が実施の形態の技術
的事項に限定されることを示すためのものではない。

【００１０】本発明の半導体スイッチの制御装置は、複
数の半導体スイッチ（１）に印加される電圧を制御する
第１制御部（９）と、オン信号（１３）に応答して前記
複数の半導体スイッチ（１）のそれぞれをスイッチング
するためのスイッチング信号（１４）を前記複数の半導
体スイッチ（１）のそれぞれに出力し、オフ信号（１
３）に応答して前記複数の半導体スイッチ（１）のそれ
ぞれに前記スイッチング信号（１４）を出力しない第２
制御部（１０）とを備えてなり、前記第２制御部（１
０）は、前記オン信号に応答して前記スイッチング信号
（１４）を出力しないときまたは前記オフ信号に応答し
て前記スイッチング信号（１４）を出力したときに、前
記第１制御部（９）に異常信号（１３ａ）を出力し、前
記第１制御部（９）は、前記異常信号（１３ａ）に応答
して、前記電圧を前記電圧が減少するように制御する。
ここで、「前記電圧が減少する」には、前記電圧の印加
が停止され、前記電圧がゼロになることが含まれる。

【００１１】本発明の半導体スイッチの制御装置におい
て、更に、前記複数の半導体スイッチ（１）に前記電圧
が印加されたときに前記複数の半導体スイッチ（１）の
それぞれに印加される特定電圧（２）が正常値であるか
否かを監視する監視部（７）を備えてなり、前記監視部
（７）は、複数の前記特定電圧（２）の少なくとも一つ
が前記正常値でないときに、前記第２制御部（１０）に
特定異常信号（８）を出力し、前記第２制御部（１０）
は、前記特定異常信号（８）に応答して、前記異常信号
（１３ａ）を前記第１制御部（９）に出力する。

【００１２】本発明の半導体スイッチの制御装置におい
て、前記第１制御部（９）は、前記オン信号（１３）お
よび前記オフ信号（１３）を生成する。

【００１３】本発明の半導体スイッチの制御装置におい
て、前記複数の半導体スイッチ（１）のそれぞれには、
スナバ回路（５）が並列に接続されている。

【００１４】本発明の半導体スイッチの制御方法は、
（ａ） オン信号（１３）に基づいて生成され、オフ信
号（１３）に基づいて生成されないスイッチング信号
（１４）を提供することと、（ｂ） 前記スイッチング
信号（１４）に応答してスイッチングされる、複数の半
導体スイッチ（１）を提供することと、（ｃ） 前記複
数の半導体スイッチ（１）に電圧を印加しない状態で、
前記オフ信号に基づいて前記スイッチング信号（１４）
が生成されるか否かを判定することと、（ｄ） 前記複
数の半導体スイッチ（１）に電圧を印加しない状態で、
前記オン信号に基づいて前記スイッチング信号（１４）
が生成されるか否かを判定することと、（ｅ） 前記
（ｃ）ステップの結果、前記スイッチング信号（１４）
が生成されないと判定され、かつ前記（ｄ）ステップの
結果、前記スイッチング信号（１４）が生成されると判
定されたときに、前記複数の半導体スイッチ（１）に前
記電圧を印加することとを備えている。

【００１５】本発明の半導体スイッチの制御方法におい
て、更に、（ｆ） 前記複数の半導体スイッチ（１）に
前記電圧を印加したときに、前記複数の半導体スイッチ
（１）のそれぞれに印加される特定電圧（２）の値が予
め定められた範囲に属しているか否かを判定すること
と、（ｇ） 前記（ｆ）ステップの結果、前記複数の前
記特定電圧（２）が前記範囲に属していないと判定され
たときに、前記複数の半導体スイッチ（１）に前記電圧
を印加することを停止することとを備えている。

【００１６】本発明の半導体スイッチの制御方法におい
て、（ｈ） 前記複数の半導体スイッチ（１）に電圧を
印加した状態で、前記オフ信号に基づいて前記スイッチ
ング信号（１４）が生成されるか否かを判定すること
と、（ｉ） 前記（ｈ）ステップの結果、前記スイッチ
ング信号（１４）が生成されると判定されたときに、前
記複数の半導体スイッチ（１）に前記電圧を印加するこ
とを停止することと、（ｊ） 前記（ｈ）ステップの結
果、前記スイッチング信号（１４）が生成されないと判
定されたときに、前記オン信号（１３）に基づいて前記
スイッチング信号（１４）を生成することとを備えてい
る。

【００１７】本発明は、上記の半導体スイッチの制御方
法に記載された各ステップをコンピュータに実行させる
ためのプログラムを記録したコンピュータ読み取り可能
な記録媒体である。

【００１８】本発明において、それぞれの半導体スイッ
チ（１）の制御は、２つのコントローラにて制御され
る。上記２つのコントローラは、半導体スイッチコント
ローラ（１０）と、メインコントローラ（９）である。
半導体スイッチコントローラ（１０）は、それぞれの半
導体スイッチ（１）にスイッチング信号（１４）を出力
する。メインコントローラ（９）は、それぞれの半導体
スイッチ（１）に電圧を印加する電源（４）を制御す
る。

【００１９】半導体スイッチコントローラ（１０）は、
半導体スイッチ（１）および半導体スイッチコントロー
ラ（１０）等の異常の有無を診断し、その診断の結果が
異常であるときに、異常信号（１３ａ）をメインコント
ローラ（９）に出力する。

【００２０】半導体スイッチ（１）に電圧（２）が印加
された場合、それぞれの半導体スイッチ（１）の印加電
圧（２）のバランスがとられるために、半導体スイッチ
（１）に並行に、ばらつき防止用のバランス抵抗（６）
が設けられる。

【００２１】また、そのバランス抵抗（６）に直列にモ
ニタ回路（７）が設置される。モニタ回路（７）は、印
加電圧（２）を常時モニタし、印加電圧（２）が所定の
条件を満たしていない時（すなわち印加電圧（２）が規
定値に対して過少もしくは過大のとき）は異常を示すモ
ニタ信号（８）を半導体スイッチコントローラ（１０）
に出力する。半導体スイッチコントローラ（１０）は、
その異常を示すモニタ信号（８）に応答して、異常信号
（１３ａ）を、メインコントローラ（９）に出力する。
メインコントローラ（９）は、異常信号（１３ａ）に応
答して、電源（４）を直ちに停止させる（異常時の半導
体スイッチの保護機能）。

【００２２】それぞれの半導体スイッチ（１）に印加電
圧（２）が印加（充電）され放電されるまでの１サイク
ルでは、それぞれの時刻毎に、以下のイベント（診断機
能）が行われる。時刻Ｔ１では、スイッチング信号（１
４）がそれぞれの半導体スイッチ（１）に出力されてい
ないことが診断される。時刻Ｔ２では、スイッチング信
号（１４）がそれぞれの半導体スイッチ（１）に出力さ
れていることが診断される。（この時半導体スイッチ
（１）には電圧は印加されていない。）時刻Ｔ３では、
それぞれの半導体スイッチ（１）に電圧が印加され始め
る。時刻Ｔ４では、それぞれの半導体スイッチ（１）へ
の充電が終了する。この時所定の印加電圧でない場合
は、モニタ回路（７）が作動して異常を通知する（半導
体スイッチ（１）の保護機能）。時刻Ｔ５では、スイッ
チング信号（１４）がそれぞれの半導体スイッチ（１）
に出力されていないことが再診断される。時刻Ｔ６で
は、それぞれの半導体スイッチ（１）にスイッチング信
号（１４）が入力され、半導体スイッチ（１）がＯＮ／
ＯＦＦされる。時刻Ｔ７では、Ｔ１と同様の動作が行わ
れる。

【００２３】

【発明の実施の形態】以下、添付図面を参照して、本発
明の半導体スイッチの制御方法の一実施形態が説明され
る。

【００２４】図１は、単一の半導体スイッチの周辺の回
路図である。図２は、複数の半導体スイッチをスイッチ
ングさせる制御回路のブロック図である。図３は、上記
制御回路の複数の信号のタイミングチャート図である。

【００２５】本実施形態は、大型の半導体電力変換シス
テムを構成する高電圧の変換器において、多数直列接続
される電力用半導体デバイス（半導体スイッチ）のそれ
ぞれへの印加電圧にばらつきがないこと、及びそれぞれ
の半導体スイッチのスイッチングタイミングのばらつき
を抑制するためのものである。

【００２６】本実施形態では、それぞれの半導体スイッ
チをスイッチングするタイミングのばらつきを抑え、ス
イッチングタイミングの均一化を図る周辺回路が設けら
れる。本実施形態では、それぞれの半導体スイッチの健
全性を常時モニタし、半導体スイッチに不具合が発生し
た場合の被害を最小限に抑制するための診断回路が設け
られる。

【００２７】図１および図２に示されるように、大型の
半導体電力変換システムを構成する高電圧の変換器で
は、半導体スイッチ（電力用半導体デバイス）１が多数
直列接続されている。単一の電源４が、高電圧（特高
圧）を複数の半導体スイッチ１に供給する。その高電圧
は、複数の半導体スイッチ１によって分圧され、複数の
半導体スイッチ１のそれぞれには、単一の半導体スイッ
チ１の耐電圧以下の印加電圧２が印加される。

【００２８】複数の半導体スイッチ１には、単一のスイ
ッチング信号１４が共通に入力される。それぞれの半導
体スイッチ１は、スイッチング信号１４に応答して、Ｏ
ＮおよびＯＦＦのいずれか一方にスイッチングされる。

【００２９】それぞれの半導体スイッチ１には、その半
導体スイッチ１と並列に、スナバ（ｓｎｕｂｂｅｒ）回
路５が設けられている。半導体スイッチ１のさまざまな
特性ばらつきのため、単に直列接続されたのみでは、均
等な電圧分担は期待できない。電圧負担が大きい半導体
スイッチ１の故障率は大きくなることから、均一な電圧
分担が要求される。このため、半導体スイッチ１に並列
回路として、スナバ回路５が接続される。それぞれのス
ナバ回路５は、スイッチング信号１４の伝達遅れを補正
し、および印加電圧２のバランスをとる。

【００３０】それぞれの半導体スイッチ１には、その半
導体スイッチ１と並列に、ばらつき補正抵抗６が設けら
れている。ばらつき補正抵抗６は、それぞれの半導体ス
イッチ１に印加される印加電圧２を、互いに均等にバラ
ンスさせる。

【００３１】モニタ回路７が、ばらつき補正抵抗６と直
列に設けられている。複数のモニタ回路７のそれぞれ
は、その対応する半導体スイッチ１に印加されている印
加電圧２を常時モニタし、そのモニタ結果を示すモニタ
信号８を半導体スイッチコントローラ１０に出力する。
それぞれのモニタ回路７は、半導体スイッチ１に印加さ
れている印加電圧２が予め定められた定格値（設定範
囲）よりも大きいとき、または小さいときに、上記モニ
タ信号８として、異常状態を示すモニタ信号８（以下、
モニタ異常信号８と称される）を出力する。

【００３２】メインコントローラ９は、電源４のＯＮ／
ＯＦＦを制御する。メインコントローラ９は、半導体ス
イッチコントローラ１０から異常信号１３ａを入力した
とき、電源４をＯＦＦに制御する。

【００３３】メインコントローラ９は、半導体スイッチ
コントローラ１０に、ビット信号１３を出力する。メイ
ンコントローラ９は、上記ビット信号１３として、ＯＮ
またはＯＦＦのビット信号１３（以下それぞれ、ビット
ＯＮ信号１３、ビットＯＦＦ信号１３と称される）を出
力する。また、メインコントローラ９は、上記ビット信
号１３として、半導体スイッチコントローラ１０に、モ
ニタ回路７によるモニタ結果の報告を要求する旨のビッ
ト信号１３（以下、ビット要求信号１３と称される）を
出力する。メインコントローラ９は、図３に示されるＴ
１からＴ７のそれぞれのタイミングを検出（計時）する
タイマ（図示されず）を有している。

【００３４】半導体スイッチコントローラ１０は、半導
体スイッチ１に、ＯＮまたはＯＦＦのスイッチング信号
１４（以下それぞれ、スイッチングＯＮ信号１４、スイ
ッチングＯＦＦ信号１４と称される）を出力する。スイ
ッチングＯＮ信号１４を入力した半導体スイッチ１は、
ＯＮにスイッチングされる。スイッチングＯＦＦ信号１
４を入力した半導体スイッチ１は、ＯＦＦにスイッチン
グされる。

【００３５】半導体スイッチコントローラ１０は、ビッ
トＯＮ信号１３を入力したとき、スイッチングＯＮ信号
１４またはスイッチングＯＦＦ信号１４を出力する。半
導体スイッチコントローラ１０は、ビットＯＦＦ信号１
３を入力したとき、スイッチングＯＮ信号１４およびス
イッチングＯＦＦ信号１４のいずれをも出力しない。

【００３６】半導体スイッチコントローラ１０は、タイ
マおよび異常検出部（図示されず）を有している。半導
体スイッチコントローラ１０のタイマは、時刻Ｔ６のタ
イミングを検出する。

【００３７】上記異常検出部は、半導体スイッチコント
ローラ１０にビットＯＮ信号１３が入力されたにもかか
わらず、半導体スイッチコントローラ１０がスイッチン
グＯＮ信号１４またはスイッチングＯＦＦ信号１４を出
力しないときを、異常として検出し、メインコントロー
ラ９に異常信号１３ａを出力する。また、上記異常検出
部は、半導体スイッチコントローラ１０にビットＯＦＦ
信号１３が入力されたにもかかわらず、半導体スイッチ
コントローラ１０がスイッチングＯＮ信号１４またはス
イッチングＯＦＦ信号１４を出力したときを、異常とし
て検出し、メインコントローラ９に異常信号１３ａを出
力する。

【００３８】上記異常検出部は、ビット要求信号１３に
応答して、ビット要求信号１３を入力したタイミング
で、少なくともいずれか一つのモニタ回路７からモニタ
異常信号８を入力しているか否かを判定する。上記異常
検出部は、上記判定の結果、モニタ異常信号８を入力し
ていると判定したときには、異常信号１３ａをメインコ
ントローラ９に出力する。

【００３９】図３を参照して、本実施形態の動作がそれ
ぞれの時刻Ｔ１からＴ７ごとに説明される。

【００４０】図３は、それぞれの半導体スイッチ１に印
加電圧２が印加（充電）され放電するまでの１サイクル
を示すタイミングチャートである。次に、述べられるよ
うに、１サイクルのなかに、半導体スイッチ１の異常時
の保護機能および、確実に半導体スイッチ１がスイッチ
ングされるための診断機能が含まれている。以下に時刻
毎のイベント（診断機能）が述べられる。図３に示され
る印加電圧２は、それぞれの半導体スイッチ１に印加さ
れる印加電圧を示している。

【００４１】初期状態において、メインコントローラ９
は、電源４をＯＦＦに制御している。メインコントロー
ラ９は、時刻Ｔ１で、ビットＯＦＦ信号１３を半導体ス
イッチコントローラ１０に出力する。上記異常検出部
は、このとき、半導体スイッチコントローラ１０がスイ
ッチングＯＮ信号１４またはスイッチングＯＦＦ信号１
４を出力したとき、異常信号１３ａをメインコントロー
ラ９に出力する。メインコントローラ９は、異常信号１
３ａを入力すると、電源４をＯＦＦに制御する（電源４
は初期状態のままである）。図３の時刻Ｔ１では、半導
体スイッチコントローラ１０が正常である状態が図示さ
れている。

【００４２】メインコントローラ９は、時刻Ｔ２まで
に、異常信号１３ａを入力しないとき、ビットＯＮ信号
１３を半導体スイッチコントローラ１０に出力する。上
記異常検出部は、このとき、半導体スイッチコントロー
ラ１０がスイッチングＯＮ信号１４またはスイッチング
ＯＦＦ信号１４を出力しないとき、異常信号１３ａをメ
インコントローラ９に出力する。メインコントローラ９
は、異常信号１３ａを入力すると、電源４をＯＦＦに制
御する（電源４は初期状態のままである）。図３の時刻
Ｔ２では、半導体スイッチコントローラ１０が正常であ
る状態が図示されている。時刻Ｔ１および時刻Ｔ２にお
いては、半導体スイッチコントローラ１０の故障が、メ
インコントローラ９により検出される。

【００４３】メインコントローラ９は、時刻Ｔ３まで
に、異常信号１３ａを入力しないとき、電源４をＯＮに
制御する。これにより、それぞれの半導体スイッチ１に
印加電圧２が印加され始める。図３の時刻Ｔ３では、半
導体スイッチコントローラ１０が正常である状態が図示
されている。

【００４４】それぞれのモニタ回路７は、前述されたよ
うに、半導体スイッチ１に印加されている印加電圧２が
予め定められた定格値（設定範囲）よりも大きいとき、
または小さいときに、上記モニタ信号８として、モニタ
異常信号８を出力する。

【００４５】メインコントローラ９は、時刻Ｔ４のタイ
ミングで、ビット要求信号１３を、半導体スイッチコン
トローラ１０に出力する。半導体スイッチコントローラ
１０は、ビット要求信号１３に応答して、ビット要求信
号１３を入力したタイミング（時刻Ｔ４）で、少なくと
もいずれか一つのモニタ回路７からモニタ異常信号８を
入力しているか否かを判定する。半導体スイッチコント
ローラ１０は、上記判定の結果、モニタ異常信号８を入
力していると判定したときには、異常信号１３ａをメイ
ンコントローラ９に出力する。メインコントローラ９
は、異常信号１３ａを入力すると、電源４をＯＦＦに制
御する。図３の時刻Ｔ４では、それぞれの半導体スイッ
チ１に、印加電圧２が定格値通りに印加された状態が図
示されている。

【００４６】メインコントローラ９は、時刻Ｔ５で、ビ
ットＯＦＦ信号１３を半導体スイッチコントローラ１０
に出力して、時刻Ｔ１と同じ診断を再度行う。上記異常
検出部は、このとき、半導体スイッチコントローラ１０
がスイッチングＯＮ信号１４またはスイッチングＯＦＦ
信号１４を出力すれば、異常信号１３ａをメインコント
ローラ９に出力する。メインコントローラ９は、異常信
号１３ａを入力すると、電源４をＯＦＦに制御する。図
３の時刻Ｔ５では、半導体スイッチコントローラ１０が
正常である状態が図示されている。

【００４７】半導体スイッチコントローラ１０の上記異
常検出部は、時刻Ｔ６までに、異常信号１３ａをメイン
コントローラ９に出力しないとき、それぞれの半導体ス
イッチ１に、スイッチングＯＮ信号１４またはスイッチ
ングＯＦＦ信号１４を出力する。図３の時刻Ｔ６では、
上記異常検出部から異常信号１３ａがメインコントロー
ラ９に出力されずに、スイッチングＯＦＦ信号１４が半
導体スイッチ１に出力され、半導体スイッチ１がＯＦＦ
にされた結果、半導体スイッチ１に印加電圧２が印加さ
れなくなった状態が示されている。

【００４８】メインコントローラ９は、時刻Ｔ７で、上
記時刻Ｔ１と同じ動作を行う。時刻Ｔ７以降は、前述さ
れた時刻Ｔ１から時刻Ｔ６の通りである。

【００４９】上記の１サイクルの間に、半導体スイッチ
１または半導体スイッチコントローラ１０等に異常が生
じた場合には、半導体スイッチコントローラ１０からメ
インコントローラ９に異常信号１３ａが出力され、直ち
に電源（高圧印加）４が停止される。

【００５０】以上のように、不適切な時刻帯に、それぞ
れの半導体スイッチ１がスイッチングされないように、
各種信号そのものの診断が行われると同時に、それらの
各種信号を入出力する半導体スイッチコントローラ１０
自体の診断を行う機能が備えられている。

【００５１】図２に示されるように、上記実施形態で
は、メインコントローラ９、半導体スイッチコントロー
ラ１０および半導体スイッチ１の間で、上記の診断回
路、保護回路が構成され、半導体スイッチ１または半導
体スイッチコントローラ１０等の不具合に対処するよう
になっている。本発明では、更に、メインコントローラ
９または電源４に不具合が発生した場合に対処するよう
に、上記された内容に相当する診断・保護回路が設けら
れることができる。これにより、半導体スイッチ１、半
導体スイッチコントローラ１０、メインコントローラ
９、電源４等を含むシステム全体の健全性が常時モニタ
され、不具合が発生した場合の被害が最小限に抑制され
る。更に、本発明では、メインコントローラ９および半
導体スイッチコントローラ１０が１ユニット化されるこ
とで、コントローラの小型化が実現される。

【００５２】上記実施形態は、半導体スイッチ１が、大
型の半導体電力変換システムを構成する高電圧の変換器
において、多数直列接続された電力用半導体デバイスで
あるとして説明されたが、本発明の半導体スイッチは、
上記電力用半導体デバイスに限定されない。本発明の半
導体スイッチは、広く一般に、電気・電子または高周波
回路に用いられる半導体スイッチであることができる。

【００５３】

【発明の効果】本発明によれば、それぞれの半導体スイ
ッチへの印加電圧が均等に配分され、かつスイッチング
が全て同時に行われることが阻止されるような、不具合
が未然に検出される。

【図面の簡単な説明】

【図１】図１は、本発明の半導体スイッチの制御方法の
一実施形態における、単一の半導体スイッチの周辺の回
路図である。

【図２】図２は、本発明の半導体スイッチの制御方法の
一実施形態における、複数の半導体スイッチをスイッチ
ングさせる制御回路のブロック図である。

【図３】図３は、本発明の半導体スイッチの制御方法の
一実施形態における、上記制御回路の複数の信号のタイ
ミングチャート図である。

【符号の説明】

１ 半導体スイッチ ２ 印加電圧 ４ 電源 ５ スナバ回路 ６ ばらつき補正抵抗 ７ モニタ回路 ８ モニタ信号 ９ メインコントローラ １０ 半導体スイッチコントローラ １３ ビット信号 １３ａ 異常信号 １４ スイッチング信号

フロントページの続き (72)発明者 神納 祐一郎 愛知県名古屋市港区大江町10番地 三菱重 工業株式会社名古屋航空宇宙システム製作 所内 Ｆターム(参考） 5H007 AA01 AA03 AA05 AA17 CA00 CC07 DB03 DB12 EA02 FA08 FA09 FA13 FA20 5H740 AA04 AA05 AA08 BA00 MM03

Claims (8)

【特許請求の範囲】
1. 【請求項１】 複数の半導体スイッチに印加される電圧
   を制御する第１制御部と、 オン信号に応答して前記複数の半導体スイッチのそれぞ
   れをスイッチングするためのスイッチング信号を前記複
   数の半導体スイッチのそれぞれに出力し、オフ信号に応
   答して前記複数の半導体スイッチのそれぞれに前記スイ
   ッチング信号を出力しない第２制御部とを備えてなり、 前記第２制御部は、前記オン信号に応答して前記スイッ
   チング信号を出力しないときまたは前記オフ信号に応答
   して前記スイッチング信号を出力したときに、前記第１
   制御部に異常信号を出力し、 前記第１制御部は、前記異常信号に応答して、前記電圧
   を前記電圧が減少するように制御する半導体スイッチの
   制御装置。
2. 【請求項２】 請求項１記載の半導体スイッチの制御装
   置において、 更に、 前記複数の半導体スイッチに前記電圧が印加されたとき
   に前記複数の半導体スイッチのそれぞれに印加される特
   定電圧が正常値であるか否かを監視する監視部を備えて
   なり、 前記監視部は、複数の前記特定電圧の少なくとも一つが
   前記正常値でないときに、前記第２制御部に特定異常信
   号を出力し、 前記第２制御部は、前記特定異常信号に応答して、前記
   異常信号を前記第１制御部に出力する半導体スイッチの
   制御装置。
3. 【請求項３】 請求項１または２に記載の半導体スイッ
   チの制御装置において、 前記第１制御部は、前記オン信号および前記オフ信号を
   生成する半導体スイッチの制御装置。
4. 【請求項４】 請求項１から３のいずれか１項に記載の
   半導体スイッチの制御装置において、 前記複数の半導体スイッチのそれぞれには、スナバ回路
   が並列に接続されている半導体スイッチの制御装置。
5. 【請求項５】（ａ） オン信号に基づいて生成され、オ
   フ信号に基づいて生成されないスイッチング信号を提供
   することと、（ｂ） 前記スイッチング信号に応答して
   スイッチングされる、複数の半導体スイッチを提供する
   ことと、（ｃ） 前記複数の半導体スイッチに電圧を印
   加しない状態で、前記オフ信号に基づいて前記スイッチ
   ング信号が生成されるか否かを判定することと、（ｄ）
   前記複数の半導体スイッチに電圧を印加しない状態
   で、前記オン信号に基づいて前記スイッチング信号が生
   成されるか否かを判定することと、（ｅ） 前記（ｃ）
   ステップの結果、前記スイッチング信号が生成されない
   と判定され、かつ前記（ｄ）ステップの結果、前記スイ
   ッチング信号が生成されると判定されたときに、前記複
   数の半導体スイッチに前記電圧を印加することとを備え
   た半導体スイッチの制御方法。
6. 【請求項６】 請求項５記載の半導体スイッチの制御方
   法において、更に、（ｆ） 前記複数の半導体スイッチ
   に前記電圧を印加したときに、前記複数の半導体スイッ
   チのそれぞれに印加される特定電圧の値が予め定められ
   た範囲に属しているか否かを判定することと、（ｇ）
   前記（ｆ）ステップの結果、前記複数の前記特定電圧が
   前記範囲に属していないと判定されたときに、前記複数
   の半導体スイッチに前記電圧を印加することを停止する
   こととを備えた半導体スイッチの制御方法。
7. 【請求項７】 請求項５または６に記載の半導体スイッ
   チの制御方法において、（ｈ） 前記複数の半導体スイ
   ッチに電圧を印加した状態で、前記オフ信号に基づいて
   前記スイッチング信号が生成されるか否かを判定するこ
   とと、（ｉ） 前記（ｈ）ステップの結果、前記スイッ
   チング信号が生成されると判定されたときに、前記複数
   の半導体スイッチに前記電圧を印加することを停止する
   ことと、（ｊ） 前記（ｈ）ステップの結果、前記スイ
   ッチング信号が生成されないと判定されたときに、前記
   オン信号に基づいて前記スイッチング信号を生成するこ
   ととを備えた半導体スイッチの制御方法。
8. 【請求項８】 請求項５から７のいずれか１項に記載の
   半導体スイッチの制御方法に記載された各ステップをコ
   ンピュータに実行させるためのプログラムを記録したコ
   ンピュータ読み取り可能な記録媒体。