JP2001217261A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001217261A
JP2001217261A JP2000021527A JP2000021527A JP2001217261A JP 2001217261 A JP2001217261 A JP 2001217261A JP 2000021527 A JP2000021527 A JP 2000021527A JP 2000021527 A JP2000021527 A JP 2000021527A JP 2001217261 A JP2001217261 A JP 2001217261A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
substrate
tape substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000021527A
Other languages
English (en)
Inventor
Tsuguhiko Hirano
次彦 平野
Hidemi Ozawa
英美 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP2000021527A priority Critical patent/JP2001217261A/ja
Publication of JP2001217261A publication Critical patent/JP2001217261A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 外部端子であるバンプ電極の接続信頼性の向
上を図る。 【解決手段】 半導体チップ１を支持するテープ基板２
と、半導体チップ１とテープ基板２との間に配置される
とともに円形に形成され、かつ半導体チップ１とテープ
基板２とを接合するダイボンド材５と、半導体チップ１
のパッド１ａとテープ基板２の接続端子２ｃとを接続す
るボンディングワイヤ４と、テープ基板２の裏面２ｂに
設けられた複数のバンプ電極３と、半導体チップ１とテ
ープ基板２との間のチップ支持領域の少なくとも最外周
バンプ電極３ａに対応した箇所およびチップ角部に対応
した箇所に設けられ、かつバンプ電極３に加わる応力を
緩和する応力緩和部７と、半導体チップ１を樹脂封止し
て形成された封止部６とからなり、応力緩和部７によっ
てチップ角部付近のバンプ電極３および最外周バンプ電
極３ａに加わる熱応力を緩和する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に半導体装置実装後の外部端子であるバンプ電
極の接続信頼性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体集積回路が形成された半導体チップ
を有する半導体装置において、外部端子として半田など
からなるバンプ電極（半田ボール）が設けられ、かつ半
導体チップを支持するチップ支持基板を備えたものの一
例として、ＣＳＰ（Chip Size Package)やＢＧＡ（Ball
Grid Array)が知られている。
【０００４】そのうち、前記ＣＳＰは、チップサイズも
しくは半導体チップより僅かに大きい程度の小形かつ薄
形のものであり、したがって、半導体チップを支持する
チップ支持基板として、テープ基板を用いたものが多
い。
【０００５】なお、前記ＣＳＰでは、テープ基板の一方
の面すなわちチップ支持面に半導体チップが搭載され、
このチップ支持面側をモールドによって樹脂封止し、そ
こに封止部が形成される。
【０００６】したがって、このタイプのＣＳＰは、片面
モールド構造となる。
【０００７】また、前記ＣＳＰでは、ダイボンディング
の際に、チップクラック防止の観点からダイボンド用の
ペースト材をチップ支持基板のチップ支持領域全体にほ
ぼ均一に塗布している。
【０００８】なお、種々のＣＳＰについては、例えば、
株式会社プレスジャーナル１９９８年７月２７日発行、
「月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９
９８年増刊号、'9９半導体組立・検査技術」、３６〜５
７頁に記載されている。
【０００９】
【発明が解決しようとする課題】ところが、前記した技
術のＣＳＰにおいて、これを実装基板に実装して温度サ
イクルテストなどの信頼性テストを行うと、半導体チッ
プと実装基板との熱膨張係数の差から外部端子である半
田のバンプ電極に応力が集中しやすく、特に、チップ角
部に対応した領域でその傾向が強くなり、その結果、バ
ンプ電極にクラックが発生する。
【００１０】これにより、バンプ電極の接続不良を引き
起こすことが問題となる。
【００１１】本発明の目的は、外部端子であるバンプ電
極の接続信頼性の向上を図る半導体装置およびその製造
方法を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明の半導体装置は、半導体
チップを支持するチップ支持基板と、前記半導体チップ
と前記チップ支持基板との間に配置され、前記半導体チ
ップと前記チップ支持基板とを接合する絶縁性のチップ
接合部材と、前記半導体チップの表面電極とこれに対応
する前記チップ支持基板の接続端子とを接続する導通部
材と、前記チップ支持基板のチップ支持面と反対側の面
に設けられた外部端子である複数のバンプ電極と、前記
半導体チップと前記チップ支持基板との間に配置され、
前記チップ支持基板に設けられた前記バンプ電極に加わ
る応力を緩和する絶縁性の応力緩和部と、前記半導体チ
ップおよび前記導通部材を樹脂封止して形成された封止
部とを有するものである。
【００１５】本発明によれば、シリコン（半導体チッ
プ）よりも熱膨張係数が実装基板に近い応力緩和部を半
導体チップの下に配置したことにより、半導体装置を実
装基板に実装した際に、半導体チップと実装基板の熱膨
張係数の差によって生じる熱応力がバンプ電極に集中す
ることを回避できる。
【００１６】これにより、バンプ電極にクラックが形成
されることを防止できる。
【００１７】また、本発明の半導体装置の製造方法は、
半導体チップを支持可能なチップ支持基板を準備する工
程と、前記半導体チップと前記チップ支持基板との間に
介在するチップ接合部材によって前記半導体チップと前
記チップ支持基板とを接合するダイボンディングを行う
工程と、前記半導体チップの表面電極とこれに対応する
前記チップ支持基板の接続端子とを導通部材によって接
続する工程と、前記半導体チップおよび前記導通部材を
樹脂封止する工程と、前記チップ支持基板のチップ支持
面と反対側の面に外部端子である複数のバンプ電極を設
ける工程とを有し、前記ダイボンディング工程または前
記樹脂封止工程において、前記半導体チップと前記チッ
プ支持基板との間に、前記バンプ電極に加わる応力を緩
和する絶縁性の応力緩和部を配置することである。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００１９】図１は本発明の実施の形態の半導体装置の
構造の一例を示す外観斜視図、図２は図１に示す半導体
装置の構造を示す底面図、図３は図１に示す半導体装置
の構造を示す断面図、図４は図１に示す半導体装置にお
けるチップ接合部材の形成状態の一例を示す平面図、図
５は本発明の実施の形態の半導体装置の製造方法の一例
を示す製造プロセスフロー図、図６は本発明の実施の形
態の半導体装置における実装基板への実装後の熱収縮の
状態の一例を示す部分断面図、図７は図６に示す半導体
装置における応力分散状態の一例を示す平面図である。
【００２０】図１〜図３に示す本実施の形態の半導体装
置は、半導体チップ１を支持するチップ支持基板がテー
プ基板２であり、このテープ基板２のチップ支持面２ａ
側において半導体チップ１がモールドによって樹脂封止
されたチップサイズもしくはそれより若干大きい程度の
半導体パッケージである。
【００２１】したがって、本実施の形態の半導体装置は
ＣＳＰ９であるとともに、片面モールドタイプのもので
ある。
【００２２】また、テープ基板２のチップ支持面２ａと
反対側の面（以降、裏面２ｂという）には、図２に示す
ように、外部端子として、半田などからなる複数のバン
プ電極３（半田ボールともいう）が取り付けられてお
り、このような構造の半導体装置をエリアアレイタイプ
の半導体装置と呼ぶ。
【００２３】図１〜図４を用いて本実施の形態のＣＳＰ
９の構造を説明すると、半導体チップ１を支持するチッ
プ支持基板であるテープ基板２と、半導体チップ１とテ
ープ基板２との間に配置されるとともに円形に形成さ
れ、かつ半導体チップ１とテープ基板２とを接合する絶
縁性のチップ接合部材であるダイボンド材５と、半導体
チップ１のパッド（表面電極）１ａとこれに対応するテ
ープ基板２の接続端子２ｃとを接続する導通部材である
ボンディングワイヤ４と、テープ基板２の裏面２ｂに設
けられた外部端子である複数のバンプ電極３と、半導体
チップ１とテープ基板２との間に配置され、かつテープ
基板２のチップ支持領域の少なくとも最外周バンプ電極
３ａに対応した箇所およびチップ角部に対応した箇所に
設けられ、かつバンプ電極３に加わる応力を緩和する絶
縁性の応力緩和部７と、半導体チップ１およびボンディ
ングワイヤ４を樹脂封止して形成された封止部６とから
構成されている。
【００２４】これにより、ＣＳＰ９は、半導体チップ１
とテープ基板２との間にダイボンド材５以外にも応力緩
和部７が配置（形成）されたことにより、チップ角部付
近に対応した箇所のバンプ電極３およびチップ支持領域
の最外周バンプ電極３ａに加わる熱応力を緩和すること
ができる。
【００２５】すなわち、本実施の形態のＣＳＰ９は、半
導体チップ１とテープ基板２との間のチップ支持領域の
少なくとも最外周バンプ電極３ａに対応した箇所および
チップ角部付近に対応した箇所に応力緩和部７を配置す
ることにより、図６に示すように、応力緩和部７配置箇
所の熱収縮量を大きくすることができ、その結果、バン
プ電極３に掛かる応力を実効的に小さくできるととも
に、図７に示すように、テープ基板２のチップ支持領域
においてダイボンド材５がそのほぼ中央部付近に円形に
塗布（配置）されていることにより、熱膨張変位によっ
て応力緩和部７との界面に加わる応力を界面全周に亘っ
て分散させることができる。
【００２６】したがって、応力緩和部７は、半導体チッ
プ１とテープ基板２との間のチップ支持領域において、
チップ角部付近に対応した箇所を含み、かつ前記チップ
支持領域における最外周バンプ電極３ａおよびその外側
から２列めのバンプ電極３ａに対応した箇所に配置する
ことが好ましく、本実施の形態のＣＳＰ９では、図２に
示すように、バンプ電極３が３列配置であり、そのうち
前記チップ支持領域に配置されているバンプ電極３は２
列分であるため、前記チップ支持領域に配置された全て
のバンプ電極３に対応する箇所に応力緩和部７を配置し
ている。
【００２７】なお、ダイボンド材５は、弾性係数の比較
的小さい絶縁性の接合材であり、図４に示すように、テ
ープ基板２のチップ支持領域においてそのほぼ中央部付
近に円形もしくはこれに近似する形状に塗布（配置）す
ることが好ましい。
【００２８】例えば、ダイボンド材５としては、ゴム系
のフィラを混ぜて弾性係数を小さくしたエポキシ樹脂な
どからなる低弾性ペーストを用いることが好ましい。
【００２９】また、応力緩和部７は、その弾性係数が、
封止部６を形成するモールド樹脂の弾性係数に近い絶縁
性樹脂であり、本実施の形態では、樹脂封止工程で封止
部６を形成する際に、半導体チップ１とテープ基板２と
の間に前記モールド樹脂を侵入させてこれを応力緩和部
７としている。
【００３０】すなわち、本実施の形態のＣＳＰ９は、応
力緩和部７と封止部６とが同一の材料によって一体とな
って形成されている場合であるが、応力緩和部７は、封
止部６を形成するモールド樹脂と必ずしも同一の材料に
よって形成されていなくてもよい。
【００３１】また、図３に示すように、テープ基板２
は、耐熱性の高いポリイミドテープなどによって形成さ
れた薄膜のものであり、そのチップ支持面２ａ側の表面
の接続端子２ｃ以外の箇所は、絶縁性のソルダレジスト
２ｄによって覆われている。
【００３２】すなわち、ソルダレジスト２ｄは、接続端
子２ｃ上は覆うことなく、この接続端子２ｃが露出する
ように形成されている。これは、接続端子２ｃはボンデ
ィングワイヤ４と電気的に接続させなければならないた
めである。
【００３３】また、図２に示すように、ＣＳＰ９では、
外部端子であるバンプ電極３が、テープ基板２の裏面２
ｂにその中央付近を除いて格子状配列で設けられてい
る。
【００３４】また、半導体チップ１は、例えば、シリコ
ンによって形成されるとともに、図３に示すように、ダ
イボンド材５によってテープ基板２のチップ支持面２ａ
に固定されている。
【００３５】さらに、封止部６および応力緩和部７を形
成するモールド樹脂は、例えば、熱硬化性のエポキシ樹
脂などである。
【００３６】また、ボンディングワイヤ４は、例えば、
金線である。
【００３７】なお、半導体チップ１（Ｓｉ単結晶）とモ
ールド樹脂（例えば、エポキシ樹脂）の熱膨張係数は、
それぞれ、Ｓｉの単結晶＝2.６〜3.６（×１０-6／℃）
であり、エポキシ樹脂＝８〜１２（×１０-6／℃）であ
る。
【００３８】また、図６に示すように、ＣＳＰ９を実装
する実装基板８は、例えば、ガラス入りエポキシ樹脂な
どによって形成され、その熱膨張係数は、２０〜２６
（×１０-6／℃）程度である。
【００３９】次に、本実施の形態の半導体装置であるＣ
ＳＰ９の製造方法を、図５に示す製造プロセスフロー図
にしたがって説明する。
【００４０】なお、本実施の形態では、複数のテープ基
板２が繋がって形成された多連のテープ状の基板から個
々のＣＳＰ９を製造する場合を説明する。
【００４１】まず、図５に示すステップＳ１により、主
面１ｂに所望の半導体集積回路が形成された半導体チッ
プ１を準備する。
【００４２】一方、半導体チップ１を支持可能なチップ
支持面２ａを個々に備えた複数のテープ基板２が形成さ
れた多連のテープ状の基板を準備する。
【００４３】続いて、ステップＳ２に示す基板供給を行
った後、テープ基板２のチップ支持面２ａ上のほぼ中央
部にチップ接合部材であるダイボンド材５を円形に形成
する（ステップＳ３）。
【００４４】なお、本実施の形態では、エポキシ樹脂な
どからなる低弾性ペーストのダイボンド材５を、図４に
示すように、テープ基板２のチップ支持面２ａのほぼ中
央に塗布し、このダイボンド材５がほぼ円形になるよう
に塗布する。
【００４５】その際、チップ支持面２ａのチップ支持領
域におけるチップ角部付近に対応した箇所を含む全ての
バンプ電極３配置領域を除き、この領域以外の箇所にダ
イボンド材５を塗布する。
【００４６】すなわち、前記チップ支持領域のほぼ中央
部にダイボンド材５を塗布する。
【００４７】なお、テープ基板２のチップ支持面２ａ側
には、反対の裏面２ｂ側に配置されるバンプ電極３を取
り付けるバンプランドがソルダレジスト２ｅに覆われた
状態で配置されているため、このバンプランドをダイボ
ンド材５の塗布位置の基準とする。
【００４８】その後、ステップＳ４に示すダイボンディ
ング（チップマウントともいう）を行う。
【００４９】ここでは、円形に形成したダイボンド材５
上に半導体チップ１を載置し、加熱などを行って、ダイ
ボンド材５と半導体チップ１の裏面１ｃとを接合する。
【００５０】これにより、半導体チップ１とテープ基板
２との間にダイボンド材５を介在させて半導体チップ１
とテープ基板２とが接合される。
【００５１】その後、半導体チップ１のパッド１ａと、
これに対応するテープ基板２に形成された接続端子２ｃ
とをボンディングワイヤ４（導通部材）を用いたワイヤ
ボンディングによって接続する（ステップＳ５）。
【００５２】ワイヤボンディング後、ステップＳ６に示
すモールドによる樹脂封止を行って封止部６を形成す
る。
【００５３】なお、本実施の形態においては、例えば、
エポキシ系の熱硬化性樹脂などのモールド樹脂を用い、
トランスファモールドによって樹脂封止を行う。
【００５４】その際、半導体チップ１およびボンディン
グワイヤ４をモールドによって樹脂封止して封止部６を
形成するとともに、半導体チップ１とテープ基板２との
間におけるダイボンド材５の外側周囲の空隙領域に前記
モールド樹脂を浸入させて応力緩和部７を形成する。
【００５５】これにより、図３に示すように、応力緩和
部７は、半導体チップ１とテープ基板２との間のチップ
支持領域において、チップ角部付近に対応した箇所を含
む全てのバンプ電極３配置領域に対応した箇所に形成さ
れ、さらに、本実施の形態のＣＳＰ９では、封止部６と
応力緩和部７とが同一のモールド樹脂によって一体に形
成されたことになる。
【００５６】その後、モールド済みのテープ基板２の裏
面２ｂ（チップ支持面２ａと反対側の面）を上方に向
け、そこに、半田ボール供給（ステップＳ７）を行い、
さらに、ステップＳ８に示す半田ボール転写を行って、
テープ基板２の各バンプランドに半田などによって形成
されたバンプ電極３（外部端子）をフラックスなどを用
いて仮固定する。
【００５７】続いて、バンプ電極３を仮固定した多連の
テープ状の基板を図示しないリフロー炉などに通し、こ
れによって、ステップＳ９に示すリフローを行う。
【００５８】つまり、ステップＳ９に示すリフローによ
ってバンプ電極３をテープ基板２に取り付ける。
【００５９】なお、リフロー時のリフロー温度は、例え
ば、２４０〜２５０℃である。
【００６０】その後、多連のテープ状の基板においてそ
れぞれのＣＳＰ領域の切断を行って個々のＣＳＰ９に分
離する（ステップＳ１０）。
【００６１】その結果、図１〜図３に示すようなＣＳＰ
９を製造することができ、これにより、ＣＳＰ完成（ス
テップＳ１１）とすることができる。
【００６２】本実施の形態の半導体装置（ＣＳＰ９）お
よびその製造方法によれば、以下のような作用効果が得
られる。
【００６３】すなわち、半導体チップ１とテープ基板２
との間にダイボンド材５とともに絶縁性の応力緩和部７
が配置されたことにより、半導体チップ１（Ｓｉ）より
も熱膨張係数が実装基板８に近い応力緩和部７を半導体
チップ１の下に配置したことになるため、図６に示すよ
うに、ＣＳＰ９を実装基板８に実装した際に、実装基板
８と半導体チップ１の下方の応力緩和部７と半導体チッ
プ１の上方の封止部６とにおける温度変化による熱膨張
変位を近づけることができる。
【００６４】なお、封止部６を形成するモールド樹脂
（例えば、エポキシ樹脂）の熱膨張係数は、８〜１２
（×１０-6／℃）であり、本実施の形態では、応力緩和
部７も封止部６と同一材料のため、同じ熱膨張係数であ
る。
【００６５】さらに、実装基板８の熱膨張係数は、例え
ば、２０〜２６（×１０-6／℃）程度である。
【００６６】これにより、応力緩和部７によってバンプ
電極３に応力が集中することを回避でき、したがって、
バンプ電極３にクラックが形成されることを防止でき
る。
【００６７】その結果、外部端子であるバンプ電極３の
接続信頼性の向上を図ることが可能になるとともに、温
度サイクル性を向上させることができる。
【００６８】また、ＣＳＰ９全体としての熱膨張・熱収
縮のバランスを取ることができるため、熱応力によるＣ
ＳＰ９の反りを低減でき、その結果、ＣＳＰ９の歩留り
を向上できる。
【００６９】さらに、ダイボンド材５（チップ接合部
材）としてエポキシ系樹脂などの低弾性ペーストを用
い、かつ図７に示すように、この低弾性ペーストを円形
に形成することにより、低弾性ペーストと応力緩和部７
との熱膨張係数が近いため、低弾性ペーストとダイボン
ド材５との間の界面に掛かる応力を界面全周に亘って分
散させることができる。
【００７０】その結果、本実施の形態のＣＳＰ９の場
合、テープ基板２のチップ支持領域のチップ角部に対応
した領域を含む前記チップ支持領域に配置された全ての
バンプ電極３ａに対して応力が集中することを回避でき
る。
【００７１】これにより、バンプ電極３にクラックが形
成されることをさらに防止でき、その結果、外部端子で
あるバンプ電極３の接続信頼性の向上をさらに図ること
が可能になる。
【００７２】また、樹脂封止工程のモールドの際に、半
導体チップ１とテープ基板２との間のダイボンド材５の
周囲にモールド樹脂を浸入させて封止部６と一体にして
応力緩和部７を形成することにより、モールド時に容易
に応力緩和部７を形成でき、その結果、余分な工程を追
加することなく、低コストで応力緩和部７を形成でき
る。
【００７３】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００７４】例えば、前記実施の形態では、半導体装置
（ＣＳＰ９）に用いられるチップ支持基板がポリイミド
テープなどからなる薄膜のテープ基板２の場合を説明し
たが、前記チップ支持基板は、薄膜の基板ではなく、実
装基板８などと同様にガラス入りエポキシ樹脂などによ
って形成された基板であってもよい。
【００７５】また、前記実施の形態では、応力緩和部７
の形成領域を、ＣＳＰ９のテープ基板２のチップ支持領
域のチップ角部に対応した領域を含む全てのバンプ電極
３配置領域としたが、応力緩和部７の形成領域は、テー
プ基板２のチップ支持領域のチップ角部に対応した領域
のみであってもよく、もしくは、前記チップ支持領域に
おける最外周バンプ電極３ａに対応した領域のみであっ
てもよい。
【００７６】また、前記実施の形態では、応力緩和部７
の形成を、樹脂封止工程で、モールドによる封止部６の
形成と一緒に行う場合を説明したが、応力緩和部７の形
成（配置）は、ダイボンディング工程で行ってもよい。
【００７７】この場合、まず、ダイボンディング工程
で、チップ接合部材であるダイボンド材５をテープ基板
２のチップ支持領域のほぼ中央に塗布し、その後、前記
チップ支持領域におけるチップ角部付近に対応した箇所
を含む全てのバンプ電極３配置領域に応力緩和部７を塗
布（形成）し、ダイボンド材５および応力緩和部７塗布
後、半導体チップ１の裏面１ｃとテープ基板２のチップ
支持面２ａとをダイボンド材５によって接合するもので
ある。
【００７８】したがって、ダイボンディング工程終了時
点で、既に半導体チップ１とテープ基板２との間に応力
緩和部７が配置されたことになる。
【００７９】なお、この場合においても、応力緩和部７
の形成領域は、テープ基板２のチップ支持領域のチップ
角部に対応した領域のみであってもよく、もしくは、前
記チップ支持領域における最外周バンプ電極３ａに対応
した領域のみであってもよく、さらに、その両方の領域
であってもよい。
【００８０】また、前記実施の形態では、チップ接合部
材であるダイボンド材５をテープ基板２のチップ支持領
域のほぼ中央部に円形に形成し、その周囲に応力緩和部
７を形成する場合を説明したが、前記チップ接合部材の
塗布形状は、種々のものが考えられる。
【００８１】そこで、図８〜図１０は、他の実施の形態
の半導体装置の前記チップ接合部材の形状を示したもの
である。
【００８２】まず、図８は、前記チップ接合部材の形状
を、四角形の４つの角部を曲線形状にした場合である。
【００８３】さらに、図９は、前記チップ接合部材の形
状を楕円とした場合である。
【００８４】また、図１０は、前記チップ接合部材の形
状を４分割した場合である。なお、その分割数は４分割
に限らず、２つ以上の複数であればよい。
【００８５】これら図８〜図１０に示す前記チップ接合
部材の形状によっても前記実施の形態の場合と同様の作
用効果を得ることができる。
【００８６】さらに、図１０に示すように、前記チップ
接合部材を分割して形成することにより、個々の前記チ
ップ接合部材の面積を比較的小さくすることができる。
【００８７】その結果、個々の前記チップ接合部材の大
きさ制御を容易に行うことが可能となり、これにより、
テープ基板２（チップ支持基板）のチップ支持領域に前
記チップ接合部材を配置する際の処理時間を短縮するこ
とができる。
【００８８】したがって、ＣＳＰ９（半導体装置）の組
み立て性を向上できる。
【００８９】また、前記実施の形態では、複数のテープ
基板２を有した多連のテープ状の基板から個々の半導体
装置（ＣＳＰ９）を製造する場合について説明したが、
前記多連のテープ状の基板は必ずしも使用しなくてもよ
く、予めＣＳＰ９の１個分に切断分離されたテープ基板
２を準備して、このテープ基板２を用いてＣＳＰ９を製
造してもよい。
【００９０】さらに、前記実施の形態では、半導体装置
がＣＳＰ９の場合について説明したが、前記半導体装置
は、チップ支持基板を有し、かつこのチップ支持基板の
チップ支持面と反対側の面に外部端子であるバンプ電極
３が設けられる構造のものであれば、ＢＧＡなどの他の
半導体装置であってもよい。
【００９１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。 （１）．半導体チップとチップ支持基板との間にチップ
接合部材とともに絶縁性の応力緩和部が配置されたこと
により、半導体装置を実装基板に実装した際に、実装基
板と半導体チップの熱膨張係数の差に起因して温度サイ
クルで発生する熱応力がバンプ電極に集中することを回
避でき、これにより、バンプ電極にクラックが形成され
ることを防止できる。その結果、外部端子であるバンプ
電極の接続信頼性の向上を図ることが可能になるととも
に、温度サイクル性を向上させることができる。 （２）．半導体装置全体としての熱膨張・熱収縮のバラ
ンスを取ることができるため、熱応力による半導体装置
の反りを低減でき、その結果、半導体装置の歩留りを向
上できる。 （３）．チップ接合部材として低弾性ペーストを用い、
かつこの低弾性ペーストを円形に形成することにより、
低弾性ペーストとチップ接合部材との間の界面に掛かる
応力を界面全周に亘って分散させることができる。その
結果、チップ角部に対応した領域あるいはチップ支持領
域の少なくとも最外周に配置されたバンプ電極に応力が
集中することを回避できる。これにより、バンプ電極に
クラックが形成されることをさらに防止でき、その結
果、外部端子であるバンプ電極の接続信頼性の向上をさ
らに図ることが可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の構造の一例
を示す外観斜視図である。
【図２】図１に示す半導体装置の構造を示す底面図であ
る。
【図３】図１に示す半導体装置の構造を示す断面図であ
る。
【図４】図１に示す半導体装置におけるチップ接合部材
の形成状態の一例を示す平面図である。
【図５】本発明の実施の形態の半導体装置の製造方法の
一例を示す製造プロセスフロー図である。
【図６】本発明の実施の形態の半導体装置における実装
基板への実装後の熱収縮の状態の一例を示す部分断面図
である。
【図７】図６に示す半導体装置における応力分散状態の
一例を示す平面図である。
【図８】本発明の他の実施の形態の半導体装置のチップ
接合部材の形成状態を示す平面図である。
【図９】本発明の他の実施の形態の半導体装置のチップ
接合部材の形成状態を示す平面図である。
【図１０】本発明の他の実施の形態の半導体装置のチッ
プ接合部材の形成状態を示す平面図である。
【符号の説明】
１ 半導体チップ １ａ パッド（表面電極） １ｂ 主面 １ｃ 裏面 ２ テープ基板（チップ支持基板） ２ａ チップ支持面 ２ｂ 裏面（反対側の面） ２ｃ 接続端子 ２ｄ，２ｅ ソルダレジスト ３ バンプ電極（外部端子） ３ａ 最外周バンプ電極 ４ ボンディングワイヤ（導通部材） ５ ダイボンド材（チップ接合部材） ６ 封止部 ７ 応力緩和部 ８ 実装基板 ９ ＣＳＰ（半導体装置）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小澤 英美 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 Ｆターム(参考） 5F047 AA17 BA34 BB11 BC40

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体装置であって、 半導体チップを支持するチップ支持基板と、 前記半導体チップと前記チップ支持基板との間に配置さ
    れ、前記半導体チップと前記チップ支持基板とを接合す
    る絶縁性のチップ接合部材と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の接続端子とを接続する導通部材と、 前記チップ支持基板のチップ支持面と反対側の面に設け
    られた外部端子である複数のバンプ電極と、 前記半導体チップと前記チップ支持基板との間に配置さ
    れ、前記チップ支持基板に設けられた前記バンプ電極に
    加わる応力を緩和する絶縁性の応力緩和部と、 前記半導体チップおよび前記導通部材を樹脂封止して形
    成された封止部とを有することを特徴とする半導体装
    置。
  2. 【請求項２】 樹脂封止形の半導体装置であって、 半導体チップを支持するチップ支持基板であるテープ基
    板と、 前記半導体チップと前記テープ基板との間に配置される
    とともに円形に形成され、前記半導体チップと前記テー
    プ基板とを接合する絶縁性のチップ接合部材と、 前記半導体チップの表面電極とこれに対応する前記テー
    プ基板の接続端子とを接続する導通部材と、 前記テープ基板のチップ支持面と反対側の面に設けられ
    た外部端子である複数のバンプ電極と、 前記半導体チップと前記テープ基板との間に配置され、
    前記テープ基板のチップ支持領域の最外周バンプ電極に
    対応した箇所またはチップ角部に対応した箇所に設けら
    れ、前記バンプ電極に加わる応力を緩和する絶縁性の応
    力緩和部と、 前記半導体チップおよび前記導通部材を樹脂封止して形
    成された封止部とを有することを特徴とする半導体装
    置。
  3. 【請求項３】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを支持可能なチップ支持基板を準備する工
    程と、 前記半導体チップと前記チップ支持基板との間に介在す
    るチップ接合部材によって前記半導体チップと前記チッ
    プ支持基板とを接合するダイボンディングを行う工程
    と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の接続端子とを導通部材によって接続する工
    程と、 前記半導体チップおよび前記導通部材を樹脂封止する工
    程と、 前記チップ支持基板のチップ支持面と反対側の面に外部
    端子である複数のバンプ電極を設ける工程とを有し、 前記ダイボンディング工程または前記樹脂封止工程にお
    いて、前記半導体チップと前記チップ支持基板との間
    に、前記バンプ電極に加わる応力を緩和する絶縁性の応
    力緩和部を配置することを特徴とする半導体装置の製造
    方法。
  4. 【請求項４】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを支持可能なチップ支持基板であるテープ
    基板を準備する工程と、 前記テープ基板上にチップ接合部材を円形に形成する工
    程と、 前記半導体チップと前記テープ基板との間に前記チップ
    接合部材を介在させて前記チップ接合部材によって前記
    半導体チップと前記テープ基板とを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記テー
    プ基板の接続端子とを導通部材によって接続する工程
    と、 前記半導体チップと前記テープ基板との間における前記
    テープ基板のチップ支持領域の最外周バンプ電極に対応
    した箇所またはチップ角部に対応した箇所にモールド樹
    脂からなる絶縁性の応力緩和部を配置するとともに、前
    記半導体チップおよび前記導通部材を前記モールド樹脂
    によって樹脂封止する工程と、 前記チップ支持基板のチップ支持面と反対側の面に外部
    端子である複数のバンプ電極を設ける工程とを有し、 前記半導体チップと前記テープ基板との間に配置した前
    記応力緩和部によって前記バンプ電極に加わる応力を緩
    和し得ることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを支持可能なチップ支持基板であるテープ
    基板を準備する工程と、 外部端子であるバンプ電極に加わる応力を緩和する絶縁
    性の応力緩和部を前記テープ基板のチップ支持領域の最
    外周バンプ電極に対応した箇所またはチップ角部に対応
    した箇所に形成するとともに、前記テープ基板上にチッ
    プ接合部材を円形に形成する工程と、 前記半導体チップと前記テープ基板との間に前記チップ
    接合部材および前記応力緩和部を介在させて前記チップ
    接合部材によって前記半導体チップと前記テープ基板と
    を接合する工程と、 前記半導体チップの表面電極とこれに対応する前記テー
    プ基板の接続端子とを導通部材によって接続する工程
    と、 前記半導体チップおよび前記導通部材を樹脂封止する工
    程と、 前記チップ支持基板のチップ支持面と反対側の面に外部
    端子である複数の前記バンプ電極を設ける工程とを有
    し、 前記半導体チップと前記テープ基板との間に配置した前
    記応力緩和部によって前記バンプ電極に加わる応力を緩
    和し得ることを特徴とする半導体装置の製造方法。
JP2000021527A 2000-01-31 2000-01-31 半導体装置およびその製造方法 Pending JP2001217261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000021527A JP2001217261A (ja) 2000-01-31 2000-01-31 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000021527A JP2001217261A (ja) 2000-01-31 2000-01-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001217261A true JP2001217261A (ja) 2001-08-10

Family

ID=18547926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000021527A Pending JP2001217261A (ja) 2000-01-31 2000-01-31 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001217261A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136329A (ja) * 2003-10-31 2005-05-26 Oki Electric Ind Co Ltd 半導体装置
JP2006140512A (ja) * 2005-12-14 2006-06-01 Oki Electric Ind Co Ltd 半導体装置
JPWO2006100738A1 (ja) * 2005-03-18 2008-08-28 富士通株式会社 半導体装置及びその製造方法
JP2016092067A (ja) * 2014-10-30 2016-05-23 株式会社東芝 半導体パッケージ
CN108376674A (zh) * 2018-05-04 2018-08-07 扬州扬杰电子科技股份有限公司 一种vdmos功率器件塑封防分层翘曲结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136329A (ja) * 2003-10-31 2005-05-26 Oki Electric Ind Co Ltd 半導体装置
US7208844B2 (en) 2003-10-31 2007-04-24 Oki Electric Industry Co., Ltd. Semiconductor device
US7414304B2 (en) 2003-10-31 2008-08-19 Oki Electric Industry Co., Ltd. Semiconductor device
JPWO2006100738A1 (ja) * 2005-03-18 2008-08-28 富士通株式会社 半導体装置及びその製造方法
JP2006140512A (ja) * 2005-12-14 2006-06-01 Oki Electric Ind Co Ltd 半導体装置
JP2016092067A (ja) * 2014-10-30 2016-05-23 株式会社東芝 半導体パッケージ
CN108376674A (zh) * 2018-05-04 2018-08-07 扬州扬杰电子科技股份有限公司 一种vdmos功率器件塑封防分层翘曲结构
CN108376674B (zh) * 2018-05-04 2024-03-08 扬州扬杰电子科技股份有限公司 一种vdmos功率器件塑封防分层翘曲结构

Similar Documents

Publication Publication Date Title
US6468836B1 (en) Laterally situated stress/strain relieving lead for a semiconductor chip package
JP3839323B2 (ja) 半導体装置の製造方法
JP2002353398A (ja) 半導体装置
TW200414471A (en) Semiconductor device and manufacturing method for the same
JP3055619B2 (ja) 半導体装置およびその製造方法
TW200824088A (en) Chip package and fabricating process thereof
JPH07321252A (ja) 樹脂封止型半導体装置
JP2012084840A (ja) 半導体装置及びその製造方法
JPH1084076A (ja) 半導体装置およびその製造方法
JP2002110718A (ja) 半導体装置の製造方法
JP3627428B2 (ja) 半導体装置
JP2001217261A (ja) 半導体装置およびその製造方法
JPH07193162A (ja) ボールグリッドアレイ半導体装置及びその実装基板
JPH1050770A (ja) 半導体装置及びその製造方法
JP2001185585A (ja) 半導体装置およびその製造方法
JP2000058579A (ja) 半導体装置およびその製造方法
JP3899755B2 (ja) 半導体装置
JP3968321B2 (ja) 半導体装置およびその製造方法
US8410598B2 (en) Semiconductor package and method of manufacturing the same
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2005142452A (ja) 半導体装置及びその製造方法
JP2000286376A (ja) 半導体装置の製造方法
JP2000124356A (ja) 半導体パッケ―ジ用部材，半導体パッケ―ジ及び半導体パッケ―ジ製造方法
JP4030363B2 (ja) 半導体装置
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法