JP2001216164A - プロセッサシステム及びその起動方法 - Google Patents
プロセッサシステム及びその起動方法Info
- Publication number
- JP2001216164A JP2001216164A JP2000025140A JP2000025140A JP2001216164A JP 2001216164 A JP2001216164 A JP 2001216164A JP 2000025140 A JP2000025140 A JP 2000025140A JP 2000025140 A JP2000025140 A JP 2000025140A JP 2001216164 A JP2001216164 A JP 2001216164A
- Authority
- JP
- Japan
- Prior art keywords
- program
- ipl
- processor system
- operation mode
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Computer And Data Communications (AREA)
Abstract
る。 【解決手段】 CPU10と、RAM11と、外部との通信手段14
とを備えたプロセッサシステムに、動作モードを選択す
る動作モード選択スイッチ12と、この選択スイッチ12に
よりIPL動作モードが選択された場合に、CPU10の動作を
停止させ、RAM11をIPL動作モードに応じたエリ
アにマッピングし、通信手段14を介して外部より転送さ
れるIPLプログラムをRAM11に書き込んだ後に、CPU10の
動作の停止を解除する動作モード制御ユニット13とを備
え、RAM11に書き込まれたIPLプログラムをCPU10により
実行して、システムプログラムをダウンロードする。
Description
ムにおけるイニシャル・プログラム・ローディング動作
(IPL動作)に関するものである。
本構成を示すブロック図である。図5は、従来のプロセ
ッサシステムにおけるIPL動作を含む基本的な動作の手
順を示すフローチャートである。
チ43によりIPL動作モードが選択され、CPU40が起動す
る。起動したCPU40は、プロセッサシステムに付随するI
PL格納ROM41に書き込まれているイニシャル・プログラ
ム・ローダー(以下、単にイニシャルプログラムあるい
はIPLプログラムと言う)を読み込み、イニシャルプロ
グラムを起動させる。
は通信手段45の初期化(通信条件の設定)を行い、プロ
セッサシステム外部から、通信ポート46を介してシステ
ムプログラムをダウンロードする。ダウンロードされた
システムプログラムは、通信が終了するまでシステムに
接続されたRAM42等に書き込まれる。通信が終了すると
ダウンロードされたシステムプログラムを起動させる。
は、あらかじめプロセッサシステムに付随するROM41等
にイニシャルプログラムを書き込んでおき、IPL動作モ
ードが選択されると、プロセッサシステムに付随するRO
M41等からIPLプログラムを読み込むのが一般的であっ
た。
来例では、IPLプログラムが書き換え不可能なROMに書き
込まれている場合は、IPLプログラムを書き換える事が
困難であった。また、ROMに書き込まれたイニシャルプ
ログラムを書き換えるためには、ROMを交換する、もし
くは、ROM専用の消去・書き込み装置を別途使用する必
要があった。
アクセスするための専用回路が必要であり、ROMの製造
メーカーや、ROMの形式の違いによって消去・書き込み
制御方法が異なるため、ROMを交換、変更等を行う際に
は、使用するROMに対応した回路構成、制御方法をとる
必要があった。
に、本発明によれば、CPUと、書き込み可能なメモリ
と、外部との通信手段とを備えたプロセッサシステム
に、動作モードを選択する動作モード選択手段と、前記
メモリを前記動作モードに応じたエリアにマッピングす
るマッピング制御手段と、該動作モード選択手段により
IPL動作モードが選択された場合に、前記CPUの動作を停
止させ、前記通信手段を介して外部より転送されるIPL
プログラムを前記メモリに書き込んだ後に、前記CPUの
動作の停止を解除する制御手段と、前記メモリに書き込
まれたIPLプログラムを前記CPUにより実行して、システ
ムプログラムをダウンロードするIPL動作手段とを備え
る。
と、書き込み可能なメモリと、外部との通信部とを備え
たプロセッサシステムの起動方法において、IPL動作モ
ードが選択された場合に、前記CPUの動作を停止させ、
前記メモリをIPL動作モードに応じたエリアにマッピ
ングし、前記通信部を介して外部より転送されるIPLプ
ログラムを前記メモリに書き込み、前記書き込みの後
に、前記CPUの動作の停止を解除し、前記メモリに書き
込まれたIPLプログラムを前記CPUにより実行して、シス
テムプログラムをダウンロードする。
参照して本発明の1実施形態を説明する。
システムの基本構成の一例を示す図である。図1におい
て、10はCPUである。本実施形態では、CPU10が起動直後
(リセット解除後)に最初に読み込むアドレスが「FFFF
O」であるとして、説明を行う。
ードにより異なるアドレスにマッピングされるRAMであ
る。本実施形態では、RAMは1つとして説明を行うが、異
なる複数のRAMを備えるようにしてもよい。
モード選択スイッチである。スイッチ12を切り換える事
により、起動時における動作モードを、IPL動作モード
と通常起動モードとのどちらかを選択する事が可能であ
る。ここでは、動作モード選択スイッチと記したが、少
なくとも2つ以上の動作モードの中から、特定の動作モ
ードを選択する事ができれば、どのような選択手段であ
ってもよい。
イッチ12により選択されたモードに対応して動作する動
作モード制御ユニットである。
ード時に動作する手段として、CPU10の動作を停止するC
PU動作停止手段130、メモリのアドレスマッピングを切
り替えるメモリマップ切り替え手段131、通信手段の初
期化(通信条件の設定)を行う通信条件設定手段133、
シリアルデータをパラレルデータに変換するデータ変換
手段134、データ変換手段134により変換されたデータを
RAMに書き込むデータ書き込み手段135、プロセッサシス
テムの外部から送られてくるデータが終了した事を検知
する転送データ終了検知手段136とを有する。また、メ
モリマップ切り替え手段131は、通常動作モード時にも
動作して、IPL動作モード時とは異なるマッピングを行
なう。
は、動作モードに応じて動作する複数の動作手段を有す
る。
を行うための通信手段である。本実施形態では通信手段
は1つとして説明を行うが、複数の通信手段が接続され
ていてもよい。
通信(RS232C)、パラレル通信、USB、SCSI、ネットワ
ーク、モデム等、プロセッサシステム外部との通信を可
能とするものであればよく、特に限定されない。
は、「通信制御方法が簡単」、「単純な通信制御方法で
ある」、「一定の通信プロトコル」等の理由から、PCと
の通信が容易に行えるRS232Cを用いたシリアル通信を用
いるものとして説明を行う。
ある。本実施形態では、通信ポート15は1つとしで説明
を行うが、通信手段14に対応して複数の通信ポートが接
続されていても問題ない。
通信を通信手段14の通信方式としたので、通信ポート15
はRS232Cシリアル通信ポートとして説明を行う。
本実施形態では、ROM16は1つとして説明を行うが、異な
る複数のROMが接続されていても問題ない。逆に1つも接
続がなくても良い。
るペリフェラル(周辺機器)である。このペリフェラル
に関しては、複数接続されていてもよいし、逆に1つも
接続がなくてもよい。
ステム起動時に起動モード選択スイッチ12がIPL動作モ
ードを選択していた場合の、アドレスマッピングの一例
を示す図である。
には何もマッピングされていない。「80000番地〜F7FFF
番地」は、プロセッサに接続されるROM16がマッピング
されている。このROMの領域にはプロセッサのシステム
プログラムがダウンロードされる。またROM領域の一部
はEMSによりバンクの切り替えが可能な領域を含んでお
り、ROMの全領域をEMSWindowを用いて参照する事ができ
る。
U10が起動直後に最初に読み込むアドレス「FFFF0」を含
む「F8000番地〜FFFFF番地」には、プロセッサシステム
に内蔵されるRAMがマッピングされている。
AM11、ROM16のアドレスマッピングの一例を示したが、
この例において重要な点は、CPU10が起動直後に最初に
読み込むアドレスに、システムに接続されたRAM領域が
マッピングされている点である。
後に最初に読み込むアドレスにRAM領域をマッピングす
れば、その他のメモリマッピングは、どのように行われ
ても良い。
における基本動作の流れを示すフローチャートである。
図1、図2、及び図3を参照して、第1の実施形態の動作を
説明する。
L動作モードが選択されている場合、プロセッサシステ
ムのアドレスマッピングは、図2に示す通りにマッピン
グされている。
ードが選択される(S301)と、IPL動作モードであれ
ば、動作モード制御ユニット13は、CPU10の動作を停止
させるために、CPU動作停止手段130によりWait信号を発
する。CPU動作停止信号(Wait信号)を受け取ったCPU10
は、動作不能(リセット状態)になる(S302)。
と、動作モード制御ユニット13は、メモリマップ切り替
え手段131により、IPL動作モードに対応した、図2に示
すアドレスマッピングに切り替える(S303)。
条件設定手段133により、通信手段14に対して初期化
(通信条件の設定)を行う(S304)。
信ポート15を介し、プロセッサ外部からイニシャルプロ
グラムのダウンロードを開始する(S305)。
始されると、動作モード制御ユニット13は、シリアル通
信(RS232C)で送られてきたデータを、データ変換手段
134によりパラレルデータに変更した後、データ書込手
段135により、RAM11上に書き込んでいく(S306)。
書き込む際には、リセット解除後にCPU10が最初に読み
込むアドレスをスタートアドレスとして、データを書き
込むものとする。
に読み込むアドレスは、「FFFFO番地」であることか
ら、データを書き込むスタートアドレスは「FFFFO番
地」として、ダウンロードを開始する。アドレス「FFFF
F番地」まで書いた所で、ダウンロードアドレスはRAM領
域の先頭である「F8000番地」にジャンプし、再びダウ
ンロードを続ける。
了した事を示す通信終了コードが送られてくると、動作
モード制御ユニット13は、転送データ終了検知手段137
により、通信終了コードを検知して、イニシャルプログ
ラムのダウンロード動作(IPL動作)を終了する(S30
7)。
アドレスマッピングの時、ダウンロード可能なイニシャ
ルプログラムの最大サイズは32kByteに自動的に決定す
る。32kByteより大きなサイズのイニシャルプログラム
が送信されてきた場合、前に送られてきたデータに上書
きしてしまう事から、動作モード制御ユニット13には転
送データカウント手段137が設けられており、32kByte分
のデータが送られてきた所で、通信を終了する。
と、動作モード制御ユニット13は、CPU動作停止手段130
によるCPU停止信号(Wait信号)を解除し、IPL動作モー
ドを選択したまま(図2に示すアドレスマッピングのま
ま)、CPUの動作を許可する(S308)。換言すれば、こ
こで初めてCPUリセットが解除される事になる。
は、CPU起動後最初に読み込むアドレスである、RAM上の
「FFFFO番地」から書き込まれているので、CPU動作停止
信号の解除と共にイニシャルプログラムの読み込みを開
始し、RAM上でイニシャルプログラムが起動する(S30
9)。続いて、イニシャルプログラムにより、システム
プログラムのダウンロードが行われる(S310)。
おいては、CPU動作停止手段130の発するCPU動作停止信
号をWait信号としたが、CPUの動作を停止できる手段で
あれば、CPUリセット信号等を用いてもよい。
おいては、転送データ終了検知手段137は、前記通信終
了コードを検知するとしたが、あらかじめ通信サイズを
決めておく、通信データの終了データパターンを決めて
おく、通信終了を示す信号線を用いる等、通信が終了し
た事を検知可能であれば、転送データ終了検知手段にお
ける検知方法は、特に限定するものではない。
は、メモリマップ切り替え手段131により、動作モード
に応じてアドレスマッピングを切り替えるとしたが、メ
モリマップを切り替える方法だけでなく、アドレスバ
ス、データバス、信号線等を切り替えるバス切り替え手
段132により、動作モードごとに異なるメモリに接続す
る方法でも良い。
参照して、第5の実施形態の動作を説明する。
ルプログラムをシステムに接続されたRAM11にダウンロ
ードして、イニシャルプログラムを起動させる。この
時、RAM11にダウンロードするイニシャルプログラム中
に、図1に示すシステムに接続されたペリフェラル17の
動作確認デバッグプログラムを組み込む。
を、イニシャルプログラムに組み込む事で、イニシャル
プログラムが起動後に、ペリフェラル動作確認デバッグ
プログラムを実行し、内部ペリフェラルが正常に動作す
るか否かを容易に確認する事ができる。
参照して、第6の実施形態の動作を説明する。
ルプログラムをシステムに接続されたRAM11にダウンロ
ードして、イニシャルプログラムを起動させる。この
時、RAMにダウンロードするイニシャルプログラム中
に、プロセッサシステムに接続されているROM16に対す
るメモリチェックプログラムを組み込む。
ログラムに組み込む事で、イニシャルプログラム起動後
にメモリチェックプログラムを動作させ、システムプロ
グラムをダウンロードする前に、システムに接続された
ROM16に不具合があるか否かが検出できる。
が、特にROMに限られている訳ではなく、システムに接
続された複数のRAM、ROMを対象としてもよい。
一般的に行われているJTAGを用いる方法に比べ、高速か
つ容易に行う事が可能である。
参照して、第7の実施形態の動作を説明する。第1の実
施形態で示したように、イニシャルプログラムをシステ
ムに接続されたRAM11にダウンロードして、イニシャル
プログラムを起動させる。この時、RAM11にダウンロー
ドするイニシャルプログラム中に、システムに接続され
ているペリフェラルに対する結線確認プログラムを組み
込む。
プログラムに組み込まれたペリフェラル結線確認プログ
ラムを動作させる。ペリフェラル結線確認プログラムを
動作させる事で、プロセッサシステム内部の各ペリフェ
ラル間の結線不具合を容易に検出できる。
プロセッサシステムにおいて、IPLプログラムをシステ
ム外部からダウンロードするようにしたので、プロセッ
サシステム内部に、IPLプログラムが書き込まれたROM
(Flash Memoryを含む)を持つ必要が無くなるという効
果がある。
ダウンロードすることにより、IPLプログラムの変更の
ためにROMライター等の特殊な工具を設ける必要がなく
なる。更に、IPLプログラムを読み出すためにプロセッ
サシステムに付随するROM(Flash Memoryを含む)にア
クセスするための専用回路も必要が無くなる。このダウ
ンロードにRS232Cなどの汎用的な通信方法を用いれば、
ダウンロードにPCの端末を利用する事ができる。
IPLプログラムが書かれたROMや、それに付随する専用回
路が必要ではなくなるので、部品点数を削減でき、実装
面積を縮小できる。また、プロセッサシステムに接続さ
れたRAM上でIPLプログラムを動作させることから、IPL
プログラムの書き換えを容易にかつ高速に行う事が可能
となる。
に最初に読み込むアドレスから、IPLプログラムの書き
込みを開始する事により、例えば、CPUの起動アドレス
がメモリマップの最後の方にある場合において、常にRA
M領域全域に転送データを書く必要がなくなり、必要最
小限の転送データを書き込む事でCPUを起動する事がで
きる。
状態が検知されると、メモリへの書き込みを停止するよ
うにしたので、不都合なあるいは不要な書き込みを禁止
できる。例えば、あらかじめ設定した転送量に達した時
点でメモリへの書き込みを停止する事で、RAM領域のサ
イズを超えるデータ転送をする事を禁止する事ができ
る。あるいは、プログラムの転送を終了した事を示すコ
ードを検出された時点で、メモリへの書き込みを停止す
る事で、IPL動作時に必要以上のデータ転送を行う事を
禁止できる。
フェラルの動作確認、メモリチェック、ペリフェラル結
線確認等の所定の機器の動作または状態を確認するため
の確認プログラム(デバッグプログラム)をメモリに書
き込み、CPUの起動時に当該確認プログラムを動作させ
ることにより、システムとしての不具合をいち早く発見
する事ができる。
ロセッサ外部からダウンロードする事により、デバッグ
プログラムを容易にかつ高速に書き換える事ができる。
動作するか否かを、プロセッサシステムにシステムプロ
グラムをダウンロードする前(システム起動前)に判断
する事が可能となる。
例である。
ピングの一例である。
ドにおける基本的動作の流れを示すフローチャートであ
る。
る。
おける基本的動作の流れ図である。
Claims (20)
- 【請求項1】CPUと、書き込み可能なメモリと、外部と
の通信手段とを備えたプロセッサシステムにおいて、 動作モードを選択する動作モード選択手段と、 前記メモリを前記動作モードに応じたエリアにマッピン
グするマッピング制御手段と、 前記動作モード選択手段によりIPL動作モードが選択さ
れた場合に、前記CPUの動作を停止させ、前記通信手段
を介して外部より転送されるIPLプログラムを前記メモ
リに書き込んだ後に、前記CPUの動作の停止を解除する
制御手段と、 前記メモリに書き込まれたIPLプログラムを前記CPUによ
り実行して、システムプログラムをダウンロードするIP
L動作手段とを有することを特徴とするプロセッサシス
テム。 - 【請求項2】 前記マッピング制御手段が、前記IPL動
作モードにおいて、前記CPUが起動直後に読み込む最初
のアドレスを含むエリアに前記書き込み可能なメモリを
マッピングするようにし、 前記IPLプログラムの書き込みを、前記最初のアドレス
から開始するように制御する書き込み制御手段を備えた
ことを特徴とする請求項1記載のプロセッサシステム。 - 【請求項3】 前記制御手段が、 前記IPLプログラムの転送を終了すべき状態を検知する
検知手段と、 該検知手段により前記転送を終了すべき状態が検知され
ると、前記メモリへの書き込みを停止する終了処理手段
を備えたことを特徴とする請求項1記載のプロセッサシ
ステム。 - 【請求項4】 前記検知手段が、あらかじめ設定した転
送量に達したことで、前記転送を終了すべき状態を検知
することを特徴とする請求項3記載のプロセッサシステ
ム。 - 【請求項5】 前記検知手段が、転送されたデータ中よ
り転送終了を示すコードを検出することで、前記転送を
終了すべき状態を検知することを特徴とする請求項3記
載のプロセッサシステム。 - 【請求項6】 前記制御手段が、動作モードに応じてバ
スの接続を切り替えるバス制御手段を備え、該バス制御
手段により、動作モードに応じてIPLプログラムの書き
込み先となるメモリを切り替えることを特徴とする請求
項1記載のプロセッサシステム。 - 【請求項7】 前記制御手段が、前記IPLプログラムと
ともに所定の機器の動作または状態を確認するための確
認プログラムを前記メモリに書き込み、前記CPUの起動
時に当該確認プログラムを動作させるように制御するこ
とを特徴とする請求項1記載のプロセッサシステム。 - 【請求項8】 前記確認プログラムが、前記プロセッサ
システムに接続された周辺機器の動作を確認するための
プログラムであることを特徴とする請求項7記載のプロ
セッサシステム。 - 【請求項9】 前記確認プログラムが、前記プロセッサ
システムに接続されたメモリの状態を確認するためのプ
ログラムであることを特徴とする請求項7記載のプロセ
ッサシステム。 - 【請求項10】 前記確認プログラムが、前記プロセッ
サシステムに接続された周辺機器の結線状態を確認する
ためのプログラムであることを特徴とする請求項7記載
のプロセッサシステム。 - 【請求項11】 CPUと、書き込み可能なメモリと、外
部との通信部とを備えたプロセッサシステムの起動方法
において、IPL動作モードが選択された場合に、 前記CPUの動作を停止させ、 前記メモリをIPL動作モードに応じたエリアにマッピ
ングし、 前記通信部を介して外部より転送されるIPLプログラム
を前記メモリに書き込み、 前記書き込みの後に、前記CPUの動作の停止を解除し、 前記メモリに書き込まれたIPLプログラムを前記CPUによ
り実行して、システムプログラムをダウンロードするこ
とを特徴とするプロセッサシステムの起動方法。 - 【請求項12】 前記IPL動作モードにおいて、前記CPU
が起動直後に読み込む最初のアドレスを含むエリアに前
記書き込み可能なメモリをマッピングし、 前記IPLプログラムの書き込みを、前記最初のアドレス
から開始するように制御することを特徴とする請求項1
1記載のプロセッサシステムの起動方法。 - 【請求項13】 前記IPLプログラムの転送を終了すべ
き状態を検知し、 前記転送を終了すべき状態が検知されると、前記メモリ
への書き込みを停止することを特徴とする請求項11記
載のプロセッサシステムの起動方法。 - 【請求項14】 前記転送を終了すべき状態を、あらか
じめ設定した転送量に達したことで検知することを特徴
とする請求項13記載のプロセッサシステムの起動方
法。 - 【請求項15】 前記転送を終了すべき状態を、転送さ
れたデータ中より転送終了を示すコードを検出すること
で検知することを特徴とする請求項13のプロセッサシ
ステムの起動方法。 - 【請求項16】 前記動作モードに応じてバスの接続を
切り替えることで、当該動作モードに応じてIPLプログ
ラムの書き込み先となるメモリを切り替えることを特徴
とする請求項11記載のプロセッサシステムの起動方
法。 - 【請求項17】 前記IPLプログラムとともに所定の機
器の動作または状態を確認するための確認プログラムを
前記メモリに書き込み、前記CPUの起動時に当該確認プ
ログラムを動作させるように制御することを特徴とする
請求項1記載のプロセッサシステムの起動方法。 - 【請求項18】 前記確認プログラムが、前記プロセッ
サシステムに接続された周辺機器の動作を確認するため
のプログラムであることを特徴とする請求項17記載の
プロセッサシステムの起動方法。 - 【請求項19】 前記確認プログラムが、前記プロセッ
サシステムに接続されたメモリの状態を確認するための
プログラムであることを特徴とする請求項17記載のプ
ロセッサシステムの起動方法。 - 【請求項20】 前記確認プログラムが、前記プロセッ
サシステムに接続された周辺機器の結線状態を確認する
ためのプログラムであることを特徴とする請求項17記
載のプロセッサシステムの起動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000025140A JP4908665B2 (ja) | 2000-02-02 | 2000-02-02 | プロセッサシステム及びその起動方法 |
US09/770,308 US6839835B2 (en) | 2000-02-02 | 2001-01-29 | Method of loading initial program in processor system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000025140A JP4908665B2 (ja) | 2000-02-02 | 2000-02-02 | プロセッサシステム及びその起動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001216164A true JP2001216164A (ja) | 2001-08-10 |
JP4908665B2 JP4908665B2 (ja) | 2012-04-04 |
Family
ID=18551039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000025140A Expired - Fee Related JP4908665B2 (ja) | 2000-02-02 | 2000-02-02 | プロセッサシステム及びその起動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6839835B2 (ja) |
JP (1) | JP4908665B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009169805A (ja) * | 2008-01-18 | 2009-07-30 | Fujitsu Microelectronics Ltd | 情報処理システム及びファームウェア実行方法 |
JP2016524771A (ja) * | 2014-06-27 | 2016-08-18 | 華為技術有限公司Huawei Technologies Co.,Ltd. | プログラムデータを更新する方法及びデバイス |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7073094B1 (en) * | 2002-05-09 | 2006-07-04 | Winbond Electronics Corporation | Method and systems for programming and testing an embedded system |
US7210032B2 (en) * | 2002-11-29 | 2007-04-24 | Sigmatel, Inc. | Method for initializing multifunction handheld device by downloading second boot algorithm from a coupled host if second boot algorithm in the handheld device is not executable |
DE112004000732T5 (de) * | 2003-05-02 | 2006-10-26 | Egenera Inc., Marlboro | System und Verfahren zum Virtualisieren eines Basis-Ein-/Ausgabesystems (BIOS) einschließlich BIOS-Laufzeitdiensten |
KR100658918B1 (ko) * | 2004-03-29 | 2006-12-15 | 주식회사 팬택앤큐리텔 | 블록 단위 입출력 명령어를 이용한 시스템 전역 변수초기화 장치 및 그 방법 |
EP1834235A1 (en) * | 2004-12-30 | 2007-09-19 | Koninklijke Philips Electronics N.V. | Data-processing arrangement |
US7581037B2 (en) * | 2005-03-15 | 2009-08-25 | Intel Corporation | Effecting a processor operating mode change to execute device code |
US20070220335A1 (en) * | 2006-02-28 | 2007-09-20 | Gollub Marc A | Hardware function isolating during slow mode initial program loading |
EP1832977A3 (en) * | 2006-03-09 | 2007-10-10 | Telefonaktiebolaget LM Ericsson (publ) | Platform boot with bridge support |
US8028155B1 (en) | 2007-06-06 | 2011-09-27 | American Megatrends, Inc. | Initiating an operating system boot from firmware |
US9229848B2 (en) * | 2013-01-21 | 2016-01-05 | Micron Technology, Inc. | Determining soft data for fractional digit memory cells |
CN106341533B (zh) * | 2016-08-30 | 2019-11-29 | 腾讯科技(深圳)有限公司 | 应用中加载网络资源的方法和装置 |
US11176009B2 (en) | 2018-10-16 | 2021-11-16 | International Business Machines Corporation | Implementing power up detection in power down cycle to dynamically identify failed system component resulting in loss of resources preventing IPL |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2749105B2 (ja) * | 1989-03-13 | 1998-05-13 | 富士通株式会社 | 並列計算機のブート方式 |
JPH06214670A (ja) * | 1991-04-29 | 1994-08-05 | Intel Corp | コンピュータ装置およびそれを初期化する方法 |
JPH05289854A (ja) * | 1992-04-08 | 1993-11-05 | Olympus Optical Co Ltd | 外部記憶装置のアクセス装置 |
US5349643A (en) * | 1993-05-10 | 1994-09-20 | International Business Machines Corporation | System and method for secure initial program load for diskless workstations |
JP3234850B2 (ja) * | 1995-03-20 | 2001-12-04 | アルプス電気株式会社 | 記録再生装置の立ち上げ方法 |
EP0825530A3 (en) * | 1996-06-20 | 2004-06-02 | Sharp Kabushiki Kaisha | Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory |
-
2000
- 2000-02-02 JP JP2000025140A patent/JP4908665B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-29 US US09/770,308 patent/US6839835B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009169805A (ja) * | 2008-01-18 | 2009-07-30 | Fujitsu Microelectronics Ltd | 情報処理システム及びファームウェア実行方法 |
JP2016524771A (ja) * | 2014-06-27 | 2016-08-18 | 華為技術有限公司Huawei Technologies Co.,Ltd. | プログラムデータを更新する方法及びデバイス |
Also Published As
Publication number | Publication date |
---|---|
US20010020269A1 (en) | 2001-09-06 |
US6839835B2 (en) | 2005-01-04 |
JP4908665B2 (ja) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6892323B2 (en) | Dual basic input/output system for a computer | |
US5537654A (en) | System for PCMCIA peripheral to execute instructions from shared memory where the system reset signal causes switching between modes of operation by alerting the starting address | |
JP2001216164A (ja) | プロセッサシステム及びその起動方法 | |
US7017038B1 (en) | Method and system to provide first boot to a CPU system | |
KR20010006749A (ko) | 설치된 모든 대용량 저장 장치들의 리부트/파워 온리컨피그레이션을 최종 사용한 컨피그레이션과 동일하게하도록 각각의 대용량 저장 장치의 비휘발성 메모리에시스템 레벨 대용량 저장 컨피그레이션 데이터를 저장하는장치 및 방법 | |
JPH07271711A (ja) | コンピュータシステム | |
KR0172001B1 (ko) | 바이오스 메모리의 재프로그램 장치 및 그 방법 | |
US20080301358A1 (en) | Electronic device that Downloads Operational Firmware from an External Host | |
KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
WO2022199622A1 (zh) | 一种电子设备的启动程序的运行方法和电子设备 | |
JP4036747B2 (ja) | 情報処理装置 | |
JPH0935026A (ja) | コンピュータ用カード | |
JPH10333898A (ja) | マイクロコンピュータ | |
JP2000322244A (ja) | ソフトウエアバージョンアップシステムおよび方法 | |
JP4076113B2 (ja) | 電子制御装置 | |
JP2008262444A (ja) | 制御装置、プリンタ、リードアクセス方法およびプログラム | |
JP4005950B2 (ja) | マイクロコントローラ | |
KR100490743B1 (ko) | 부트로더 상에서 유에스비를 이용한 파일 다운로드 방법 | |
JP2003323392A (ja) | 記録装置 | |
JP3912447B2 (ja) | メモリシステムおよび外部不揮発メモリの使用方法 | |
JP2005006222A (ja) | コントローラボード、画像処理装置、コントローラボード交換システム、およびコントローラボード交換方法 | |
JP2024065449A (ja) | 周辺機器 | |
JP3305474B2 (ja) | 情報処理装置の起動装置 | |
JP2000105703A (ja) | 画像形成装置 | |
JP3997505B2 (ja) | プログラマブルコントローラのシステムプログラム書き換え方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090901 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110928 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |