JP2001209357A - 平面表示装置 - Google Patents

Abstract

(57)【要約】 【課題】画像データの大容量化を実現可能にする平面表
示装置を提供する。 【解決手段】複数本の水平画素ラインＬ1・・・Ｌ2400
からなる有効表示領域を構成する液晶パネル１２と、第
１所定数毎の信号線１６ａに接続され対応するアナログ
画像信号Ｖｓを出力する第１信号線駆動回路２４-ACU1
と、第２所定数毎の信号線１６ｂに接続され対応するア
ナログ画像信号Ｖｓを出力する第２信号線駆動回路２６
-ACD1と、第１領域および第２領域に対応する映像信号
を並列に受け取り、それぞれの映像信号を並べ替えて第
１信号線駆動回路および第２信号線駆動回路に出力する
制御回路３４とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば各画素にス
イッチ素子として薄膜トランジスタ（以下、ＴＦＴとい
う）を用いたアクティブマトリクス型の液晶、有機ＥＬ
等の平面表示装置に関するものである。

【０００２】

【従来の技術】液晶表示装置に代表される平面表示装置
は、その薄型、軽量、低消費電力の特徴を生かして各種
分野で利用されるようになってきた。そして、近年で
は、このような平面表示装置に対して、特に大画面化、
高精細化の要求が高まってきている。

【０００３】このような要求に応えるためには、表示パ
ネル自体の高精細化もさることながら、大量の画像デー
タの転送技術、更に各水平走査期間内に大量の画像デー
タの処理を可能にする必要がある。

【０００４】そこで、例えば、表示画面を上下方向に２
分割し、それぞれ並列に駆動することによって表示動作
を行う技術が知られている。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな構成にあっては、上下それぞれの信号線駆動回路の
動作周波数がきわめて高く、実現が困難であったり、あ
るいは実現できても動作が不安定となるといった問題が
ある。

【０００６】また、信号線駆動回路を表示パネルと個別
に構成する場合、信号線駆動回路と表示パネルとの接続
ピッチが高精細化に伴い狭くなり、接続困難となる場合
もある。

【０００７】そこで、本発明は上記問題点に鑑み、画像
データの大容量化を実現可能にする平面表示装置を提供
するものである。

【０００８】

【課題を解決するための手段】請求項１の発明は、互い
に直交して配置される複数本の信号線および走査線と、
この信号線と走査線との交点近傍にスイッチ素子を介し
て配置される画素電極とを備えたアレイ基板を含み、複
数本の水平画素ラインからなる有効表示領域を構成する
表示パネルと、第１所定数毎の前記信号線に接続され対
応するアナログ画像信号を出力する第１信号線駆動回路
と、第２所定数毎の前記信号線に接続され対応するアナ
ログ画像信号を出力する第２信号線駆動回路と、複数の
前記水平画素ラインからなる第１領域に対応する第１映
像信号および複数の前記水平画素ラインからなる第２領
域に対応する第２映像信号を並列に受け取り、それぞれ
の映像信号を並べ替えて前記第１信号線駆動回路および
前記第２信号線駆動回路に出力する制御回路と、を備え
たことを特徴とする平面表示装置にある。

【０００９】また、請求項８記載の発明は、互いに直交
して配置される複数本の信号線および走査線と、この信
号線と走査線との交点近傍にスイッチ素子を介して配置
される画素電極とを備えたアレイ基板を含み、複数本の
水平画素ラインからなる有効表示領域を構成する表示パ
ネルと、第１所定数毎の前記信号線に接続され対応する
アナログ画像信号を出力する第１信号線駆動回路と、第
２所定数毎の前記信号線に接続され対応するアナログ画
像信号を出力する第２信号線駆動回路と、複数の前記水
平画素ラインからなる第１領域に対応する第１映像信号
および複数の前記水平画素ラインからなる第２領域に対
応する第２映像信号を並列に受け取り、それぞれの映像
信号を並べ替えて前記第１信号線駆動回路および前記第
２信号線駆動回路に出力する制御回路と、前記第１領域
の前記走査線に第１走査パルスを順次出力する第１走査
線駆動回路と、前記第２領域の前記走査線に第２走査パ
ルスを順次出力する第２走査線駆動回路と、を備え、前
記第１所定数毎の前記信号線は前記アレイ基板の一端側
で前記第１信号線駆動回路と電気的に接続され、前記第
２所定数毎の前記信号線は前記アレイ基板の前記一端と
相反する他端側で前記第２信号線駆動回路と電気的に接
続され、前記第１走査線駆動回路の走査方向と前記第２
走査線駆動回路の走査方向とは、各フィールド内で順次
近づくことを特徴とする平面表示装置にある。

【００１０】

【発明の実施の形態】以下、本発明の一実施例の液晶表
示装置１０について、図１〜図１４に基づいて説明す
る。

【００１１】［液晶表示装置の概要説明］図１は、本実
施例の液晶表示装置１０の概略構成を示すものである。

【００１２】この液晶表示装置１０は、有効表示領域が
対角２０．８インチサイズのＱＵＸＧＡ（3200×2400）
仕様のカラー表示画素を備えた液晶パネル１２を備えて
いる。即ち、この液晶表示装置１０の有効表示領域は、
3200×3(R,G,B)の表示画素からなる水平画素ラインを24
00本備えて構成されている。

【００１３】そして、この液晶表示装置１０は、このよ
うな多数本の水平画素ラインＬ１，・・・，Ｌ2400を備
えるが故に、次のような特徴的な駆動を採用している。

【００１４】即ち、図６および７に示すように、有効表
示領域を上下２分割し、一水平走査期間（１Ｈ）に、上
表示領域の水平画素ライン（Ｌ１〜Ｌ1200）および下表
示領域の水平画素ライン（Ｌ1201〜Ｌ2400）にそれぞれ
書き込みを行い、これを順次繰り返すという手法であ
る。例えば、この実施例では、第１水平走査期間（１
Ｈ）で水平画素ラインＬ１，Ｌ2400、第２水平走査期間
（１Ｈ）でＬ2399，Ｌ２、・・・に順次書き込むという
ものである。

【００１５】ここで水平走査期間（１Ｈ）とは、処理装
置３２から一水平画素ライン分のディジタル画像データ
ＤＡＴＡが送信される期間とし、この実施例では13μse
cである。

【００１６】また、ここで液晶パネル１２の有効表示領
域は、説明のため図２に示す如く、上下左右に分割され
た４つのＵＸＧＡ（1600×1200）エリアから構成されて
いるとし、左上の画面をＡ画面、右上の画面をＢ画面、
左下の画面をＣ画面、右下の画面をＤ画面とする。ま
た、「上画面」と記載した場合には、Ａ画面、または、
Ｂ画面をいい、「下画面」と記載した場合には、Ｃ画
面、または、Ｄ画面をいう。更に、Ａ画面、Ｂ画面、Ｃ
画面、およびＤ画面は、それぞれ左右に分割されたＡ１
画面およびＡ２画面、Ｂ１画面およびＢ２画面、Ｃ１画
面およびＣ２画面、およびＤ１画面およびＤ２画面から
構成されているものとする。

【００１７】［液晶パネルの構成］上述した駆動を実現
するために、この液晶表示装置１０は次のように構成さ
れている。

【００１８】即ち、この液晶パネル１２は、図１に示す
ように（3200×3(R,G,B)）本の信号線１６と、この信号
線１６と直交して配置される2400本の走査線１８と、こ
れら各信号線１６および走査線１８の交点近傍に配置さ
れるＴＦＴ２０を介して配置される画素電極２２とを備
えたアレイ基板１４と、このアレイ基板１４の対向面上
方に所定の間隙をもって配置されるカラーフィルタを備
えた対向電極基板（図示せず）と、アレイ基板１４と対
向電極基板との間に配置される光変調層としての液晶
（図示せず）とを備えている。

【００１９】液晶パネルに代えて有機ＥＬパネルとする
のであれば、液晶に代えて有機ＥＬ層等を配置する必要
がある。

【００２０】走査線１８のそれぞれはＴＦＴ２０のゲー
トに、信号線１６のそれぞれはＴＦＴ２０のドレイン
に、画素電極２２のそれぞれはＴＦＴ２０のソースに、
それぞれ電気的に接続されており、これにより走査線１
８に供給される走査パルスＶｇに対応して信号線１６か
らのアナログ画像信号Ｖｓが画素電極２２に書き込ま
れ、画素電極２２と対向電極との電位差に基づいて表示
が成される。

【００２１】ところで、この液晶パネル１２の信号線１
６は、図１に示すように、アレイ基板１４の上側から電
気的に引き出される上引出信号線１６ａと、アレイ基板
１４の下側から電気的に引き出される下引出信号線１６
ｂとから構成され、これら信号線１６ａ、１６ｂはそれ
ぞれ図１に示すように交互に配置されている。換言すれ
ば、奇数番目の信号線１６は上引出信号線１６ａであっ
て、偶数番目の信号線１６は下引出信号線１６ｂであ
る。

【００２２】そして、ＡＣ画面に配置される奇数番目の
信号線１６ａのうち、Ｒ１，Ｂ１，・・・，Ｇ800の上
引出信号線１６ａは、液晶パネル１２の上辺に配置され
た第１ＡＣ画面用上側ソースドライバ２４-ACU1に、Ｒ8
01，Ｂ801，・・・，Ｇ1600の上引出信号線１６ａは第
２ＡＣ画面用上側ソースドライバ２４-ACU2に、それぞ
れ接続パッド１７ａを介して電気的に接続されている。
また、ＡＣ画面に配置される偶数番目の信号線１６ｂの
うち、Ｇ１，Ｒ２，・・・，Ｂ800の下引出信号線１６
ｂは、液晶パネル１２の下辺に配置された第２ＡＣ画面
用下側ソースドライバ２６-ACD1に、Ｇ801，Ｒ802，・
・・，Ｂ1600の下引出信号線１６ｂは第２ＡＣ画面用下
側ソースドライバ２６-ACD2に、それぞれ接続パッド１
７ｂを介して電気的に接続されている。

【００２３】同様に、ＢＤ画面に配置される奇数番目の
信号線１６ａのうち、Ｒ1601，Ｂ1601，・・・，Ｇ3200
の上引出信号線１６ａは、液晶パネル１２の上辺に配置
された第１ＢＤ画面用上側ソースドライバ２５-BDU1
に、Ｒ2401，Ｂ2401，・・・，Ｇ3200の上引出信号線１
６ａは第２ＢＤ画面用上側ソースドライバ２５-BDU2
に、それぞれ接続パッド１７ａを介して電気的に接続さ
れている。また、ＢＤ画面に配置される偶数番目の信号
線１６ｂのうち、Ｇ1601，Ｒ1602，・・・，Ｂ2400の下
引出信号線１６ｂは、液晶パネル１２の下辺に配置され
た第２ＢＤ画面用下側ソースドライバ２７-BDD1に、Ｇ2
401，Ｒ2402，・・・，Ｂ3200の下引出信号線１６ｂは
第２ＢＤ画面用下側ソースドライバ２７-BDD2に、それ
ぞれ接続パッド１７ｂを介して電気的に接続されてい
る。

【００２４】また、走査線１８はアレイ基板１４の一端
に引き出され、接続パッド１９を介して上画面用ゲート
ドライバ２８および下画面用ゲートドライバ３０に電気
的に接続され、これらゲートドライバ２８、３０からか
ら走査パルスＶｇが各走査線１８に供給される。

【００２５】このような液晶パネル１２の構成により、
各信号線１６の接続パッド１７ａ、１７ｂのそれぞれ
は、少なくとも信号線１６を隔てて配置されるため、接
続パッド１７ａ、１７ｂ間隔は信号線１６間隔に対して
十分に広く取れる。これにより、高精細化に対しても上
側ソースドライバ２４、２５や下側ソースドライバ２
６、２７等の外部回路の電気的な接続が容易に可能とな
る。

【００２６】信号線１６を、例えばいずれも上側に引き
出すのであれば、偶数本目と奇数本目とで対応する接続
パッド位置を千鳥状に配置することで外部回路との接続
を用意に行うことができる。また、偶数本目と奇数本目
の２グループに区分する他に、３グループ以上に区分
し、接続パッドをこれに合わせて多段の千鳥状に配置し
てもかまわない。

【００２７】［液晶表示装置の回路構成］この液晶表示
装置１０は、上述したように（図１参照）、液晶パネル
１２と、この液晶パネル１２の信号線１６にアナログ画
像信号Ｖｓを供給する信号線駆動回路としての上側ソー
スドライバ２４、２５、下側ソースドライバ２６、２７
と、この液晶パネル１２の各走査線１８に走査パルスＶ
ｇを供給する走査線駆動回路としての上画面用ゲートド
ライバ２８および下画面用ゲートドライバ３０と、これ
らソースドライバ２４、２５、２６、２７、およびゲー
トドライバ２８、３０を制御する液晶コントローラ３４
とを備えている。

【００２８】図３に基づいて液晶表示装置１０の回路構
成をより詳細に説明する。

【００２９】処理装置３２は、液晶パネル１２のＡ画
面、Ｂ画面、Ｃ画面およびＤ画面のそれぞれに対応し、
更に赤（Ｒ）、青（Ｂ）、および緑（Ｇ）の各色毎で、
水平画素ライン方向に奇数および偶数に対応したの２４
系統のディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、
Ｒ：ＤＡＴＡ−Ａ（ｅ）、・・・、Ｒ：ＤＡＴＡ−Ｂ
（ｏ）、Ｒ：ＤＡＴＡ−Ｂ（ｅ）、・・・、Ｒ：ＤＡＴ
Ａ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、・・・、Ｒ：
ＤＡＴＡ−Ｄ（ｏ）、Ｒ：ＤＡＴＡ−Ｄ（ｅ）、・・
・、Ｂ：ＤＡＴＡ−Ｄ（ｅ）（図１１乃至１３参照）
を、液晶コントローラ３４にそれぞれ並列に出力する。

【００３０】それぞれのディジタル画像データＤＡＴＡ
は、この実施例では８ビットで構成され、これにより液
晶表示装置１０は256階調表示を実現可能にしている。

【００３１】ここで、処理装置３２と液晶表示装置１０
との間のデータ転送を、分割された表示画面毎に、更に
各色毎に奇数（ｏ）および偶数（ｅ）に分割して並列に
行うことで、60MHzでのデータ転送を実現している。こ
れにより、データ転送速度の増大が抑えられ、これによ
り確実なデータ転送、ＥＭＩの影響を低減することが可
能となる。

【００３２】また、処理装置３２は、図１０から図１２
に示すように、液晶表示装置１０にディジタル画像デー
タＤＡＴＡと共に、それぞれ水平同期信号ＨＳＹＮＣ、
垂直同期信号ＶＳＹＮＣ、データイネーブル信号ＥＮＡ
Ｂ、システムクロック信号ＮＣＬＫを送信する。

【００３３】液晶コントローラ３４を構成するＩ／Ｆコ
ネクタ３６は、入力される２４系統のディジタル画像デ
ータＲ：ＤＡＴＡ−Ａ（ｏ）、・・・、Ｂ：ＤＡＴＡ−
Ｄ（ｅ）のうち、ＡＣ画面を構成するための１２系統の
ディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：Ｄ
ＡＴＡ−Ａ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ａ（ｅ）、
Ｒ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、・
・・、Ｂ：ＤＡＴＡ−Ｃ（ｅ）をＡＣ画面用液晶コント
ローラ３８に、ＢＤ画面を構成する他の１２系統のディ
ジタル画像データＲ：ＤＡＴＡ−Ｂ（ｏ）、Ｒ：ＤＡＴ
Ａ−Ｂ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｂ（ｅ）、Ｒ：
ＤＡＴＡ−Ｄ（ｏ）、Ｒ：ＤＡＴＡ−Ｄ（ｅ）、・・
・、Ｂ：ＤＡＴＡ−Ｄ（ｅ）をＢＤ画面用液晶コントロ
ーラ４０にそれぞれ振り分ける。

【００３４】液晶コントローラ３８、４０のそれぞれ
は、ソースドライバ２４、２５、２６、２７、およびゲ
ートドライバ２８、３０を制御可能に構成された同一構
成のＩＣチップである。

【００３５】そして、ＡＣ画面用液晶コントローラ３８
は、ＡＣ画面用第１および第２上側ソースドライバ２４
-ACU1、２４-ACU2およびＡＣ画面用第１および２下側ソ
ースドライバ２６-ACD1、26-ACD2を制御すると共に、上
画面用ゲートドライバ２８を制御するよう配線されてい
る。また、ＢＤ画面用液晶コントローラ４０は、ＢＤ画
面用第１および２上側ソースドライバ２５-BDU1、２５-
BDU2およびＢＤ画面用第１および２下側ソースドライバ
２７-BDD1、２７-BDD2を制御すると共に、下画面用ゲー
トドライバ３０を制御するよう配線されている。

【００３６】ＡＣ画面用液晶コントローラ３８は、処理
装置３２から入力される水平同期信号ＨＳＹＮＣ、垂直
同期信号ＶＳＹＮＣ、データイネーブル信号ＥＮＡＢ、
システムクロック信号ＮＣＬＫに基づき、垂直スタート
信号ＳＴＶ−Ｕ、垂直クロック信号ＣＰＶ−Ｕ、ゲート
出力イネーブル信号ＯＥ−Ｕ等の制御信号を生成し、上
画面用ゲートドライバ２８に送信する。同様に、ＢＤ画
面用液晶コントローラ４０も、垂直スタート信号ＳＴＶ
−Ｄ、垂直クロック信号ＣＰＶ−Ｄ、ゲート出力イネー
ブル信号ＯＥ−Ｄを下画面用ゲートドライバ３０に送信
する。

【００３７】また、ＡＣ画面用液晶コントローラ３８
は、入力される１２系統のディジタル画像データＲ：Ｄ
ＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、・・・、
Ｂ：ＤＡＴＡ−Ａ（ｅ）、Ｒ：ＤＡＴＡ−Ｃ（ｏ）、
Ｒ：ＤＡＴＡ−Ｃ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｃ
（ｅ）の並べ替え、およびタイミング制御を行い、この
並べ替えられた１２系統のディジタル画像データＲ：Ｕ
ＤＡＴＡ−Ａ１Ｃ１、Ｇ：ＵＤＡＴＡ−Ａ１Ｃ１、Ｂ：
ＵＤＡＴＡ−Ａ１Ｃ１、Ｒ：ＤＤＡＴＡ−Ａ１Ｃ１、
Ｇ：ＤＤＡＴＡ−Ａ１Ｃ１、Ｂ：ＤＤＡＴＡ−Ａ１Ｃ
１、Ｒ：ＵＤＡＴＡ−Ａ２Ｃ２、Ｇ：ＵＤＡＴＡ−Ａ２
Ｃ２、Ｂ：ＵＤＡＴＡ−Ａ２Ｃ２、Ｒ：ＤＤＡＴＡ−Ａ
２Ｃ２、Ｇ：ＤＤＡＴＡ−Ａ２Ｃ２、Ｂ：ＤＤＡＴＡ−
Ａ２Ｃ２を水平クロック信号ＣＰＨ、水平スタート信号
ＨＳＴＡＲＴと共に低電圧差動信号送信回路４２、低電
圧差動信号受信回路４４、更にシリアル／パラレルコン
トローラ（以下、「Ｓ／Ｐコントローラ」という）４６
を介して、第１および第２上側ソースドライバ２４-ACU
1、２４-ACU2および第１および第２下側ソースドライバ
２６-ACD1、２６-ACD2にそれぞれ並列に出力する。

【００３８】ＢＤ画面用液晶コントローラ４０も略同様
の処理を行うもので、説明は省略する。

【００３９】なお、図３において、点線で囲まれた範囲
が、液晶表示装置１０で使用される配線基板を示してお
り、この点線で示された配線基板上に各回路が実装され
ていることを示している。

【００４０】Ｓ／Ｐコントローラ４６は、この実施例で
は第１および第２上側ソースドライバ２４-ACU1、２４-
ACU2、２５-BDU1、２５-BDU2、および第１および第２下
側ソースドライバ２６-ACD1、２６-ACD2、２７-BDD1、
２７-BDD2がそれぞれ２ポート入力を可能にするもので
あることから、並べ替えられた１２系統のディジタル画
像データの時間軸を伸ばして各ドライバに２ライン分並
列に導く制御を行っている。

【００４１】［ＡＣ画面用回路の構成］図４は、図３で
示した液晶表示装置１０の回路のうち、ＡＣ画面用回路
のブロック図を示すものであり、更に詳細に説明する。
なお、ＢＤ画面用回路についても同様の回路が構成され
ており、ここでの説明は省略する。

【００４２】図４に示すように、液晶表示装置１０の液
晶コントローラ３４を構成するＡＣ画面用液晶コントロ
ーラ３８には、上述したように、処理装置３２から、Ａ
画面、およびＣ画面に対応し、更に奇数番目および偶数
番目対応した各色毎の１２系統のディジタル画像データ
Ｒ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、・
・・、Ｂ：ＤＡＴＡ−Ｃ（ｏ）、およびＢ：ＤＡＴＡ−
Ｃ（ｅ）が並列に入力される。

【００４３】ＡＣ画面用液晶コントローラ３８は、赤
（Ｒ）、青（Ｂ）、緑（Ｇ）に対応した上画面用ライン
メモリ４８と、下画面用ラインメモリ５０とをそれぞれ
備え、これらラインメモリ４８，５０は、１つのセレク
タ回路５２に接続されている。

【００４４】そして、このラインメモリ４８，５０への
書き込みと読み出し、さらにセレクタ回路５２による出
力先の設定により、タイミング制御とデータの並べ替え
が達成される。

【００４５】［液晶表示装置の駆動方法］以下に、図面
を参照して、より詳細に説明する。

【００４６】図１２は、液晶コントローラ３４のデータ
入出力タイミングを示すもので、上から処理装置３２か
ら入力されるシステムクロック信号ＮＣＬＫ、水平同期
信号ＨＳＹＮＣ、データイネーブル信号ＥＮＡＢ、ディ
ジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴ
Ａ−Ａ（ｅ）、・・・、Ｒ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：
ＤＡＴＡ−Ｃ（ｅ）、・・・、を示し、またＡＣ画面用
液晶コントローラ３８で生成されるクロック信号ＣＬ
Ｋ、水平スタート信号ＨＳＴＡＲＴ、さらにＡＣ画面用
液晶コントローラ３８から出力される出力画像データＵ
ＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C1、ＵＤＡＴＡ-A2C2、
ＵＤＡＴＡ-A2C2を示している。なお、図１３及び図１
４に出力画像データＵＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C1
の拡大図が示してある。

【００４７】［１］ 処理装置３２から液晶表示装置１
０に２４系統で並列に入力される８ビット・ディジタル
画像データＤＡＴＡは、Ｉ／Ｆコネクタ３６でＡＣ画面
用液晶コントローラ３８とＢＤ画面用液晶コントローラ
４０とにそれぞれ振り分けられる。ＡＣ画面用液晶コン
トローラ３８に並列に振り分けられるディジタル画像デ
ータＤＡＴＡは、上述したように赤（Ｒ）、青（Ｂ）、
緑（Ｇ）の各色毎であって、Ａ画面用およびＣ画面用
に、合計で１２系統の８ビットディジタル画像データ
Ｒ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、・
・・、Ｂ：ＤＡＴＡ−Ａ（ｅ）、Ｒ：ＤＡＴＡ−Ｃ
（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、・・・、Ｂ：ＤＡＴ
Ａ−Ｃ（ｅ）であり、以下、ＡＣ画面用液晶コントロー
ラ３８の動作を例に取り説明する。

【００４８】［２］ ＡＣ画面用液晶コントローラ３８
に並列に振り分けられた水平画素ラインＬ１に対応する
Ａ画面用ディジタル画像データＲ：ＤＡＴＡ−Ａ
（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、Ｇ：ＤＡＴＡ−Ａ
（ｏ）、Ｇ：ＤＡＴＡ−Ａ（ｅ）、Ｂ：ＤＡＴＡ−Ａ
（ｏ）、Ｂ：ＤＡＴＡ−Ａ（ｅ）はラインメモリ４８
に、水平画素ラインＬ2400に対応するＣ画面用ディジタ
ル画像データＲ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−
Ｃ（ｅ）、Ｇ：ＤＡＴＡ−Ｃ（ｏ）、Ｇ：ＤＡＴＡ−Ｃ
（ｅ）、Ｂ：ＤＡＴＡ−Ｃ（ｏ）、Ｂ：ＤＡＴＡ−Ｃ
（ｅ）はラインメモリ５０に、それぞれシステムクロッ
ク信号ＮＣＬＫに基づいて順次格納される。

【００４９】［３］ このようにしてラインメモリ４
８、５０に格納された水平画素ラインＬ１およびＬ2400
に対応するディジタル画像データＤＡＴＡは、システム
クロック信号ＮＣＬＫと同一の周波数のクロック信号Ｃ
ＬＫに基づいて順次読み出され、セレクタ回路５２で画
像データの並べ替えがなされる。

【００５０】詳しくは、水平画素ラインＬ１に対応する
Ａ画面用のディジタル画像データＲ：ＤＡＴＡ−Ａ
（ｏ）、Ｇ：ＤＡＴＡ−Ａ（ｏ）、Ｂ：ＤＡＴＡ−Ａ
（ｏ）のＲ１〜Ｒ799、Ｒ：ＤＡＴＡ−Ａ（ｅ）、Ｇ：
ＤＡＴＡ−Ａ（ｅ）、Ｂ：ＤＡＴＡ−Ａ（ｅ）のＲ２〜
Ｒ800までがラインメモリ４８に格納された時点で、ク
ロック信号ＣＬＫに基づいて順次読み出しが開始され、
セレクタ回路５２で画像データの並べ替えがなされる。

【００５１】例えば、ＡＣ画面用第１上側ソースドライ
バ２４-ACU1には、図１３に示すように並べ替えられた
３並列の画像データＵＤＡＴＡ-A１C１が、ＡＣ画面用
第１下側ソースドライバ２４-ACU1には、図１４に示す
ように並べ替えられた３並列入力の画像データＵＤＡＴ
Ａ-A１C１が、それぞれ出力される。

【００５２】また、水平画素ラインＬ2400に対応するＣ
画面用のディジタル画像データＲ：ＤＡＴＡ−Ｃ
（ｏ）、Ｇ：ＤＡＴＡ−Ｃ（ｏ）、Ｂ：ＤＡＴＡ−Ｃ
（ｏ）のＲ１〜Ｒ799、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、Ｇ：
ＤＡＴＡ−Ｃ（ｅ）、Ｂ：ＤＡＴＡ−Ｃ（ｅ）について
は、図１２に示すように、ラインメモリ５０に格納さ
れ、Ａ画面に対応する画像データの出力が完了した後、
クロック信号ＣＬＫに基づいて順次読み出しが開始さ
れ、セレクタ回路５２で画像データの並べ替えがなされ
る。

【００５３】［４］ ＡＣ画面用第１および２上側ソー
スドライバ２４-ACU1、２４-ACU2およびＡＣ画面用第１
および２下側ソースドライバ２４-ACD1、２４-ACD2は、
それぞれ入力される水平画素ラインＬ１に対応するＡ画
面用の画像データＵＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C1、
ＵＤＡＴＡ-A2C2、ＤＤＡＴＡ-A2C2を直並列変換し、更
にディジタル・アナログ変換を行い、１/２水平走査期
間（Ｈ／２）にわたり対応する信号線１６に所望のアナ
ログ画像信号Ｖｓを出力する。

【００５４】引き続き、それぞれ入力される水平画素ラ
インＬ2400に対応するＣ画面用の画像データＵＤＡＴＡ
-A1C1、ＤＤＡＴＡ-A1C1、ＵＤＡＴＡ-A2C2、ＤＤＡＴ
Ａ-A2C2を直並列変換し、更にディジタル・アナログ変
換を行い、１/２水平走査期間（Ｈ／２）にわたり対応
する信号線１６に所望のアナログ画像信号Ｖｓを出力す
る。

【００５５】このようにして、一水平走査期間（１Ｈ）
に、２水平画素ライン（Ｌ１、Ｌ2400）への書き込みが
成される。

【００５６】［５］ 次の水平走査期間では、ＡＣ画面
用液晶コントローラ３８に並列に振り分けられた水平画
素ラインＬ2399に対応するＣ画面用ディジタル画像デー
タＲ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、
Ｇ：ＤＡＴＡ−Ｃ（ｏ）、Ｇ：ＤＡＴＡ−Ｃ（ｅ）、
Ｂ：ＤＡＴＡ−Ｃ（ｏ）、Ｂ：ＤＡＴＡ−Ｃ（ｅ）はラ
インメモリ４８に、水平画素ラインＬ２に対応するＡ画
面用ディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、
Ｒ：ＤＡＴＡ−Ａ（ｅ）、Ｇ：ＤＡＴＡ−Ａ（ｏ）、
Ｇ：ＤＡＴＡ−Ａ（ｅ）、Ｂ：ＤＡＴＡ−Ａ（ｏ）、
Ｂ：ＤＡＴＡ−Ａ（ｅ）はラインメモリ５０に、それぞ
れシステムクロック信号ＮＣＬＫに基づいて順次格納さ
れる。

【００５７】［６］ このようにしてラインメモリ４
８、５０に格納された水平画素ラインＬ2399およびＬ２
に対応するディジタル画像データＤＡＴＡは、システム
クロック信号ＮＣＬＫと同一の周波数のクロック信号Ｃ
ＬＫに基づいて順次読み出され、セレクタ回路５２で画
像データの並べ替えがなされる。

【００５８】詳しくは、水平画素ラインＬ2399に対応す
るＣ画面用のディジタル画像データＲ：ＤＡＴＡ−Ｃ
（ｏ）、Ｇ：ＤＡＴＡ−Ｃ（ｏ）、Ｂ：ＤＡＴＡ−Ｃ
（ｏ）のＲ１〜Ｒ799、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、Ｇ：
ＤＡＴＡ−Ｃ（ｅ）、Ｂ：ＤＡＴＡ−Ｃ（ｅ）のＲ２〜
Ｒ800までがラインメモリ４８に格納された時点で、ク
ロック信号ＣＬＫに基づいて順次読み出しが開始され、
セレクタ回路５２で画像データの並べ替えがなされる。

【００５９】また、水平画素ラインＬ２に対応するＡ画
面用のディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、
Ｇ：ＤＡＴＡ−Ａ（ｏ）、Ｂ：ＤＡＴＡ−Ａ（ｏ）のＲ
１〜Ｒ799、Ｒ：ＤＡＴＡ−Ａ（ｅ）、Ｇ：ＤＡＴＡ−
Ａ（ｅ）、Ｂ：ＤＡＴＡ−Ａ（ｅ）については、図１２
に示すように、ラインメモリ５０に格納され、Ｃ画面に
対応する画像データの出力が完了した後、クロック信号
ＣＬＫに基づいて順次読み出しが開始され、セレクタ回
路５２で画像データの並べ替えがなされる。

【００６０】［７］ ＡＣ画面用第１および２上側ソー
スドライバ２４-ACU1、２４-ACU2およびＡＣ画面用第１
および２下側ソースドライバ２４-ACD1、２４-ACD2は、
それぞれ入力される水平画素ラインＬ2399に対応するＣ
画面用の画像データＵＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C
1、ＵＤＡＴＡ-A2C2、ＤＤＡＴＡ-A2C2を直並列変換
し、更にディジタル・アナログ変換を行い、１/２水平
走査期間（Ｈ／２）にわたり対応する信号線１６に所望
のアナログ画像信号Ｖｓを出力する。

【００６１】引き続き、それぞれ入力される水平画素ラ
インＬ２に対応するＡ画面用の画像データＵＤＡＴＡ-A
1C1、ＤＤＡＴＡ-A1C1、ＵＤＡＴＡ-A2C2、ＤＤＡＴＡ-
A2C2を直並列変換し、更にディジタル・アナログ変換を
行い、１/２水平走査期間（Ｈ／２）にわたり対応する
信号線１６に所望のアナログ画像信号Ｖｓを出力する。

【００６２】このようにして、一水平走査期間（１Ｈ）
に、２水平画素ライン（Ｌ2399、Ｌ２）への書き込みが
成される。

【００６３】以降、この動作が順次繰り返されることと
なる。

【００６４】［書き込み方法］次に、図５に基づいて、
この実施例における各画素電極にアナログ画像信号Ｖｓ
を書き込む方法について説明する。

【００６５】上述したように、この実施例では有効表示
領域を上下（ＡＢ画面とＣＤ画面）に分割し、各水平走
査期間（１Ｈ）内にそれぞれの領域の水平画素ラインに
書き込みを行う駆動を採用している。

【００６６】このため、上下分割の境界が視認されない
よう駆動を考慮する必要がある。

【００６７】また、液晶に長時間にわたり直流成分が印
加されると、液晶が劣化すること等から、所定期間毎に
液晶に印加される電圧を反転させる必要がある。

【００６８】このため、例えば各フィールド（Ｆ）毎に
画素電極に印加される電圧の極性を基準電圧に対して反
転させる方法、各水平画素ライン毎に極性を反転させる
方法（Ｈライン反転駆動）、更には各表示画素毎に極性
を反転させる方法（ＨＶ反転駆動）等が知られており、
フリッカを低減するためにはＨＶ反転駆動が効果的であ
る。

【００６９】そこで、この実施例においてもＨＶ反転駆
動を採用することが考えられるが、交互に配置される上
引出信号線１６ａと下引出信号線１６ｂとをそれぞれ異
なるソースドライバで制御する都合上、図６および７に
示すようにＨ２Ｖ反転駆動（水平画素ライン毎、２垂直
画素ライン毎）を採用している。

【００７０】また、この実施例では、各水平画素ライン
毎にアナログ画像信号Ｖｓは極性反転するものの、アナ
ログ画像信号Ｖｓ自体の極性反転周期を減らすことで、
十分な書き込み時間の確保、低消費電力化を達成する手
法を採用している。

【００７１】即ち、一水平走査期間（Ｈ）内に上画面
（ＡＢ画面）用及び下画面（ＣＤ画面）用の信号をそれ
ぞれ含むアナログ画像信号Ｖｓが各信号線１６に出力さ
れ、各水平走査期間（Ｈ）の前半および後半で対応する
水平画素ラインに書き込みを行うが、極性反転周期を水
平走査期間（Ｈ）とするものである。

【００７２】より詳しくは、図６に示すように、一水平
走査期間（Ｈ）の前半に正極性のアナログ画像信号Ｖｓ
を水平画素ラインＬ１の信号線Ｒ１に接続される画素電
極に、後半に正極性のアナログ画像信号Ｖｓを水平画素
ラインＬ2400の信号線Ｒ１に接続される画素電極に書き
込む。次の水平走査期間（Ｈ）の前半に負極性のアナロ
グ画像信号Ｖｓを水平画素ラインＬ2399の信号線Ｒ１に
接続される画素電極に、後半に負極性のアナログ画像信
号Ｖｓを水平画素ラインＬ２信号線Ｒ１に接続される画
素電極に書き込む。

【００７３】このような動作により、各水平画素ライン
毎に極性反転されるものの、その反転周期を水平走査期
間とすることができる。

【００７４】［書き込み状態］ところで、上記の駆動に
あっては、図５に示すように４種類の状態が存在する。

【００７５】まず、この４種類の状態について説明す
る。

【００７６】［１］正極性前書込状態（Ｐ１） 基準電圧に対して正極性側のアナログ画像信号Ｖｓにつ
いて、前半に供給されるアナログ画像信号Ｖｓを対応す
る走査パルスＶｇに基づいてＫ１の期間で画素電極に書
き込む状態。

【００７７】［２］正極性後書込状態（Ｐ２） 基準電圧に対して正極性側のアナログ画像信号Ｖｓにつ
いて、後半に供給されるアナログ画像信号Ｖｓを対応す
る走査パルスＶｇに基づいてＫ２の期間で画素電極に書
き込む状態。

【００７８】［３］負極性前書込状態（Ｎ１） 基準電圧に対して負極性側のアナログ画像信号Ｖｓにつ
いて、前半に供給されるアナログ画像信号Ｖｓを対応す
る走査パルスＶｇに基づいてＫ３の期間で画素電極に書
き込む状態。

【００７９】［４］負極性後書込状態（Ｎ２） 基準電圧に対して負極性側のアナログ画像信号Ｖｓにつ
いて、後半に供給されるアナログ画像信号Ｖｓを対応す
る走査パルスＶｇに基づいてＫ４の期間で画素電極に書
き込む状態。

【００８０】これら４状態は、それぞれ書き込みの状態
が異なることから、表示不良を招く原因となる。詳しく
は、同一の画像表示を行う場合であっても、正極性前書
込状態（Ｐ１）の方が正極性後書込状態（Ｐ２）に比べ
書き込みが不利である。同様に負極性前書込状態（Ｎ
１）の方が負極性後書込状態（Ｎ２）に比べ書き込みが
不利である。特に、このようなことは、書き込みの厳し
い条件、たとえば低温条件で顕著になる。

【００８１】また、例えば正極性前書込状態（Ｐ１）と
負極性前書込状態（Ｎ１）、あるいは正極性後書込状態
（Ｐ２）と負極性後書込状態（Ｎ２）とについても、極
性の相違から完全に同一の表示品位を実現することはで
きない。

【００８２】このように、この実施例の液晶表示装置１
０では、その駆動に際し、上下分割の境界が視認される
ことを防止し、更にフリッカの発生、表示むらの発生を
抑え、良好な表示品位の確保が望まれる。

【００８３】［走査方法］そこで、本実施例では、図６
及び図７に示すような動作を行う。尚、図６は、ｎフィ
ールドの画面を示し、図７はｎ＋１フィールドの画面を
示している。

【００８４】走査方法は、上画面（ＡＢ画面）が上から
下に向かって走査、即ち水平画素ラインＬ１から水平画
素ラインＬ1200まで順次走査し、下画面（ＣＤ画面）は
下から上に向かって走査、即ち水平画素ラインＬ2400か
ら水平画素ラインＬ1201まで逆方向に順次走査する。

【００８５】画素電極への書き込み方法は、信号線Ｒ１
を例にとると、第ｎフィールドで、一水平走査期間
（Ｈ）の前半で水平画素ラインＬ１の対応する画素電極
を正極性前書込状態（Ｐ１）とし、後半で水平画素ライ
ンＬ2400の対応する画素電極を正極性後書込状態（Ｐ
２）とする。次の一水平走査期間の前半で水平画素ライ
ンＬ2399の対応する画素電極を負極性前書込状態（Ｎ
１）とし、後半で水平画素ラインＬ２の対応する画素電
極を負極性後書込状態（Ｎ２）とする。以降、順次繰り
返される。また、第ｎ＋１フィールドでは、一水平走査
期間の前半で水平画素ラインＬ１の対応する画素電極を
負極性前書込状態（Ｎ１）とし、後半で水平画素ライン
Ｌ2400の対応する画素電極を負極性後書込状態（Ｎ２）
とする。次の水平走査期間の前半で水平画素ラインＬ23
99の対応する画素電極を正極性前書込状態（Ｐ１）と
し、後半で水平画素ラインＬ２の対応する画素電極を正
極性後書込状態（Ｐ２）とする。以降、順次繰り返され
る。

【００８６】このような走査方法およびアナログ画像信
号Ｖｓの極性の制御を行うことにより、上記で指摘した
問題点を解決することができる。

【００８７】すなわち、上画面（ＡＢ画面）は上から下
に向かって、下画面（ＣＤ画面）は下から上に向かって
走査することにより、分割境界近傍の水平画素ラインＬ
1200，Ｌ1201への書き込みタイミングが時間的に近くに
なり、保持期間における画素電位の低下も隣接する水平
画素ライン間で略同等となるため、境界が視認されるこ
とが防止される。分割境界の視認性を低減する方法とし
ては、この他にも例えば上画面（ＡＢ画面）は下から上
に向かって、下画面（ＣＤ画面）は上から下に向かって
走査することにより、分割境界近傍の水平画素ラインＬ
1200，Ｌ1201への書き込みタイミングを時間的に近接さ
せることが可能となる。

【００８８】また、上画面（ＡＢ画面）と下画面（ＣＤ
画面）とで、それぞれ書き込みに関する４状態が分散さ
れるため、上画面（ＡＢ画面）と下画面（ＣＤ画面）と
で表示状態が異なることが防止される。

【００８９】なお、上述したアナログ画像信号Ｖｓの極
性の制御は、それぞれの液晶コントローラ３８、４０か
ら各ソースドライバ２４、２５、２６、２７に送信され
る極性反転信号ＰＯＬに基づくもので、各ソースドライ
バは極性反転信号ＰＯＬに基づき入力される画像データ
を正極性あるいは負極性のアナログ画像信号Ｖｓにディ
ジタル・アナログ変換する。

【００９０】［変更例１］上述した実施例は、この発明
の最適な例を示すものであるが、図６および７に示す走
査に代えて、例えば図８および９に示すように走査して
もかまわない。

【００９１】［変更例２］また、図１５および１６に示
す走査方法を採用することもできる。これは、図６およ
び７における走査方法では、前書込状態（Ｐ１、Ｎ１）
と後書込状態（Ｐ２、Ｎ２）とが固定されるが、図１５
および１６に示す走査方法では、前書込状態（Ｐ１、Ｎ
１）と後書込状態（Ｐ２、Ｎ２）とが各水平画素ライン
で固定されない。これにより、横ストライプ画面などの
特定の表示パターンで表示むらが発生することが効果的
に低減される。

【００９２】［変更例３］上述した他に、上画面（ＡＢ
画面）を順次走査した後に下画面（ＣＤ画面）を順次走
査することもできる。

【００９３】［変更例４］また、上記実施例ではＡ、
Ｂ、Ｃ、Ｄ画面の４つの画面で実現したが、これに限ら
ず上下分割した画面を３つ以上並べた６分割、８分割に
おいても本実施例の適用は可能となる。また、単に上下
の２分割画面においても本実施例の適用は可能となる。

【００９４】［変更例５］この実施例では液晶表示装置
において実現したが、これに代えて有機ＥＬ表示装置等
の他の平面表示装置にも好適に利用することができる。

【００９５】［変更例６］ところで、図５を参照して、
書き込みに４状態があり、正極性前書込状態（Ｐ１）の
方が正極性後書込状態（Ｐ２）に比べ書き込みが不利で
あること、また同様に負極性前書込状態（Ｎ１）の方が
負極性後書込状態（Ｎ２）に比べ書き込みが不利である
ことを説明した。

【００９６】そこで、上述したように各状態をそれぞれ
の画面領域に分散させる手法の他に、不利な状態を軽減
する、例えば正極性前書込状態（Ｐ１）および／又は負
極性前書込状態（Ｎ１）の走査パルスの振幅を、正極性
後書込状態（Ｐ２）および／又は負極性後書込状態（Ｎ
２）のそれよりも大きくする、あるいは走査パルスの幅
を長くとってもかまわないし、上記の手法と併用しても
良い。

【００９７】また、正極性前書込状態（Ｐ１）および／
又は負極性前書込状態（Ｎ１）に先立ち、予備走査を行
うことで書き込みを緩和しても良い。

【００９８】

【発明の効果】以上により本発明の平面表示装置である
と、画像データの転送速度を下げることができ、高精
細、大容量の表示を、安定かつ容易に行うことができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示す液晶表示装置の概略構
成図である。

【図２】有効表示領域の分割状態を示す図である。

【図３】液晶表示装置の回路構成を示すブロック図であ
る。

【図４】ＡＣ画面用のブロック図である。

【図５】画素電極への書き込み状態を示すアナログ画像
信号と走査パルスの波形図である。

【図６】本実施例のｎフィールド目の書き込み状態を示
す図面である。

【図７】ｎ＋１フィールド目の書き込み状態を示す図面
である。

【図８】変更例１のｎフィールド目の書き込み状態を示
す図面である。

【図９】変更例１のｎ＋１フィールド目の書き込み状態
を示す画面の図面である。

【図１０】水平タイミングにおけるデータインターフェ
ースのタイミング図である。

【図１１】垂直タイミングにおけるデータインターフェ
ースのタイミング図である。

【図１２】液晶コントローラのデータ入出力タイミング
図である。

【図１３】上画面データ出力期間の拡大図である。

【図１４】下画面データ出力期間の拡大図である。

【図１５】変更例２のｎフィールド目の書き込み状態を
示す図面である。

【図１６】変更例２のｎ＋１フィールド目の書き込み状
態を示す画面の図面である。

【符号の説明】

１０ 液晶表示装置 １２ 液晶パネル １４ アレイ基板 １６ 信号線 １８ 走査線 ２０ ＴＦＴ ２２ 画素電極 ２４ ＡＣ画面用上側ソースドライバ ２５ ＢＤ画面用上側ソースドライバ ２６ ＡＣ画面用下側ソースドライバ ２７ ＢＤ画面用下側ソースドライバ ２８ 上画面用ゲートドライバ ３０ 下画面用ゲートドライバ ３４ 制御回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１２年３月１０日（２０００．３．１
０）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図１０

【補正方法】変更

【補正内容】

【図１０】

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NA31 NA41 NC34 NC41 ND60 5C006 AA22 BB16 BC03 BC06 BC13 5C080 AA10 BB05 CC03 CC06 DD30 FF07 JJ01 JJ02 JJ04

Claims (8)

【特許請求の範囲】
1. 【請求項１】互いに直交して配置される複数本の信号線
   および走査線と、この信号線と走査線との交点近傍にス
   イッチ素子を介して配置される画素電極とを備えたアレ
   イ基板を含み、複数本の水平画素ラインからなる有効表
   示領域を構成する表示パネルと、 第１所定数毎の前記信号線に接続され対応するアナログ
   画像信号を出力する第１信号線駆動回路と、 第２所定数毎の前記信号線に接続され対応するアナログ
   画像信号を出力する第２信号線駆動回路と、 複数の前記水平画素ラインからなる第１領域に対応する
   第１映像信号および複数の前記水平画素ラインからなる
   第２領域に対応する第２映像信号を並列に受け取り、そ
   れぞれの映像信号を並べ替えて前記第１信号線駆動回路
   および前記第２信号線駆動回路に出力する制御回路と、 を備えたことを特徴とする平面表示装置。
2. 【請求項２】前記第１所定数毎の前記信号線は前記アレ
   イ基板の一端側で前記第１信号線駆動回路と電気的に接
   続され、前記第２所定数毎の前記信号線は前記アレイ基
   板の前記一端と相反する他端側で前記第２信号線駆動回
   路と電気的に接続されていることを特徴とする請求項１
   記載の平面表示装置。
3. 【請求項３】前記第１領域の水平画素ラインを構成する
   前記画素電極と、前記第２領域の水平画素ラインを構成
   する前記画素電極とには、交互に対応するアナログ画像
   信号を書き込むよう走査パルスを出力する前記走査線に
   接続された走査線駆動回路とを含むことを特徴とする請
   求項１記載の平面表示装置。
4. 【請求項４】前記第１領域の走査と、前記第２領域の走
   査とは、互いの境界に向かうようになされることを特徴
   とする請求項３記載の平面表示装置。
5. 【請求項５】連続して走査される一対の前記第１領域の
   水平画素ラインと前記第２領域の水平画素ラインであっ
   て、それぞれ同一の前記信号線に接続された一対の画素
   電極に供給されるアナログ画像信号は、基準電圧に対す
   る極性が等しいことを特徴とする請求項３記載の平面表
   示装置。
6. 【請求項６】前記一対の画素電極に供給されるアナログ
   画像信号の基準電圧に対する極性は、フィールド毎に異
   なることを特徴とする請求項５記載の平面表示装置。
7. 【請求項７】前記画素電極に基準電圧に対して負極性か
   ら正極性に極性反転するタイミングで前記アナログ画像
   信号を書き込むタイミングを第１状態、 前記画素電極に基準電圧に対して負極性から正極性に極
   性反転した後に前記アナログ画像信号を書き込むタイミ
   ングを第２状態、 前記画素電極に基準電圧に対して正極性から負極性に極
   性反転するタイミングで前記アナログ画像信号を書き込
   むタイミングを第３状態、 前記画素電極に基準電圧に対して正極性から負極性に極
   性反転した後に前記アナログ画像信号を書き込むタイミ
   ングを第４状態とした場合、 それぞれの前記信号線に対応する画素電極について、前
   記第１領域と前記第２の領域とは、それぞれ前記第１状
   態から第４状態を含むことを特徴とする請求項３記載の
   平面表示装置。
8. 【請求項８】互いに直交して配置される複数本の信号線
   および走査線と、この信号線と走査線との交点近傍にス
   イッチ素子を介して配置される画素電極とを備えたアレ
   イ基板を含み、複数本の水平画素ラインからなる有効表
   示領域を構成する表示パネルと、 第１所定数毎の前記信号線に接続され対応するアナログ
   画像信号を出力する第１信号線駆動回路と、 第２所定数毎の前記信号線に接続され対応するアナログ
   画像信号を出力する第２信号線駆動回路と、 複数の前記水平画素ラインからなる第１領域に対応する
   第１映像信号および複数の前記水平画素ラインからなる
   第２領域に対応する第２映像信号を並列に受け取り、そ
   れぞれの映像信号を並べ替えて前記第１信号線駆動回路
   および前記第２信号線駆動回路に出力する制御回路と、 前記第１領域の前記走査線に第１走査パルスを順次出力
   する第１走査線駆動回路と、 前記第２領域の前記走査線に第２走査パルスを順次出力
   する第２走査線駆動回路と、 を備え、 前記第１所定数毎の前記信号線は前記アレイ基板の一端
   側で前記第１信号線駆動回路と電気的に接続され、 前記第２所定数毎の前記信号線は前記アレイ基板の前記
   一端と相反する他端側で前記第２信号線駆動回路と電気
   的に接続され、 前記第１走査線駆動回路の走査方向と前記第２走査線駆
   動回路の走査方向とは、各フィールド内で順次近づくこ
   とを特徴とする平面表示装置。