JP2001203317A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JP2001203317A
JP2001203317A JP2000013102A JP2000013102A JP2001203317A JP 2001203317 A JP2001203317 A JP 2001203317A JP 2000013102 A JP2000013102 A JP 2000013102A JP 2000013102 A JP2000013102 A JP 2000013102A JP 2001203317 A JP2001203317 A JP 2001203317A
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
mounting
external substrate
metal material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000013102A
Other languages
English (en)
Other versions
JP3823654B2 (ja
Inventor
Akira Makabe
明 間ケ部
Masatake Matsuo
誠剛 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000013102A priority Critical patent/JP3823654B2/ja
Publication of JP2001203317A publication Critical patent/JP2001203317A/ja
Application granted granted Critical
Publication of JP3823654B2 publication Critical patent/JP3823654B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の素子への加熱を防止するととも
に実装用設備の小型化と省エネルギ化を図ることのでき
る半導体装置の実装方法を提供する。 【解決手段】 半導体装置１０は複数の半導体チップ１
２を積層させた形態であり、コンタクトホール１３には
銅部材１６が充填されている。このように構成された半
導体装置１０の底面に半田ボール１８を取り付け、外部
基板２０に設置する。そして半導体装置１０の上方から
熱プローブ２２を降下させ、当該熱プローブ２２をコン
タクトホール１３に充填された銅部材１６に接触させ
る。熱プローブ２２にて生じた熱は銅部材１６を経由し
て半田ボール１８に達し、当該半田ボール１８は溶融
し、半導体装置１０を外部基板２０に実装させることが
できる。このような実装方法を用いれば素子への熱影響
を少なくできるとともに、実装用設備の小型化と省エネ
ルギ化を図ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の実装方
法に係り、特に半導体装置を外部基板に実装するための
半導体装置の実装方法に関する。
【０００２】
【従来の技術】従来、半導体装置を外部基板に実装する
には、一般的にリフロー炉が用いられている。
【０００３】図４は、従来の半導体装置の実装手順を示
す工程説明図である。同図に示すように半導体装置の実
装用設備１は、コンベア装置２と当該コンベア装置２の
途中に設置されたリフロー炉３とから構成されている。
そして当該リフロー炉３に設けられたヒータ４にてコン
ベア装置２の搬送面５を加熱できるようにしている。
【０００４】ここで半導体装置６は、その底面に半田ボ
ール７が取り付けられており、外部基板８の接続用ラン
ド（図示せず）の上に設置された形態となっている。
【０００５】このように外部基板８に実装された半導体
装置６を、コンベア装置２の搬送面５に搭載し、リフロ
ー炉３に投入させると、当該リフロー炉３に設置された
ヒータ４にて半導体装置６および外部基板８の加熱がな
され、両者の間に介在する半田ボール７が溶融する。そ
して前記半田ボール７が溶融した後に、外部基板８に実
装された半導体装置６をコンベア装置２の搬送によりリ
フロー炉３から排出させると、半田ボール７が冷却され
固まることで外部基板８に半導体装置６が実装される。
【０００６】
【発明が解決しようとする課題】しかし上述した半導体
装置の実装方法では、下記に示すような問題点があっ
た。
【０００７】すなわちリフロー炉に半導体装置および外
部基板を投入させると、ヒータによってその全体が加熱
される。このため半導体装置に設けられた素子も同時に
加熱されることになり、この加熱によって前記素子が破
壊されるおそれがあった。
【０００８】またリフロー炉においては半導体装置およ
び外部基板の全体を加熱させるのでヒータに高出力が求
められ、消費電力が大きくなるという問題点もあった。
さらに半導体装置および外部基板の全体を加熱させるの
でリフロー炉が大型になるという問題があった。
【０００９】本発明は上記従来の問題点に着目し、局所
加熱を行うことで半導体装置の素子への加熱を防止する
とともに実装用設備の小型化と省エネルギ化を図ること
のできる半導体装置の実装方法を提供することを目的と
する。
【００１０】
【課題を解決するための手段】請求項１に記載の半導体
装置の実装方法は、半田を介して半導体装置を外部基板
に設置した後、前記半田に接する配線を加熱し、当該配
線から前記半田への伝熱作用により当該半田を溶融させ
前記半導体装置を前記外部基板に実装することを特徴と
している。請求項１に係る半導体装置の実装方法によれ
ば、配線に加熱源を密着させれば、配線から半田へと熱
が伝わり、当該半田を溶融させることができ、半導体装
置を外部基板に実装させることができる。
【００１１】なお前述した実装方法では配線だけを加熱
し、熱は伝導性の高い配線に沿って移動するので、半導
体装置全体が加熱されることがない。このため半導体装
置の素子への加熱度合いを最小限に抑えることができ、
前記素子が加熱により破損するのを防止することができ
る。また配線への局所加熱なので加熱源の出力を大きく
する必要もなく、さらに加熱源も低出力であるので小型
化を達成することができる。
【００１２】請求項２に記載の半導体装置の実装方法
は、半導体チップを積み重ねるとともにこれら半導体チ
ップを貫通するコンタクトホールに金属材料を充填さ
せ、前記半導体チップ間の接続をなす半導体装置を半田
を介して外部基板に設置した後、前記コンタクトホール
に充填された前記金属材料を加熱し、当該金属材料から
前記半田への伝熱作用により前記金属材料に密着する前
記半田を溶融させ前記半導体装置を前記外部基板に実装
することを特徴としている。請求項２に係る半導体装置
の実装方法によれば、金属材料に加熱源を密着させれ
ば、金属材料から半田へと熱が伝わり、当該半田を溶融
させることができ、半導体装置を外部基板に実装させる
ことができる。
【００１３】なお前述した実装方法では金属材料だけを
加熱し、熱は伝導性の高い金属材料（コンタクトホー
ル）に沿って移動するので、半導体装置全体が加熱され
ることがない。このため半導体装置の素子への加熱度合
いを最小限に抑えることができ、前記素子が加熱により
破損するのを防止することができる。また配線への局所
加熱なので加熱源の出力を大きくする必要もなく、さら
に加熱源も低出力であるので小型化を達成することがで
きる。
【００１４】また金属材料を加熱する場合、半導体装置
において金属材料に加熱源を密着させるだけでよいた
め、加熱源の寸法の制約を大きくすることができる。
【００１５】請求項３に記載の半導体装置の実装方法
は、外部基板に半田と、コンタクトホールを有し当該コ
ンタクトホールに金属材料が充填された半導体チップと
を交互に積み重ねた後、前記コンタクトホールに充填さ
れた前記金属材料を加熱し、当該金属材料から前記半田
への伝熱作用により前記金属材料に密着する前記半田を
溶融させ、前記半導体チップ間の接続を行うとともに前
記半導体装置を前記外部基板に実装することを特徴とし
ている。請求項３に係る半導体装置の実装方法によれ
ば、請求項２に係る半導体装置の実装方法の作用に加
え、半導体装置を構成する半導体チップ間の接続も、外
部基板への実装と同時に行うことができ、製造工程の短
縮化などを図ることができる。
【００１６】請求項４に記載の半導体装置の実装方法
は、半導体チップを積み重ねるとともにこれら半導体チ
ップを貫通するコンタクトホールに金属膜を形成し、前
記半導体チップ間の接続をなす半導体装置を外部基板に
設置した後、前記コンタクトホールに加熱手段を挿入さ
せ前記金属膜に密着する半田を溶融させ前記半導体装置
を前記外部基板に実装することを特徴としている。請求
項４に係る半導体装置の実装方法によれば、コンタクト
ホールに加熱手段を挿入させることで、加熱手段を直に
半田に作用させることができ、当該半田の溶融によって
半導体装置を外部基板に実装させることができる。
【００１７】すなわち加熱手段が直に半田だけを溶融さ
せるので、半導体装置全体が加熱されることがない。こ
のため半導体装置の素子への加熱度合いを最小限に抑え
ることができ、前記素子が加熱により破損するのを防止
することができる。また配線への局所加熱なので加熱源
の出力を大きくする必要もなく、さらに加熱源も低出力
であるので小型化を達成することができる。
【００１８】請求項５に記載の半導体装置の実装方法
は、前記加熱手段は、レーザ光であることを特徴として
いる。請求項５に係る半導体装置の実装方法によれば、
半導体装置の上部にレーザ照射装置を配置し、このレー
ザ照射装置からコンタクトホールを貫通するようなレー
ザ光を照射すれば、半田に前記レーザ光が直に照射さ
れ、半田および外部基板の一部のみを加熱することがで
きる。
【００１９】請求項６に記載の半導体装置の実装方法
は、前記加熱手段は、その先端からレーザ光を照射可能
な光ファイバであることを特徴としている。請求項６に
係る半導体装置の実装方法によれば、光ファイバの先端
が半田に達した後、当該光ファイバの先端からレーザを
照射すれば、半田に前記レーザ光が直に照射され、半田
および外部基板の一部のみを加熱することができる。な
おコンタクトホールの内壁に凹凸が存在し、半導体装置
の上方から半田が見えなくても光ファイバをコンタクト
ホールに沿って送り込むことができるので、半田を確実
に溶融させることができる。
【００２０】請求項７に記載の半導体装置の実装方法
は、前記加熱手段は、その先端が発熱可能な熱プローブ
であることを特徴としている。請求項７に係る半導体装
置の実装方法によれば、熱プローブの先端が半田に達し
た後、当該熱プローブの先端を発熱させれば、半田が直
に熱せられ、半田および外部基板の一部のみを加熱する
ことができる。
【００２１】そしてコンタクトホールの内壁に凹凸が存
在し、半導体装置の上方から半田が見えなくても熱プロ
ーブをコンタクトホールに沿って送り込むことができる
ので、半田を確実に溶融させることができる。
【００２２】
【発明の実施の形態】以下に本発明に係る半導体装置の
実装方法に好適な具体的実施の形態を図面を参照して詳
細に説明する。
【００２３】図１は、第１の実施の形態に係る半導体装
置の実装方法の手順を示す工程説明図である。同図
（１）に示すように第１の実施の形態に用いられる半導
体装置１０は、複数の半導体チップ１２を積層させた形
態（第１の実施の形態では４段）となっており、これら
積層された半導体チップ１２には、配線となるコンタク
トホール１３が形成されている。そして当該コンタクト
ホール１３の内部には、金属材料となる銅部材１６が充
填されており、積層された半導体チップ１２間の電気的
導通が図れるようになっている。なおコンタクトホール
１３において半導体装置１０を構成する最下段の半導体
チップ１２の底面側には、半田となる半田ボール１８が
取り付けられている。そして半田ボール１８は、この状
態では仮の取り付けであればよく、その取付方法は簡易
な接着等であってもよい。
【００２４】このように構成された半導体装置１０を、
実装対象となる外部基板２０の表面に搭載する。ここで
外部基板２０の表面には、接続用ランド２４が複数設け
られており、半導体装置１０の底面に配置された半田ボ
ール１８と対面が可能になっている。
【００２５】そして同図（２）に示すように半田ボール
１８と接続用ランド２４との位置を合わせるよう半導体
装置１０を外部基板２０に設置した後は、前記半導体装
置１０の上部から、コンタクトホール１３の本数分だけ
の熱プローブ２２をコンタクトホール１３の開口部に、
すなわちコンタクトホール１３の内部に充填された銅部
材１６に接触させる。ここで熱プローブ２２とは、その
先端にヒータを有し、当該ヒータの加熱によりプローブ
先端を加熱できるものである。そしてプローブ先端の径
はコンタクトホール１３の内径よりも小さく設定されて
おり、銅部材１６に熱プローブ２２を押し当てた際、熱
プローブ２２の先端がコンタクトホール１３より外側に
接しないようになっている。
【００２６】このように熱プローブ２２を半導体装置１
０の上面に押し当てると、前記熱プローブ２２に発生し
た熱は、コンタクトホール１３に充填された熱伝導率の
高い銅部材１６に沿って伝熱し、その熱は半田ボール１
８へと達する。ここで熱プローブ２２のヒータの温度を
半田ボール１８の溶融温度以上（鉛無しで２５０℃）に
すると、半田ボール１８が溶融し始める。そして半田ボ
ール１８が溶解状態になった後、熱プローブ２２を半導
体装置１０の表面から離反させれば、銅部材１６を伝っ
て半田ボール１８に加わる熱が無くなるので、半田ボー
ル１８は溶融状態から固体状態へと変化する。このよう
に半田ボール１８を溶融状態から固体状態にすることで
銅部材１６と接続用ランド２４とを半田で接続すること
ができ、もって両者間の電気的導通を図ることが可能に
なる。半導体装置１０を外部基板２０に実装した後の状
態を同図（３）に示す。
【００２７】このように銅部材１６が充填されたコンタ
クトホール１３の片側端面から加熱をし、コンタクトホ
ール１３の他方端部に取り付けられた半田ボール１８を
溶融させるようにすれば、熱プローブ２２から移動した
熱は熱伝導率の違いからコンタクトホール１３の外部に
殆ど拡散しないので、半導体装置１０に形成された図示
しない素子を加熱によって破壊するのを防止することが
できる。
【００２８】さらに半導体装置１０および外部基板２０
の全体を加熱する必要がないため、リフロ炉などに比べ
（熱プローブ２２に代表されるように）実装用装置の小
型化と省エネルギ化とを達成することができる。
【００２９】図２は、第１の実施の形態の応用例を示す
要部拡大図である。なお同図は図１の応用例であるため
共通の部材については同一の番号を用いて説明を行うこ
ととする。
【００３０】同図（１）に示すように本応用例では、半
導体装置１０の底面だけでなく個々の半導体チップ１２
の間に半田ボール１８が挟み込まれた形態となってい
る。このように構成された半導体装置１０であっても、
当該半導体装置１０の上方から熱プローブ２２を銅部材
１６に接触させれば、熱プローブ２２に生じた熱は銅部
材１６および半田ボール１８を伝って徐々に下方に移動
していくので、各半導体チップ１２および積層した半導
体チップ１２からなる半導体装置１０を外部基板２０に
実装させることができる。半田ボール１８を溶融させた
後の実装状態を同図（２）に示す。
【００３１】このように半導体装置１０を実装する前段
階で半導体チップ１２同士が接続されていなくても、半
導体チップ１２の上方から熱プローブ２２を接触するこ
とで半導体チップ１２同士の接続および半導体装置１０
を外部基板２０に実装させることが可能になる。なお半
導体チップ１２に形成された素子を保護する効果および
実装用装置の小型化等に関しては図１で説明した第１の
実施の形態と同様であることは言うまでもない。
【００３２】図３は、第２の実施の形態を示す要部拡大
図である。なお同図においても第１の実施の形態と共通
の部材については同一の番号を用いて説明を行うことと
する。
【００３３】同図（１）に示すように第２の実施の形態
に係る半導体装置１０も半導体チップ１２を複数積層さ
せた形態となっている。そして積層された半導体チップ
１２にはコンタクトホール１３が設けられており、当該
コンタクトホール１３の内側には金属膜２６が形成さ
れ、積層された半導体チップ１２間の導通を行うように
している。なおコンタクトホール１３の内側に金属膜２
６を形成するには、まず前記コンタクトホール１３の内
側に無電解メッキ（化学メッキ）によって銅を薄く形成
させる。そして薄く形成された銅を電極として今度は銅
の電解メッキを施し、無電解メッキにて形成された銅の
上に厚肉の層を形成していけばよい。このようにコンタ
クトホール１３の内側に金属膜２６を形成しても、コン
タクトホール１３の内部に銅部材１６を充填させた場合
と同様に、積層された半導体チップ１２間の電気的導通
を図ることができるのである。
【００３４】このようにコンタクトホール１３の内壁に
金属膜２６を形成した場合では、半導体装置１０の底面
側に半田ボール１８を取り付けた場合、半導体装置１０
の上方からコンタクトホール１３を介して前記半田ボー
ル１８を確認することができる。このため半導体装置１
０の上方から加熱手段となる図示しないレーザ照射器を
用いて、コンタクトホール１３内にレーザ光２８を照射
すれば、当該レーザ光２８は直接半田ボール１８に当た
るので、他部材からの熱伝達を行うことなしに前記半田
ボール１８だけを溶融させることができ、半導体チップ
１２における素子への熱影響もさらに少なくさせること
ができる。
【００３５】そして半田ボール１８を十分に溶融させた
後は、レーザ光２８の照射を停止させ溶融した半田ボー
ル１８を固まらせることで、半導体装置１０を外部基板
２０に実装させればよい。
【００３６】また同図（２）に示すようにレーザ光を直
接照射するのではなく光ファイバ３０を用い、当該光フ
ァイバ３０の先端からレーザ光２８を照射するようにし
てもよい。このように光ファイバ３０を用いることとす
れば、たとえ金属膜２６に凹凸があり、コンタクトホー
ル１３の上方から直接半田ボール１８が確認できなくて
も、前記光ファイバ３０をコンタクトホール１３内に挿
入させることで、半田ボール１８にレーザ光を直接照射
することができる。なお同図（２）では光ファイバ３０
を用いることとしたが、この形態に限定されることもな
く、例えば前記光ファイバ３０と同様の径を有した熱プ
ローブを用いるようにしてもよい。
【００３７】
【発明の効果】以上説明したように本発明に記載の半導
体装置の実装方法によれば、半田を介して半導体装置を
外部基板に設置した後、前記半田に接する配線を加熱
し、当該配線から前記半田への伝熱作用により当該半田
を溶融させ前記半導体装置を前記外部基板に実装した
り、半導体チップを積み重ねるとともにこれら半導体チ
ップを貫通するコンタクトホールに金属材料を充填さ
せ、前記半導体チップ間の接続をなす半導体装置を半田
を介して外部基板に設置した後、前記コンタクトホール
に充填された前記金属材料を加熱し、当該金属材料から
前記半田への伝熱作用により前記金属材料に密着する前
記半田を溶融させ前記半導体装置を前記外部基板に実装
したり、外部基板に半田と、コンタクトホールを有し当
該コンタクトホールに金属材料が充填された半導体チッ
プとを交互に積み重ねた後、前記コンタクトホールに充
填された前記金属材料を加熱し、当該金属材料から前記
半田への伝熱作用により前記金属材料に密着する前記半
田を溶融させ、前記半導体チップ間の接続を行うととも
に前記半導体装置を前記外部基板に実装したり、半導体
チップを積み重ねるとともにこれら半導体チップを貫通
するコンタクトホールに金属膜を形成し、前記半導体チ
ップ間の接続をなす半導体装置を外部基板に設置した
後、前記コンタクトホールに加熱手段を挿入させ前記金
属膜に密着する半田を溶融させ前記半導体装置を前記外
部基板に実装したりすることから、半導体装置の素子へ
の加熱を防止するとともに実装用設備の小型化と省エネ
ルギ化を図ることが可能になる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置の実装方法
の手順を示す工程説明図である。
【図２】第１の実施の形態の応用例を示す要部拡大図で
ある。
【図３】第２の実施の形態を示す要部拡大図である。
【図４】従来の半導体装置の実装手順を示す工程説明図
である。
【符号の説明】
１ 実装用設備 ２ コンベア装置 ３ リフロー炉 ４ ヒータ ５ 搬送面 ６ 半導体装置 ７ 半田ボール ８ 外部基板 １０ 半導体装置 １２ 半導体チップ １３ コンタクトホール １６ 銅 １８ 半田ボール ２０ 外部基板 ２２ 熱プローブ ２４ 接続用ランド ２６ 金属膜 ２８ レーザ光 ３０ 光ファイバ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半田を介して半導体装置を外部基板に設
    置した後、前記半田に接する配線を加熱し、当該配線か
    ら前記半田への伝熱作用により当該半田を溶融させ前記
    半導体装置を前記外部基板に実装することを特徴とする
    半導体装置の実装方法。
  2. 【請求項２】 半導体チップを積み重ねるとともにこれ
    ら半導体チップを貫通するコンタクトホールに金属材料
    を充填させ、前記半導体チップ間の接続をなす半導体装
    置を半田を介して外部基板に設置した後、前記コンタク
    トホールに充填された前記金属材料を加熱し、当該金属
    材料から前記半田への伝熱作用により前記金属材料に密
    着する前記半田を溶融させ前記半導体装置を前記外部基
    板に実装することを特徴とする半導体装置の実装方法。
  3. 【請求項３】 外部基板に半田と、コンタクトホールを
    有し当該コンタクトホールに金属材料が充填された半導
    体チップとを交互に積み重ねた後、前記コンタクトホー
    ルに充填された前記金属材料を加熱し、当該金属材料か
    ら前記半田への伝熱作用により前記金属材料に密着する
    前記半田を溶融させ、前記半導体チップ間の接続を行う
    とともに前記半導体装置を前記外部基板に実装すること
    を特徴とする半導体装置の実装方法。
  4. 【請求項４】 半導体チップを積み重ねるとともにこれ
    ら半導体チップを貫通するコンタクトホールに金属膜を
    形成し、前記半導体チップ間の接続をなす半導体装置を
    外部基板に設置した後、前記コンタクトホールに加熱手
    段を挿入させ前記金属膜に密着する半田を溶融させ前記
    半導体装置を前記外部基板に実装することを特徴とする
    半導体装置の実装方法。
  5. 【請求項５】 前記加熱手段は、レーザ光であることを
    特徴とする請求項４に記載の半導体装置の実装方法。
  6. 【請求項６】 前記加熱手段は、その先端からレーザ光
    を照射可能な光ファイバであることを特徴とする請求項
    ４に記載の半導体装置の実装方法。
  7. 【請求項７】 前記加熱手段は、その先端が発熱可能な
    熱プローブであることを特徴とする請求項４に記載の半
    導体装置の実装方法。
JP2000013102A 2000-01-21 2000-01-21 半導体装置の実装方法 Expired - Fee Related JP3823654B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000013102A JP3823654B2 (ja) 2000-01-21 2000-01-21 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000013102A JP3823654B2 (ja) 2000-01-21 2000-01-21 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JP2001203317A true JP2001203317A (ja) 2001-07-27
JP3823654B2 JP3823654B2 (ja) 2006-09-20

Family

ID=18540743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000013102A Expired - Fee Related JP3823654B2 (ja) 2000-01-21 2000-01-21 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP3823654B2 (ja)

Also Published As

Publication number Publication date
JP3823654B2 (ja) 2006-09-20

Similar Documents

Publication Publication Date Title
JP4159861B2 (ja) プリント回路基板の放熱構造の製造方法
US7594320B2 (en) Method of manufacturing printed wiring board
JP3639505B2 (ja) プリント配線基板及び半導体装置
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
JP5056325B2 (ja) 半導体装置の製造方法および半田ペースト塗布用のメタルマスク
JP2002270718A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004342988A (ja) 半導体パッケージの製造方法、及び半導体装置の製造方法
JPH06232561A (ja) 多層プリント回路基板またはカードおよびその製作方法、およびボール・ディスペンサ
KR20070046756A (ko) 기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
JP2007243106A (ja) 半導体パッケージ構造
JP2007012714A (ja) 半導体装置
EP0966185A1 (en) Printed wiring board and method of manufacturing the same
JP2001203317A (ja) 半導体装置の実装方法
JP2001077518A (ja) 電子部品実装プリント基板および電子部品取り外し方法
JP2000277898A (ja) ボールグリッドアレイパッケージ実装用基板
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
KR102336286B1 (ko) 반도체칩 실장방법
JP3078516B2 (ja) 中継基板、ｉｃ搭載基板と中継基板の接続体、ｉｃ搭載基板と中継基板と取付基板とからなる構造体
JPH10125833A (ja) Ｂｇａ型パッケージ実装基板及びｂｇａ型パッケージ実装方法
JP2007208298A (ja) プリント配線板
JPH10178122A (ja) Ｉｃ搭載用多層プリント配線板
JP2005203664A (ja) 半導体装置の実装方法
JP2005057298A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060619

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130707

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees