JP3823654B2 - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法 Download PDFInfo
- Publication number
- JP3823654B2 JP3823654B2 JP2000013102A JP2000013102A JP3823654B2 JP 3823654 B2 JP3823654 B2 JP 3823654B2 JP 2000013102 A JP2000013102 A JP 2000013102A JP 2000013102 A JP2000013102 A JP 2000013102A JP 3823654 B2 JP3823654 B2 JP 3823654B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solder
- mounting
- external substrate
- metal material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の実装方法に係り、特に半導体装置を外部基板に実装するための半導体装置の実装方法に関する。
【0002】
【従来の技術】
従来、半導体装置を外部基板に実装するには、一般的にリフロー炉が用いられている。
【0003】
図4は、従来の半導体装置の実装手順を示す工程説明図である。同図に示すように半導体装置の実装用設備1は、コンベア装置2と当該コンベア装置2の途中に設置されたリフロー炉3とから構成されている。そして当該リフロー炉3に設けられたヒータ4にてコンベア装置2の搬送面5を加熱できるようにしている。
【0004】
ここで半導体装置6は、その底面に半田ボール7が取り付けられており、外部基板8の接続用ランド(図示せず)の上に設置された形態となっている。
【0005】
このように外部基板8に実装された半導体装置6を、コンベア装置2の搬送面5に搭載し、リフロー炉3に投入させると、当該リフロー炉3に設置されたヒータ4にて半導体装置6および外部基板8の加熱がなされ、両者の間に介在する半田ボール7が溶融する。そして前記半田ボール7が溶融した後に、外部基板8に実装された半導体装置6をコンベア装置2の搬送によりリフロー炉3から排出させると、半田ボール7が冷却され固まることで外部基板8に半導体装置6が実装される。
【0006】
【発明が解決しようとする課題】
しかし上述した半導体装置の実装方法では、下記に示すような問題点があった。
【0007】
すなわちリフロー炉に半導体装置および外部基板を投入させると、ヒータによってその全体が加熱される。このため半導体装置に設けられた素子も同時に加熱されることになり、この加熱によって前記素子が破壊されるおそれがあった。
【0008】
またリフロー炉においては半導体装置および外部基板の全体を加熱させるのでヒータに高出力が求められ、消費電力が大きくなるという問題点もあった。さらに半導体装置および外部基板の全体を加熱させるのでリフロー炉が大型になるという問題があった。
【0009】
本発明は上記従来の問題点に着目し、局所加熱を行うことで半導体装置の素子への加熱を防止するとともに実装用設備の小型化と省エネルギ化を図ることのできる半導体装置の実装方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明の半導体装置の実装方法は、半導体チップを積み重ねるとともにこれら半導体チップを貫通するコンタクトホールに金属材料を充填して前記半導体チップ間の接続をなす半導体装置を、半田を介して外部基板に設置した後、前記コンタクトホールに充填された前記金属材料を加熱し、当該金属材料から前記半田への伝熱作用により前記金属材料に密着する前記半田を溶融させて前記半導体装置を前記外部基板に実装することを特徴としている。本発明の半導体装置の実装方法によれば、金属材料に加熱源を密着させれば、金属材料から半田へと熱が伝わり、当該半田を溶融させることができ、半導体装置を外部基板に実装させることができる。
【0013】
なお前述した実装方法では金属材料だけを加熱し、熱は伝導性の高い金属材料(コンタクトホール)に沿って移動するので、半導体装置全体が加熱されることがない。このため半導体装置の素子への加熱度合いを最小限に抑えることができ、前記素子が加熱により破損するのを防止することができる。また配線への局所加熱なので加熱源の出力を大きくする必要もなく、さらに加熱源も低出力であるので小型化を達成することができる。
【0014】
また金属材料を加熱する場合、半導体装置において金属材料に加熱源を密着させるだけでよいため、加熱源の寸法の制約を大きくすることができる。
【0015】
本発明の半導体装置の実装方法は、外部基板に半田と、コンタクトホールを有し当該コンタクトホールに金属材料が充填された半導体チップとを交互に積み重ねた後、前記コンタクトホールに充填された前記金属材料を加熱し、当該金属材料から前記半田への伝熱作用により前記金属材料に密着する前記半田を溶融させ、前記半導体チップ間の接続を行うとともに前記半導体装置を前記外部基板に実装することを特徴としている。本発明の半導体装置の実装方法によれば、本発明の半導体装置の実装方法の作用に加え、半導体装置を構成する半導体チップ間の接続も、外部基板への実装と同時に行うことができ、製造工程の短縮化などを図ることができる。
【0016】
本発明の半導体装置の実装方法は、半導体チップを積み重ねるとともにこれら半導体チップを貫通するコンタクトホールに金属膜を形成し、前記半導体チップ間の接続をなす半導体装置を外部基板に設置した後、前記コンタクトホールに加熱手段を挿入して前記金属膜に密着する半田を溶融し、前記半導体装置を前記外部基板に実装することを特徴としている。本発明の半導体装置の実装方法によれば、コンタクトホールに加熱手段を挿入することで、加熱手段を直に半田に作用させることができ、当該半田の溶融によって半導体装置を外部基板に実装させることができる。
【0017】
すなわち加熱手段が直に半田だけを溶融させるので、半導体装置全体が加熱されることがない。このため半導体装置の素子への加熱度合いを最小限に抑えることができ、前記素子が加熱により破損するのを防止することができる。また配線への局所加熱なので加熱源の出力を大きくする必要もなく、さらに加熱源も低出力であるので小型化を達成することができる。
【0018】
本発明の半導体装置の実装方法は、前記加熱手段は、レーザ光であることを特徴としている。本発明の半導体装置の実装方法によれば、半導体装置の上部にレーザ照射装置を配置し、このレーザ照射装置からコンタクトホールを貫通するようなレーザ光を照射すれば、半田に前記レーザ光が直に照射され、半田および外部基板の一部のみを加熱することができる。
【0019】
本発明の半導体装置の実装方法は、前記加熱手段は、その先端からレーザ光を照射可能な光ファイバであることを特徴としている。本発明の半導体装置の実装方法によれば、光ファイバの先端が半田に達した後、当該光ファイバの先端からレーザを照射すれば、半田に前記レーザ光が直に照射され、半田および外部基板の一部のみを加熱することができる。なおコンタクトホールの内壁に凹凸が存在し、半導体装置の上方から半田が見えなくても光ファイバをコンタクトホールに沿って送り込むことができるので、半田を確実に溶融させることができる。
【0020】
本発明の半導体装置の実装方法は、前記加熱手段は、その先端が発熱可能な熱プローブであることを特徴としている。本発明の半導体装置の実装方法によれば、熱プローブの先端が半田に達した後、当該熱プローブの先端を発熱させれば、半田が直に熱せられ、半田および外部基板の一部のみを加熱することができる。
【0021】
また、コンタクトホールの内壁に凹凸が存在し、半導体装置の上方から半田が見えなくても熱プローブをコンタクトホールに沿って送り込むことができるので、半田を確実に溶融させることができる。
【0022】
【発明の実施の形態】
以下に本発明に係る半導体装置の実装方法に好適な具体的実施の形態を、図面を参照して詳細に説明する。
【0023】
図1は、第1の実施の形態に係る半導体装置の実装方法の手順を示す工程説明図である。同図(1)に示すように第1の実施の形態に用いられる半導体装置10は、複数の半導体チップ12を積層させた形態(第1の実施の形態では4段)となっており、これら積層された半導体チップ12には、配線となるコンタクトホール13が形成されている。そして当該コンタクトホール13の内部には、金属材料となる銅部材16が充填されており、積層された半導体チップ12間の電気的導通が図れるようになっている。なおコンタクトホール13において半導体装置10を構成する最下段の半導体チップ12の底面側には、半田となる半田ボール18が取り付けられている。そして半田ボール18は、この状態では仮の取り付けであればよく、その取り付け方法は簡易な接着等であってもよい。
【0024】
このように構成された半導体装置10を、実装対象となる外部基板20の表面に搭載する。ここで外部基板20の表面には、接続用ランド24が複数設けられており、半導体装置10の底面に配置された半田ボール18と対面が可能になっている。
【0025】
そして同図(2)に示すように半田ボール18と接続用ランド24との位置を合わせるよう半導体装置10を外部基板20に設置した後は、前記半導体装置10の上部から、コンタクトホール13の本数分だけの熱プローブ22をコンタクトホール13の開口部に、すなわちコンタクトホール13の内部に充填された銅部材16に接触させる。ここで熱プローブ22とは、その先端にヒータを有し、当該ヒータの加熱によりプローブ先端を加熱できるものである。そしてプローブ先端の径はコンタクトホール13の内径よりも小さく設定されており、銅部材16に熱プローブ22を押し当てた際、熱プローブ22の先端がコンタクトホール13より外側に接しないようになっている。
【0026】
このように熱プローブ22を半導体装置10の上面に押し当てると、前記熱プローブ22に発生した熱は、コンタクトホール13に充填された熱伝導率の高い銅部材16に沿って伝熱し、その熱は半田ボール18へと達する。ここで熱プローブ22のヒータの温度を半田ボール18の溶融温度以上(鉛無しで250℃)にすると、半田ボール18が溶融し始める。そして半田ボール18が溶解状態になった後、熱プローブ22を半導体装置10の表面から離反させれば、銅部材16を伝って半田ボール18に加わる熱が無くなるので、半田ボール18は溶融状態から固体状態へと変化する。このように半田ボール18を溶融状態から固体状態にすることで銅部材16と接続用ランド24とを半田で接続することができ、もって両者間の電気的導通を図ることが可能になる。半導体装置10を外部基板20に実装した後の状態を同図(3)に示す。
【0027】
このように銅部材16が充填されたコンタクトホール13の片側端面から加熱をし、コンタクトホール13の他方端部に取り付けられた半田ボール18を溶融させるようにすれば、熱プローブ22から移動した熱は熱伝導率の違いからコンタクトホール13の外部に殆ど拡散しないので、半導体装置10に形成された図示しない素子を加熱によって破壊するのを防止することができる。
【0028】
さらに半導体装置10および外部基板20の全体を加熱する必要がないため、リフロ炉などに比べ(熱プローブ22に代表されるように)実装用装置の小型化と省エネルギ化とを達成することができる。
【0029】
図2は、第1の実施の形態の応用例を示す要部拡大図である。なお同図は図1の応用例であるため共通の部材については同一の番号を用いて説明を行うこととする。
【0030】
同図(1)に示すように本応用例では、半導体装置10の底面だけでなく個々の半導体チップ12の間に半田ボール18が挟み込まれた形態となっている。このように構成された半導体装置10であっても、当該半導体装置10の上方から熱プローブ22を銅部材16に接触させれば、熱プローブ22に生じた熱は銅部材16および半田ボール18を伝って徐々に下方に移動していくので、各半導体チップ12および積層した半導体チップ12からなる半導体装置10を外部基板20に実装させることができる。半田ボール18を溶融させた後の実装状態を同図(2)に示す。
【0031】
このように半導体装置10を実装する前段階で半導体チップ12同士が接続されていなくても、半導体チップ12の上方から熱プローブ22を接触することで半導体チップ12同士の接続および半導体装置10を外部基板20に実装させることが可能になる。なお半導体チップ12に形成された素子を保護する効果および実装用装置の小型化等に関しては図1で説明した第1の実施の形態と同様であることは言うまでもない。
【0032】
図3は、第2の実施の形態を示す要部拡大図である。なお同図においても第1の実施の形態と共通の部材については同一の番号を用いて説明を行うこととする。
【0033】
同図(1)に示すように第2の実施の形態に係る半導体装置10も半導体チップ12を複数積層させた形態となっている。そして積層された半導体チップ12にはコンタクトホール13が設けられており、当該コンタクトホール13の内側には金属膜26が形成され、積層された半導体チップ12間の導通を行うようにしている。なおコンタクトホール13の内側に金属膜26を形成するには、まず前記コンタクトホール13の内側に無電解メッキ(化学メッキ)によって銅を薄く形成させる。そして薄く形成された銅を電極として今度は銅の電解メッキを施し、無電解メッキにて形成された銅の上に厚肉の層を形成していけばよい。このようにコンタクトホール13の内側に金属膜26を形成しても、コンタクトホール13の内部に銅部材16を充填させた場合と同様に、積層された半導体チップ12間の電気的導通を図ることができるのである。
【0034】
このようにコンタクトホール13の内壁に金属膜26を形成した場合では、半導体装置10の底面側に半田ボール18を取り付けた場合、半導体装置10の上方からコンタクトホール13を介して前記半田ボール18を確認することができる。このため半導体装置10の上方から加熱手段となる図示しないレーザ照射器を用いて、コンタクトホール13内にレーザ光28を照射すれば、当該レーザ光28は直接半田ボール18に当たるので、他部材からの熱伝達を行うことなしに前記半田ボール18だけを溶融させることができ、半導体チップ12における素子への熱影響もさらに少なくさせることができる。
【0035】
そして半田ボール18を十分に溶融させた後は、レーザ光28の照射を停止させ溶融した半田ボール18を固まらせることで、半導体装置10を外部基板20に実装させればよい。
【0036】
また同図(2)に示すようにレーザ光を直接照射するのではなく光ファイバ30を用い、当該光ファイバ30の先端からレーザ光28を照射するようにしてもよい。このように光ファイバ30を用いることとすれば、たとえ金属膜26に凹凸があり、コンタクトホール13の上方から直接半田ボール18が確認できなくても、前記光ファイバ30をコンタクトホール13内に挿入させることで、半田ボール18にレーザ光を直接照射することができる。なお同図(2)では光ファイバ30を用いることとしたが、この形態に限定されることもなく、例えば前記光ファイバ30と同様の径を有した熱プローブを用いるようにしてもよい。
【0037】
【発明の効果】
以上説明したように本発明に記載の半導体装置の実装方法によれば、半導体チップを積み重ねるとともにこれら半導体チップを貫通するコンタクトホールに金属材料を充填させ、半導体チップ間の接続をなす半導体装置を半田を介して外部基板に設置した後、コンタクトホールに充填された金属材料を加熱し、当該金属材料から半田への伝熱作用により金属材料に密着する半田を溶融させ半導体装置を外部基板に実装することから、半導体装置の素子への加熱を防止するとともに実装用設備の小型化と省エネルギ化を図ることが可能になる。
また、外部基板に半田と、コンタクトホールを有し当該コンタクトホールに金属材料が充填された半導体チップとを交互に積み重ねた後、前記コンタクトホールに充填された前記金属材料を加熱し、当該金属材料から前記半田への伝熱作用により前記金属材料に密着する前記半田を溶融させ、前記半導体チップ間の接続を行うとともに前記半導体装置を前記外部基板に実装することから、半導体装置の素子への加熱を防止するとともに実装用設備の小型化と省エネルギ化を図ることが可能になる。さらに、半導体チップを積み重ねるとともにこれら半導体チップを貫通するコンタクトホールに金属膜を形成し、前記半導体チップ間の接続をなす半導体装置を外部基板に設置した後、前記コンタクトホールに加熱手段を挿入させ前記金属膜に密着する半田を溶融させ前記半導体装置を前記外部基板に実装したりすることから、半導体装置の素子への加熱を防止するとともに実装用設備の小型化と省エネルギ化を図ることが可能になる。
【図面の簡単な説明】
【図1】第1の実施の形態に係る半導体装置の実装方法の手順を示す工程説明図である。
【図2】第1の実施の形態の応用例を示す要部拡大図である。
【図3】第2の実施の形態を示す要部拡大図である。
【図4】従来の半導体装置の実装手順を示す工程説明図である。
【符号の説明】
1 実装用設備
2 コンベア装置
3 リフロー炉
4 ヒータ
5 搬送面
6 半導体装置
7 半田ボール
8 外部基板
10 半導体装置
12 半導体チップ
13 コンタクトホール
16 銅
18 半田ボール
20 外部基板
22 熱プローブ
24 接続用ランド
26 金属膜
28 レーザ光
30 光ファイバ
Claims (6)
- 半導体チップを積み重ねるとともにこれら半導体チップを貫通するコンタクトホールに金属材料を充填して前記半導体チップ間の接続をなす半導体装置を、半田を介して外部基板に設置した後、前記コンタクトホールに充填された前記金属材料を加熱し、当該金属材料から前記半田への伝熱作用により前記金属材料に密着する前記半田を溶融させて前記半導体装置を前記外部基板に実装することを特徴とする半導体装置の実装方法。
- 外部基板に半田と、コンタクトホールを有し当該コンタクトホールに金属材料が充填された半導体チップとを交互に積み重ねた後、前記コンタクトホールに充填された前記金属材料を加熱し、当該金属材料から前記半田への伝熱作用により前記金属材料に密着する前記半田を溶融させ、前記半導体チップ間の接続を行うとともに前記半導体装置を前記外部基板に実装することを特徴とする半導体装置の実装方法。
- 半導体チップを積み重ねるとともにこれら半導体チップを貫通するコンタクトホールに金属膜を形成し、前記半導体チップ間の接続をなす半導体装置を外部基板に設置した後、前記コンタクトホールに加熱手段を挿入して前記金属膜に密着する半田を溶融し、前記半導体装置を前記外部基板に実装することを特徴とする半導体装置の実装方法。
- 前記加熱手段は、レーザ光であることを特徴とする請求項3に記載の半導体装置の実装方法。
- 前記加熱手段は、その先端からレーザ光を照射可能な光ファイバであることを特徴とする請求項3に記載の半導体装置の実装方法。
- 前記加熱手段は、その先端が発熱可能な熱プローブであることを特徴とする請求項3に記載の半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000013102A JP3823654B2 (ja) | 2000-01-21 | 2000-01-21 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000013102A JP3823654B2 (ja) | 2000-01-21 | 2000-01-21 | 半導体装置の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001203317A JP2001203317A (ja) | 2001-07-27 |
JP3823654B2 true JP3823654B2 (ja) | 2006-09-20 |
Family
ID=18540743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000013102A Expired - Fee Related JP3823654B2 (ja) | 2000-01-21 | 2000-01-21 | 半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3823654B2 (ja) |
-
2000
- 2000-01-21 JP JP2000013102A patent/JP3823654B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001203317A (ja) | 2001-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4159861B2 (ja) | プリント回路基板の放熱構造の製造方法 | |
JP3639505B2 (ja) | プリント配線基板及び半導体装置 | |
US7594320B2 (en) | Method of manufacturing printed wiring board | |
JP2008078271A (ja) | 放熱構造を備えたプリント基板の製造方法および放熱構造を備えたプリント基板 | |
JPH0332098A (ja) | レーザーリフロー半田付け方法及びこれによる配線組立て体 | |
JPH06232561A (ja) | 多層プリント回路基板またはカードおよびその製作方法、およびボール・ディスペンサ | |
JP2009094135A (ja) | 半導体装置、半導体装置の製造方法、および半田ペースト塗布用のメタルマスク | |
JP2008193083A (ja) | 加熱抵抗体を組み込んだ電子基板 | |
JP2004342988A (ja) | 半導体パッケージの製造方法、及び半導体装置の製造方法 | |
KR20070046756A (ko) | 기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치 | |
US4785156A (en) | Soldering method using localized heat source | |
CN105938790A (zh) | 制造半导体器件的方法 | |
CN101347055A (zh) | 焊接安装结构及其制造方法以及制造装置、电子设备以及布线基板 | |
JP3823654B2 (ja) | 半導体装置の実装方法 | |
JP2011119561A (ja) | プリント配線板、プリント回路板及びその製造方法 | |
JPH04345041A (ja) | 半導体素子の実装構造 | |
JPH08330352A (ja) | 半導体装置 | |
JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
US20190230796A1 (en) | Method for curing solder paste on a thermally fragile substrate | |
JP3450618B2 (ja) | 面実装形半導体パッケージの交換用治具および交換方法、面実装形半導体パッケージを有する回路モジュール | |
JPH02306693A (ja) | 電子部品の実装半田付け方法 | |
JPH0478029B2 (ja) | ||
JP2005203664A (ja) | 半導体装置の実装方法 | |
JPH03192793A (ja) | 電気回路部品の実装方法 | |
JPH04181762A (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060619 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |