JP2001203199A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001203199A
JP2001203199A JP2000008497A JP2000008497A JP2001203199A JP 2001203199 A JP2001203199 A JP 2001203199A JP 2000008497 A JP2000008497 A JP 2000008497A JP 2000008497 A JP2000008497 A JP 2000008497A JP 2001203199 A JP2001203199 A JP 2001203199A
Authority
JP
Japan
Prior art keywords
film
silicon oxide
oxide film
amorphous silicon
bpsg film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000008497A
Other languages
English (en)
Inventor
Tsuneo Ikura
恒生 伊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000008497A priority Critical patent/JP2001203199A/ja
Publication of JP2001203199A publication Critical patent/JP2001203199A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 微細化された半導体集積回路のゲート電極間
を高濃度のＢＰＳＧ膜を用いてボイドフリーで埋め込
み、そのあと不純物の析出が少ないＢＰＳＧ膜を形成
し、ＣＭＰ法による平坦化を行ってもマイクロスクラッ
チが少ないＢＰＳＧ膜を形成する。 【解決手段】 半導体基板１上に不純物がドーピングさ
れたシリコン酸化膜３を形成し、シリコン酸化膜３をリ
フローさせ、シリコン酸化膜３上にアモルファスシリコ
ン膜５を形成し、シリコン酸化膜３中の不純物がアモル
ファスシリコン膜５中に拡散するように熱処理をし、不
純物が拡散したアモルファスシリコン膜５を酸化しＢＰ
ＳＧ膜６とし、不純物濃度が下がったシリコン酸化膜６
をＣＭＰ法により平坦化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にゲートと配線間の絶縁膜の形成に特徴を
持つものである。
【０００２】
【従来の技術】従来、半導体集積回路のゲート電極間お
よびゲート電極と上層メタルを絶縁する方法としては、
Ｂ（ボロン）、Ｐ（リン）が添加されたＢＰＳＧ（boro
phosphosilicate glass ）を成膜後、熱処理を加えてリ
フロー（ギャップフィル）する方法が用いられている。
【０００３】ＢＰＳＧ膜のリフロー（ギャップフィル）
特性を向上させるためには、リフロー温度あるいは不純
物濃度を上げれば良い。しかし、トランジスタ素子の微
細化に伴い、良好な特性を得るためには熱履歴を低く抑
える必要がある。また不純物濃度が大きいと不純物の析
出量が多くなり、半導体集積回路の歩留まり、信頼性に
悪影響を与える。
【０００４】またリフロー後に、グローバル段差の低減
のため化学的機械研磨（ＣＭＰ）法による平坦化も多く
用いられている。この従来技術を、図７を用いて説明す
る。
【０００５】まず、図７（Ａ）に示すように、シリコン
基板１上に拡散層（図示せず）およびゲート電極２を形
成した後、ＣＶＤ法によりＢＰＳＧ膜３を成膜する。成
膜されたＢＰＳＧ膜３上には、析出物４が存在してい
る。
【０００６】つぎに、図７（Ｂ）に示すように、６５０
〜９５０℃の熱処理を行い、ＢＰＳＧ膜のリフローを行
う。
【０００７】その後、図７（Ｃ）に示すように、ＣＭＰ
法によりＢＰＳＧ膜３の表面を研磨して平坦化する。
【０００８】この従来の方法では、研磨平坦化後のＢＰ
ＳＧ膜３の表面に、マイクロスクラッチ（微少な傷）８
が発生する場合がある。この傷は、主にＢＰＳＧ膜３の
表面に析出したＢあるいはＰの酸化物やパーティクルな
ど（析出物４）により、通常のシリコン酸化膜よりも硬
度が小さいＢＰＳＧ膜３の表面が擦られるためである。
ＢおよびＰの濃度が大きいほど析出物４が多く発生し、
またＢＰＳＧ膜３の硬度が低下するため、マイクロスク
ラッチ８による欠陥を増加させ、半導体装置の歩留ま
り、信頼性に悪影響を与える。
【０００９】この課題を解決するために提案された一つ
の方法を図８を用いて簡単に説明する。これは特開平１
０−１９９８８０号公報を参照したものである。
【００１０】まず、図８（Ａ）に示すように、シリコン
基板１上にゲート電極２を形成後、ＢＰＳＧ膜３をＣＶ
Ｄ法によりウエハ全面に成膜する。成膜されたＢＰＳＧ
膜３上には、析出物４が存在している。
【００１１】つぎに、図８（Ｂ）に示すように、リフロ
ーのための熱処理を行う。
【００１２】つぎに、図８（Ｃ）に示すように、シリコ
ン基板１を６０〜９０℃の温純水中に３０〜６０分浸漬
したのち乾燥させる。この処理によりＢＰＳＧ膜３表面
上のＢとＰに起因する析出物４は溶解し、さらにＢＰＳ
Ｇ膜３表面のＢ、Ｐが温純水中に溶出し、乾燥後のＢＰ
ＳＧ膜３の硬度は高くなる。
【００１３】つぎに、図８（Ｄ）に示すように、ＣＭＰ
法によりＢＰＳＧ膜３を約０．３μｍ研磨して平坦化す
る。
【００１４】
【発明が解決しようとする課題】しかし、この方法で
は、ＢＰＳＧ膜３の表面に析出した酸化物の除去およ
び、表面のＢ、Ｐの溶出は可能であるが、ＢＰＳＧ膜３
の内部にわたって膜質を変えることは容易ではない。Ｂ
ＰＳＧ膜３のＣＭＰ法による研磨量が増加すれば、Ｂお
よびＰがＢＰＳＧ成膜時と同等濃度含まれている硬度が
小さい層が露出する。この層を研磨する場合、図８
（Ｅ）に示すように、マイクロスクラッチ８が発生する
可能性が出てくる。
【００１５】そこで、本発明は上記の事情を考慮してな
されたものであり、その目的は微細化された半導体集積
回路のゲート電極間を高濃度のＢＰＳＧ膜を用いてボイ
ドフリーで埋め込み、そのあと不純物の析出が少ないＢ
ＰＳＧ膜を形成することができる半導体装置の製造方法
を提供することである。
【００１６】さらに、本発明の他の目的は、ＣＭＰ法に
よる平坦化を行ってもマイクロスクラッチが少ないＢＰ
ＳＧ膜を形成することができる半導体装置の製造方法を
提供することである。
【００１７】
【課題を解決するための手段】本発明の方法は、つぎの
各工程を含んで層間絶縁膜を形成する。
【００１８】１）半導体基板上に不純物がドーピングさ
れたシリコン酸化膜を形成する工程 ２）シリコン酸化膜をリフローさせる工程 ３）シリコン酸化膜上にそのままアモルファスシリコン
膜を形成、あるいはシリコン酸化膜表面を除去したの
ち、不純物が析出する前にシリコン酸化膜上にアモルフ
ァスシリコン膜を形成する工程 ４）シリコン酸化膜中の不純物がアモルファスシリコン
膜中に拡散するように熱処理をする工程 ５）不純物が拡散したアモルファスシリコン膜を酸化し
ＢＰＳＧ膜とするか、あるいは不純物が拡散したアモル
ファスシリコン膜を除去する工程 ６）必要に応じて、不純物濃度が下がったシリコン酸化
膜をＣＭＰ法により平坦化する工程 このように、シリコン酸化膜上にそのままアモルファス
シリコン膜を形成し、シリコン酸化膜中の不純物をアモ
ルファスシリコン膜に拡散させてシリコン酸化膜中の不
純物濃度を低下させることにより、不純物濃度が低下し
たシリコン酸化膜における不純物の析出を抑えることが
できる。さらに、不純物濃度が下がったシリコン酸化膜
をＣＭＰ法により平坦化する場合に、ＣＭＰ工程での欠
陥（マイクロスクラッチ）発生を抑えることができる。
【００１９】また、シリコン酸化膜表面を除去したの
ち、不純物が析出する前にシリコン酸化膜上にアモルフ
ァスシリコン膜を形成すれば、不純物の析出をいっそう
抑えることができる。
【００２０】また、不純物が拡散したアモルファスシリ
コン膜を除去すれば、析出物も併せて除去することがで
き、不純物の析出をいっそう抑えることができる。
【００２１】
【発明の実施の形態】（第１の実施の形態）図１は請求
項１に対応した本発明の第１の実施の形態の半導体装置
の製造方法を表す工程断面図である。以下、本発明の第
１の実施の形態の半導体装置の製造方法について、図１
を参照しながら説明する。
【００２２】まず、図１（Ａ）に示すように、シリコン
基板１上に拡散層（図示せず）およびゲート電極２を形
成した後、不純物として例えばＢ（ボロン）とＰ（リ
ン）がそれぞれ約５ｗｔ％ドーピングされたシリコン酸
化膜（ＢＰＳＧ膜）３を５００ｎｍ堆積する。成膜方法
は例えば熱ＣＶＤ装置において４８０℃程度にシリコン
基板１を保った状態で、チャンバー圧力を２００Ｔｏｒ
ｒ（≒２６６００Ｐａ）に設定し、１２ｗｔ％程度のＯ
3 （オゾン）を流量６０００ｃｍ3 ／分、ＴＥＯＳ（Te
traethylorthosilicate:テトラエチルオルソシリケー
ト）を流量５００ｍｇ／分、ＴＥＢ（Triethylborate:
トリエチルボレート）を流量１８０ｍｇ／分、ＴＥＰＯ
（Triethylphosphate:トリエチルフォスフェイト）を流
量３５ｍｇ／分でシリコン基板１上に供給して形成す
る。ＢＰＳＧ膜３の上には、析出物４が存在している。
【００２３】つぎに、図１（Ｂ）に示すように、アニー
ル炉にＯ2 を６ｓｌｍ（standard liter per minute
）、Ｈ2 を９．５ｓｌｍ供給して７５０℃で３０分熱
処理を行い、ＢＰＳＧ膜３をリフローさせる。
【００２４】つぎに、図１（Ｃ）に示すように、ＢＰＳ
Ｇ膜３上に例えばＬＰＣＶＤ法でアモルファスシリコン
膜５を５００ｎｍ程度堆積する。具体的には、反応管圧
力を１．０Ｔｏｒｒ（≒１３３Ｐａ）に設定し、シリコ
ン基板１を５３０℃に保ちＳｉＨ4 を流量１０００ｃｍ
3 ／分、シリコン基板１上に供給して形成する。
【００２５】つぎに、図１（Ｄ）に示すように、アニー
ル炉にＮ2 を２０ｓｌｍ供給し７５０℃で２時間熱処理
を行い、ＢＰＳＧ膜３中のＢ，Ｐをアモルファスシリコ
ン膜５中に拡散させ、ＢＰＳＧ膜３中のＢ，Ｐの濃度を
低下させて低濃度ＢＰＳＧ膜３Ａとする。
【００２６】つぎに、図１（Ｅ）に示すように、酸化炉
を用いて、Ｏ2 を６０００ｓｃｃｍ、Ｈ2 を９０００ｓ
ｃｃｍ供給し７５０℃でＢ，Ｐが拡散したアモルファス
シリコン膜７を酸化させ、低濃度ＢＰＳＧ膜３Ａと一体
となった低濃度ＢＰＳＧ膜６を形成する。
【００２７】この実施の形態によれば、ＢＰＳＧ膜３上
のアモルファスシリコン膜５の堆積、ＢＰＳＧ膜３から
アモルファスシリコン膜５へのＢおよびＰの熱拡散によ
る、Ｂ，Ｐ濃度の低下処理がされるため、図９に示すよ
うに、低濃度ＢＰＳＧ膜６上への析出物は従来例の１／
１０であった。
【００２８】以上のように、第１の実施の形態の半導体
装置の製造方法によれば、高濃度のＢおよびＰを含んだ
ＢＰＳＧ膜３のリフローを用いて、ギャップフィルを行
っても、ＢＰＳＧ膜３の不純物濃度の低下処理が施され
るために、不純物濃度の低下処理によって生成された低
濃度ＢＰＳＧ膜６の表面への新たな析出物が少なくな
り、半導体集積回路の歩留まり、信頼性を向上させるこ
とができる。
【００２９】（第２の実施の形態）図２は請求項２に対
応した本発明の第２の実施の形態の半導体装置の製造方
法を表す工程断面図である。以下、本発明の第２の実施
の形態の半導体装置の製造方法について、図２を参照し
ながら説明する。
【００３０】まず、図２（Ａ）に示すように、シリコン
基板１上に拡散層（図示せず）およびゲート電極２を形
成した後、不純物として例えばＢ（ボロン）とＰ（リ
ン）がそれぞれ約５ｗｔ％ドーピングされたシリコン酸
化膜（ＢＰＳＧ膜）３を５００ｎｍ堆積する。成膜方法
は例えば熱ＣＶＤ装置において４８０℃程度にシリコン
基板１を保った状態で、チャンバー圧力を２００Ｔｏｒ
ｒ（≒２６６００Ｐａ）に設定し、１２ｗｔ％程度のＯ
3 （オゾン）を流量６０００ｃｍ3 ／分、ＴＥＯＳを流
量５００ｍｇ／分、ＴＥＢを流量１８０ｍｇ／分、ＴＥ
ＰＯを流量３５ｍｇ／分でシリコン基板１上に供給して
形成する。ＢＰＳＧ膜３の上には、析出物４が存在して
いる。
【００３１】つぎに、図２（Ｂ）に示すように、アニー
ル炉にＯ2 を６ｓｌｍ、Ｈ2 を９．５ｓｌｍ供給して７
５０℃で３０分熱処理を行い、ＢＰＳＧ膜３をリフロー
させる。
【００３２】つぎに、図２（Ｃ）に示すように、ＢＰＳ
Ｇ膜３上に例えばＬＰＣＶＤ法でアモルファスシリコン
膜５を５００ｎｍ程度堆積する。具体的には、反応管圧
力を１．０Ｔｏｒｒ（≒１３３Ｐａ）に設定し、シリコ
ン基板１を５３０℃に保ちＳｉＨ4 を流量１０００ｃｍ
3 ／分、シリコン基板１上に供給して形成する。
【００３３】つぎに、図２（Ｄ）に示すように、アニー
ル炉にＮ2 を２０ｓｌｍ供給し７５０℃で２時間熱処理
を行い、ＢＰＳＧ膜３中のＢ，Ｐをアモルファスシリコ
ン膜５中に拡散させ、ＢＰＳＧ膜３中のＢ，Ｐの濃度を
低下させて低濃度ＢＰＳＧ膜３Ａとする。
【００３４】つぎに、図２（Ｅ）に示すように、酸化炉
を用いて、Ｏ2 を６０００ｓｃｃｍ、Ｈ2 を９０００ｓ
ｃｃｍ供給し７５０℃でＢ，Ｐが拡散したアモルファス
シリコン膜７を酸化させ、低濃度ＢＰＳＧ膜３Ａと一体
となった低濃度ＢＰＳＧ膜６を形成する。
【００３５】つぎに、図２（Ｆ）に示すように、シリカ
系のスラリーを用いて、低濃度ＢＰＳＧ膜６をＣＭＰ法
で約４００ｎｍ研磨して平坦化を行う。
【００３６】この実施の形態によれば、ＢＰＳＧ膜３上
のアモルファスシリコン膜５の堆積、ＢＰＳＧ膜３から
アモルファスシリコン膜５へのＢおよびＰの熱拡散によ
る、Ｂ，Ｐ濃度の低下処理がされ、新たな析出が抑制さ
れるために、図１０に示すように従来例と比較して、１
／１０のマイクロスクラッチ数になった。
【００３７】以上のように、第２の実施の形態の半導体
装置の製造方法によれば、高濃度のＢおよびＰを含んだ
ＢＰＳＧ膜３のリフローを用いて、ギャップフィルを行
っても、ＢＰＳＧ膜３の不純物濃度の低下処理が施され
るために、不純物濃度の低下処理によって生成された低
濃度ＢＰＳＧ膜６の表面への新たな析出物が少なくな
る。そして、ＢＰＳＧ膜６全体が低濃度化されているの
で、ＣＭＰ法による平坦化工程でのマイクロスクラッチ
が減少する。その結果、半導体集積回路の歩留まり、信
頼性を向上させることができる。
【００３８】（第３の実施の形態）図３は請求項３に対
応した本発明の第３の実施の形態の半導体装置の製造方
法を表す工程断面図である。以下、本発明の第３の実施
の形態の半導体装置の製造方法について、図３を参照し
ながら説明する。
【００３９】まず、図３（Ａ）に示すように、シリコン
基板１上に拡散層（図示せず）およびゲート電極２を形
成した後、不純物として例えばＢ（ボロン）とＰ（リ
ン）がそれぞれ約５ｗｔ％ドーピングされたシリコン酸
化膜（ＢＰＳＧ膜）３を５００ｎｍ堆積する。成膜方法
は例えば熱ＣＶＤ装置において４８０℃程度にシリコン
基板１を保った状態で、チャンバー圧力を２００Ｔｏｒ
ｒ（≒２６６００Ｐａ）に設定し、１２ｗｔ％程度のＯ
3 （オゾン）を流量６０００ｃｍ3 ／分、ＴＥＯＳを流
量５００ｍｇ／分、ＴＥＢを流量１８０ｍｇ／分、ＴＥ
ＰＯを流量３５ｍｇ／分でシリコン基板１上に供給して
形成する。ＢＰＳＧ膜３の上には、析出物４が存在して
いる。
【００４０】つぎに、図３（Ｂ）に示すように、アニー
ル炉にＯ2 を６ｓｌｍ、Ｈ2 を９．５ｓｌｍ供給して７
５０℃で３０分熱処理を行い、ＢＰＳＧ膜３をリフロー
させる。
【００４１】つぎに、図３（Ｃ）に示すように、例えば
バイアススパッタ法でＢＰＳＧ膜３の表面を析出物４と
ともに約１００ｎｍエッチングする。具体的には誘導結
合型ＨＤＰ−ＣＶＤ装置を用いて、Ｏ2 流量を１００ｓ
ｃｃｍ供給し、ソースＲＦパワーを３０００Ｗ、バイア
スＲＦパワーを３０００Ｗかけ、チャンバー圧力を４ｍ
Ｔｏｒｒ（≒０．５３２Ｐａ）に設定しスパッタエッチ
ングを行う。
【００４２】その後、図３（Ｄ）に示すように、同チャ
ンバーでソースＲＦパワーを３０００Ｗかけ、チャンバ
ー圧力を４ｍＴｏｒｒ（≒０．５３２Ｐａ）に設定し、
ＳｉＨ4 を１００ｓｃｃｍ供給しアモルファスシリコン
膜５を５００ｎｍ成膜する。
【００４３】つぎに、図３（Ｅ）に示すように、アニー
ル炉にＮ2 を２０ｓｌｍ供給し７５０℃で２時間熱処理
を行い、ＢＰＳＧ膜３中のＢ，Ｐをアモルファスシリコ
ン膜５中に拡散させ、ＢＰＳＧ膜３中のＢ，Ｐの濃度を
低下させて低濃度ＢＰＳＧ膜３Ａとする。
【００４４】つぎに、図３（Ｆ）に示すように、酸化炉
を用いて、Ｏ2 を６０００ｓｃｃｍ、Ｈ2 を９０００ｓ
ｃｃｍ供給し７５０℃でＢ，Ｐが拡散したアモルファス
シリコン膜７を酸化させ、低濃度ＢＰＳＧ膜３Ａと一体
となった低濃度ＢＰＳＧ膜６を形成する。
【００４５】この実施の形態によれば、ＢＰＳＧ膜３の
表面へ析出物が発生しても、スパッタエッチングで取り
除かれ、さらにＢＰＳＧ膜３上のアモルファスシリコン
膜５の堆積、ＢＰＳＧ膜３からアモルファスシリコン膜
５へのＢおよびＰの熱拡散による、Ｂ，Ｐ濃度の低下処
理がされるために、図９に示すように、低濃度ＢＰＳＧ
膜６上への析出物は従来例の１／１０であった。
【００４６】以上のように、第３の実施の形態の半導体
装置の製造方法によれば、高濃度のＢおよびＰを含んだ
ＢＰＳＧ膜３のリフローを用いて、ギャップフィルを行
った後、ＢＰＳＧ膜３の表面へ析出物４が発生しても、
スパッタエッチングで取り除かれ、さらにＢＰＳＧ膜３
の不純物濃度の低下処理が施されるために、不純物濃度
の低下処理によって生成された低濃度ＢＰＳＧ膜６の表
面への新たな析出物が少なくなり、半導体集積回路の歩
留まり、信頼性を向上させることができる。
【００４７】（第４の実施の形態）図４は請求項４に対
応した本発明の第４の実施の形態の半導体装置の製造方
法を表す工程断面図である。以下、本発明の第４の実施
の形態の半導体装置の製造方法について、図４を参照し
ながら説明する。
【００４８】まず、図４（Ａ）に示すように、シリコン
基板１上に拡散層（図示せず）およびゲート電極２を形
成した後、不純物として例えばＢ（ボロン）とＰ（リ
ン）がそれぞれ約５ｗｔ％ドーピングされたシリコン酸
化膜（ＢＰＳＧ膜）３を５００ｎｍ堆積する。成膜方法
は例えば熱ＣＶＤ装置において４８０℃程度にシリコン
基板１を保った状態で、チャンバー圧力を２００Ｔｏｒ
ｒ（≒２６０００Ｐａ）に設定し、１２ｗｔ％程度のＯ
3 （オゾン）を流量６０００ｃｍ3 ／分、ＴＥＯＳを流
量５００ｍｇ／分、ＴＥＢを流量１８０ｍｇ／分、ＴＥ
ＰＯを流量３５ｍｇ／分でシリコン基板１上に供給して
形成する。ＢＰＳＧ膜３の上には、析出物４が存在して
いる。
【００４９】つぎに、図４（Ｂ）に示すように、アニー
ル炉にＯ2 を６ｓｌｍ、Ｈ2 を９．５ｓｌｍ供給して７
５０℃で３０分熱処理を行い、ＢＰＳＧ膜３をリフロー
させる。
【００５０】つぎに、図４（Ｃ）に示すように、例えば
バイアススパッタ法でＢＰＳＧ膜３の表面を析出物４と
ともに約１００ｎｍエッチングする。具体的には誘導結
合型ＨＤＰ−ＣＶＤ装置を用いて、Ｏ2 流量を１００ｓ
ｃｃｍ供給し、ソースＲＦパワーを３０００Ｗ、バイア
スＲＦパワーを３０００Ｗかけ、チャンバー圧力を４ｍ
Ｔｏｒｒ（≒０．５３２Ｐａ）に設定しスパッタエッチ
ングを行う。
【００５１】その後、図４（Ｄ）に示すように、同チャ
ンバーでソースＲＦパワーを３０００Ｗかけ、チャンバ
ー圧力を４ｍＴｏｒｒ（≒０．５３２Ｐａ）に設定し、
ＳｉＨ4 を１００ｓｃｃｍ供給しアモルファスシリコン
膜５を５００ｎｍ成膜する。
【００５２】つぎに、図４（Ｅ）に示すように、アニー
ル炉にＮ2 を２０ｓｌｍ供給し７５０℃で２時間熱処理
を行い、ＢＰＳＧ膜３中のＢ，Ｐをアモルファスシリコ
ン膜５中に拡散させ、ＢＰＳＧ膜３中のＢ，Ｐの濃度を
低下させて低濃度ＢＰＳＧ膜３Ａとする。
【００５３】つぎに、図４（Ｆ）に示すように、酸化炉
を用いて、Ｏ2 を６０００ｓｃｃｍ、Ｈ2 を９０００ｓ
ｃｃｍ供給し７５０℃でＢ，Ｐが拡散したアモルファス
シリコン膜７を酸化させ、低濃度ＢＰＳＧ膜３Ａと一体
となった低濃度ＢＰＳＧ膜６を形成する。
【００５４】つぎに、図４（Ｇ）に示すように、シリカ
系のスラリーを用いて、ＢＰＳＧ膜６をＣＭＰ法で約４
００ｎｍ研磨して平坦化を行う。
【００５５】この実施の形態によれば、スパッタエッチ
ングによる析出物の除去および、ＢＰＳＧ膜３上のアモ
ルファスシリコン膜５の堆積、ＢＰＳＧ膜３からアモル
ファスシリコン膜５へのＢおよびＰの熱拡散による、
Ｂ，Ｐ濃度の低下処理がされ、新たな析出が抑制される
ために、図１０に示すように従来例と比較して、１／２
０のマイクロスクラッチ数になった。
【００５６】以上のように、第４の実施の形態の半導体
装置の製造方法によれば、高濃度のＢおよびＰを含んだ
ＢＰＳＧリフローを用いて、ギャップフィルを行って
も、析出物の除去処理、およびＢＰＳＧ膜３の不純物濃
度の低下処理が施される。そのため、不純物濃度の低下
処理によって生成された低濃度ＢＰＳＧ膜６の表面への
新たな析出物が少なくなる。そして、ＢＰＳＧ膜６全体
が低濃度化されているので、ＣＭＰ法による平坦化工程
でのマイクロスクラッチが減少する。その結果、半導体
集積回路の歩留まり、信頼性が向上する。
【００５７】（第５の実施の形態）図５は請求項５に対
応した本発明の第５の実施の形態の半導体装置の製造方
法を表す工程断面図である。以下、本発明の第５の実施
の形態の半導体装置の製造方法について、図５を参照し
ながら説明する。
【００５８】つぎに、図５（Ａ）に示すように、シリコ
ン基板１上に拡散層（図示せず）およびゲート電極２を
形成した後、不純物として例えばＢ（ボロン）とＰ（リ
ン）がそれぞれ約５ｗｔ％ドーピングされたシリコン酸
化膜（ＢＰＳＧ膜）３を５００ｎｍ堆積する。成膜方法
は例えば熱ＣＶＤ装置において４８０℃程度にシリコン
基板１を保った状態で、チャンバー圧力を２００Ｔｏｒ
ｒ（≒２６０００Ｐａ）に設定し、１２ｗｔ％程度のＯ
3 （オゾン）を流量６０００ｃｍ3 ／分、ＴＥＯＳを流
量５００ｍｇ／分、ＴＥＢを流量１８０ｍｇ／分、ＴＥ
ＰＯを流量３５ｍｇ／分でシリコン基板１上に供給して
形成する。ＢＰＳＧ膜３の上には、析出物４が存在して
いる。
【００５９】つぎに、図５（Ｂ）に示すように、アニー
ル炉にＯ2 を６ｓｌｍ、Ｈ2 を９．５ｓｌｍ供給して７
５０℃で３０分熱処理を行い、ＢＰＳＧ膜３をリフロー
させる。
【００６０】つぎに、図５（Ｃ）に示すように、ＢＰＳ
Ｇ膜３上に例えばＬＰＣＶＤ法でアモルファスシリコン
膜５を５００ｎｍ程度堆積する。具体的には反応管圧力
を１．０Ｔｏｒｒ（≒１３３Ｐａ）に設定し、シリコン
基板１を５３０℃に保ちＳｉＨ4 を流量１０００ｃｍ3
／分、シリコン基板１上に供給して形成する。
【００６１】つぎに、図５（Ｄ）に示すように、アニー
ル炉にＮ2 を２０ｓｌｍ供給し７５０℃で２時間熱処理
を行い、ＢＰＳＧ膜３中のＢ，Ｐをアモルファスシリコ
ン膜５中に拡散させ、ＢＰＳＧ膜３中のＢ，Ｐの濃度を
低下させて低濃度ＢＰＳＧ膜３Ａとする。
【００６２】つぎに、図５（Ｅ）に示すように、アモル
ファスシリコン膜とシリコン酸化膜との間で４０以上の
選択比がある１．５％のＴＭＡＨ溶液（tetra-methyl-a
mmonium-hydorooxide ）中に１５分浸漬し、アモルファ
スシリコン膜７と析出物４を除去し、低濃度ＢＰＳＧ膜
３Ａを露出させる。つぎに純水によるリンスを行った後
乾燥させる。
【００６３】この実施の形態によれば、ＢＰＳＧ膜３上
のアモルファスシリコン膜５の堆積、ＢＰＳＧ膜３から
アモルファスシリコン膜５へのＢおよびＰの熱拡散によ
る、Ｂ，Ｐ濃度の低下処理、および不純物が拡散された
アモルファスシリコン膜５の除去に伴って析出物の除去
処理がされるために、図９に示すように、低濃度ＢＰＳ
Ｇ膜６上への析出物は従来例の１／１０であった。
【００６４】以上のように、第５の実施の形態の半導体
装置の製造方法によれば、高濃度のＢおよびＰを含んだ
ＢＰＳＧリフローを用いて、ギャップフィルを行って
も、不純物濃度の低下処理および析出物の除去処理が施
されるために、不純物濃度の低下処理によって生成され
た低濃度ＢＰＳＧ膜６の表面への新たな析出物が少なく
なり、半導体集積回路の歩留まり、信頼性を向上させる
ことができる。
【００６５】（第６の実施の形態）図６は請求項６に対
応した本発明の第６の実施の形態の半導体装置の製造方
法を表す工程断面図である。以下、本発明の第６の実施
の形態の半導体装置の製造方法について、図６を参照し
ながら説明する。
【００６６】まず、図６（Ａ）に示すように、シリコン
基板１上に拡散層（図示せず）およびゲート電極２を形
成した後、不純物として例えばＢ（ボロン）とＰ（リ
ン）がそれぞれ約５ｗｔ％ドーピングされたシリコン酸
化膜（ＢＰＳＧ膜）３を５００ｎｍ堆積する。成膜方法
は例えば熱ＣＶＤ装置において４８０℃程度にシリコン
基板１を保った状態で、チャンバー圧力を２００Ｔｏｒ
ｒ（≒２６０００Ｐａ）に設定し、１２ｗｔ％程度のＯ
3 （オゾン）を流量６０００ｃｍ3 ／分、ＴＥＯＳを流
量５００ｍｇ／分、ＴＥＢを流量１８０ｍｇ／分、ＴＥ
ＰＯを流量３５ｍｇ／分でシリコン基板１上に供給して
形成する。ＢＰＳＧ膜３の上には、析出物４が存在して
いる。
【００６７】つぎに、図６（Ｂ）に示すように、アニー
ル炉にＯ2 を６ｓｌｍ、Ｈ2 を９．５ｓｌｍ供給して７
５０℃で３０分熱処理を行い、ＢＰＳＧ膜３をリフロー
させる。
【００６８】つぎに、図６（Ｃ）に示すように、ＢＰＳ
Ｇ膜３上に例えばＬＰＣＶＤ法でアモルファスシリコン
膜５を１０００ｎｍ程度堆積する。具体的には反応管圧
力を１．０Ｔｏｒｒ（≒１３３Ｐａ）に設定し、シリコ
ン基板１を５３０℃に保ちＳｉＨ4 を流量１０００ｃｍ
3 ／分、シリコン基板１上に供給して形成する。
【００６９】つぎに、図６（Ｄ）に示すように、アニー
ル炉にＮ2 を２０ｓｌｍ供給し７５０℃で２時間熱処理
を行い、ＢＰＳＧ膜３中のＢ，Ｐをアモルファスシリコ
ン膜５中に拡散させ、ＢＰＳＧ膜３中のＢ，Ｐの濃度を
低下させて低濃度ＢＰＳＧ膜３Ａとする。
【００７０】つぎに、図６（Ｅ）に示すように、アモル
ファスシリコン膜とシリコン酸化膜との間で４０以上の
選択比がある１．５％のＴＭＡＨ溶液（tetra-methyl-a
mmonium-hydorooxide）中に１５分浸漬し、アモルファ
スシリコン膜７と析出物４を除去して低濃度ＢＰＳＧ膜
３Ａを露出させる。つぎに純水によるリンスを行った後
乾燥させる。
【００７１】つぎに、図６（Ｆ）に示すように、シリカ
系のスラリーを用いて、ＢＰＳＧ膜６をＣＭＰ法で約４
００ｎｍ研磨して平坦化を行う。
【００７２】この実施の形態によれば、ＢＰＳＧ膜３上
のアモルファスシリコン膜５の堆積、ＢＰＳＧ膜３から
アモルファスシリコン膜５へのＢおよびＰの熱拡散によ
る、Ｂ，Ｐ濃度の低下処理および、アモルファスシリコ
ン膜５の除去に伴う析出物の除去処理がされ、新たな析
出が抑制されるために、図１０に示すように従来例と比
較して、１／２０のマイクロスクラッチ数になった。
【００７３】以上のように、第６の実施の形態の半導体
装置の製造方法によれば、高濃度のＢおよびＰを含んだ
ＢＰＳＧリフローを用いて、ギャップフィルを行って
も、Ｂ、Ｐ濃度の低下処理および析出物の除去処理が施
される。そのため、不純物濃度の低下処理によって生成
された低濃度ＢＰＳＧ膜６表面への新たな析出物が少な
くなる。そして、ＢＰＳＧ膜６の全体が低濃度化されて
いるので、ＣＭＰ法による平坦化工程でのマイクロスク
ラッチが減少する。その結果、半導体集積回路の歩留ま
り、信頼性を向上させることができる。
【００７４】
【発明の効果】本発明の請求項１記載の半導体装置の製
造方法によれば、高濃度の不純物を含んだシリコン酸化
膜のリフローを用いて、ギャップフィルを行っても、不
純物濃度の低下処理が施されるために、不純物濃度の低
下処理によって生成された低濃度のシリコン酸化膜の表
面への新たな析出物が少なくなり、半導体集積回路の歩
留まり、信頼性を向上させることができる。
【００７５】本発明の請求項２記載の半導体装置の製造
方法によれば、高濃度の不純物を含んだシリコン酸化膜
のリフローを用いて、ギャップフィルを行っても、不純
物濃度の低下処理が施されるために、不純物濃度の低下
処理によって生成された低濃度のシリコン酸化膜の表面
への新たな析出物が少なくなる。そして、シリコン酸化
膜全体が低濃度化されているので、ＣＭＰ法による平坦
化工程でのマイクロスクラッチが減少する。その結果、
半導体集積回路の歩留まり、信頼性を向上させることが
できる。
【００７６】本発明の請求項３記載の半導体装置の製造
方法によれば、高濃度の不純物を含んだシリコン酸化膜
のリフローを用いて、ギャップフィルを行った後、シリ
コン酸化膜の表面へ析出物が発生しても、スパッタエッ
チングで取り除かれ、さらに不純物濃度の低下処理が施
されるために、不純物濃度の低下処理によって生成され
た低濃度のシリコン酸化膜の表面への新たな析出物が少
なくなり、半導体集積回路の歩留まり、信頼性を向上さ
せることができる。
【００７７】本発明の請求項４記載の半導体装置の製造
方法によれば、高濃度の不純物を含んだシリコン酸化膜
のリフローを用いて、ギャップフィルを行っても、不純
物濃度の低下処理が施される。そのため、不純物濃度の
低下処理によって生成された低濃度のシリコン酸化膜の
表面への新たな析出物が少なくなる。そして、シリコン
酸化膜全体が低濃度化されているので、ＣＭＰ法による
平坦化工程でのマイクロスクラッチが減少する。その結
果、半導体集積回路の歩留まり、信頼性が向上する。
【００７８】本発明の請求項５記載の半導体装置の製造
方法によれば、高濃度の不純物を含んだシリコン酸化膜
のリフローを用いて、ギャップフィルを行っても、不純
物濃度の低下処理および析出物の除去処理が施されるた
めに、不純物濃度の低下処理によって生成された低濃度
のシリコン酸化膜の表面への新たな析出物が少なくな
り、半導体集積回路の歩留まり、信頼性を向上させるこ
とができる。
【００７９】本発明の請求項６記載の半導体装置の製造
方法によれば、高濃度の不純物を含んだシリコン酸化膜
のリフローを用いて、ギャップフィルを行っても、不純
物濃度の低下処理および析出物の除去処理が施される。
そのため、不純物濃度の低下処理によって生成された低
濃度のシリコン酸化膜表面への新たな析出物が少なくな
る。そして、シリコン酸化膜の全体が低濃度化されてい
るので、ＣＭＰ法による平坦化工程でのマイクロスクラ
ッチが減少する。その結果、半導体集積回路の歩留ま
り、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の製造
方法を示す工程断面図である。
【図２】本発明の第２の実施の形態の半導体装置の製造
方法を示す工程断面図である。
【図３】本発明の第３の実施の形態の半導体装置の製造
方法を示す工程断面図である。
【図４】本発明の第４の実施の形態の半導体装置の製造
方法を示す工程断面図である。
【図５】本発明の第５の実施の形態の半導体装置の製造
方法を示す工程断面図である。
【図６】本発明の第６の実施の形態の半導体装置の製造
方法を示す工程断面図である。
【図７】従来の半導体装置の製造方法を示す工程断面図
である。
【図８】他の従来の半導体装置の製造方法を示す工程断
面図である。
【図９】ＢＰＳＧ表面への析出物個数を示すグラフであ
る。
【図１０】ＣＭＰ工程におけるマイクロスクラッチ発生
数を示すグラフである。
【符号の説明】
１ シリコン基板 ２ ゲート電極 ３ ＢＰＳＧ膜 ４ 析出物 ５ アモルファスシリコン膜 ６ 低濃度ＢＰＳＧ膜 ７ 不純物が拡散したアモルファスシリコン膜 ８ マイクロスクラッチ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に不純物がドーピングされ
    たシリコン酸化膜を形成する工程と、 前記シリコン酸化膜をリフローさせる工程と、 前記シリコン酸化膜上にアモルファスシリコン膜を形成
    する工程と、 前記シリコン酸化膜中の不純物が前記アモルファスシリ
    コン膜中に拡散するように熱処理をする工程と、 不純物が拡散した前記アモルファスシリコン膜を酸化さ
    せるための熱処理をする工程とを含む半導体装置の製造
    方法。
  2. 【請求項２】 不純物濃度が下がったシリコン酸化膜を
    ＣＭＰ法により平坦化する工程を含む請求項１記載の半
    導体装置の製造方法。
  3. 【請求項３】 半導体基板上に不純物がドーピングされ
    たシリコン酸化膜を形成する工程と、 前記シリコン酸化膜をリフローさせる工程と、 前記シリコン酸化膜表面を除去したのち、不純物が析出
    する前に前記シリコン酸化膜上にアモルファスシリコン
    膜を形成する工程と、 前記シリコン酸化膜中の不純物が前記アモルファスシリ
    コン膜中に拡散するように熱処理をする工程と、 不純物が拡散した前記アモルファスシリコン膜を酸化さ
    せるための熱処理をする工程とを含む半導体装置の製造
    方法。
  4. 【請求項４】 不純物濃度が下がったシリコン酸化膜を
    ＣＭＰ法により平坦化する工程を含む請求項３記載の半
    導体装置の製造方法。
  5. 【請求項５】 半導体基板上に不純物がドーピングされ
    たシリコン酸化膜を形成する工程と、 前記シリコン酸化膜をリフローさせる工程と、 前記シリコン酸化膜上にアモルファスシリコン膜を形成
    する工程と、 前記シリコン酸化膜中の不純物が前記アモルファスシリ
    コン膜中に拡散するように熱処理をする工程と、 不純物が拡散したアモルファスシリコン膜を除去する工
    程とを含む半導体装置の製造方法。
  6. 【請求項６】 不純物濃度が下がったシリコン酸化膜を
    ＣＭＰ法により平坦化する工程を含む請求項５記載の半
    導体装置の製造方法。
JP2000008497A 2000-01-18 2000-01-18 半導体装置の製造方法 Pending JP2001203199A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000008497A JP2001203199A (ja) 2000-01-18 2000-01-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000008497A JP2001203199A (ja) 2000-01-18 2000-01-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001203199A true JP2001203199A (ja) 2001-07-27

Family

ID=18536755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000008497A Pending JP2001203199A (ja) 2000-01-18 2000-01-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001203199A (ja)

Similar Documents

Publication Publication Date Title
US6194304B1 (en) Semiconductor device and method of fabricating the same
USRE37786E1 (en) Copper-based metal polishing solution and method for manufacturing semiconductor device
US7432192B2 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
JP2000164716A (ja) 半導体装置及びその製造方法
US5468682A (en) Method of manufacturing semiconductor device using the abrasive
JP3509510B2 (ja) 半導体装置およびその製造方法
JP3827056B2 (ja) 層間絶縁膜の形成方法及び半導体装置
US6245659B1 (en) Semiconductor device and method for manufacturing the same
US6812140B2 (en) Method for contact profile improvement
US6287948B1 (en) Semiconductor device and method for making pattern data
US6720660B1 (en) Semiconductor device and method for manufacturing the same
JP2001203199A (ja) 半導体装置の製造方法
JP2000058646A (ja) 半導体装置の製造方法
JPH07297186A (ja) 半導体装置の製造方法
JPH09232313A (ja) 埋め込み導電層の形成方法
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
JP3456392B2 (ja) 半導体装置の製造方法
US6054397A (en) BPSG planarization method having improved planarity and reduced chatter mark defects
JP2009094477A (ja) 半導体素子の金属配線形成方法
US6169026B1 (en) Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer
JP4273268B2 (ja) 半導体装置およびその製造方法
JP2001168100A (ja) 半導体装置の製造方法
KR100935189B1 (ko) 반도체소자의 층간막 평탄화 방법
JPH0590193A (ja) 半導体装置の製造方法