JP2001198334A - パチンコ機および記録媒体 - Google Patents

パチンコ機および記録媒体

Info

Publication number
JP2001198334A
JP2001198334A JP2000013963A JP2000013963A JP2001198334A JP 2001198334 A JP2001198334 A JP 2001198334A JP 2000013963 A JP2000013963 A JP 2000013963A JP 2000013963 A JP2000013963 A JP 2000013963A JP 2001198334 A JP2001198334 A JP 2001198334A
Authority
JP
Japan
Prior art keywords
control
board
control circuit
main
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000013963A
Other languages
English (en)
Other versions
JP3811779B2 (ja
Inventor
Isao Kishi
勇夫 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maruhon Industry Co Ltd
Original Assignee
Maruhon Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maruhon Industry Co Ltd filed Critical Maruhon Industry Co Ltd
Priority to JP2000013963A priority Critical patent/JP3811779B2/ja
Publication of JP2001198334A publication Critical patent/JP2001198334A/ja
Application granted granted Critical
Publication of JP3811779B2 publication Critical patent/JP3811779B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)

Abstract

(57)【要約】 【課題】 主制御回路から制御コマンドを音声出力装置
が正確に入力できるパチンコ機を実現する。 【解決手段】 主電源70を立上げるとDC/DCコン
バータ83から各基板へ5V電源が供給され、電源電圧
監視用IC84の最低動作電圧以上になると総ての基板
においてシステムリセット信号が出力され安定する。続
いて5V電源が電圧Vusに達してから時間Trs後に音声
制御装置79に備えられた音声制御基板などのサブ化基
板のシステムリセット信号が解除され、各サブ化基板そ
れぞれの制御が開始される。そしてDC/DCコンバー
タ82から各基板に12V電源が供給され、その12V
電源が電圧Vuhに達してから時間Trh後に払出制御基板
200のシステムリセット信号が解除され、そして12
V電源が電圧Vumに達してから時間Trm後に主基板10
0のリセットシステムリセット信号が解除される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、コンピュータによっ
て遊技を制御するパチンコ機に関する。
【0002】
【従来の技術】従来、この種のパチンコ機として、遊技
球が所定の領域を通過すると、図柄表示装置によって複
数の図柄が変動表示され、その停止図柄が所定の図柄に
揃った場合に大当りを発生させ、大入賞口を複数回開放
することにより、大量の賞球を払出可能なものが知られ
ている。このようなパチンコ機では、遊技を制御するた
めの回路が多数使用されている。たとえば、大当りか否
かの判定を行うCPUが搭載された主制御回路、この主
制御回路から払出制御コマンドを受信して賞球の払出し
を制御する払出制御回路、図柄の表示制御を行う特別図
柄制御回路、遊技中の効果音などを制御する音声制御回
路、入賞時に点灯するLEDや飾りLEDなどを制御す
るランプ制御回路などが使用されている。また、所定の
回路間には、信号や電源を中継するための中継基板が設
けられている。そして、主電源から供給される電源は、
まず主制御回路に供給され、その主制御回路において各
回路に必要な電圧に変圧し、その変圧した電圧を主制御
回路から各回路へ供給している。
【0003】
【発明が解決しようとする課題】しかし、上記従来のパ
チンコ機は、最初に電源が供給される主制御回路が最初
に制御を開始し、その後で音声制御装置が制御を開始す
るとすると、たとえば、停電後に電源が復帰した際に、
主制御回路から音声制御装置へ制御コマンドを送信する
タイミングにおいて、まだ音声制御装置が制御を開始し
ていない場合は、音声制御装置が上記制御コマンドの一
部または全部を受信できないおそれがある。つまり、従
来のパチンコ機は、音声出力装置が主制御回路から出力
された制御コマンドを正確に入力できないために、音声
を正確に出力することができないおそれがあるという問
題がある。
【0004】そこでこの発明は、上記問題を解決するた
めになされたものであり、主制御回路から制御コマンド
を音声出力装置が正確に入力できるパチンコ機を実現す
ることを目的とする。
【0005】
【課題を解決するための手段・作用および効果】この発
明は、上記目的を達成するため、請求項1に記載の発明
では、制御コマンドを出力する主制御回路と、この主制
御回路から出力される前記制御コマンドを入力した際に
音声を出力する音声出力装置と、前記主制御回路および
音声出力装置に必要な電源をそれぞれ生成して前記主制
御回路および音声出力装置へ供給するとともに、前記音
声出力装置の制御を開始した後に前記主制御回路の制御
を開始する制御手段とを備えたという技術的手段を用い
る。
【0006】制御手段は、制御コマンドを出力する主制
御回路と、この主制御回路から出力される前記制御コマ
ンドを入力した際に音声を出力する音声出力装置とに必
要な電源をそれぞれ生成して主制御回路および音声出力
装置へ供給するとともに、音声出力装置の制御を開始し
た後に主制御回路の制御を開始する。つまり、主制御回
路から制御コマンドを入力する音声出力装置が、制御コ
マンドを出力する主制御回路よりも先に制御を開始する
ことができるため、音声出力装置が、主制御回路から出
力される制御コマンドの一部または全部を入力できなく
なるおそれがない。
【0007】請求項2に記載の発明では、請求項1に記
載のパチンコ機において、前記制御手段は、前記主制御
回路の制御を終了した後に前記音声出力装置の制御を終
了するという技術的手段を用いる。
【0008】たとえば、遊技球が入賞したことを主制御
回路が検出し、主制御回路から音声出力装置に対して制
御コマンドが送出されるものとする。この場合、音声出
力装置が主制御回路よりも先に制御を終了してしまう
と、電源遮断直前に遊技球が入賞し、主制御回路から音
声出力装置に対して上記制御コマンドが送出されても、
その制御コマンドを音声出力装置が受信できないため、
音声出力装置によって音声が出力されることなく、電源
遮断により遊技が停止してしまうので、遊技者は遊技球
の入賞が検出されたか否かを知ることができないという
問題がある。しかし、主制御回路の制御を終了した後に
音声出力装置の制御を終了することにより、少なくとも
電源遮断直前に主制御回路から音声出力装置に送出され
た制御コマンドを音声出力装置が受信できなくなるとい
う事態を回避できるため、音声出力装置によって音声を
僅かな時間でも出力できる。したがって、電源遮断直前
に遊技球が入賞したことが検出されたことを遊技者に知
らせることができる。
【0009】請求項3に記載の発明では、請求項1また
は請求項2に記載のパチンコ機において、払出すべき賞
球の数を示すデータを記憶する賞球データ記憶媒体と、
前記主制御回路の制御を終了した後、前記賞球データ記
憶媒体へのアクセスを所定の時間禁止するアクセス禁止
手段とを備えたという技術的手段を用いる。
【0010】つまり、アクセス禁止手段は、主制御回路
の制御を終了した後、賞球データ記憶媒体へのアクセス
を所定の時間禁止するため、主制御回路の制御終了後
に、賞球の数を示すデータが書換えられるおそれがな
い。
【0011】請求項4に記載の発明では、請求項3に記
載のパチンコ機において、前記賞球データ記憶媒体に記
憶されているデータをバックアップするバックアップ電
源を備えたという技術的手段を用いる。
【0012】つまり、電源が遮断された場合であって
も、賞球データ記憶媒体に記憶されているデータをバッ
クアップすることができるため、電源が復活したとき
に、賞球データ記憶媒体に記憶されているデータに基づ
いて正確な数の賞球を払出すことができる。
【0013】請求項5に記載の発明では、請求項1ない
し請求項4のいずれか1つに記載のパチンコ機におい
て、前記音声出力装置は、自身が正常に機能することを
検査した後に制御を開始するという技術的手段を用い
る。
【0014】つまり、音声出力装置は、自身が正常に機
能することを検査した後に制御を開始するため、自身の
機能に異常があることを検出することができる。
【0015】請求項6に記載の発明では、請求項1ない
し請求項5のいずれか1つに記載のパチンコ機におい
て、前記主制御回路は、自身が正常に機能することを検
査した後に制御を開始するという技術的手段を用いる。
【0016】つまり、主制御回路は、自身が正常に機能
することを検査した後に制御を開始するため、自身の機
能に異常があることを検出することができる。たとえ
ば、主制御回路が、自身が実行するコンピュータプログ
ラムが記録された記録媒体を備える場合は、そのコンピ
ュータプログラムの中に異常があることを検出すること
ができる。
【0017】請求項7に記載の発明では、制御コマンド
を出力する主制御回路と、この主制御回路から出力され
る前記制御コマンドを入力した際に音声を出力する音声
出力装置と、前記主制御回路および音声出力装置に必要
な電源をそれぞれ生成して前記主制御回路および音声出
力装置へ供給する電源回路とを有するパチンコ機に備え
られた記録媒体であって、前記主制御回路および音声出
力装置の制御開始順序および制御終了順序の少なくとも
一方を制御するコンピュータプログラムが記録された記
録媒体という技術的手段を用いる。
【0018】つまり、コンピュータによって遊技を制御
するパチンコ機は、たとえば、後述する発明の実施の形
態に記載するように、パチンコ機に設けられたROMな
どの記録媒体に記録されたコンピュータプログラムをC
PUが実行することにより機能することから、上記コン
ピュータプログラムを記録したROMなどの記録媒体を
使用することにより、請求項1ないし請求項6のいずれ
か1つに記載のパチンコ機を実現できる。
【0019】
【発明の実施の形態】〔第1実施形態〕以下、この発明
に係るパチンコ機の実施形態について図を参照して説明
する。なお、以下の実施形態では、この発明に係るパチ
ンコ機として、いわゆる第1種パチンコ機を例に挙げて
説明する。 [全体の主要構成]まず、この実施形態のパチンコ機の
主要構成について図1を参照して説明する。図1は、こ
の実施形態のパチンコ機を正面から見た説明図である。
パチンコ機10には、前枠11が開閉可能に備えられて
おり、その前枠11には、金枠12が開閉可能に取付け
られており、さらに金枠12には、ガラス枠13が開閉
可能に取付けられている。ガラス枠13の内部には、遊
技盤14が設けられている。前枠11の右下には、遊技
球を遊技盤14へ発射する発射モータ(図3に符号15
eで示す)を操作するための発射ハンドル15aが回動
可能に取付けられており、遊技盤14の左方には、発射
された遊技球を遊技領域へ案内するガイドレール16が
設けられている。発射ハンドル15aには、発射操作を
停止するための発射停止ボタン15bが設けられてい
る。
【0020】前枠11の右側には、ガラス枠13開閉用
の鍵を差し込む鍵穴15を備えた鍵穴飾り17が設けら
れおり、前枠11の上方には、枠ランプ18aが設けら
れている。ガラス枠13の下には、前面板19が設けら
れており、この前面板19の左側上部には、賞球や貸球
が供給される賞球・貸球供給口20aが形成されてお
り、この賞球・貸球供給口20aの供給側には、その賞
球・貸球供給口20aから供給された賞球や貸球を溜め
ておくための上受け皿20が取り付けられている。上受
け皿20の下方には、上受け皿20の収容可能数を超え
て流下した賞球や上受け皿球抜きレバー20bの操作に
より上受け皿20から排出された遊技球などを排出する
排出口21aが形成されている。排出口21aの排出側
には、その排出口21aから排出された遊技球を収容し
ておくための下受け皿21が設けられている。また、前
枠11の左側には、プリペイドカードを挿入するスリッ
ト22aを有するプリペイドカードユニットなどの遊技
機外装置部分22が設けられている。
【0021】[遊技盤14の主要構成]次に、遊技盤1
4の主要構成についてそれを示す図2を参照して説明す
る。遊技盤14の略中央には、センターケース30が備
えられている。センターケース30には、天入賞口31
と、3個のLEDからなる普通図柄表示装置34と、こ
の普通図柄表示装置34の作動される回数を表示する4
個のLEDからなる普通図柄記憶表示LED35と、液
晶表示で複数の図柄、たとえば0〜9の特別図柄を特別
図柄表示器32bに変動表示する特別図柄表示装置32
と、この特別図柄表示装置32の始動回数を表示する4
個のLEDからなる特別図柄記憶表示LED36とが備
えられている。
【0022】センターケース30の左右には、普通図柄
表示装置34を作動させるための普通図柄作動ゲート2
6,26が設けられている。センターケース30の下方
には、特別図柄表示装置32を作動させる機能を有する
第1種始動口27が設けられており、この第1種始動口
27の下方には普通図柄表示装置34の停止図柄が当た
り図柄となった場合に両翼を開放する普通電動役物28
が設けられている。開放された普通電動役物28は、第
1種始動口27と同様に、特別図柄表示装置32を作動
開始させる機能を備えている。普通電動役物28の下方
には、特別図柄表示装置32の停止図柄が当たり図柄と
なった場合に作動する変動入賞装置40が設けられてい
る。
【0023】この変動入賞装置40には、当たりの発生
時に開放される扉形式の大入賞口41が開閉可能に取り
付けられており、この大入賞口41の両側には、下入賞
口29,29がそれぞれ設けられている。また、大入賞
口41の内部には、大入賞口41を連続して開放する機
能を有する特定領域42と、この特定領域42を通過し
た遊技球を検出する特定領域スイッチ(図3に符号42
aで示す)と、大入賞口41に入賞した遊技球の数Pを
カウントする大入賞口スイッチ(図3に符号43aで示
す)とが設けられている。
【0024】その他、遊技盤14には、風車23,23
と、袖入賞口24,24と、コーナー飾りランプ18
b,18bと、入賞時に点灯する入賞ランプ18cと、
球切れ時に点灯する球切れランプ18dと、サイド飾り
ランプ18e,18eと、入賞しなかった遊技球をアウ
ト球として回収するアウト口45とが設けられている。
また、遊技盤14には、多くの釘28が打ち込まれてお
り、遊技盤14に発射された遊技球は、釘28間を乱舞
しながら落下する。
【0025】[パチンコ機10の電気的構成]次に、パ
チンコ機10の電気的構成についてそれをブロックで示
す図3を参照して説明する。パチンコ機10には、主基
板100が設けられており、この主基板100には、マ
イクロプロセッサ110が搭載されている。マイクロプ
ロセッサ110には、遊技の制御を実行するメインCP
U112と、このメインCPU112が各種制御を実行
するための各種制御プログラムが記録されたROM11
4と、メインCPU112が各種制御プログラムを実行
する際にROM114から読出された制御プログラムや
遊技中に発生する大当りに関するデータなどの各種デー
タを一時的に格納するRAM116とが搭載されてい
る。
【0026】主基板100には、次に記載するものが電
気的に接続されている。電源基板80、賞球の払出しな
どを制御する払出制御基盤200、特別図柄表示装置3
2、遊技盤14に設けられたランプ類を制御するランプ
制御装置75、遊技中の効果音などを再生する音声制御
装置79、遊技球の第1種始動口27の通過を検出する
第1種始動口スイッチ27a、入賞や大当りなどに関す
る遊技盤情報をパチンコホールの管理室などに設けられ
たコンピュータ(図示省略)へ送信するための遊技枠情
報端子基板52、盤面中継基板51、遊技枠中継基板5
3である。
【0027】払出制御基盤200には、主基板100か
ら送出される制御コマンドを入力して動作するマイクロ
プロセッサ210が搭載されており、マイクロプロセッ
サ210には、賞球の払出しなどを制御するサブCPU
212と、このサブCPU212が賞球の払出しなどの
制御を実行するための各種制御プログラムが記録された
ROM214と、サブCPU212が各種制御プログラ
ムを実行する際にROM214から読出された制御プロ
グラムや遊技中に発生する賞球数などの各種データを一
時的に格納するRAM216とが搭載されている。ま
た、払出制御基盤200には、電源基板80、CR接続
基板56、発射モータ15eを駆動するための発射モー
タ駆動基板15c、遊技枠情報端子基板52および払出
中継基板55が電気的に接続されている。
【0028】遊技枠中継基板53には、下受け皿21が
賞球で満杯になったことを検出する満杯検出スイッチ2
1bおよびセンサ中継基板54が電気的に接続されてい
る。センサ中継基板54は、賞球ユニット62に備えら
れた賞球払出センサ62a,62bおよび払出中継基板
55と電気的に接続されている。賞球ユニット62は、
賞球払出センサ62a,62bおよび賞球払出モータ6
2cを備える。賞球の払出機構は、賞球の払出しを効率
良く行うために2カ所設けられており、各払出機構は賞
球払出モータ62cによって駆動される。また、賞球払
出センサ62aは一方の機構に設けられており、賞球払
出センサ62bは他方の機構に設けられている。賞球払
出センサ62a,62bによる検出信号は、センサ中継
基板54から遊技枠中継基板53を介して主基板100
へ送出されるとともに、払出中継基板55を介して払出
制御基板200へ送出される。そして払出制御基板20
0に搭載されたサブCPU212は、賞球払出センサ6
2a,62bから送出された検出信号を取込み、払い出
された賞球数をカウントする。たとえば、サブCPU2
12は、検出信号を取り込むごとに、15個の賞球払出
しを記憶するRAM216内のエリアの値から「1」を
減算する。
【0029】払出中継基板55には、貸球がなくなった
ことを検出する貸球切れスイッチ61、賞球払出モータ
62cおよび貸球ユニット63が電気的に接続されてい
る。盤面中継基板51には、次に記載するものが電気的
に接続されている。普通電動役物28を開閉させる普通
電動役物ソレノイド28a、普通図柄表示装置34、普
通図柄作動ゲート26に設けられたゲートスイッチ26
a、大入賞口スイッチ43a、袖入賞口24への入賞を
検出する袖入賞口スイッチ24a、下入賞口29への入
賞を検出する下入賞口スイッチ29a、天入賞口31へ
の入賞を検出する天入賞口スイッチ31aおよび大入賞
口中継基板50である。
【0030】大入賞口中継基板50には、特定領域ソレ
ノイド42b、大入賞口ソレノイド43bおよび特定領
域スイッチ42aが電気的に接続されている。電源基板
80は、CR接続基板56と電気的に接続されており、
CR接続基板56には、プリペイドカードの残りの度数
を表示する度数表示基板やプリペイドカードを読取る装
置などを備える遊技機外装置部分22と電気的に接続さ
れている。電源基板80は、AC24V(50Hz/6
0Hz)の主電源70から電源の供給を受ける。なお、
この実施形態では、ゲートスイッチ26a、各入賞口ス
イッチおよび賞球払出センサとして近接スイッチを用い
る。
【0031】(音声制御装置79の電気的構成)ここ
で、音声制御装置79の主な電気的構成について、それ
を示す図4を参照して説明する。音声制御装置79は、
スピーカ79a、スピーカ中継基板79b、アンプ79
c、音源用IC79dおよび音声制御基板79fを備え
る。主基板100は、入賞時や大当り発生時などに、ス
ピーカ79aによって再生すべき内容を指示する制御コ
マンドを音声制御基板79fに搭載されたCPU79g
へ送出する。CPU79gは、主基板100からライン
100bを介して送出された制御コマンドを受信すると
ともに、その受信した制御コマンドの種類をROM79
hに格納されたコンピュータプログラムに従って解析
し、その解析結果は、一時的にRAM79iに格納され
る。
【0032】続いてCPU79gは、上記解析結果を音
源用IC79dへ送出する。続いて音源用IC79d
は、解析結果に対応した音源データを音源用ROM79
eから読出すとともに、その読出した音源データをアナ
ログの音声信号に変換する。その音声信号は、アンプ7
9cによって所定の大きさに増幅され、スピーカ中継基
板79bを介してスピーカ79aに出力される。これに
より、スピーカ79aは、主基板100から送出された
制御コマンドに対応した音声、たとえば入賞時や大当り
発声時の効果音を再生する。
【0033】[主なハードウエア構成]次に、パチンコ
機10の主なハードウエア構成についてそれを示す図5
を参照して説明する。なお、ここでは、主基板100の
メインCPU112および払出制御基板200のサブC
PU212間のインターフェースにおけるハードウエア
構成を例に挙げて説明する。主基板100のメインCP
U112から出力された各種制御コマンドは、メインC
PUバス118を介して出力ポート120へ出力され、
その出力された各種制御コマンドは、メインCPUパラ
レル出力ポート124を介して出力バッファ126に一
時的に蓄積された後、サブCPU212に接続された入
力バッファ220に蓄積される。そして、メインCPU
112から出力された転送信号が、メインCPUバス1
18から出力ポート122、出力バッファ128および
入力バッファ222を介してサブCPU212のトリガ
入力(TRG2)226に入力されると、入力バッファ
220に蓄積されている各種制御コマンドがサブCPU
パラレル入力ポート228を介してサブCPU212の
入力ポート224に取り込まれる。そして、サブCPU
212は、取込んだ各種制御コマンドが何を意味する制
御コマンドであるかなどの解析を行い、その解析結果に
基づいて賞球ユニット62に賞球払出命令を出力するな
どの制御を行う。なお、主基板100のメインCPU1
12と払出制御基板200以外の基板に搭載されたサブ
CPUとの間のハードウエア構成も上述した構成と同じ
構成である。
【0034】[電源基板80の主要構成、電源基板80
と各基板との接続関係]次に、電源基板80の主要構
成、電源基板80と各基板との接続関係について図6お
よび図7を参照して説明する。図6は、電源基板80の
主要構成を各基板との接続関係と共に示す説明図であ
り、図7は、電源基板80と各基板との接続関係の詳細
を示す説明図である。図6に示すように、主電源70か
ら供給された24Vの交流電流は、フューズF1を介し
て整流回路81によって32Vの直流に変換され、主基
板100および払出制御基板200にそれぞれ供給され
る。また、32Vの直流は、DC/DCコンバータ82
によって12Vに変圧される。この12Vの直流は、主
基板100、特別図柄表示装置32、ランプ制御装置7
5、音声制御装置79および払出制御基板200へそれ
ぞれ供給される。また、主電源70の交流24Vは、フ
ューズF2を介して24Vライン85によってCR接続
基板56に供給される。
【0035】主基板100に供給された32Vの直流
は、盤面中継基板51(図3)に供給され、普通電動役
物ソレノイド28aを駆動する。特別図柄表示装置32
に供給された12Vの直流は、特別図柄表示器の液晶な
どを駆動し、ランプ制御装置75に供給された12Vの
直流は、コーナー飾りランプ18bや入賞ランプ18c
などのランプ類を点灯または点滅させる。音声制御装置
79に供給された12Vの直流は、音声回路を介してス
ピーカを駆動し、払出制御基板200に供給された12
Vの直流は、払出中継基板55を介して賞球ユニット6
2や貸球ユニット63に供給され、賞球払出モータ62
cなどを駆動する。また、払出制御基板200に供給さ
れた32Vの直流は、払出中継基板69を介して貸球ユ
ニット63(図3)に供給され、供給する貸球を所定数
で区切るシャッター部材を動作させるソレノイドを駆動
する。
【0036】また、DC/DCコンバータ82によって
12Vに変圧された直流電流は、DC/DCコンバータ
83によって5Vに変圧され、この5Vの直流は、主基
板100、特別図柄表示装置32、ランプ制御装置7
5、音声制御装置79および払出制御基板200へそれ
ぞれ供給される。主基板100に供給された5Vの直流
は、マイクロプロセッサ110(図3)の駆動電源とな
り、払出制御基板200に供給された5Vの直流は、マ
イクロプロセッサ210(図3)の駆動電源となる。ま
た、音声制御装置79に供給された5Vの直流は、音声
制御基板79f(図4)に搭載されたCPU79gや音
源用IC79dの駆動電源となる。
【0037】つまり、各基板の電源は、総て単一の電源
基板80から供給されており、電源基板80が各基板の
電源を制御する。このため、製造機種ごとに基板構成が
異なる場合であっても、電源基板80から各基板へ電源
供給ラインを配線するだけでよいため、電源の供給経路
および各基板の変圧回路などを製造機種ごとに設計する
必要がない。したがって、基板設計の自由度を高めるこ
とができるため、パチンコ機の製造歩留まりを良くする
ことができる。また、各基板ごとに変圧回路を設ける必
要がないため基板の省スペース化を図ることができる。
【0038】図7に示すように、電源基板80には、主
基板100へ電源を供給するためのNo.1〜6の6ピ
ンのコネクタCN2aが取付けられており、このコネク
タCN2aは、ケーブルL1によって主基板100に取
付けられたコネクタCN1と接続される。ケーブルL1
の一端には、コネクタCN2aと接続するための端子C
N2bが取付けられており、他端には主基板100側の
コネクタCN1と接続するための端子(図示せず)が取
付けられている。また、電源基板80には、払出制御基
板200へ電源を供給するためのNo.1〜8の8ピン
のコネクタCN3aが取付けられており、このコネクタ
CN3aは、ケーブルL2によって払出制御基板200
に取付けられたコネクタCN1と接続される。ケーブル
L2の一端には、コネクタCN3aと接続するための端
子CN3bが取付けられており、他端には払出制御基板
200側のコネクタCN1と接続するための端子(図示
せず)が取付けられている。
【0039】さらに、電源基板80には、コネクタCN
7a,CN4a,CN5a,CN6a,CN1aが取付
けられている。コネクタCN7aは、ケーブルL3によ
ってCR接続基板56と接続されており、ケーブルL3
の一端にはコネクタCN7aと接続するための端子CN
7bが取付けられており、他端にはCR接続基板56側
のコネクタCN2と接続するための端子(図示せず)が
取付けられている。コネクタCN4aは、ケーブルL4
によって特別図柄表示装置32に設けられた特別図柄制
御基板32aと接続されており、ケーブルL4の一端に
はコネクタCN4aと接続するための端子CN4bが取
付けられており、他端には特別図柄制御基板32a側の
コネクタCN1と接続するための端子(図示せず)が取
付けられている。
【0040】コネクタCN5aは、ケーブルL5によっ
てランプ制御装置75に設けられたランプ制御基板75
aと接続されており、ケーブルL5の一端にはコネクタ
CN5aと接続するための端子CN5bが取付けられて
おり、他端にはランプ制御基板75a側のコネクタCN
1と接続するための端子(図示せず)が取付けられてい
る。コネクタCN6aは、ケーブルL6によって音声制
御装置79に設けられた音声制御基板79aと接続され
ており、ケーブルL6の一端にはコネクタCN6aと接
続するための端子CN6bが取付けられており、他端に
は音声制御基板79a側のコネクタCN1と接続するた
めの端子(図示せず)が取付けられている。コネクタC
N1aは、電源コードL7によって主電源70と接続さ
れており、電源コードL7の一端にはコネクタCN1a
と接続するための端子CN1bが取付けられている。
【0041】また、ケーブルL4〜L6は端子のピンの
数が同じであるため、共通のケーブルを用いることがで
きる。したがって、端子のピンの数がそれぞれ異なるケ
ーブルを用いる場合よりもケーブルを選択する手間を省
くことができるため、ケーブルの接続処理を容易かつ短
時間で行うことができる。また、共通で用いることがで
きるケーブルの数が多いため、端子のピンの数が異なる
ケーブルを何種類も製造する場合よりも製造コストを低
減することができる。
【0042】[電圧監視機能]次に、電源基板80から
各基板へ供給されている電源の電圧を監視する機能につ
いて図6、図7および図8(B)を参照して説明する。
図8(B)は、電源電圧監視用ICの主要構成を示す説
明図である。図6に示すように、電源基板80には、各
基板に供給される電源の電圧を監視する電源電圧監視用
IC84が設けられている。電源電圧監視用IC84
は、電圧検出ラインA1,A2およびA3から、それぞ
れ32Vライン86,12Vライン87,5Vライン8
8の電圧を検出する。電源電圧監視用IC84は、図8
(B)に示すように、32Vライン86から検出した電
圧をデジタル信号に変換するA/D変換回路84aと、
12Vライン87から検出した電圧をデジタル信号に変
換するA/D変換回路84bと、5Vライ88ンから検
出した電圧をデジタル信号に変換するA/D変換回路8
4cとを備える。各A/D変換回路は、CPU84eに
接続されており、CPU84eは、各A/D変換回路か
ら出力されたデジタル信号を取り込んで電圧を演算する
とともに、その演算値に基づいて電圧低下などの判定を
行う。CPU84eは、各基板と接続されており、判定
結果によって各基板へRESET信号を出力し、所定電
圧に低下した基板をリセットする。
【0043】[データのバックアップ機能]次に、マイ
クロプロセッサ210に内蔵のRAM216に格納され
たデータをバックアップする機能について図6および図
8(A)を参照して説明する。図8(A)は、電源基板
80とマイクロプロセッサ210との接続関係を示す説
明図である。なお、以下の説明においてサブ化基板と
は、主基板100および払出制御基板200以外の音声
制御基板79fなどの各基板をいう。図6に示すよう
に、DC/DCコンバータ83と払出制御基板200と
を接続する電源供給ライン83aには、ダイオードD1
が直列接続されており、そのダイオードD1の出力側に
はバックアップ電源たるコンデンサC1が並列接続され
ている。このコンデンサC1は、DC/DCコンバータ
83から供給される5Vの直流電流によって充電され
る。そのコンデンサC1の放電電流は、図8(A)に示
すようにケーブルL2の中のバックアップ電源供給ライ
ンL2aを介してマイクロプロセッサ210の内蔵RA
Mバックアップ用電源端子VBBに供給される。
【0044】また、図8(A)に示すように、電圧監視
用IC84の出力の1つは、マイクロプロセッサ210
のNMI(ノン・マスクブル・インタラプト)端子に接
続されている。ここで、ケーブルL2の一端に取付けら
れたコネクタCN3b(図7)を電源基板80に設けら
れたコネクタCN3aから外すか、あるいは、ケーブル
L2の他端に取付けられたコネクタ(図示せず)を払出
制御基板200側のコネクタCN1(図7)から外すこ
とにより、コンデンサC1からのバックアップ電源の供
給を停止させることができる。これにより、RAM21
6に格納されている賞球の払出しに重要なデータが静電
気ノイズや不正行為などによって書換えられた場合であ
っても、迅速かつ容易にバックアップ電源の供給を停止
させることができるため、データの書換えによる損失を
最小限にくい止めることができる。なお、この実施形態
では、コンデンサC1は、電気二重層コンデンサであ
り、公称静電容量は0.1F、定格電圧5.5Vであ
る。また、ケーブルL1〜L6は、FPC(フレキシブ
ル・プリント・サーキット)である。
【0045】[電源および払出制御基板の主な制御]次
に、各基板の電源の制御および払出制御基板200の主
な制御について図9ないし図13を参照して説明する。
図9はサブCPU212が実行するプログラムスタート
処理の流れを示すフローチャートであり、図10はサブ
CPU212が実行するメインプログラム処理の流れを
示すフローチャートである。図11はサブCPU212
が実行するコマンド入力処理の流れを示すフローチャー
トであり、図12はサブCPU212が実行するNMI
割込み処理の流れを示すフローチャートである。図13
は、各基板の電源の立上げから立下がりを示すタイミン
グチャートである。
【0046】(電源の立上げ)主電源70(図6)を立
上げると、DC/DCコンバータ83から各基板へ5V
電源が供給される。そして、各基板に搭載されたマイク
ロプロセッサに接続された電圧監視用ICの最低動作電
圧以上になると、総ての基板においてシステムリセット
信号(ローレベル)が出力され安定する。続いて5V電
源が電圧Vusに達してから時間Trs後にサブ化基板のシ
ステムリセット信号が解除され(ローレベル→ハイレベ
ル)、各サブ化基板それぞれの制御が開始される。この
とき、音声制御基板79fに搭載されたCPU79g
は、自身の機能をチェックした後に制御を開始する。そ
してDC/DCコンバータ82から各基板に12V電源
が供給され、その12V電源が電圧Vuhに達してから時
間Trh後に払出制御基板200のシステムリセット信号
が解除され、サブCPU212(図8(A))は、セキ
ュリティチェックを実行する。このセキュリティチェッ
クでは、ROM214に記録されているコンピュータプ
ログラムに異常が存在しないかなどのチェックを行う。
続いてセキュリティチェックが終了すると、サブCPU
212は動作を開始する。
【0047】(サブCPU212のプログラムスタート
処理)ここで、サブCPU212が実行するプログラム
スタート処理について図9を参照して説明する。サブC
PU212は、割込み禁止を設定し(ステップ(以下、
Sと略す)10)、メインルーチンからサブルーチンへ
移行するときにメインルーチンのアドレスを保持するた
めのスタックポインタをアドレスのボトムに設定する
(S12)。続いてサブCPU212は、RAM216
へのアクセス許可を設定し(S14)、割込みモードに
モード2を設定する(S16)。続いてサブCPU21
2は、インタラプトレジスタにモード2で使用するアド
レスを設定し(S18)、RAM216のチェックデー
タが正しいか否か、たとえばA5A5Hであるか否かを
判定し(S20)、チェックデータが正しい場合は(S
20:Yes)、RAM216内のバックアップ領域以
外を0クリア(初期化)し、チェックデータが正しくな
い場合は(S20:No)、RAM216の全領域(た
とえば256バイト)を総て0クリア(初期化)すると
ともにチェックデータ(たとえばA5A5H)をストア
する(S24)。
【0048】続いてサブCPU212は、サブCPU2
12の暴走を監視するタイマであるウオッチドッグタイ
マなどの内蔵ディバイスの初期設定を行い(S26)、
作業領域の初期設定を行う(S28)。続いてサブCP
U212は、割込み許可を設定し(S30)、このS3
0を繰り返す無限ループに移行する。そして、図13に
示すように12V電源が電圧Vumに達してから時間Trm
後に主基板100のシステムリセット信号が解除され、
主基板100のメインCPU112はセキュリティチェ
ックを実行した後に動作を開始する。この段階で、パチ
ンコ機10が遊技可能な状態になる。以上のように、サ
ブ化基板、払出制御基板200、主基板100の順序で
制御を開始することができるため、主基板100が管理
する総ての基板において主基板100からのコマンド受
信漏れが発生することがない。特に、主基板100から
制御コマンドを入力する特別図柄表示装置32が、制御
コマンドを出力する主基板100よりも先に制御を開始
することができるため、特別図柄表示装置32が、主基
板100から出力される制御コマンドの一部または全部
を入力できなくなるおそれがない。
【0049】(サブCPU212のメインプログラム処
理)ここで、払出制御基板200のサブCPU212が
実行するメインプログラム処理の流れについて図10を
参照して説明する。このメインプログラム処理は、CT
C(タイマカウンタ)218(図8(A))のチャンネ
ル3割込みによって実行される。サブCPU212は、
割込み許可を設定し(S100)、ウオッチドッグタイ
マをリスタートさせる(S200)。続いてサブCPU
212は、データやコマンドの出力処理(S300)、
入力処理(S400)、払い出す賞球数の記憶や払出命
令などの賞球処理(S500)、CR接続基板56(図
3)からのデータに基づいて貸球ユニット63を制御す
る貸球処理(S600)を実行する。
【0050】(サブCPU212のコマンド入力処理)
次に、サブCPU212が実行するコマンド入力処理の
流れについて図11を参照して説明する。このコマンド
入力処理は、CTC218のチャンネル2割込みによっ
て実行される。サブCPU212は、主基板100から
送出された払出コマンドなどの制御コマンドを入力し
(S50)、その入力した制御コマンドをチェックする
(S52)。たとえば、制御コマンドは8ビットの信号
で構成された2バイトであり、それを1バイトずつに振
り分ける。続いてサブCPU212は、その入力した制
御コマンドが何を意味する制御コマンドであるか、たと
えば5個の賞球の払出命令を示すものか、15個の賞球
の払出命令を示すものかなどを解析し(S54)、割込
み許可を設定する(S56)。このように、コマンド入
力処理はチャンネル2割込みに割り当てられており、後
述するNMI割込み処理に続く優先順位第2位で実行さ
れるため、たとえばサブCPU212が賞球払出モータ
62cへパルス出力を行っているときに主基板から賞球
払出の制御コマンドが送信された場合であっても、その
制御コマンドの解析を優先して行うことができる。した
がって、主基板100からの制御コマンド受信の取りこ
ぼしによる賞球払出ミスや賞球払出の遅れなどをなくす
ことができる。
【0051】(電源の立下げ)パチンコホールの営業終
了時の電源遮断、停電、あるいは電源の異常などによ
り、主電源70が遮断され、12V電源が電圧Vdmに達
すると、主基板100にシステムリセット信号が発生す
る(ハイレベル→ローレベル)。続いて12V電源が電
圧Vdh(たとえば10.3V)に達するとNMI信号が
生成され、このNMI信号は時間Tnmiの期間継続す
る。この時間Tnmiの期間内に賞球数などのデータがR
AM216にバックアップされる。このとき、コンデン
サC1(図6)の放電電流がマイクロプロセッサ210
のバックアップ用電源端子VBB(図8(A))に供給
されるため、RAM216は賞球データなどのデータの
記憶を維持することができる。また、ゲートスイッチ2
6aおよび各入賞口スイッチの動作電圧は、主基板10
0がリセットする電圧Vdmよりも低く設定されているた
め、主基板100の電圧が低下した場合であっても、遊
技球が図柄作動口を通過したことや入賞を検出すること
ができるため、遊技者が不利益をこうむるおそれがな
い。さらに、賞球払出センサ62a,62bの動作電圧
は、払出制御基板200がリセットする電圧Vdhよりも
低く設定されているため、払出制御基板200が電圧V
dhに低下した場合であっても、賞球数を正確にカウント
することができる。
【0052】(サブCPU212のNMI割込み処理)
ここで、サブCPU212が実行するNMI割込み処理
について図12を参照して説明する。サブCPU212
は、NMI信号が生成されると、RAM216に対する
アクセスレジスタにアクセス禁止を設定する(S7
0)。この割込み処理は、他の割込み処理よりも最優先
で実行される。つまり、RAM216へのアクセスを禁
止することにより、RAM216に格納されている賞球
データが書き換えられてしまうのを防止する。
【0053】たとえば、RAM216をバックアップす
るタイミングのときに、既に他の割込み処理が実行され
ており、新たな割込みを禁止していた場合に前記他の割
込み処理の処理時間が長くなると、その後に割込み処理
が許可され、RAM216へのアクセスを禁止しようと
しても間に合わず、RAM216の記憶内容の一部また
は全部を破壊してしまうおそれがある。そこで、NMI
割込み処理によってRAM216へのアクセスを禁止す
ることにより、RAM216の記憶内容の破壊を防止す
る。そして、時間Tnmiが経過するとNMI信号が停止
し、払出制御基板200にシステムリセット信号が発生
し、払出制御基板200がリセットされる。続いて、5
V電源が電圧Vdsに達すると、音声制御装置79などの
サブ化基板にシステムリセット信号が発生し、サブ化基
板がリセットされる。つまり、主制御回路の制御を終了
した後に音声出力装置の制御を終了することにより、少
なくとも電源遮断直前に主制御回路から音声出力装置に
送出された制御コマンドを音声出力装置が受信できなく
なるという事態を回避できるため、音声出力装置によっ
て音声を僅かな時間でも出力できる。したがって、電源
遮断直前に遊技球が入賞したことが検出されたことを遊
技者に知らせることができる。なお、RAM216がバ
ックアップされている期間中に電源が立ち上がった場合
は、サブCPU212は、RAM216に格納されてい
る賞球数を参照し、賞球払出モータ62c(図3)を駆
動し、上記賞球数に対応する賞球を払出す。
【0054】(電源監視処理)次に、電源電圧監視用I
C84に設けられたCPU84eが実行する電源電圧監
視処理の流れについて、それを示す図14のフローチャ
ートを参照して説明する。なお、ここでは、12Vライ
ン87の電圧を監視する場合を例に挙げて説明する。C
PU84eは、図示しないタイマからのタイミング信号
を取り込んで、電源電圧を検出するタイミングであると
判定すると(S80:Yes)、制御ライン84f(図
8(B))を介して各A/D変換回路へ制御信号を送出
する(S82)。この制御信号を取込んだ各A/D変換
回路は、それぞれの電圧ラインから電流を取込み、その
取込んだ電流の電圧値をデジタル信号に変換し、CPU
84eへ送出する。
【0055】そしてCPU84eは、取込んだデジタル
信号をカウントして電圧V2を演算し、その電圧V2が
所定電圧以下であるかを判定する(S86)。ここで、
所定電圧とは、たとえば基板が機能するために最低限必
要な動作電圧であり、12V電源の基板では、たとえ
ば、10.3Vである。続いてCPU84eは、電圧V
2が10.3V以下である場合は(S86:Yes)、
12Vの電源によって機能している各基板へRESET
信号を送出し(S88)、パチンコ機10の所定箇所
(たとえば、RESET信号を送出する基板上、あるい
はパチンコ機10の外部から視認可能な箇所など)に設
けられた報知LED89(図6)を点灯させる(S9
0)。この報知LED89の点灯により、電源電圧の低
下により、機能しなくなった基板が発生したことを報知
することができる。このため、基板の機能を復活させる
ための処置を早期に行うことができる。また、電源電圧
が正常な電圧に復活すると、電源電圧監視用IC84か
ら上記リセットされた各基板へリセット解除信号が送出
され、各基板のリセット状態が解除され、各基板が制御
を再開する。
【0056】以上のように、第1実施形態のパチンコ機
10を使用すれば、DC/DCコンバータ82によって
供給される12V電源の電圧上昇特性を利用することに
より、音声制御装置79のシステムリセットを解除した
後に主基板100のシステムリセットを解除することが
できるため、主基板100から送出する制御コマンドの
一部または全部を音声制御装置79が入力できなくなる
おそれがない。したがって、正確な音声を出力できなか
ったりするおそれがない。また、1つの電源電圧監視用
IC84が各基板の電源電圧を監視し、ある電圧の異常
を検出すると、その電圧が供給されている各基板を同時
にリセットし、あるいは、リセット状態を解除できるた
め、各基板の制御タイミングを高精度で制御できる。し
かも、各基板ごとに電源電圧監視用ICを設ける必要が
ないため、その分、各基板の省スペース化を図ることが
できる。
【0057】さらに、各基板に電源を供給する電源供給
手段も単一であるため、製造機種ごとに基板構成が異な
る場合であっても、電源基板から各基板へ電源供給ライ
ンを配線するだけでよいため、電源の供給経路および各
基板の変圧回路などを製造機種ごとに設計する必要がな
い。したがって、基板設計の自由度を高めることができ
るため、パチンコ機の製造歩留まりを良くすることがで
きる。また、各基板ごとに変圧回路を設ける必要がない
ため基板の省スペース化を図ることができる。なお、メ
インCPU112またはサブCPU212によって電圧
監視を行うようにすることもできる。この場合、電圧監
視を他の処理と独立させてもよいし、割込み処理にする
こともできる。
【0058】〔第2実施形態〕次に、この発明に係る第
2実施形態のパチンコ機について図15ないし図17を
参照して説明する。この第2実施形態のパチンコ機は、
各基板の制御開始および制御終了をソフト的に行うこと
を特徴とする。図15は各基板の制御を行う基板制御I
Cの主要構成を示す説明図である。図16は図15に示
すCPU302が実行する制御開始処理の流れを示すフ
ローチャートであり、図17はCPU302が実行する
制御終了処理の流れを示すフローチャートである。
【0059】図15に示すように、基板制御IC300
は、12Vラインおよび5Vラインから取込んだ電圧を
それぞれA/D変換回路84b,84cを用いてデジタ
ル信号に変換し、CPU302は、各A/D変換回路か
らデジタル信号を取込み、ROM304に格納されたコ
ンピュータプログラムにしたがって各電圧値を演算する
とともに、各基板の制御開始順序および制御終了順序を
制御する。RAM306は、ワークエリアまたはCPU
302の演算値の一時的な記憶などに用いられる。CP
U302は、プログラム実行時に各基板へリセット信号
またはリセット解除信号を送出する。
【0060】(制御開始処理)CPU302は、主電源
70から電源が供給されたことを検出し(S700:Y
es)、5Vライン88から取込んだ電圧V1が5Vに
上昇したことを検出すると(S702:Yes)、各基
板へシステムリセット信号を送出する(S704)。続
いてCPU302は、各基板へシステムリセット信号を
送出してからの経過時間T1が予め設定されている時間
Trsに達したことを検出すると(S706:Yes)、
サブ化基板へ送出しているシステムリセット信号を解除
する(S708)。続いてCPU302は12Vライン
87から取込んだ電圧V2が電圧Vusに上昇したことを
検出し(S710:Yes)、電圧V2が電圧Vusに上
昇してからの経過時間T2が予め設定されている時間T
rhに達したことを検出すると(S712:Yes)、払
出制御基板200へ送出しているシステムリセット信号
を解除する(S714)。
【0061】続いてCPU302は、電圧V2が電圧V
umに上昇したことを検出し(S716:Yes)、電圧
V2が電圧Vumに上昇してからの経過時間T3が予め設
定されている時間Trmに達したことを検出すると(S7
18:Yes)、主基板100へ送出しているシステム
リセット信号を解除する(S720)。このように、C
PU302は5Vライン88および12Vライン87の
電圧を検出することにより、各基板の制御開始タイミン
グを制御することができる。また、コンピュータプログ
ラム中に設定されている時間Trs,Trh,Trmおよび電
圧Vus,Vumを変更することにより、各基板の制御開始
タイミングを容易に変更することができる。
【0062】(制御終了処理)CPU302は、主電源
70からの電源供給が停止したことを検出し(S80
0:Yes)、12Vライン87から取込んだ電圧V2
が予め設定されている電圧Vdmに低下したことを検出す
ると(S802:Yes)、主基板へシステムリセット
信号を送出する(S804)。続いてCPU302は、
電圧V2が予め設定されている電圧Vdhに低下したこと
を検出し(S806:Yes)、電圧V2が電圧Vdhに
低下してからの経過時間T3が予め設定されている時間
Tnmiに達したことを検出すると(S808:Ye
s)、払出制御基板200にシステムリセット信号を送
出する(S810)。なお、電圧V2が電圧Vdhに低下
したタイミングで前述のNMI割込み処理が実行され、
時間Tmniの期間にRAM216 のバックアップ処理
が実行される。
【0063】続いてCPU302は、5Vライン88か
ら取込んだ電圧V1が予め設定されている電圧Vdsに低
下したことを検出すると(S812:Yes)、サブ化
基板にシステムリセット信号を送出する(S814)。
このように、CPU302は5Vライン88および12
Vライン87の電圧を検出することにより、各基板の制
御終了タイミングを制御することができる。また、コン
ピュータプログラム中に設定されている電圧Vdm,Vds
を変更することにより、各基板の制御終了タイミングを
容易に変更することができる。また、電圧Vdhを変更す
ることにより、NMI割込み処理を実行するタイミング
を変更することができ、時間Tnmiを変更することによ
りバックアップ処理を行う期間を変更することができ
る。なお、上述の制御開始処理または制御終了処理をメ
インCPU112またはサブCPU212あるいはサブ
化基板に設けられたCPUが実行するように構成するこ
ともできる。
【0064】[各請求項と実施形態との対応関係]マイ
クロプロセッサ110が請求項1に係る主制御回路に対
応し、音声制御装置79が音声出力装置に対応し、電源
基板80が制御手段に対応する。また、RAM216が
請求項3に係る賞球データ記憶媒体に対応し、コンデン
サC1が請求項4に係るバックアップ電源に対応する。
そして、ROM304が請求項7に係る記録媒体に対応
する。さらに、サブCPU212が実行する図12のS
70が請求項3に係るアクセス禁止手段として機能し、
CPU302が実行する図16のS700〜S720が
請求項1に係る制御手段として機能し、図17のS80
0〜S814が請求項2に係る制御手段として機能す
る。
【図面の簡単な説明】
【図1】この発明に係る実施形態のパチンコ機を正面か
ら見た説明図である。
【図2】図1に示すパチンコ機10に備えられた遊技盤
14の主要構成を示す説明図である。
【図3】パチンコ機10の電気的構成をブロックで示す
説明図である。
【図4】音声制御装置79の主な電気的構成を示す説明
図である。
【図5】パチンコ機10の主なハードウエア構成を示す
説明図である。
【図6】電源基板80の主要構成を各基板との接続関係
と共に示す説明図である。
【図7】電源基板80と各基板との接続関係の詳細を示
す説明図である。
【図8】図8(A)は、電源基板80とマイクロプロセ
ッサ210との接続関係を示す説明図であり、図8
(B)は、電源電圧監視用ICの主要構成を示す説明図
である。
【図9】サブCPU212が実行するプログラムスター
ト処理の流れを示すフローチャートである。
【図10】サブCPU212が実行するメインプログラ
ム処理の流れを示すフローチャートである。
【図11】サブCPU212が実行するコマンド入力処
理の流れを示すフローチャートである。
【図12】サブCPU212が実行するNMI割込み処
理の流れを示すフローチャートである。
【図13】各基板の電源の立上げから立下がりを示すタ
イミングチャートである。
【図14】CPU84eが実行する電源電圧監視処理の
流れを示すフローチャートである。
【図15】各基板の制御を行う基板制御ICの主要構成
を示す説明図である。
【図16】図15に示すCPU302が実行する制御開
始処理の流れを示すフローチャートである。
【図17】CPU302が実行する制御終了処理の流れ
を示すフローチャートである。
【符号の説明】
10 パチンコ機 70 主電源 79 音声制御装置(音声出力装置) 80 電源基板(制御手段) 100 主基板 110 マイクロプロセッサ(主制御回路) 112 メインCPU 200 払出制御基板 210 マイクロプロセッサ 212 サブCPU 216 RAM(賞球データ記憶媒体) 304 ROM(記録媒体) C1 コンデンサ(バックアップ電源)

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 制御コマンドを出力する主制御回路と、 この主制御回路から出力される前記制御コマンドを入力
    した際に音声を出力する音声出力装置と、 前記主制御回路および音声出力装置に必要な電源をそれ
    ぞれ生成して前記主制御回路および音声出力装置へ供給
    するとともに、前記音声出力装置の制御を開始した後に
    前記主制御回路の制御を開始する制御手段と、 を備えたことを特徴とするパチンコ機。
  2. 【請求項2】 前記制御手段は、前記主制御回路の制御
    を終了した後に前記音声出力装置の制御を終了すること
    を特徴とする請求項1に記載のパチンコ機。
  3. 【請求項3】 払出すべき賞球の数を示すデータを記憶
    する賞球データ記憶媒体と、 前記主制御回路の制御を終了した後、前記賞球データ記
    憶媒体へのアクセスを所定の時間禁止するアクセス禁止
    手段とを備えたことを特徴とする請求項1または請求項
    2に記載のパチンコ機。
  4. 【請求項4】 前記賞球データ記憶媒体に記憶されてい
    るデータをバックアップするバックアップ電源を備えた
    ことを特徴とする請求項3に記載のパチンコ機。
  5. 【請求項5】 前記音声出力装置は、自身が正常に機能
    することを検査した後に制御を開始することを特徴とす
    る請求項1ないし請求項4のいずれか1つに記載のパチ
    ンコ機。
  6. 【請求項6】 前記主制御回路は、自身が正常に機能す
    ることを検査した後に制御を開始することを特徴とする
    請求項1ないし請求項5のいずれか1つに記載のパチン
    コ機。
  7. 【請求項7】 制御コマンドを出力する主制御回路と、
    この主制御回路から出力される前記制御コマンドを入力
    した際に音声を出力する音声出力装置と、前記主制御回
    路および音声出力装置に必要な電源をそれぞれ生成して
    前記主制御回路および音声出力装置へ供給する電源回路
    とを有するパチンコ機に備えられた記録媒体であって、 前記主制御回路および音声出力装置の制御開始順序およ
    び制御終了順序の少なくとも一方を制御するコンピュー
    タプログラムが記録されたことを特徴とする記録媒体。
JP2000013963A 2000-01-18 2000-01-18 パチンコ機 Expired - Fee Related JP3811779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000013963A JP3811779B2 (ja) 2000-01-18 2000-01-18 パチンコ機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000013963A JP3811779B2 (ja) 2000-01-18 2000-01-18 パチンコ機

Publications (2)

Publication Number Publication Date
JP2001198334A true JP2001198334A (ja) 2001-07-24
JP3811779B2 JP3811779B2 (ja) 2006-08-23

Family

ID=18541485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000013963A Expired - Fee Related JP3811779B2 (ja) 2000-01-18 2000-01-18 パチンコ機

Country Status (1)

Country Link
JP (1) JP3811779B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013173063A (ja) * 2013-06-14 2013-09-05 Fujishoji Co Ltd 遊技機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013173063A (ja) * 2013-06-14 2013-09-05 Fujishoji Co Ltd 遊技機

Also Published As

Publication number Publication date
JP3811779B2 (ja) 2006-08-23

Similar Documents

Publication Publication Date Title
JP2001161910A (ja) 遊技機
JP2001310067A (ja) 遊技機
JP2001300013A (ja) 遊技機
JP2001198333A (ja) パチンコ機および記録媒体
JP3589925B2 (ja) パチンコ機
JP4008165B2 (ja) 遊技機
JP2006280993A (ja) 遊技機
JP2002095806A (ja) 遊技機
JP2001218897A (ja) 遊技機
JP2001198277A (ja) パチンコ機および記録媒体
JP3589924B2 (ja) パチンコ機
JP2001198334A (ja) パチンコ機および記録媒体
JP2001246135A (ja) 遊技機および記録媒体
JP2001246133A (ja) 遊技機および記録媒体
JP2001198330A (ja) 遊技機
JP2001198276A (ja) パチンコ機および記録媒体
JP2002224405A (ja) 遊技機
JP2001187252A (ja) パチンコ機および記録媒体
JP2001246132A (ja) 遊技機および記録媒体
JP3811780B2 (ja) パチンコ機
JP2001246131A (ja) 遊技機および記録媒体
JP2001246136A (ja) 遊技機および記録媒体
JP2002113229A (ja) 遊技機
JP2002204869A (ja) 遊技機
JP3745943B2 (ja) 遊技システム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160609

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees