JP2001246135A - 遊技機および記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 遊技機に電源が供給された際に、主基板以外
の基板が、主基板から出力された制御コマンドの受信に
失敗しないようにすることができる遊技機を実現する。 【解決手段】 電源電圧監視用ＩＣ８４は電圧検出ライ
ンＡ１，Ａ２およびＡ３から、それぞれ３２Ｖライン８
６，１２Ｖライン８７，５Ｖライン８８の電圧を検出す
る。そして電源電圧監視用ＩＣ８４は検出した電圧が自
己の最低動作電圧になったときに各基板へリセット信号
を出力し、その所定時間経過後に各基板へのリセット信
号を解除する。このとき、サブ化基板および払出制御基
板２００がリセット解除し、最後に主基板１００がリセ
ット解除する。これにより、サブ化基板および払出制御
基板２００が、主基板１００から送信された制御コマン
ドの受信に失敗するおそれがない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、パチンコ機に代表さ
れるように、コンピュータによって遊技を制御する遊技
機およびその遊技機を機能させるためのコンピュータプ
ログラムが記録された記録媒体に関する。

【０００２】

【従来の技術】従来、この種の遊技機として、たとえば
図１７に示すパチンコ機が知られている。図１７は従来
のパチンコ機の正面説明図である。図１７に示すよう
に、従来のパチンコ機５００には、遊技盤５０２と、こ
の遊技盤５０２の遊技領域へ遊技球を発射する発射装置
５０４と、この発射装置５０４へ供給する遊技球を貯留
する上受け皿５０６と、この上受け皿５０６に収容仕切
れなくなった遊技球を貯留する下受け皿５０８とが備え
られている。また、遊技盤５０２には、特別図柄表示装
置５２４と、天入賞口５１０と、右袖入賞口５１２と、
左袖入賞口５１４と、第１種始動口５１６と、右下入賞
口５１８と、左下入賞口５２０と、大入賞口５２６とが
備えられている。そして、発射装置５０４から発射され
た遊技球が、第１種始動口５１６に入賞すると、特別図
柄表示装置５２４が図柄を変動表示し、停止した図柄が
所定の図柄（たとえば７７７）に揃った場合に大当りが
発生し、大入賞口５２６を所定時間開放する。そして、
大入賞口５２６の開放時間が所定時間に達するか、大入
賞口５２６への入賞数が所定数に達すると大入賞口５２
６が閉口する。このとき、大入賞口５２６に入賞した入
賞球が、大入賞口５２６の内部に設けられた特定領域５
２８を通過すると、連続して大入賞口５２６が開放す
る。このように、大入賞口５２６の開放から閉口までを
１ラウンドとして、遊技球が特定領域５２８を通過する
ことを条件に、所定回数のラウンド（たとえば１６ラウ
ンド）を遊技できる。

【０００３】

【発明が解決しようとする課題】しかし、従来のパチン
コ機では、１つのＣＰＵが、入賞の検出、大当りの判
定、特別図柄表示装置５２４の制御、大入賞口５２６の
制御、ランプ・ＬＥＤ類の制御など、非常に多くの処理
や制御を行わなければならないため、ＣＰＵに対する負
荷が大きいので、ＣＰＵの処理速度が低下するという問
題があった。特に、近年のパチンコ機は、遊技内容が複
雑化かつスピード化してきており、従来の制御方式で
は、対応が困難となっていた。そこで、本発明者は、大
当りや入賞の判定などの主な制御を行うメインＣＰＵを
搭載した主基板から他の基板、たとえば払出制御基板、
特別図柄制御基板、ランプ制御基板および音声制御基板
などへ制御コマンドを送信し、その制御コマンドを受信
した各基板は、自身に搭載されたサブＣＰＵにより、受
信した制御コマンドを解析し、その解析結果に基づい
て、自身に接続された装置を制御するという方式を考え
た。この方式によれば、メインＣＰＵは、必要なときに
のみ各基板へ制御コマンドを送信するだけで済み、従来
よりもメインＣＰＵの負担を軽減できるので、遊技の複
雑化およびスピード化に対応することができる。しか
し、その後の検討により、停電などによって、パチンコ
機に供給されている電源が遮断し、電源復帰後に遊技を
再開する場合、主基板が主基板以外の基板よりも早く制
御を開始すると、他の基板が主基板からの制御コマンド
の受信を失敗し、点灯すべきランプが点灯しなかった
り、あるいは再生すべき音が再生されなかったりするな
ど、遊技が円滑に再開されないおそれのあることが分か
った。

【０００４】そこでこの発明は、上記問題を解決するた
めになされたものであり、遊技機に電源が供給された際
に、主基板以外の基板が、主基板から出力された制御コ
マンドの受信に失敗しないようにすることができる遊技
機を実現することを目的とする。

【０００５】

【課題を解決するための手段・作用および効果】この発
明は、上記目的を達成するため、請求項１に記載の発明
では、制御コマンドを出力する主基板と、この主基板か
ら出力される制御コマンドに基づいて遊技の演出を制御
する演出制御基板とを含む複数の基板を備えており、こ
の遊技機に電源が供給された際に、前記主基板に設けら
れた回路は、前記演出制御基板に設けられた回路が制御
開始可能となった後に制御開始可能となるという技術的
手段を用いる。

【０００６】制御コマンドを出力する主基板に設けられ
た回路は、遊技の演出を制御する演出制御基板に設けら
れた回路が制御開始可能となった後に制御開始可能とな
るため、演出制御基板が、主基板から送信されたコマン
ドの受信に失敗するおそれがない。したがって、たとえ
ば、遊技機の駆動電源が遮断した場合に、その遮断時に
主基板から出力されていた制御コマンドや、その制御コ
マンドを出力した時間を示す時間データなどをバックア
ップする機能を有する遊技機にあっては、その後電源が
復帰し、バックアップされている制御コマンドなどに基
づいて遊技を再開する場合でも、演出制御基板が主基板
から送信された制御コマンドの受信を失敗するおそれが
ないため、点灯すべきランプが点灯しなかったり、ある
いは再生すべき音が再生されなかったりするなど、遊技
が円滑に再開されないという事態が発生するおそれがな
い。なお、制御開始可能とは、基板に設けられた回路
が、リセット状態からリセット解除状態となり、セキュ
リティチェックおよび初期設定などを終了した状態のこ
とを意味する。

【０００７】請求項２に記載の発明では、請求項１に記
載の遊技機において、前記主基板から出力される制御コ
マンドに基づいて賞媒体の払出しを制御する払出制御基
板を備えており、前記主基板および前記払出制御基板
は、それぞれ自身に設けられた回路のリセット状態を解
除した後にセキュリティチェックを行い、前記主基板よ
りも前記払出制御基板の方が、前記セキュリティチェッ
クに必要な時間が所定の時間長い場合は、前記主基板に
設けられた回路のリセット状態が解除されるタイミング
を、前記払出制御基板に設けられた回路のリセット状態
が解除されるタイミングから、少なくとも前記所定の時
間以上遅らせるという技術的手段を用いる。

【０００８】つまり、主基板よりも払出制御基板の方
が、セキュリティチェックに必要な時間が所定の時間長
い場合は、たとえば払出制御基板に設けられた回路のリ
セットが解除された直後に主基板に設けられた回路のリ
セットが解除された場合であっても、主基板が払出制御
基板よりも早くセキュリティチェックを終了し、制御開
始可能となることが考えられる。しかし、主基板に設け
られた回路のリセット状態が解除されるタイミングを、
払出制御基板に設けられた回路のリセット状態が解除さ
れるタイミングから、少なくとも上記所定の時間以上遅
らせることにより、主基板が払出制御基板よりも遅れて
制御開始可能となるようにすることができる。

【０００９】請求項３に記載の発明では、請求項１また
は請求項２に記載の遊技機において、前記複数の基板の
うちの所定の基板に必要な電源をそれぞれ生成して各基
板へ供給する単一の電源供給手段と、この電源供給手段
によって前記所定の基板に供給した電源の電圧を監視す
る単一の電源電圧監視手段とを備えたという技術的手段
を用いる。

【００１０】つまり、複数の基板のうちの所定の基板に
供給された電源の電圧を監視する電源電圧監視手段は単
一であるため、所定の基板ごとに電源電圧監視の同一基
準化を図ることができるため、各所定の基板の制御タイ
ミングを高精度で制御できる。しかも、各所定の基板ご
とに電源電圧監視用ＩＣを設ける必要がないため、その
分、各所定の基板の省スペース化を図ることができる。
また、各所定の基板に電源を供給する電源供給手段も単
一であるため、製造機種ごとに基板構成が異なる場合で
あっても、電源基板から各所定の基板へ電源供給ライン
を配線するだけでよいため、電源の供給経路および各所
定の基板の変圧回路などを製造機種ごとに設計する必要
がない。したがって、基板設計の自由度を高めることが
できるため、遊技機（たとえばパチンコ機）の製造歩留
まりを良くすることができる。また、各基板ごとに変圧
回路を設ける必要がないため基板の省スペース化を図る
ことができる。

【００１１】請求項４に記載の発明では、請求項１ない
し請求項３のいずれか１つに記載の遊技機において、前
記複数の基板のうちの所定の基板は、リセットの指示を
受けた際に、自身が有する回路をそれぞれリセットし、
前記電源電圧監視手段は、監視している電圧が所定の電
圧になった際に、前記所定の基板へリセットを指示する
という技術的手段を用いる。

【００１２】つまり、各基板がそれぞれ自身に供給され
ている電源電圧を独自に監視し、その監視電圧が所定の
電圧になったときに自身をリセットするのではなく、単
一の電源電圧監視手段が監視している電圧が所定の電圧
になった際に、各基板へリセットの指示を出す構成であ
るため、各基板がリセットするタイミングがずれてしま
うおそれがない。したがって、たとえば各基板は、リセ
ットした後に自身に供給されている電圧が所定の電圧に
達したときにリセットを解除して立上がる構成の場合
は、リセットしたタイミングがリセット解除のタイミン
グに影響するため、リセットしたタイミングにずれがな
いことが重要であるが、そのタイミングにずれがないた
め、その後のリセット解除のタイミングがずれる可能性
を小さくすることができる。このため、たとえば、制御
コマンドを出力する主基板が受信する基板よりも後で立
上がることにより、制御コマンドの受信誤りが発生しな
いようにすることが重要であるが、上記のように、各基
板のリセット解除のタイミングがずれる可能性が小さい
ため、制御コマンドの受信誤りが発生する可能性を小さ
くすることができる。

【００１３】請求項５に記載の発明では、請求項１ない
し請求項４のいずれか１つに記載の遊技機において、前
記複数の基板のうちの所定の基板は、リセット解除の指
示を受けた際に、自身が有する回路をそれぞれリセット
解除し、前記電源電圧監視手段は、監視している電圧が
所定の電圧になった際に、前記所定の基板へリセット解
除を指示するという技術的手段を用いる。

【００１４】つまり、各基板がそれぞれ自身に供給され
ている電源電圧を独自に監視し、その監視電圧が所定の
電圧になったときに自身をリセット解除するのではな
く、単一の電源電圧監視手段が監視している電圧が所定
の電圧になった際に、各基板へリセット解除の指示を出
す構成であるため、各基板がリセット解除するタイミン
グがずれてしまうおそれがない。したがって、たとえば
各基板は、自身に供給されている電圧が所定の電圧に達
したときにリセットする構成の場合は、リセットしたタ
イミングがリセット解除のタイミングに影響するため、
リセットしたタイミングにずれがないことが重要である
が、リセットしたタイミングがずれてしまった場合であ
っても、電源電圧監視手段が各基板のリセット解除を制
御するため、リセット解除のタイミングがずれるおそれ
がない。このため、たとえば、主基板から制御コマンド
を他の基板へ送信することにより、遊技を制御する遊技
機にあっては、主基板が他の基板よりも後で立上がるこ
とにより、制御コマンドの受信誤りが発生しないように
することが重要であるが、上記のように、各基板のリセ
ット解除のタイミングがずれるおそれがないため、制御
コマンドの受信誤りが発生するおそれがない。特に、電
源電圧監視手段が、各基板へリセットおよびリセット解
除の双方を指示するようにすれば、各基板のリセットお
よびリセット解除の双方を統一して制御することができ
るため、各基板のリセットおよびリセット解除のタイミ
ングのずれをなくし、リセットおよびリセット解除の順
序を高精度で制御することができる。

【００１５】請求項６に記載の発明では、請求項１ない
し請求項５のいずれか１つに記載の遊技機において、前
記複数の基板のうちの所定の基板は、リセット解除の指
示を受けた際に、自身が有する回路をそれぞれリセット
解除し、前記電源電圧監視手段は、監視している電圧が
所定の電圧になったときからの経過時間を計測し、その
計測時間が所定の時間になった際に、前記所定の基板へ
リセット解除を指示するという技術的手段を用いる。

【００１６】つまり、電源電圧監視手段は、各基板へリ
セット解除を指示するタイミングを時間に基づいて判断
するため、電源電圧監視手段の動作電圧が変動した場合
であっても、その変動の影響を受けることなく、リセッ
ト解除の指示を各基板へ正確なタイミングで行うことが
できる。

【００１７】請求項７に記載の発明では、制御コマンド
を出力する主基板と、この主基板から出力される制御コ
マンドに基づいて遊技の演出を制御する演出制御基板と
を含む複数の基板と、前記複数の基板のうちの所定の基
板に必要な電源をそれぞれ生成して各基板へ供給する単
一の電源供給手段と、この電源供給手段によって前記所
定の基板に供給した電源の電圧を監視する単一の電源電
圧監視手段とを有しており、この遊技機に電源が供給さ
れた際に、前記主基板に設けられた回路は、前記演出制
御基板に設けられた回路がリセット解除となった後にリ
セット解除となる遊技機に備えられており、コンピュー
タが読取可能なコンピュータプログラムが記録された記
録媒体であって、電源電圧監視手段は、監視している電
圧が所定の電圧になった際に、前記所定の基板へリセッ
トを指示し、あるいは前記所定の基板へリセット解除を
指示する処理を実行するためのコンピュータプログラム
が記録された記録媒体という技術的手段を用いる。

【００１８】つまり、たとえば、後述する発明の実施の
形態に記載するように、遊技機（たとえばパチンコ機）
は、ＣＰＵがＲＯＭなどの記録媒体に記録されたコンピ
ュータプログラムを実行することにより機能するため、
上記処理を実行するためのコンピュータプログラムが記
録されたＲＯＭなどの記録媒体を使用することにより、
請求項１ないし請求項６に記載の遊技機を実現できる。

【００１９】

【発明の実施の形態】＜第１実施形態＞以下、この発明
に係る遊技機の実施形態について図を参照して説明す
る。なお、以下の各実施形態では、この発明に係る遊技
機として、いわゆる第１種パチンコ機を例に挙げて説明
する。 ［全体の主要構成］まず、この実施形態のパチンコ機の
全体の主要構成について図１を参照して説明する。図１
は、この実施形態のパチンコ機を正面から見た説明図で
ある。パチンコ機１０には、前枠１１が開閉可能に備え
られており、その前枠１１には、金枠１２が開閉可能に
取付けられており、さらに金枠１２には、ガラス枠１３
が開閉可能に取付けられている。ガラス枠１３の内部に
は、遊技盤１４が設けられている。前枠１１の右下に
は、遊技球を遊技盤１４へ発射する発射モータ（図３に
符号１５ｅで示す）を操作するための発射ハンドル１５
ａが回動可能に取付けられており、遊技盤１４の左方に
は、発射された遊技球を遊技領域へ案内するガイドレー
ル１６が設けられている。発射ハンドル１５ａには、発
射操作を停止するための発射停止ボタン１５ｂが設けら
れている。

【００２０】前枠１１の右側には、ガラス枠１３開閉用
の鍵を差し込む鍵穴１５を備えた鍵穴飾り１７が設けら
れおり、前枠１１の上方には、枠ランプ１８ａが設けら
れている。ガラス枠１３の下には、前面板１９が設けら
れており、この前面板１９の左側上部には、賞球や貸球
が供給される賞球・貸球供給口２０ａが形成されてお
り、この賞球・貸球供給口２０ａの供給側には、その賞
球・貸球供給口２０ａから供給された賞球や貸球を溜め
ておくための上受け皿２０が取り付けられている。上受
け皿２０の下方には、上受け皿２０の収容可能数を超え
て流下した賞球や上受け皿球抜きレバー２０ｂの操作に
より上受け皿２０から排出された遊技球などを排出する
排出口２１ａが形成されている。排出口２１ａの排出側
には、その排出口２１ａから排出された遊技球を収容し
ておくための下受け皿２１が設けられている。また、前
枠１１の左側には、プリペイドカードを挿入するスリッ
ト２２ａを有するプリペイドカードユニットなどの遊技
機外装置部分２２が設けられている。

【００２１】［遊技盤１４の主要構成］次に、遊技盤１
４の主要構成についてそれを示す図２を参照して説明す
る。遊技盤１４の略中央には、センターケース３０が備
えられている。センターケース３０には、天入賞口３１
と、３個のＬＥＤからなる普通図柄表示装置３４と、こ
の普通図柄表示装置３４の作動される回数を表示する４
個のＬＥＤからなる普通図柄記憶表示ＬＥＤ３５と、液
晶表示で複数の図柄、たとえば０〜９の特別図柄を変動
表示する特別図柄表示装置３２と、この特別図柄表示装
置３２の始動回数を表示する４個のＬＥＤからなる特別
図柄記憶表示ＬＥＤ３６とが備えられている。

【００２２】センターケース３０の左右には、普通図柄
表示装置３４を作動させるための普通図柄作動ゲート２
６，２６が設けられている。センターケース３０の下方
には、特別図柄表示装置３２を作動させる機能を有する
第１種始動口２７が設けられており、この第１種始動口
２７の下方には普通図柄表示装置３４の停止図柄が当た
り図柄となった場合に両翼を開放する普通電動役物２８
が設けられている。開放された普通電動役物２８は、第
１種始動口２７と同様に、特別図柄表示装置３２を作動
開始させる機能を備えている。普通電動役物２８の下方
には、特別図柄表示装置３２の停止図柄が当たり図柄と
なった場合に作動する変動入賞装置４０が設けられてい
る。

【００２３】この変動入賞装置４０には、当たりの発生
時に開放される扉形式の大入賞口４１が開閉可能に取り
付けられており、この大入賞口４１の両側には、下入賞
口２９，２９がそれぞれ設けられている。また、大入賞
口４１の内部には、大入賞口４１を連続して開放する機
能を有する特定領域４２と、この特定領域４２を通過し
た遊技球を検出する特定領域スイッチ（図３に符号４２
ａで示す）と、大入賞口４１に入賞した遊技球の数Ｐを
カウントする大入賞口スイッチ（図３に符号４３ａで示
す）とが設けられている。

【００２４】その他、遊技盤１４には、風車２３，２３
と、袖入賞口２４，２４と、コーナー飾りランプ１８
ｂ，１８ｂと、入賞時に点灯する入賞ランプ１８ｃと、
球切れ時に点灯する球切れランプ１８ｄと、サイド飾り
ランプ１８ｅ，１８ｅと、入賞しなかった遊技球をアウ
ト球として回収するアウト口４５とが設けられている。
また、遊技盤１４には、多くの釘２５が打ち込まれてお
り、遊技盤１４に発射された遊技球は、釘２５間を乱舞
しながら落下する。

【００２５】［パチンコ機１０の電気的構成］次に、パ
チンコ機１０の電気的構成についてそれをブロックで示
す図３を参照して説明する。パチンコ機１０には、主基
板１００が設けられており、この主基板１００には、マ
イクロプロセッサ１１０が搭載されている。マイクロプ
ロセッサ１１０には、遊技の制御を実行するメインＣＰ
Ｕ１１２と、このメインＣＰＵ１１２が各種制御を実行
するための各種制御プログラムが記録されたＲＯＭ１１
４と、メインＣＰＵ１１２が各種制御プログラムを実行
する際にＲＯＭ１１４から読出された制御プログラムや
遊技中に発生する大当りに関するデータなどの各種デー
タを一時的に格納するＲＡＭ１１６とが搭載されてい
る。

【００２６】主基板１００には、次に記載するものが電
気的に接続されている。電源基板８０、賞球の払出しな
どを制御する払出制御基盤２００、特別図柄表示装置３
２、遊技盤１４に設けられたランプ類を制御するランプ
制御装置７５、遊技中の効果音などを再生する音声再生
装置（図示省略）を制御する音声制御装置７９、遊技球
の第１種始動口２７の通過を検出する第１種始動口スイ
ッチ２７ａ、入賞や大当りなどに関する遊技盤情報をパ
チンコホールの管理室などに設けられたコンピュータ
（図示省略）へ送信するための遊技枠情報端子基板５
２、盤面中継基板５１、遊技枠中継基板５５である。

【００２７】払出制御基盤２００には、主基板１００か
ら送出される制御コマンドを入力して動作するマイクロ
プロセッサ２１０が搭載されており、マイクロプロセッ
サ２１０には、賞球の払出しなどを制御するサブＣＰＵ
２１２と、このサブＣＰＵ２１２が賞球の払出しなどの
制御を実行するための各種制御プログラムが記録された
ＲＯＭ２１４と、サブＣＰＵ２１２が各種制御プログラ
ムを実行する際にＲＯＭ２１４から読出された制御プロ
グラムや遊技中に発生する賞球数などの各種データを一
時的に格納するＲＡＭ２１６とが搭載されている。ま
た、払出制御基盤２００には、電源基板８０、ＣＲ接続
基板５６、発射モータ１５ｅを駆動するための発射モー
タ駆動基板１５ｃ、遊技枠情報端子基板５２および払出
中継基板５５が電気的に接続されている。

【００２８】遊技枠中継基板５３には、下受け皿２１が
賞球で満杯になったことを検出する満杯検出スイッチ２
１ｂおよびセンサ中継基板５４が電気的に接続されてい
る。センサ中継基板５４は、賞球ユニット６２に備えら
れた賞球払出センサ６２ａ，６２ｂおよび払出中継基板
５５と電気的に接続されている。賞球ユニット６２は、
賞球払出センサ６２ａ，６２ｂおよび賞球払出モータ６
２ｃを備える。賞球の払出機構は、賞球の払出しを効率
良く行うために２カ所設けられており、各払出機構は賞
球払出モータ６２ｃによって駆動される。また、賞球払
出センサ６２ａは一方の機構に設けられており、賞球払
出センサ６２ｂは他方の機構に設けられている。賞球払
出センサ６２ａ，６２ｂによる検出信号は、センサ中継
基板５４から遊技枠中継基板５３を介して主基板１００
へ送出され、その信号に基づいてＣＰＵ１２０は、払い
出された賞球数をカウントする。

【００２９】払出中継基板５５には、貸球がなくなった
ことを検出する貸球切れスイッチ６１、賞球払出モータ
６２ｃおよび貸球ユニット６３が電気的に接続されてい
る。盤面中継基板５１には、次に記載するものが電気的
に接続されている。普通電動役物２８を開閉させる普通
電動役物ソレノイド２８ａ、普通図柄表示装置３４、図
柄作動口スイッチ２６ａ、大入賞口スイッチ４３ａ、袖
入賞口２４への入賞を検出する袖入賞口スイッチ２４
ａ、下入賞口２９への入賞を検出する下入賞口スイッチ
２９ａ、天入賞口３１への入賞を検出する天入賞口スイ
ッチ３１ａおよび大入賞口中継基板５０である。

【００３０】大入賞口中継基板５０には、特定領域ソレ
ノイド４２ｂ、大入賞口ソレノイド４３ｂおよび特定領
域スイッチ４２ａが電気的に接続されている。電源基板
８０は、ＣＲ接続基板５６と電気的に接続されており、
ＣＲ接続基板５６には、プリペイドカードの残りの度数
を表示する度数表示基板やプリペイドカードを読取る装
置などを備える遊技機外装置部分２２と電気的に接続さ
れている。電源基板８０は、ＡＣ２４Ｖ（５０Ｈｚ／６
０Ｈｚ）の主電源７０から電源の供給を受ける。

【００３１】［主なハードウエア構成］次に、パチンコ
機１０の主なハードウエア構成についてそれを示す図４
を参照して説明する。なお、ここでは、主基板１００の
メインＣＰＵ１１２および払出制御基板２００のサブＣ
ＰＵ２１２間のインターフェースにおけるハードウエア
構成を例に挙げて説明する。主基板１００のメインＣＰ
Ｕ１１２から出力された各種制御コマンドは、メインＣ
ＰＵバス１１８を介して出力ポート１２０へ出力され、
その出力された各種制御コマンドは、メインＣＰＵパラ
レル出力ポート１２４を介して出力バッファ１２６に一
時的に蓄積された後、サブＣＰＵ２１２に接続された入
力バッファ２２０に蓄積される。そして、メインＣＰＵ
１１２から出力された転送信号が、メインＣＰＵバス１
１８から出力ポート１２２、出力バッファ１２８および
入力バッファ２２２を介してサブＣＰＵ２１２のトリガ
入力（ＴＲＧ２）２２６に入力されると、入力バッファ
２２０に蓄積されている各種制御コマンドがサブＣＰＵ
パラレル入力ポート２２８を介してサブＣＰＵ２１２の
入力ポート２２４に取り込まれる。そして、サブＣＰＵ
２１２は、取込んだ各種制御コマンドが何を意味する制
御コマンドであるかなどの解析を行い、その解析結果に
基づいて賞球ユニット６２に賞球払出命令を出力するな
どの制御を行う。なお、主基板１００のメインＣＰＵ１
１２と払出制御基板２００以外の基板に搭載されたサブ
ＣＰＵとの間のハードウエア構成も上述した構成と同じ
構成である。

【００３２】［電源基板８０の主要構成、電源基板８０
と各基板との接続関係］次に、電源基板８０の主要構
成、電源基板８０と各基板との接続関係について図５お
よび図６を参照して説明する。図５は、電源基板８０の
主要構成を各基板との接続関係と共に示す説明図であ
り、図６は、電源基板８０と各基板との接続関係の詳細
を示す説明図である。図５に示すように、主電源７０か
ら供給された２４Ｖの交流電流は、フューズＦ１を介し
て整流回路８１によって３２Ｖの直流に変換され、主基
板１００および払出制御基板２００にそれぞれ供給され
る。また、３２Ｖの直流は、ＤＣ／ＤＣコンバータ８２
によって１２Ｖに変圧される。この１２Ｖの直流は、主
基板１００、特別図柄表示装置３２、ランプ制御装置７
５、音声制御装置７９および払出制御基板２００へそれ
ぞれ供給される。また、主電源７０の交流２４Ｖは、フ
ューズＦ２を介して２４Ｖライン８５によってＣＲ接続
基板５６に供給される。

【００３３】主基板１００に供給された３２Ｖの直流
は、盤面中継基板５１（図３）に供給され、普通電動役
物ソレノイド２８ａを駆動する。特別図柄表示装置３２
に供給された１２Ｖの直流は、特別図柄表示器の液晶な
どを駆動し、ランプ制御装置７５に供給された１２Ｖの
直流は、コーナー飾りランプ１８ｂや入賞ランプ１８ｃ
などのランプ類を点灯または点滅させる。音声制御装置
７９に供給された１２Ｖの直流は、音声回路を介してス
ピーカを駆動し、払出制御基板２００に供給された１２
Ｖの直流は、払出中継基板５５を介して賞球ユニット６
２や貸球ユニット６３に供給され、賞球払出モータ６２
ｃなどを駆動する。また、払出制御基板２００に供給さ
れた３２Ｖの直流は、払出中継基板６９を介して貸球ユ
ニット６３（図３）に供給され、供給する貸球を所定数
で区切るシャッター部材を動作させるソレノイドを駆動
する。

【００３４】また、ＤＣ／ＤＣコンバータ８２によって
１２Ｖに変圧された直流電流は、ＤＣ／ＤＣコンバータ
８３によって５Ｖに変圧され、この５Ｖの直流は、主基
板１００、特別図柄表示装置３２、ランプ制御装置７
５、音声制御装置７９および払出制御基板２００へそれ
ぞれ供給される。主基板１００に供給された５Ｖの直流
は、マイクロプロセッサ１１０（図３）の駆動電源とな
り、払出制御基板２００に供給された５Ｖの直流は、マ
イクロプロセッサ２１０（図３）の駆動電源となる。ま
た、特別図柄表示装置３２、ランプ制御装置７５および
音声制御装置７９に供給された５Ｖの直流は、各装置に
設けられたマイクロプロセッサ（図示せず）の駆動電源
となる。

【００３５】つまり、各基板の電源は、総て単一の電源
基板８０から供給されており、電源基板８０が各基板の
電源を制御する。このため、製造機種ごとに基板構成が
異なる場合であっても、電源基板８０から各基板へ電源
供給ラインを配線するだけでよいため、電源の供給経路
および各基板の変圧回路などを製造機種ごとに設計する
必要がない。したがって、基板設計の自由度を高めるこ
とができるため、パチンコ機の製造歩留まりを良くする
ことができる。また、各基板ごとに変圧回路を設ける必
要がないため基板の省スペース化を図ることができる。

【００３６】図６に示すように、電源基板８０には、主
基板１００へ電源を供給するためのＮｏ．１〜６の６ピ
ンのコネクタＣＮ２ａが取付けられており、このコネク
タＣＮ２ａは、ケーブルＬ１によって主基板１００に取
付けられたコネクタＣＮ１と接続される。ケーブルＬ１
の一端には、コネクタＣＮ２ａと接続するための端子Ｃ
Ｎ２ｂが取付けられており、他端には主基板１００側の
コネクタＣＮ１と接続するための端子（図示せず）が取
付けられている。また、電源基板８０には、払出制御基
板２００へ電源を供給するためのＮｏ．１〜８の８ピン
のコネクタＣＮ３ａが取付けられており、このコネクタ
ＣＮ３ａは、ケーブルＬ２によって払出制御基板２００
に取付けられたコネクタＣＮ１と接続される。ケーブル
Ｌ２の一端には、コネクタＣＮ３ａと接続するための端
子ＣＮ３ｂが取付けられており、他端には払出制御基板
２００側のコネクタＣＮ１と接続するための端子（図示
せず）が取付けられている。

【００３７】さらに、電源基板８０には、コネクタＣＮ
７ａ，ＣＮ４ａ，ＣＮ５ａ，ＣＮ６ａ，ＣＮ１ａが取付
けられている。コネクタＣＮ７ａは、ケーブルＬ３によ
ってＣＲ接続基板５６と接続されており、ケーブルＬ３
の一端にはコネクタＣＮ７ａと接続するための端子ＣＮ
７ｂが取付けられており、他端にはＣＲ接続基板５６側
のコネクタＣＮ２と接続するための端子（図示せず）が
取付けられている。コネクタＣＮ４ａは、ケーブルＬ４
によって特別図柄表示装置３２に設けられた特別図柄制
御基板３２ａと接続されており、ケーブルＬ４の一端に
はコネクタＣＮ４ａと接続するための端子ＣＮ４ｂが取
付けられており、他端には特別図柄制御基板３２ａ側の
コネクタＣＮ１と接続するための端子（図示せず）が取
付けられている。

【００３８】コネクタＣＮ５ａは、ケーブルＬ５によっ
てランプ制御装置７５に設けられたランプ制御基板７５
ａと接続されており、ケーブルＬ５の一端にはコネクタ
ＣＮ５ａと接続するための端子ＣＮ５ｂが取付けられて
おり、他端にはランプ制御基板７５ａ側のコネクタＣＮ
１と接続するための端子（図示せず）が取付けられてい
る。コネクタＣＮ６ａは、ケーブルＬ６によって音声制
御装置７９に設けられた音声制御基板７９ａと接続され
ており、ケーブルＬ６の一端にはコネクタＣＮ６ａと接
続するための端子ＣＮ６ｂが取付けられており、他端に
は音声制御基板７９ａ側のコネクタＣＮ１と接続するた
めの端子（図示せず）が取付けられている。コネクタＣ
Ｎ１ａは、電源コードＬ７によって主電源７０と接続さ
れており、電源コードＬ７の一端にはコネクタＣＮ１ａ
と接続するための端子ＣＮ１ｂが取付けられている。

【００３９】また、ケーブルＬ４〜Ｌ６は端子のピンの
数が同じであるため、共通のケーブルを用いることがで
きる。したがって、端子のピンの数がそれぞれ異なるケ
ーブルを用いる場合よりもケーブルを選択する手間を省
くことができるため、ケーブルの接続処理を容易かつ短
時間で行うことができる。また、共通で用いることがで
きるケーブルの数が多いため、端子のピンの数が異なる
ケーブルを何種類も製造する場合よりも製造コストを低
減することができる。

【００４０】［電圧監視機能］次に、電源基板８０から
各基板へ供給されている電源の電圧を監視する機能につ
いて図５、図６および図７（Ｂ）を参照して説明する。
図７（Ｂ）は、電源電圧監視用ＩＣの主要構成を示す説
明図である。図５に示すように、電源基板８０には、各
基板に供給される電源の電圧を監視する電源電圧監視用
ＩＣ８４が設けられている。電源電圧監視用ＩＣ８４
は、電圧検出ラインＡ１，Ａ２およびＡ３から、それぞ
れ３２Ｖライン８６，１２Ｖライン８７，５Ｖライン８
８の電圧を検出する。電源電圧監視用ＩＣ８４は、図７
（Ｂ）に示すように、３２Ｖライン８６から検出した電
圧をデジタル信号に変換するＡ／Ｄ変換回路８４ａと、
１２Ｖライン８７から検出した電圧をデジタル信号に変
換するＡ／Ｄ変換回路８４ｂと、５Ｖライン８８から検
出した電圧をデジタル信号に変換するＡ／Ｄ変換回路８
４ｃと、ＣＰＵ８４ｅとを備える。

【００４１】ＣＰＵ８４ｅは、ＲＯＭ８４ｈおよびＲＡ
Ｍ８４ｉを内蔵する。ＲＯＭ８４ｈは、ＣＰＵ８４ｅが
実行するコンピュータプログラムが記憶されており、Ｒ
ＡＭ８４ｉは、ＣＰＵ８４ｅの演算結果や処理結果を一
時的に記憶する。各Ａ／Ｄ変換回路は、ＣＰＵ８４ｅに
接続されており、ＣＰＵ８４ｅは、各Ａ／Ｄ変換回路か
ら出力されたデジタル信号を取り込み、ＲＯＭ８４ｈに
記憶されている電圧演算用プログラムに従って電圧を演
算するとともに、その演算値に基づいて所定の電圧に上
昇したか、あるいは低下したかなどの判定を行う。ま
た、ＣＰＵ８４ｅは、上記判定の時点からの経過時間を
クロック信号を用いて計測する。そしてＣＰＵ８４ｅ
は、各基板と接続されており、上記判定結果によって主
基板１００および払出制御基板２００へシステムリセッ
ト信号（ローレベル）を出力し、サブ化基板へサブリセ
ット信号（ローレベル）を出力する。またＣＰＵ８４ｅ
は、システムリセット信号またはサブリセット信号を解
除する（ローレベル→ハイレベル）。

【００４２】［データのバックアップ機能］次に、マイ
クロプロセッサ２１０に内蔵のＲＡＭ２１６およびマイ
クロプロセッサ１１０に内蔵のＲＡＭ１１６にそれぞれ
格納されたデータをバックアップする機能について図５
および図７（Ａ）を参照して説明する。図７（Ａ）は、
電源基板８０とマイクロプロセッサ２１０との接続関係
を示す説明図である。なお、以下の説明においてサブ化
基板とは、主基板１００および払出制御基板２００以外
の各基板をいう。図５に示すように、ＤＣ／ＤＣコンバ
ータ８３と払出制御基板２００とを接続する電源供給ラ
イン８３ａには、ダイオードＤ１，Ｄ２が直列接続され
ており、そのダイオードＤ１の出力側にはバックアップ
電源たるコンデンサＣ１が並列接続されており、ダイオ
ードＤ２の出力側にはバックアップ電源たるコンデンサ
Ｃ２が並列接続されている。コンデンサＣ１，Ｃ２は、
それぞれＤＣ／ＤＣコンバータ８３から供給される５Ｖ
の直流電流によって充電される。そのコンデンサＣ１の
放電電流は、図７（Ａ）に示すようにケーブルＬ２の中
のバックアップ電源供給ラインＬ２ａを介してマイクロ
プロセッサ２１０の内蔵ＲＡＭバックアップ用電源端子
ＶＢＢに供給される。また、コンデンサＣ２の放電電流
は、主基板１００のマイクロプロセッサ１１０の内蔵Ｒ
ＡＭバックアップ用電源端子ＶＢＢ（図示せず）に供給
される。

【００４３】また、電圧監視用ＩＣ８４の出力は、マイ
クロプロセッサ２１０，１１０のＮＭＩ（ノン・マスカ
ブル・インタラプト）端子に接続されている（図７
（Ａ））。ここで、ケーブルＬ２の一端に取付けられた
コネクタＣＮ３ｂ（図６）を電源基板８０に設けられた
コネクタＣＮ３ａから外すか、あるいは、ケーブルＬ２
の他端に取付けられたコネクタ（図示せず）を払出制御
基板２００側のコネクタＣＮ１（図６）から外すことに
より、コンデンサＣ１からのバックアップ電源の供給を
停止させることができる。これにより、ＲＡＭ２１６に
格納されている賞球の払出しに重要なデータが静電気ノ
イズや不正行為などによって書換えられた場合であって
も、迅速かつ容易にバックアップ電源の供給を停止させ
ることができるため、データの書換えによる損失を最小
限にくい止めることができる。なお、この実施形態で
は、コンデンサＣ１は、電気二重層コンデンサであり、
公称静電容量は０．１Ｆ、定格電圧５．５Ｖである。ま
た、ケーブルＬ１〜Ｌ６は、ＦＰＣ（フレキシブル・プ
リント・サーキット）である。

【００４４】［電源および払出制御基板の主な制御］次
に、各基板の電源の制御および払出制御基板２００の主
な制御について図８〜図１３を参照して説明する。図８
はサブＣＰＵ２１２が実行するプログラムスタート処理
の流れを示すフローチャートであり、図９はサブＣＰＵ
２１２が実行するメインプログラム処理の流れを示すフ
ローチャートである。図１０はサブＣＰＵ２１２が実行
するコマンド入力処理の流れを示すフローチャートであ
り、図１１はサブＣＰＵ２１２が実行するＮＭＩ割込み
処理の流れを示すフローチャートである。図１２は、各
基板の電源の立上げから立下がりを示すタイミングチャ
ートである。図１３は、電源電圧監視用ＩＣ８４のＣＰ
Ｕ８４ｅが実行する制御開始処理１の流れを示すフロー
チャートである。

【００４５】（電源の立上げ）主電源７０（図５）を立
上げると、ＤＣ／ＤＣコンバータ８３（図５）から電源
電圧監視用ＩＣ８４へ５Ｖ電源が供給されるとともに、
ＤＣ／ＤＣコンバータ８２から電源電圧監視用ＩＣ８４
へ１２Ｖ電源が供給される。その供給された５Ｖ電源は
Ａ／Ｄ変換回路８４ｃ（図７（Ｂ））によって、１２Ｖ
電源はＡ／Ｄ変換回路８４ｂによってそれぞれデジタル
信号に変換される。それらのデジタル信号は、それぞれ
出力ライン８４ｆを介してＣＰＵ８４ｅに取込まれ、Ｃ
ＰＵ８４ｅは取込んだデジタル信号に基づいて電圧を演
算する。そしてＣＰＵ８４ｅは、Ａ／Ｄ変換回路８４ｃ
から取込んだデジタル信号に基づいて演算した電圧Ｖ5
が、電源電圧監視用ＩＣの最低動作電圧として予め設定
されている電圧Ｖmin 以上であるか否かを判定する（図
１３のステップ（以下、Ｓと略す）１００）。

【００４６】続いてＣＰＵ８４ｅは、電圧Ｖ5 が電圧Ｖ
min 以上であると判定すると（Ｓ１００：Ｙｅｓ）、シ
ステムリセット信号（ローレベル）およびサブリセット
信号（ローレベル）を対応する基板へ出力する（Ｓ１０
２）。システムリセット信号１（図７（Ｂ））は主基板
１００へ、システムリセット信号２は払出制御基板２０
０へそれぞれ出力する。また、サブリセット信号１は特
別図柄制御基板３２ａ（図６）へ、サブリセット信号２
はランプ制御基板７５ａへ、サブリセット信号３は音声
制御基板７９ａへそれぞれ出力する。続いてＣＰＵ８４
ｅは、電圧Ｖ5 が、ＤＣ５Ｖ上昇検出電圧Ｖu5以上にな
ったか否かを判定する（Ｓ１０４）。続いてＣＰＵ８４
ｅは、電圧Ｖ5 が、ＤＣ５Ｖ上昇検出電圧Ｖu5以上にな
ったと判定すると（Ｓ１０４：Ｙｅｓ）、Ａ／Ｄ変換回
路８４ｂから取込んだデジタル信号に基づいて演算した
電圧Ｖ12が、ＤＣ１２Ｖ上昇検出電圧Ｖu12 以上になっ
たか否かを判定する（Ｓ１０６）。続いてＣＰＵ８４ｅ
は、電圧Ｖ12が、ＤＣ１２Ｖ上昇検出電圧Ｖu12 以上に
なったと判定すると（Ｓ１０６：Ｙｅｓ）、その判定タ
イミングからの経過時間の計測を開始し、その計測時間
Ｔが時間Ｔrp以上になったか否かを判定する（Ｓ１０
８）。

【００４７】続いてＣＰＵ８４ｅは、計測時間Ｔが時間
Ｔrp以上になったと判定すると（Ｓ１０８：Ｙｅｓ）、
システムリセット信号およびサブリセット信号を解除す
る（Ｓ１１０）。これにより、払出制御基板２００、特
別図柄制御基板３２ａ、ランプ制御基板７５ａおよび音
声制御基板７９ａがリセット解除し、主基板１００から
送信される制御コマンドを受信可能状態になる（ローレ
ベル→ハイレベル）。なお、払出制御基板２００のサブ
ＣＰＵ２１２（図７（Ａ））は、リセット解除後、自身
のセキュリティチェックおよび初期化を実行した後に制
御コマンドを受信可能状態になる。そのセキュリティチ
ェックでは、ＲＯＭ２１４に記録されているコンピュー
タプログラムに異常が存在しないかなどのチェックを行
う。そして、払出制御基板２００およびサブ化基板のリ
セットが解除されたタイミングから時間Ｔrm遅れて主基
板１００のリセットが解除される。主基板１００のマイ
クロプロセッサ１１０は、ＣＰＵ８４ｅから出力された
システムリセット解除信号を入力したタイミングで、そ
のタイミングからの経過時間の計測を開始し、その計測
時間Ｔが時間Ｔrm以上になったときに自身のリセット状
態を解除する。以上のように、払出制御基板２００およ
びサブ化基板が制御開始可能となった後に、主基板１０
０が制御開始可能となるため、主基板１００が管理する
総ての基板において主基板１００からのコマンド受信漏
れが発生することがない。

【００４８】ところで、払出制御基板２００のマイクロ
プロセッサ２１０を構成するＩＣチップと、主基板１０
０のマイクロプロセッサ１１０を構成するＩＣチップと
の種類が異なることに起因して、あるいは同じＩＣチッ
プであっても特性のばらつきに起因して、自身のセキュ
リティチェックを実行するために必要な時間が、両マイ
クロプロセッサ間で異なる場合がある。たとえば、マイ
クロプロセッサ１１０の方がマイクロプロセッサ２１０
よりも自身のセキュリティチェックを実行するために必
要な時間が短い場合は、払出制御基板２００がセキュリ
ティチェックを実行している最中に主基板１００がセキ
ュリティチェックおよび初期設定を終了してしまい、主
基板１００から出力されたコマンドを払出制御基板２０
０が受信できないという事態が発生するおそれがある。
このような事態が発生すると、たとえば停電後に電源が
復帰した場合に、バックアップされた入賞データに基づ
いて賞球を払出す場合に、払出制御基板２００が、基板
１００から送信された払出制御コマンドの受信に失敗し
てしまい、賞球を払出すことができなかったり、あるい
は賞球数の払出個数が不正確になったりするおそれがあ
る。

【００４９】しかし、払出制御基板２００が自身のセキ
ュリティチェックを実行するために必要な時間から、主
基板１００が自身のセキュリティチェックを実行するた
めに必要な時間を減算した値以上の時間を時間Ｔrmに設
定しておけば、払出制御基板２００が制御開始可能とな
った後に主基板１００が制御開始可能となるため、払出
制御基板２００が主基板１００から送信された制御コマ
ンドの受信を失敗するおそれがない。したがって、電源
復帰後に正確な払出個数の賞球を払出すことができる。
なお、マイクロプロセッサ１１０，２１０の両者がセキ
ュリティチェックに要する時間が同一であるが、セキュ
リティチェック後に行う初期設定に要する時間が、マイ
クロプロセッサ１１０よりもマイクロプロセッサ２１０
の方が長い場合は、その初期設定の時間差以上の時間を
時間Ｔrmに設定しておけば、払出制御基板２００が制御
開始可能となった後に主基板１００が制御開始可能とな
るため、払出制御基板２００が主基板１００から送信さ
れた制御コマンドの受信を失敗するおそれがない。つま
り、基板のリセット解除から制御開始可能になるまでに
要する時間（セキュリティチェックおよび初期設定など
を行うための時間）が、主基板１００よりも払出制御基
板２００の方が長い場合は、その時間差以上を時間Ｔrm
に設定する。

【００５０】（サブＣＰＵ２１２のプログラムスタート
処理）ここで、サブＣＰＵ２１２が実行するプログラム
スタート処理について図８を参照して説明する。サブＣ
ＰＵ２１２は、割込み禁止を設定し（Ｓ１０）、メイン
ルーチンからサブルーチンへ移行するときにメインルー
チンのアドレスを保持するためのスタックポインタをア
ドレスのボトムに設定する（Ｓ１２）。続いてサブＣＰ
Ｕ２１２は、ＲＡＭ２１６へのアクセス許可を設定し
（Ｓ１４）、割込みモードにモード２を設定する（Ｓ１
６）。続いてサブＣＰＵ２１２は、インタラプトレジス
タにモード２で使用するアドレスを設定し（Ｓ１８）、
ＲＡＭ２１６のチェックデータが正しいか否か、たとえ
ばＡ５Ａ５Ｈであるか否かを判定し（Ｓ２０）、チェッ
クデータが正しい場合は（Ｓ２０：Ｙｅｓ）、ＲＡＭ２
１６内のバックアップ領域以外を０クリア（初期化）
し、チェックデータが正しくない場合は（Ｓ２０：Ｎ
ｏ）、ＲＡＭ２１６の全領域（たとえば２５６バイト）
を総て０クリア（初期化）するとともにチェックデータ
（たとえばＡ５Ａ５Ｈ）をストアする（Ｓ２４）。続い
てサブＣＰＵ２１２は、サブＣＰＵ２１２の暴走を監視
するタイマであるウオッチドッグタイマなどの内蔵ディ
バイスの初期設定を行い（Ｓ２６）、作業領域の初期設
定を行う（Ｓ２８）。続いてサブＣＰＵ２１２は、割込
み許可を設定し（Ｓ３０）、このＳ３０を繰り返す無限
ループに移行する。

【００５１】（サブＣＰＵ２１２のメインプログラム処
理）ここで、払出制御基板２００のサブＣＰＵ２１２が
実行するメインプログラム処理の流れについて図９を参
照して説明する。このメインプログラム処理は、ＣＴＣ
（タイマカウンタ）２１８（図７）のチャンネル３割込
みによって実行される。サブＣＰＵ２１２は、割込み許
可を設定し（Ｓ１００）、ウオッチドッグタイマをリス
タートさせる（Ｓ２００）。続いてサブＣＰＵ２１２
は、データやコマンドの出力処理（Ｓ３００）、入力処
理（Ｓ４００）、払い出す賞球数の記憶や払出命令など
の賞球処理（Ｓ５００）、ＣＲ接続基板５６（図３）か
らのデータに基づいて貸球ユニット６３を制御する貸球
処理（Ｓ６００）を実行する。

【００５２】（サブＣＰＵ２１２のコマンド入力処理）
次に、サブＣＰＵ２１２が実行するコマンド入力処理の
流れについて図１０を参照して説明する。このコマンド
入力処理は、ＣＴＣ２１８のチャンネル２割込みによっ
て実行される。サブＣＰＵ２１２は、主基板１００から
送出された払出コマンドなどの制御コマンドを入力し
（Ｓ５０）、その入力した制御コマンドをチェックする
（Ｓ５２）。たとえば、制御コマンドは８ビットの信号
で構成された２バイトであり、それを１バイトずつに振
り分ける。続いてサブＣＰＵ２１２は、その入力した制
御コマンドが何を意味する制御コマンドであるか、たと
えば５個の賞球の払出命令を示すものか、１５個の賞球
の払出命令を示すものかなどを解析し（Ｓ５４）、割込
み許可を設定する（Ｓ５６）。このように、コマンド入
力処理はチャンネル２割込みに割り当てられており、後
述するＮＭＩ割込み処理に続く優先順位第２位で実行さ
れるため、たとえばサブＣＰＵ２１２が賞球払出モータ
６２ｃへパルス出力を行っているときに主基板から賞球
払出の制御コマンドが送信された場合であっても、その
制御コマンドの解析を優先して行うことができる。した
がって、主基板１００からの制御コマンド受信の取りこ
ぼしによる賞球払出ミスや賞球払出の遅れなどをなくす
ことができる。

【００５３】（電源の立下げ・サブＣＰＵ２１２のＮＭ
Ｉ割込み処理）パチンコホールの営業終了時の電源遮
断、停電、あるいは電源の異常などにより、ＡＣ２４Ｖ
の主電源７０が遮断されると、その遮断の時点から所定
時間経過した時点までの時間（以下、電源断検出時間と
称する）Ｔdp経過後に、ＣＰＵ８４ｅ（図７（Ｂ））が
サブリセット信号（ハイレベル→ローレベル）をサブ化
基板へ出力する（図１２）。これにより、サブ化基板は
リセット状態になる。またそのとき、主基板１００およ
び払出制御基板２００にＮＭＩ信号が生成され、このＮ
ＭＩ信号は時間Ｔnmiの期間継続する。ここで、サブＣ
ＰＵ２１２は、ＮＭＩ信号が生成されると、ＲＡＭ２１
６に対するアクセスレジスタにアクセス禁止を設定する
（図１１のＳ７０）。また、フローチャートを示さない
が、メインＣＰＵ１１２も、ＮＭＩ信号が生成される
と、ＲＡＭ１１６に対するアクセスレジスタにアクセス
禁止を設定する。これらの割込み処理は、他の割込み処
理よりも最優先で実行される。つまり、ＲＡＭ２１６，
１１６へのアクセスを禁止することにより、ＲＡＭ２１
６に格納されている入賞数、賞球数および払出個数など
の賞球データ、ＲＡＭ１１６に格納されている遊技デー
タが書き換えられてしまうのを防止する。

【００５４】たとえば、ＲＡＭ２１６，１１６をバック
アップするタイミングのときに、既に他の割込み処理が
実行されており、新たな割込みを禁止していた場合に前
記他の割込み処理の処理時間が長くなると、その後に割
込み処理が許可され、ＲＡＭ２１６，１１６へのアクセ
スを禁止しようとしても間に合わず、ＲＡＭ２１６，１
１６の記憶内容の一部または全部を破壊してしまうおそ
れがある。そこで、ＮＭＩ割込み処理によってＲＡＭ２
１６，１１６へのアクセスを禁止することにより、ＲＡ
Ｍ２１６，１１６の記憶内容の破壊を防止する。そし
て、時間Ｔnmiの期間は、主基板１００および払出制御
基板２００はシステムリセットされないため（図１
２）、その期間内に、電源遮断時に主基板１００から出
力されていた制御コマンドや、その制御コマンドを出力
した時間などの遊技データが主基板１００のＲＡＭ１１
６にバックアップされ、電源遮断時における入賞数、賞
球数および払出個数などのデータが払出制御基板２００
のＲＡＭ２１６にバックアップされる。

【００５５】そして、時間Ｔnmiの期間が経過すると直
ちにＣＰＵ８４ｅはシステムリセット信号を主基板１０
０および払出制御基板２００へ出力する（図１２）。こ
れにより、主基板１００および払出制御基板２００はリ
セット状態になる。このとき、コンデンサＣ１（図５）
の放電電流がマイクロプロセッサ２１０のバックアップ
用電源端子ＶＢＢ（図７（Ａ））に供給されるため、Ｒ
ＡＭ２１６は入賞数、賞球数および払出個数などのデー
タの記憶を維持することができる。また、コンデンサＣ
２（図５）の放電電流がマイクロプロセッサ１１０のバ
ックアップ用電源端子ＶＢＢに供給されるため、ＲＡＭ
１１６は上記遊技データの記憶を維持することができ
る。なお、ＲＡＭ２１６がバックアップされている期間
中に電源が立ち上がった場合は、サブＣＰＵ２１２は、
ＲＡＭ２１６に格納されている賞球数を参照し、賞球払
出モータ６２ｃ（図３）を駆動し、上記賞球数に対応す
る賞球を払出す。また、ＲＡＭ１１６がバックアップさ
れている期間中に電源が立ち上がった場合は、メインＣ
ＰＵ１１２は、ＲＡＭ１１６に格納されている遊技デー
タを参照し、電源遮断時に遊技を再開する。

【００５６】（電源監視処理）次に、電源電圧監視用Ｉ
Ｃ８４に設けられたＣＰＵ８４ｅが実行する電源電圧監
視処理の流れについて、それを示す図１４のフローチャ
ートを参照して説明する。なお、ここでは、１２Ｖライ
ン８７の電圧を監視する場合を例に挙げて説明する。Ｃ
ＰＵ８４ｅは、図示しないタイマからのタイミング信号
を取り込んで、電源電圧を検出するタイミングであると
判定すると（Ｓ８０：Ｙｅｓ）、制御ライン８４ｇ（図
７（Ｂ））を介して各Ａ／Ｄ変換回路へ制御信号を送出
する（Ｓ８２）。この制御信号を取込んだ各Ａ／Ｄ変換
回路は、それぞれの電圧ラインから電流を取込み、その
取込んだ電流の電圧値をデジタル信号に変換し、ＣＰＵ
８４ｅへ送出する。

【００５７】そしてＣＰＵ８４ｅは、取込んだデジタル
信号をカウントして電圧Ｖ１を演算し、その電圧Ｖ１が
所定電圧以下であるかを判定する（Ｓ８６）。ここで、
所定電圧とは、たとえば基板が機能するために最低限必
要な動作電圧であり、１２Ｖ電源の基板では、たとえ
ば、１０．３Ｖである。続いてＣＰＵ８４ｅは、電圧Ｖ
１が１０．３Ｖ以下である場合は（Ｓ８６：Ｙｅｓ）、
１２Ｖの電源によって機能している各基板へＲＥＳＥＴ
信号を送出し（Ｓ８８）、パチンコ機１０の所定箇所
（たとえば、ＲＥＳＥＴ信号を送出する基板上、あるい
はパチンコ機１０の外部から視認可能な箇所など）に設
けられた報知ＬＥＤ８９（図５）を点灯させる（Ｓ９
０）。この報知ＬＥＤ８９の点灯により、電源電圧の低
下により、機能しなくなった基板が発生したことを報知
することができる。このため、基板の機能を復活させる
ための処置を早期に行うことができる。また、電源電圧
が正常な電圧に復活すると、電源電圧監視用ＩＣ８４か
ら上記リセットされた各基板へリセット解除信号が送出
され、各基板のリセット状態が解除され、各基板が制御
を再開する。

【００５８】［第１実施形態の効果］ （１）以上のように、この実施形態のパチンコ機１０を
使用すれば、主基板１００は、遊技の演出を制御するサ
ブ化基板が制御開始可能となった後に制御開始可能とな
るため、サブ化基板が、主基板１００から送信されたコ
マンドの受信に失敗するおそれがない。したがって、た
とえば、電源遮断後に電源が復帰し、バックアップされ
ている制御コマンドなどに基づいて遊技を再開する場合
でも、サブ化基板が主基板１００から送信された制御コ
マンドの受信を失敗するおそれがないため、点灯すべき
ランプが点灯しなかったり、あるいは再生すべき音が再
生されなかったりするなど、遊技が円滑に再開されない
という事態が発生するおそれがない。

【００５９】（２）また、各基板がそれぞれ自身に供給
されている電源電圧を独自に監視し、その監視電圧が所
定の電圧になったときに自身をリセットするのではな
く、電源電圧監視用ＩＣ８４が監視している電圧が所定
の電圧になったときに電源電圧監視用ＩＣ８４から各基
板へリセット信号を送信する構成であるため、各基板を
同時にリセットすることができる。しかも、リセット信
号の解除も電源電圧監視用ＩＣ８４が統一して行い、サ
ブ化基板および払出制御基板２００、主基板１００の順
序で各基板をリセット解除し、主基板１００が最も遅い
タイミングでリセット解除するため、主基板１００から
送信した制御コマンドを払出制御基板２００およびサブ
化基板が受信できなくなるおそれもない。したがって、
主電源７０が遮断後に復帰し、ＲＡＭ２１６にバックア
ップされている入賞データに基づいて賞球の払出しを再
開する場合でも、払出制御基板２００は主基板１００か
ら送信された払出命令の受信を失敗するおそれがないた
め、払出されるべき賞球が払出されなかったり、あるい
は払出個数が不足するなど、遊技者に不測の不利益を与
えるおそれがない。

【００６０】（３）さらに、前述の実施形態では、ＤＣ
５Ｖ上昇検出電圧Ｖu5およびＤＣ１２Ｖ上昇検出電圧Ｖ
u12 の各電圧値がそれぞれ異なる場合を説明したが、電
源電圧監視用ＩＣ８４の制御によって、サブ化基板、払
出制御基板２００および主基板１００のリセット解除を
指示するため、上記各電圧値を同一に設定した場合であ
っても、サブ化基板、払出制御基板２００、主基板１０
０の順序で立上がるように規定することができる。つま
り、ソフトウエア的処理によって各基板の立上順序を規
定できる。したがって、各基板間にセキュリティチェッ
クに必要な時間、初期設定時間や回路動作時間などに多
少のばらつきが存在している場合であっても、それとは
無関係に各基板の立上順序を規定できるため、各基板の
立上がりタイミングの精度を高めることができる。さら
に、電源電圧監視用ＩＣ８４は、各基板へリセット解除
を指示するタイミングを時間に基づいて判断するため、
電源電圧監視用ＩＣ８４の動作電圧が変動した場合であ
っても、その変動の影響を受けることなく、リセット解
除の指示を各基板へ正確なタイミングで行うことができ
る。

【００６１】（４）またさらに、１つの電源電圧監視用
ＩＣ８４が各基板の電源電圧を監視し、ある電圧の異常
を検出すると、その電圧が供給されている各基板を同時
にリセットし、あるいは、リセット状態を解除できるた
め、各基板の制御タイミングを高精度で制御できる。し
かも、各基板ごとに電源電圧監視用ＩＣを設ける必要が
ないため、その分、各基板の省スペース化を図ることが
できる。

【００６２】（５）そしてさらに、各基板に電源を供給
する電源供給手段も単一であるため、製造機種ごとに基
板構成が異なる場合であっても、電源基板から各基板へ
電源供給ラインを配線するだけでよいため、電源の供給
経路および各基板の変圧回路などを製造機種ごとに設計
する必要がない。したがって、基板設計の自由度を高め
ることができるため、パチンコ機の製造歩留まりを良く
することができる。また、各基板ごとに変圧回路を設け
る必要がないため基板の省スペース化を図ることができ
る。なお、メインＣＰＵ１１２またはサブＣＰＵ２１２
によって電圧監視を行うようにすることもできる。この
場合、電圧監視を他の処理と独立させてもよいし、割込
み処理にすることもできる。

【００６３】＜第２実施形態＞次に、この発明に係る第
２実施形態について図１５および図１６を参照して説明
する。この第２実施形態に係るパチンコ機は、サブ化基
板、払出制御基板２００および主基板１００を個別にリ
セットし、リセット解除できることを特徴とする。図１
５は、各基板の電源の立上げから立下がりを示すタイミ
ングチャートであり、図１６は、電源電圧監視用ＩＣ８
４のＣＰＵ８４ｅが実行する制御開始処理２の流れを示
すフローチャートである。なお、各基板のリセットおよ
びリセット解除のタイミング（図１５）および図１６に
示す制御開始処理２以外は、第１実施形態と同じである
ため、その同じ部分の説明を省略し、以下では図１６を
中心に説明する。

【００６４】ＣＰＵ８４ｅは、電圧Ｖ5 が電圧Ｖmin 以
上であると判定すると（Ｓ１２０：Ｙｅｓ）、ＲＥＳＥ
Ｔ信号１〜５（ローレベル）を対応する基板へ出力する
（Ｓ１２２）。ＲＥＳＥＴ信号１はランプ制御基板７５
ａ（図６）へ、ＲＥＳＥＴ信号２は音声制御基板７９ａ
へ、ＲＥＳＥＴ信号３は特別図柄制御基板３２ａへ、Ｒ
ＥＳＥＴ信号４は払出制御基板２００へ、ＲＥＳＥＴ信
号５は主基板１００へそれぞれ出力する。続いてＣＰＵ
８４ｅは、電圧Ｖ5 が、サブ化基板上昇検出電圧Ｖus以
上になったか否かを判定する（Ｓ１２４）。サブ化基板
上昇検出電圧Ｖusは、サブ化基板をリセット解除するタ
イミングになるまでの時間Ｔrsを計測する基準タイミン
グを検出するための電圧である（図１５）。そしてＣＰ
Ｕ８４ｅは、電圧Ｖ5 が、電圧Ｖus以上になったと判定
すると（Ｓ１２４：Ｙｅｓ）、時間Ｔrsの計測を開始
し、その計測時間Ｔが時間Ｔrs以上になったと判定する
と（Ｓ１２６：Ｙｅｓ）、ＲＥＳＥＴ信号１〜３を解除
する（Ｓ１２８）。これにより、ランプ制御基板７５
ａ、音声制御基板７９ａおよび特別図柄制御基板３２ａ
がリセット解除し、主基板１００から送信される制御コ
マンドを受信可能状態になる（ローレベル→ハイレベ
ル）。

【００６５】続いてＣＰＵ８４ｅは、Ａ／Ｄ変換回路８
４ｂから取込んだデジタル信号に基づいて演算した電圧
Ｖ12が、払出制御基板上昇検出電圧Ｖuh以上であるか否
かを判定する（Ｓ１３０）。払出制御基板上昇検出電圧
Ｖuhは、サブ化基板をリセット解除したときの電圧Ｖ12
であり、サブ化基板をリセット解除してから払出制御基
板２００をリセット解除するまでの時間Ｔrhを計測する
基準タイミングを検出するための電圧である（図１
５）。そしてＣＰＵ８４ｅは、電圧Ｖ12が、電圧Ｖuh以
上になったと判定すると（Ｓ１３０：Ｙｅｓ）、サブ化
基板をリセット解除したときからの経過時間Ｔrhの計測
を開始し、その計測時間Ｔが時間Ｔrh以上になったと判
定すると（Ｓ１３２：Ｙｅｓ）、ＲＥＳＥＴ信号４を解
除する（Ｓ１３４）。これにより、払出制御基板２００
がリセット解除し、主基板１００から送信される制御コ
マンドを受信可能状態になる（ローレベル→ハイレベ
ル）。このとき、払出制御基板２００のサブＣＰＵ２１
２（図７（Ａ））は、セキュリティチェックを実行す
る。このセキュリティチェックでは、ＲＯＭ２１４に記
録されているコンピュータプログラムに異常が存在しな
いかなどのチェックを行う。続いてセキュリティチェッ
クが終了すると、サブＣＰＵ２１２は動作を開始する。

【００６６】続いてＣＰＵ８４ｅは、電圧Ｖ12が、主基
板上昇検出電圧Ｖum以上であるか否かを判定する（Ｓ１
３６）。主基板上昇検出電圧Ｖumは、払出制御基板２０
０をリセット解除したときの電圧Ｖ12であり、払出制御
基板２００をリセット解除してから主基板１００をリセ
ット解除するまでの時間Ｔrmを計測する基準タイミング
を検出するための電圧である（図１５）。そしてＣＰＵ
８４ｅは、電圧Ｖ12が、電圧Ｖum以上になったと判定す
ると（Ｓ１３６：Ｙｅｓ）、払出制御基板２００をリセ
ット解除したときからの経過時間Ｔrmの計測を開始し、
その計測時間Ｔが時間Ｔrm以上になったと判定すると
（Ｓ１３８：Ｙｅｓ）、ＲＥＳＥＴ信号５を解除する
（Ｓ１４０）。これにより、主基板１００がリセット解
除し、メインＣＰＵ１１２（図４）は、セキュリティチ
ェックを実行する。このセキュリティチェックでは、Ｒ
ＯＭ１１４に記録されているコンピュータプログラムに
異常が存在しないかなどのチェックを行う。続いてセキ
ュリティチェックが終了すると、サブＣＰＵ２１２は動
作を開始し、払出制御基板２００およびサブ化基板へ制
御コマンドを送信可能状態になる（ローレベル→ハイレ
ベル）。

【００６７】［他の実施形態］ （１）上記実施形態では、ＣＰＵ８４ｅが各基板のリセ
ットおよびリセット解除の双方を行う場合を説明した
が、リセットのみを行い、リセット解除については、各
基板が自己の電圧上昇を検出し、その検出電圧が所定の
電圧になったときに自己をリセット解除するように構成
することもできる。 （２）また、ＣＰＵ８４ｅが各基板のリセット解除のみ
を行い、リセットについては、各基板が自己の電圧上昇
を検出し、その検出電圧が所定の電圧になったときに自
己をリセットするように構成することもできる。

【００６８】（３）さらに、電源遮断時にＲＡＭ１１
６，２１６にバックアップされたデータを消去するため
のＲＡＭクリアー信号を出力する回路と、その回路の動
作をＯＮ・ＯＦＦするスイッチとを、たとえば電源基板
８０に設けることもできる。この構成によれば、上記ス
イッチをＯＮすることにより、ＲＡＭクリアー信号をマ
イクロプロセッサ１１０，２１０へそれぞれ送信し、Ｒ
ＡＭ１１６，２１６にバックアップされたデータを消去
することができる。そのスイッチは、たとえばプッシュ
ＯＮ式のスイッチであり、ホール従業員が操作し易い箇
所に設ける。また、図１２に示すように、ＲＡＭクリア
ー信号によってバックアップデータを消去できる期間、
つまり有効期間は、各基板のリセットが解除されたタイ
ミングから時間Ｔmcの期間である。この時間Ｔmcは、た
とえばホール従業員が、バックアップデータを消去すべ
きパチンコ機に対してスイッチを操作するために十分な
時間に基づいて設定する。たとえば、時間ＴmcＴ１は、
１５分〜３０分であり、その長さは所望の長さに設定で
きる。この構成によれば、パチンコホールの開店前に試
射した際の賞球の払出しに関するデータ、あるいは、静
電気ノイズや不正行為などによって書換えられた賞球デ
ータがＲＡＭ２１６にバックアップされている場合であ
っても、そのバックアップされているデータを消去でき
るため、そのバックアップされているデータに基づいて
賞球が払出されてしまうことにより店側が不利益をこう
むるおそれもない。しかも、開店前の試射中に発生し
た、遊技を制御するための制御データがＲＡＭ１１６に
バックアップされている場合であっても、そのバックア
ップされている制御データを消去できるため、遊技者が
開店時に遊技を行う場合に、バックアップされている制
御データに基づいて遊技が開始されてしまい、遊技者が
違和感を覚えるおそれもない。

【００６９】（４）さらに、前述の各実施形態では、こ
の発明に係る遊技機として第１種パチンコ機を例に挙げ
て説明したが、第２種パチンコ機、第３種パチンコ機、
それら以外の種類のパチンコ機、あるいは、スロットマ
シンなどの他の遊技機にもこの発明を適用できることは
勿論である。

【００７０】［各請求項と実施形態との対応関係］特別
図柄制御基板３２ａ、ランプ制御基板７５ａおよび音声
制御基板７９ａが、演出制御基板に対応し、賞球が賞媒
体に対応する。また、電源基板８０が電源供給手段とし
て機能し、電源電圧監視用ＩＣ８４が電源電圧監視手段
として機能する。さらに、ＲＯＭ８４ｈが請求項７に係
る記録媒体として機能する。そして、ＣＰＵ８４ｅが実
行するＳ１００〜Ｓ１１０が、請求項２に係る電源電圧
監視手段として機能するとともに、請求項７に係る処理
に対応する。

【図面の簡単な説明】

【図１】この発明に係る実施形態のパチンコ機を正面か
ら見た説明図である。

【図２】図１に示すパチンコ機１０に備えられた遊技盤
１４の主要構成を示す説明図である。

【図３】パチンコ機１０の電気的構成をブロックで示す
説明図である。

【図４】パチンコ機１０の主なハードウエア構成を示す
説明図である。

【図５】電源基板８０の主要構成を各基板との接続関係
と共に示す説明図である。

【図６】電源基板８０と各基板との接続関係の詳細を示
す説明図である。

【図７】図７（Ａ）は、電源基板８０とマイクロプロセ
ッサ２１０との接続関係を示す説明図であり、図７
（Ｂ）は、電源電圧監視用ＩＣの主要構成を示す説明図
である。

【図８】サブＣＰＵ２１２が実行するプログラムスター
ト処理の流れを示すフローチャートである。

【図９】サブＣＰＵ２１２が実行するメインプログラム
処理の流れを示すフローチャートである。

【図１０】サブＣＰＵ２１２が実行するコマンド入力処
理の流れを示すフローチャートである。

【図１１】サブＣＰＵ２１２が実行するＮＭＩ割込み処
理の流れを示すフローチャートである。

【図１２】各基板の電源の立上げから立下がりを示すタ
イミングチャートである。

【図１３】ＣＰＵ８４ｅが実行する制御開始処理１の流
れを示すフローチャートである。

【図１４】ＣＰＵ８４ｅが実行する電圧監視処理の流れ
を示すフローチャートである。

【図１５】第２実施形態における各基板の電源の立上げ
から立下がりを示すタイミングチャートである。

【図１６】ＣＰＵ８４ｅが実行する制御開始処理２の流
れを示すフローチャートである。

【図１７】従来のパチンコ機の正面説明図である。

【符号の説明】

１０ パチンコ機（遊技機） ３２ａ 特別図柄制御基板（演出制御基板） ７０ 主電源 ７５ａ ランプ制御基板（演出制御基板） ７９ａ 音声制御基板（演出制御基板） ８０ 電源基板（電源供給手段） ８４ 電源電圧監視用ＩＣ（電源電圧監視手段） ８４ｈ ＲＯＭ（記録媒体） １００ 主基板 １１２ メインＣＰＵ ２００ 払出制御基板 ２１２ サブＣＰＵ ＣＮ１，ＣＮ３ａ，ＣＮ３ｂ コネクタ（端子）

Claims (7)

【特許請求の範囲】
1. 【請求項１】 制御コマンドを出力する主基板と、 この主基板から出力される制御コマンドに基づいて遊技
   の演出を制御する演出制御基板とを含む複数の基板を備
   えており、 この遊技機に電源が供給された際に、前記主基板に設け
   られた回路は、前記演出制御基板に設けられた回路が制
   御開始可能となった後に制御開始可能となることを特徴
   とする遊技機。
2. 【請求項２】 前記主基板から出力される制御コマンド
   に基づいて賞媒体の払出しを制御する払出制御基板を備
   えており、 前記主基板および前記払出制御基板は、それぞれ自身に
   設けられた回路のリセット状態を解除した後にセキュリ
   ティチェックを行い、 前記主基板よりも前記払出制御基板の方が、前記セキュ
   リティチェックに必要な時間が所定の時間長い場合は、
   前記主基板に設けられた回路のリセット状態が解除され
   るタイミングを、前記払出制御基板に設けられた回路の
   リセット状態が解除されるタイミングから、少なくとも
   前記所定の時間以上遅らせることを特徴とする請求項１
   に記載の遊技機。
3. 【請求項３】 前記複数の基板のうちの所定の基板に必
   要な電源をそれぞれ生成して各基板へ供給する単一の電
   源供給手段と、 この電源供給手段によって前記所定の基板に供給した電
   源の電圧を監視する単一の電源電圧監視手段と、 を備えたことを特徴とする請求項１または請求項２に記
   載の遊技機。
4. 【請求項４】 前記複数の基板のうちの所定の基板は、
   リセットの指示を受けた際に、自身が有する回路をそれ
   ぞれリセットし、 前記電源電圧監視手段は、監視している電圧が所定の電
   圧になった際に、前記所定の基板へリセットを指示する
   ことを特徴とする請求項１ないし請求項３のいずれか１
   つに記載の遊技機。
5. 【請求項５】 前記複数の基板のうちの所定の基板は、
   リセット解除の指示を受けた際に、自身が有する回路を
   それぞれリセット解除し、 前記電源電圧監視手段は、監視している電圧が所定の電
   圧になった際に、前記所定の基板へリセット解除を指示
   することを特徴とする請求項１ないし請求項４のいずれ
   か１つに記載の遊技機。
6. 【請求項６】 前記複数の基板のうちの所定の基板は、
   リセット解除の指示を受けた際に、自身が有する回路を
   それぞれリセット解除し、 前記電源電圧監視手段は、前記所定の基板へリセット解
   除を指示するタイミングになるまでの時間を計測し、そ
   の計測時間が所定の時間になった際に、前記所定の基板
   へリセット解除を指示することを特徴とする請求項１な
   いし請求項５のいずれか１つに記載の遊技機。
7. 【請求項７】 制御コマンドを出力する主基板と、この
   主基板から出力される制御コマンドに基づいて遊技の演
   出を制御する演出制御基板とを含む複数の基板と、前記
   複数の基板のうちの所定の基板に必要な電源をそれぞれ
   生成して各基板へ供給する単一の電源供給手段と、この
   電源供給手段によって前記所定の基板に供給した電源の
   電圧を監視する単一の電源電圧監視手段とを有してお
   り、この遊技機に電源が供給された際に、前記主基板に
   設けられた回路は、前記演出制御基板に設けられた回路
   が制御開始可能となった後に制御開始可能となる遊技機
   に備えられており、コンピュータが読取可能なコンピュ
   ータプログラムが記録された記録媒体であって、 電源電圧監視手段は、監視している電圧が所定の電圧に
   なった際に、前記所定の基板へリセットを指示し、ある
   いは前記所定の基板へリセット解除を指示する処理を実
   行するためのコンピュータプログラムが記録されたこと
   を特徴とする記録媒体。