JP3809493B2 - 遊技システム - Google Patents

Description

【０００１】
【産業上の利用分野】
この発明は、コンピュータによって遊技を制御する遊技システムに関する。
【０００２】
【従来の技術】
従来、この種の遊技機として、たとえば図１８および図１９に示すパチンコ機が知られている。図１８は従来のパチンコ機の正面説明図であり、図１９は図１８に示すパチンコ機の裏セットの説明図である。
図１８に示すように、従来のパチンコ機５００には、遊技盤５０２と、この遊技盤５０２の遊技領域へ遊技球を発射する発射装置５０４と、この発射装置５０４へ供給する遊技球を貯留する上受け皿５０６と、この上受け皿５０６に収容仕切れなくなった遊技球を貯留する下受け皿５０８とが備えられている。また、遊技盤５０２には、特別図柄表示装置５２４と、天入賞口５１０と、右袖入賞口５１２と、左袖入賞口５１４と、第１種始動口５１６と、右下入賞口５１８と、左下入賞口５２０と、大入賞口５２６とが備えられている。
そして、発射装置５０４から発射された遊技球が、第１種始動口５１６に入賞すると、特別図柄表示装置５２４が図柄を変動表示し、停止した図柄が所定の図柄（たとえば７７７）に揃った場合に大当りが発生し、大入賞口５２６を所定時間開放する。そして、大入賞口５２６の開放時間が所定時間に達するか、大入賞口５２６への入賞数が所定数に達すると大入賞口５２６が閉口する。このとき、大入賞口５２６に入賞した入賞球が、大入賞口５２６の内部に設けられた特定領域５２８を通過すると、連続して大入賞口５２６が開放する。このように、大入賞口５２６の開放から閉口までを１ラウンドとして、遊技球が特定領域５２８を通過することを条件に、所定回数のラウンド（たとえば１６ラウンド）を遊技できる。
【０００３】
また、図１９に示すように、パチンコ機５００の裏セットには、裏セット機構板５３０が設けられており、天入賞口５１０、右袖入賞口５１２、左袖入賞口５１４、第１種始動口５１６、右下入賞口５１８および左下入賞口５２０などに入賞した入賞球は、裏球通路５３２によって図中矢印で示す経路で流下し、入賞球集合樋５２４に集合し、入賞球検出スイッチ５２２へ案内される。そして、入賞球検出スイッチ５２２が入賞球を検出すると、図示しない賞球払出装置により所定数の賞球が払出される。また、入賞球検出スイッチ５２２によって検出された入賞球は、上記所定数の賞球が払出されるごとに入賞球切りソレノイド５３４の作動により、１個ずつ下方に排出される。
【０００４】
【発明が解決しようとする課題】
しかし、上記従来のパチンコ機は、入賞球集合樋５２４および入賞球切りソレノイド５３４などの構造物が必要であるため、パチンコ機の裏セットの構造が複雑になるので、製造効率が悪いし、省スペース化を図ることが困難であるという問題があった。また、入賞球切りソレノイド５３４は、入賞球を１個ずつ排出する動作を頻繁に繰り返すため、動作部分の摩耗や破損などによる故障がつきまとうという問題もあった。さらに、上記構造物の製造コストが、パチンコ機全体の製造コストを高くする要因になっており、そのことがパチンコ機の製造コストを低減する妨げとなっていた。
そこで、本発明者は、賞球数と入賞球数とを対応付けて電気的に記憶する構成を考えた。この構成によれば、上記構造物が不要であるため、上記諸問題を解決することができる。
しかし、記憶した入賞数は電源の遮断や電圧低下によって喪失するため、電源が復帰した場合であっても、本来払出すべき賞球を払出すことができなくなり、遊技者に不利益を及ぼすおそれのあることが分かった。
そこで、本発明者は、電源が遮断した場合や電源電圧が低下した場合に、入賞数の記憶を保持するためのバックアップ電源を設ける構成を考えた。
【０００５】
また、停電などにより、遊技の途中で電源が遮断すると、電源が復帰した場合に、電源遮断時の遊技状態から遊技を再開できないため、遊技者が違和感を覚えるという問題があった。特に、大当りに基づくラウンドを実行しているときや特別図柄表示装置５２４によって特別図柄が変動表示されているときに電源が遮断すると、電源復帰後にラウンドの途中から再開したり、特別図柄の変動途中から再開したりすることができないため、遊技者に不利益を与えるおそれがあった。
そこで、本発明者は、電源が遮断した場合や電源電圧が低下した場合に、遊技を制御するデータの記憶を保持するためのバックアップ電源を設ける構成を考えた。
【０００６】
しかし、その後の検討により、記憶されている賞球数や入賞球数を静電気ノイズや不正行為によって書き換えられた場合に、その書換えられたデータを消去しようと電源を遮断しても、バックアップ機能が働いてしまうため、書換えられたデータを消去できないということが分かった。
また、パチンコホールの開店前にパチンコ機を試射して最終調整を行っている場合に大当りが発生することがあり、その場合、所定数の賞球を払出すべき賞球データがＲＡＭに記憶される。
したがって、そのような状態で開店すると、ＲＡＭの記憶に基づいて所定数の賞球が払出されてしまうため、店側が不利益をこうむるおそれのあることが分かった。
さらに、開店前の試射中に発生した制御データがバックアップされていると、遊技者が開店時に遊技を行う場合に、バックアップされた制御データに基づいて遊技が開始されてしまうため、遊技者が違和感を覚えるおそれがあった。
【０００７】
そこでこの発明は、上記諸問題を解決するためになされたものであり、バックアップ電源によって記憶を保持されているデータを消去できる遊技機および遊技システムを実現することを目的とする。
【０００９】
請求項１に記載の発明では、遊技を制御する制御手段と、遊技中に発生したデータを記憶する記憶手段と、この遊技機に供給されている駆動電源の電圧が所定の電圧に低下した場合に、前記記憶手段に記憶保持用の電源を供給することにより前記記憶手段の記憶を保持する記憶保持手段とを備えており、前記制御手段は、前記記憶手段に記憶保持されたデータを参照して遊技を制御可能な遊技機を有する遊技システムであって、遊技店の管理室などに設置されており、遊技機へメモリクリア命令を出力するホールコンピュータと、前記ホールコンピュータから出力された前記メモリクリア命令を記憶する手段を有する遊技機とを備えており、前記遊技機は、前記遊技機に備えられた主電源が立ち上がった時に、前記メモリクリア命令を記憶する手段に記憶されているメモリクリア命令を前記記憶手段へ出力し、前記記憶手段に記憶保持された前記データを消去するように構成されており、前記データを消去する機能は、前記主電源の立ち上がり時から所定の時間有効である遊技システムという技術的手段を用いる。
【００１０】
つまり、遊技中に発生したデータ、たとえば賞球の払出しに関するデータを記憶手段に記憶し、その記憶されたデータを参照して賞球の払出しを行うパチンコ機（遊技機）にあっては、記憶されたデータが静電気ノイズや不正行為などによって書き換えられるおそれがあるが、そのように書換えられてしまった場合であっても、メモリクリア命令を記憶する手段に記憶されているメモリクリア命令を記憶手段へ出力することにより、記憶手段に記憶保持されているデータを消去できるため、データの書換えによるパチンコホール（遊技店）側の損失を最小限にくい止めることができる。
しかも、パチンコホールの開店前に試射した際の賞球の払出しに関するデータが記憶手段にバックアップされている場合であっても、そのバックアップされているデータを消去できるため、上記バックアップされているデータに基づいて賞球が払出されてしまうことにより店側が不利益をこうむるおそれもない。
また、開店前の試射中に発生した、遊技を制御するための制御データがバックアップされている場合であっても、そのバックアップされている制御データを消去できるため、遊技者が開店時に遊技を行う場合に、バックアップされている制御データに基づいて遊技が開始されてしまい、遊技者が違和感を覚えるおそれもない。
そして、メモリクリア命令を記憶手段へ出力することによるデータの消去機能を常時有効であると、たとえばホールの営業中にバックアップデータを消去してしまう事態が発生するおそれがあるが、メモリクリア命令を記憶手段へ出力することによるデータの消去機能を、この遊技機の主電源の立ち上がり時から所定の時間有効とすることにより、上記のような事態の発生を防止できる。
また、主電源立ち上がり時にホールコンピュータからメモリクリア命令を出力する処理を行う必要がない。
特に、ホールの電源を投入する前に、メモリクリア命令を記憶する手段にメモリクリア命令を記憶させておけば、電源投入時にバックアップデータを自動的に消去することができるため、バックアップデータを消去し忘れるおそれがない。
【００１１】
また、ホールコンピュータから各遊技機のバックアップデータの消去を制御することができるため、各遊技機のスイッチを操作する必要がないので、バックアップデータの消去作業の効率を高めることができる。
しかも、遊技機の全台へメモリクリア命令を出力することにより、遊技機全台のバックアップデータを一斉に消去することができる。
【００１８】
つまり、たとえば、後述する発明の実施の形態に記載するように、パチンコ機は、ＣＰＵがＲＯＭなどの記録媒体に記録されたコンピュータプログラムを実行することにより機能するため、上記消去処理を実行するためのコンピュータプログラムが記録されたＲＯＭなどの記録媒体を使用することにより、請求項１ないし請求項６に記載の遊技機または遊技システムを実現できる。
【００１９】
【発明の実施の形態】
以下、この発明に係る遊技機、遊技システムおよび記録媒体の実施形態について図を参照して説明する。なお、以下の実施形態では、この発明に係る遊技機として、いわゆる第１種パチンコ機を例に挙げて説明する。
＜第１実施形態＞
［全体の主要構成］
まず、この第１実施形態に係るパチンコ機の主要構成について図１を参照して説明する。図１は、この第１実施形態に係るパチンコ機を正面から見た説明図である。
パチンコ機１０には、前枠１１が開閉可能に備えられており、その前枠１１には、金枠１２が開閉可能に取付けられており、さらに金枠１２には、ガラス枠１３が開閉可能に取付けられている。ガラス枠１３の内部には、遊技盤１４が設けられている。前枠１１の右下には、遊技球を遊技盤１４へ発射する発射モータ（図３に符号１５ｅで示す）を操作するための発射ハンドル１５ａが回動可能に取付けられており、発射ハンドル１５ａには、発射操作を停止するための発射停止ボタン１５ｂが設けられている。遊技盤１４の左方には、発射された遊技球を遊技領域へ案内するガイドレール１６が設けられている。
【００２０】
前枠１１の右側には、ガラス枠１３開閉用の鍵を差し込む鍵穴１５を備えた鍵穴飾り１７が設けられおり、前枠１１の上方には、枠ランプ１８ａが設けられている。ガラス枠１３の下には、前面板１９が設けられており、この前面板１９の左側上部には、賞球や貸球が供給される賞球・貸球供給口２０ａが形成されており、この賞球・貸球供給口２０ａの供給側には、その賞球・貸球供給口２０ａから供給された賞球や貸球を溜めておくための上受け皿２０が取り付けられている。上受け皿２０の下方には、上受け皿２０の収容可能数を超えて流下した賞球や上受け皿球抜きレバー２０ｂの操作により上受け皿２０から排出された遊技球などを排出する排出口２１ａが形成されている。排出口２１ａの排出側には、その排出口２１ａから排出された遊技球を収容しておくための下受け皿２１が設けられている。また、前枠１１の左側には、プリペイドカードを挿入するスリット２２ａを有するプリペイドカードユニットなどの遊技機外装置部分２２が設けられている。
【００２１】
［遊技盤１４の主要構成］
次に、遊技盤１４の主要構成についてそれを示す図２を参照して説明する。
遊技盤１４の略中央には、センターケース３０が備えられている。センターケース３０には、天入賞口３１と、３個のＬＥＤからなる普通図柄表示装置３４と、この普通図柄表示装置３４の作動される回数を表示する４個のＬＥＤからなる普通図柄記憶表示ＬＥＤ３５と、液晶表示で複数の図柄、たとえば０〜９の特別図柄を変動表示する特別図柄表示装置３２と、この特別図柄表示装置３２の始動回数を表示する４個のＬＥＤからなる特別図柄記憶表示ＬＥＤ３６とが備えられている。
【００２２】
センターケース３０の左右には、普通図柄表示装置３４を作動させるための普通図柄作動ゲート２６，２６が設けられている。センターケース３０の下方には、特別図柄表示装置３２を作動させる機能を有する第１種始動口２７が設けられており、この第１種始動口２７の下方には普通図柄表示装置３４の停止図柄が当たり図柄となった場合に両翼を開放する普通電動役物２８が設けられている。開放された普通電動役物２８は、第１種始動口２７と同様に、特別図柄表示装置３２を作動開始させる機能を備えている。普通電動役物２８の下方には、特別図柄表示装置３２の停止図柄が当たり図柄となった場合に作動する変動入賞装置４０が設けられている。
【００２３】
この変動入賞装置４０には、当たりの発生時に開放される扉形式の大入賞口４１が開閉可能に取り付けられており、この大入賞口４１の両側には、下入賞口２９，２９がそれぞれ設けられている。また、大入賞口４１の内部には、大入賞口４１を連続して開放する機能を有する特定領域４２と、この特定領域４２を通過した遊技球を検出する特定領域スイッチ（図３に符号４２ａで示す）と、大入賞口４１に入賞した遊技球の数Ｐをカウントする大入賞口スイッチ（図３に符号４３ａで示す）とが設けられている。
【００２４】
その他、遊技盤１４には、風車２３，２３と、袖入賞口２４，２４と、コーナー飾りランプ１８ｂ，１８ｂと、入賞時に点灯する入賞ランプ１８ｃと、球切れ時に点灯する球切れランプ１８ｄと、サイド飾りランプ１８ｅ，１８ｅと、入賞しなかった遊技球をアウト球として回収するアウト口４５とが設けられている。また、遊技盤１４には、多くの釘４７が打ち込まれており、遊技盤１４に発射された遊技球は、釘４７間を乱舞しながら落下する。
【００２５】
［パチンコ機１０の電気的構成］
次に、パチンコ機１０の電気的構成についてそれをブロックで示す図３を参照して説明する。
パチンコ機１０には、主基板１００が設けられており、この主基板１００には、マイクロプロセッサ１１０が搭載されている。マイクロプロセッサ１１０には、遊技の制御を実行するメインＣＰＵ１１２と、このメインＣＰＵ１１２が各種制御を実行するための各種制御プログラムが記録されたＲＯＭ１１４と、メインＣＰＵ１１２が各種制御プログラムを実行する際にＲＯＭ１１４から読出された制御プログラムや遊技中に発生する大当りに関するデータなどの各種データを一時的に格納するＲＡＭ１１６とが搭載されている。また、ＲＡＭ１１６は、停電などの電源遮断時にメインＣＰＵ１１２が各基板へ送信したコマンドをバックアップする。
【００２６】
主基板１００には、次に記載するものが電気的に接続されている。電源基板８０、賞球の払出しなどを制御する払出制御基盤２００、特別図柄表示装置３２、遊技盤１４に設けられたランプ類を制御するランプ制御装置７５、遊技中の効果音などを再生する音声再生装置（図示省略）を制御する音声制御装置７９、遊技球の第１種始動口２７の通過を検出する第１種始動口スイッチ２７ａ、入賞や大当りなどに関する遊技盤情報をパチンコホールの管理室などに設けられたコンピュータ（図示省略）へ送信するための遊技枠情報端子基板５２、盤面中継基板５１、遊技枠中継基板５５である。
【００２７】
払出制御基盤２００には、主基板１００から送出される制御コマンドを入力して動作するマイクロプロセッサ２１０が搭載されており、マイクロプロセッサ２１０には、賞球の払出しなどを制御するサブＣＰＵ２１２と、このサブＣＰＵ２１２が賞球の払出しなどの制御を実行するための各種制御プログラムが記録されたＲＯＭ２１４と、サブＣＰＵ２１２が各種制御プログラムを実行する際にＲＯＭ２１４から読出された制御プログラムや遊技中に発生する賞球数などの各種データを一時的に格納するＲＡＭ２１６とが搭載されている。
また、払出制御基盤２００には、電源基板８０、ＣＲ接続基板５６、発射モータ１５ｅを駆動するための発射モータ駆動基板１５ｃ、遊技枠情報端子基板５２および払出中継基板５５が電気的に接続されている。
【００２８】
遊技枠中継基板５３には、下受け皿２１が賞球で満杯になったことを検出する満杯検出スイッチ２１ｂおよびセンサ中継基板５４が電気的に接続されている。センサ中継基板５４は、賞球ユニット６２に備えられた賞球払出センサ６２ａ，６２ｂおよび払出中継基板５５と電気的に接続されている。賞球ユニット６２は、賞球払出センサ６２ａ，６２ｂおよび賞球払出モータ６２ｃを備える。賞球の払出機構は、賞球の払出しを効率良く行うために２カ所設けられており、各払出機構は賞球払出モータ６２ｃによって駆動される。また、賞球払出センサ６２ａは一方の機構に設けられており、賞球払出センサ６２ｂは他方の機構に設けられている。賞球払出センサ６２ａ，６２ｂによる検出信号は、センサ中継基板５４から遊技枠中継基板５３を介して主基板１００へ送出され、その信号に基づいてＣＰＵ１２０は、払い出された賞球数をカウントする。
【００２９】
払出中継基板５５には、貸球がなくなったことを検出する貸球切れスイッチ６１、賞球払出モータ６２ｃおよび貸球ユニット６３が電気的に接続されている。盤面中継基板５１には、次に記載するものが電気的に接続されている。普通電動役物２８を開閉させる普通電動役物ソレノイド２８ａ、普通図柄表示装置３４、図柄作動口スイッチ２６ａ、大入賞口スイッチ４３ａ、袖入賞口２４への入賞を検出する袖入賞口スイッチ２４ａ、下入賞口２９への入賞を検出する下入賞口スイッチ２９ａ、天入賞口３１への入賞を検出する天入賞口スイッチ３１ａおよび大入賞口中継基板５０である。
【００３０】
大入賞口中継基板５０には、特定領域ソレノイド４２ｂ、大入賞口ソレノイド４３ｂおよび特定領域スイッチ４２ａが電気的に接続されている。
電源基板８０は、ＣＲ接続基板５６と電気的に接続されており、ＣＲ接続基板５６には、プリペイドカードの残りの度数を表示する度数表示基板やプリペイドカードを読取る装置などを備える遊技機外装置部分２２と電気的に接続されている。電源基板８０は、ＡＣ２４Ｖ（５０Ｈｚ／６０Ｈｚ）の主電源７０から電源の供給を受ける。
【００３１】
［主なハードウエア構成］
次に、パチンコ機１０の主なハードウエア構成についてそれを示す図４を参照して説明する。なお、ここでは、主基板１００のメインＣＰＵ１１２および払出制御基板２００のサブＣＰＵ２１２間のインターフェースにおけるハードウエア構成を例に挙げて説明する。
主基板１００のメインＣＰＵ１１２から出力された各種制御コマンドは、メインＣＰＵバス１１８を介して出力ポート１２０へ出力され、その出力された各種制御コマンドは、メインＣＰＵパラレル出力ポート１２４を介して出力バッファ１２６に一時的に蓄積された後、サブＣＰＵ２１２に接続された入力バッファ２２０に蓄積される。そして、メインＣＰＵ１１２から出力された転送信号が、メインＣＰＵバス１１８から出力ポート１２２、出力バッファ１２８および入力バッファ２２２を介してサブＣＰＵ２１２のトリガ入力（ＴＲＧ２）２２６に入力されると、入力バッファ２２０に蓄積されている各種制御コマンドがサブＣＰＵパラレル入力ポート２２８を介してサブＣＰＵ２１２の入力ポート２２４に取り込まれる。そして、サブＣＰＵ２１２は、取込んだ各種制御コマンドが何を意味する制御コマンドであるかなどの解析を行い、その解析結果に基づいて賞球ユニット６２に賞球払出命令を出力するなどの制御を行う。
なお、主基板１００のメインＣＰＵ１１２と払出制御基板２００以外の基板に搭載されたサブＣＰＵとの間のハードウエア構成も上述した構成と同じ構成である。
【００３２】
［電源基板８０の主要構成、電源基板８０と各基板との接続関係］
次に、電源基板８０の主要構成、電源基板８０と各基板との接続関係について図５および図６を参照して説明する。
図５は、電源基板８０の主要構成を各基板との接続関係と共に示す説明図であり、図６は、電源基板８０と各基板との接続関係の詳細を示す説明図である。
図５に示すように、主電源７０から供給された２４Ｖの交流電流は、フューズＦ１を介して整流回路８１によって３２Ｖの直流に変換され、主基板１００および払出制御基板２００にそれぞれ供給される。また、３２Ｖの直流は、ＤＣ／ＤＣコンバータ８２によって１２Ｖに変圧され、主基板１００、特別図柄表示装置３２、ランプ制御装置７５、音声制御装置７９および払出制御基板２００へそれぞれ供給される。また、主電源７０の交流２４Ｖは、フューズＦ２を介してＣＲ接続基板５６に供給される。
【００３３】
主基板１００に供給された１２Ｖの直流は、盤面中継基板５１（図３）に供給され、普通電動役物ソレノイド２８ａや普通図柄表示装置３４などを駆動する。特別図柄表示装置３２に供給された１２Ｖの直流は、特別図柄表示器の液晶などを駆動し、ランプ制御装置７５に供給された１２Ｖの直流は、コーナー飾りランプ１８ｂや入賞ランプ１８ｃなどのＬＥＤやランプ類を点灯または点滅させる。音声制御装置７９に供給された１２Ｖの直流は、音声回路を介してスピーカを駆動し、払出制御基板２００に供給された１２Ｖの直流は、払出中継基板５５を介して賞球ユニット６２や貸球ユニット６３に供給され、賞球払出モータ６２ｃなどを駆動する。
【００３４】
また、ＤＣ／ＤＣコンバータ８２によって１２Ｖに変圧された直流電流は、ＤＣ／ＤＣコンバータ８３によって５Ｖに変圧され、この５Ｖの直流は、クリア信号出力回路８４、主基板１００、特別図柄表示装置３２、ランプ制御装置７５、音声制御装置７９および払出制御基板２００へそれぞれ供給される。
主基板１００に供給された５Ｖの直流は、マイクロプロセッサ１１０（図３）の駆動電源となり、払出制御基板２００に供給された５Ｖの直流は、マイクロプロセッサ２１０（図３）の駆動電源となる。また、特別図柄表示装置３２、ランプ制御装置７５および音声制御装置７９に供給された５Ｖの直流は、各装置に設けられたマイクロプロセッサ（図示せず）の駆動電源となる。
つまり、各基板の電源は、総て単一の電源基板８０から供給されており、電源基板８０が各基板の電源を制御する。このため、従来のように、各基板において変圧する構成のものよりも、変圧回路分のスペースを各基板において省くことができる。また、同じ電源電圧を用いる基板であっても各基板ごとに変圧を行っていた従来のものよりも、電源供給のための回路設計を簡易化することができる。
【００３５】
図６に示すように、電源基板８０には、主基板１００と電気的に接続するためのＮｏ．１〜７の７ピンのコネクタＣＮ２ａが取付けられており、このコネクタＣＮ２ａは、ケーブルＬ１によって主基板１００に取付けられたコネクタＣＮ１と接続される。ケーブルＬ１の一端には、コネクタＣＮ２ａと接続するための端子ＣＮ２ｂが取付けられており、他端には主基板１００側のコネクタＣＮ１と接続するための端子（図示せず）が取付けられている。
また、電源基板８０には、払出制御基板２００と電気的に接続するためのＮｏ．１〜７の７ピンのコネクタＣＮ３ａが取付けられており、このコネクタＣＮ３ａは、ケーブルＬ２によって払出制御基板２００に取付けられたコネクタＣＮ１と接続される。ケーブルＬ２の一端には、コネクタＣＮ３ａと接続するための端子ＣＮ３ｂが取付けられており、他端には払出制御基板２００側のコネクタＣＮ１と接続するための端子（図示せず）が取付けられている。
【００３６】
さらに、電源基板８０には、コネクタＣＮ７ａ，ＣＮ４ａ，ＣＮ５ａ，ＣＮ６ａ，ＣＮ１ａが取付けられている。コネクタＣＮ７ａは、ケーブルＬ３によってＣＲ接続基板５６と接続されており、ケーブルＬ３の一端にはコネクタＣＮ７ａと接続するための端子ＣＮ７ｂが取付けられており、他端にはＣＲ接続基板５６側のコネクタＣＮ２と接続するための端子（図示せず）が取付けられている。
コネクタＣＮ４ａは、ケーブルＬ４によって特別図柄表示装置３２に設けられた特別図柄制御基板３２ａと接続されており、ケーブルＬ４の一端にはコネクタＣＮ４ａと接続するための端子ＣＮ４ｂが取付けられており、他端には特別図柄制御基板３２ａ側のコネクタＣＮ１と接続するための端子（図示せず）が取付けられている。
【００３７】
コネクタＣＮ５ａは、ケーブルＬ５によってランプ制御装置７５に設けられたランプ制御基板７５ａと接続されており、ケーブルＬ５の一端にはコネクタＣＮ５ａと接続するための端子ＣＮ５ｂが取付けられており、他端にはランプ制御基板７５ａ側のコネクタＣＮ１と接続するための端子（図示せず）が取付けられている。
コネクタＣＮ６ａは、ケーブルＬ６によって音声制御装置７９に設けられた音声制御基板７９ａと接続されており、ケーブルＬ６の一端にはコネクタＣＮ６ａと接続するための端子ＣＮ６ｂが取付けられており、他端には音声制御基板７９ａ側のコネクタＣＮ１と接続するための端子（図示せず）が取付けられている。
コネクタＣＮ１ａは、電源コードＬ７によって主電源７０と接続されており、電源コードＬ７の一端にはコネクタＣＮ１ａと接続するための端子ＣＮ１ｂが取付けられている。
【００３８】
ケーブルＬ４〜Ｌ６は端子のピンの数が同じであるため、共通のケーブルを用いることができる。
したがって、端子のピンの数がそれぞれ異なるケーブルを用いる場合よりもケーブルを選択する手間を省くことができるため、ケーブルの接続処理を容易かつ短時間で行うことができる。また、共通で用いることができるケーブルの数が多いため、端子のピンの数が異なるケーブルを何種類も製造する場合よりも製造コストを低減することができる。
【００３９】
［データのバックアップ機能］
ここで、マイクロプロセッサ１１０に内蔵のＲＡＭ１１６およびマイクロプロセッサ２１０に内蔵のＲＡＭ２１６に格納されたデータをバックアップする機能について図５、図１２（Ａ）および図１３（Ａ）を参照して説明する。
図１２（Ａ）は、電源基板８０とマイクロプロセッサ１１０との接続関係を示す説明図であり、図１３（Ａ）は、電源基板８０とマイクロプロセッサ２１０との接続関係を示す説明図である。
なお、以下の説明においてサブ化基板とは、主基板１００および払出制御基板２００以外の各基板をいう。
【００４０】
図１２（Ａ）に示すように、主基板１００には、１２Ｖおよび５Ｖの電圧を監視するための電圧監視用ＩＣ１２０が接続されており、その電圧監視用ＩＣ１２０の出力は、マイクロプロセッサ１１０のＮＭＩ（ノン・マスカブル・インタラプト）端子に接続されている。また、図１３（Ａ）に示すように、払出制御基板２００にも１２Ｖおよび５Ｖの電圧を監視するための電圧監視用ＩＣ２２０が搭載されており、その電圧監視用ＩＣ２２０の出力は、マイクロプロセッサ２１０のＮＭＩ（ノン・マスカブル・インタラプト）端子に接続されている。
さらに、各サブ化基板には、５Ｖ監視用の電圧監視用ＩＣ（図示せず）がそれぞれ搭載されており、各電圧監視用ＩＣは、サブ化基板に搭載されたマイクロプロセッサにそれぞれ接続されている。
【００４１】
図５に示すように、ＤＣ／ＤＣコンバータ８３と払出制御基板２００とを接続する電源供給ライン８３ａには、ダイオードＤ１が直列接続されており、そのダイオードＤ１の出力側にはコンデンサＣ１（記憶保持用の電源）が並列接続されている。
また、ＤＣ／ＤＣコンバータ８３と主基板１００とを接続する電源供給ライン８３ｂには、ダイオードＤ２が直列接続されており、そのダイオードＤ２の出力側にはコンデンサＣ２（記憶保持用の電源）が並列接続されている。
コンデンサＣ１，Ｃ２は、それぞれＤＣ／ＤＣコンバータ８３から供給される５Ｖの直流電流によって充電される。
【００４２】
コンデンサＣ２の放電電流は、図１２（Ａ）に示すようにケーブルＬ１（図６）の中のバックアップ電源供給ラインＬ１ａを介してマイクロプロセッサ１１０の内蔵ＲＡＭバックアップ用電源端子ＶＢＢに供給される。
つまり、停電などによって主電源７０（図５）からのＡＣ２４Ｖの供給が停止すると、電源電圧監視用ＩＣ１２０（図１２（Ａ））が電源電圧の低下を検出し、ＤＣ／ＤＣコンバータ８３に代わってコンデンサＣ１の放電電流がマイクロプロセッサ１１０に供給されるため、ＲＡＭ１１６に記憶されているデータなどがバックアップ（記憶保持）される。
そのバックアップされるデータは、たとえば大当りが発生したときの遊技における大入賞口の開放回数、大入賞口への入賞数、ラウンド数、大当りが発生する前のリーチ状態、図柄の変動態様、停止図柄、普通図柄表示装置３４の作動記憶数、特別図柄表示装置３２の始動記憶数、信頼度、利益度、確率変動時の確率、時短時における図柄変動開始間隔などの遊技中に発生したデータ、あるいは、電源遮断時にメインＣＰＵ１１２から払出制御基板２００や各サブ基板へ送信していた制御コマンド（制御データ）などである。
なお、信頼度とは、たとえば特別図柄表示装置３２の３つの表示領域に「７」がそれぞれ表示された場合を大当りとすると、２つの表示領域に「７」が表示されており、残りの１つの表示領域に「７」が停止する確率を意味する。また、利益度とは、遊技者が獲得し得る利益の度合い、たとえば大当りの種類によって払い出される賞球数に差がある場合に、最も多くの賞球が払い出される大当りの発生する確率を意味する。
【００４３】
また、コンデンサＣ１の放電電流は、図１３（Ａ）に示すようにケーブルＬ２の中のバックアップ電源供給ラインＬ２ａを介してマイクロプロセッサ２１０の内蔵ＲＡＭバックアップ用電源端子ＶＢＢに供給される。
つまり、停電などによって主電源７０（図５）からのＡＣ２４Ｖの供給が停止すると、電源電圧監視用ＩＣ２２０（図１３（Ａ））が電源電圧の低下を検出し、ＤＣ／ＤＣコンバータ８３に代わってコンデンサＣ１の放電電流がマイクロプロセッサ２１０に供給されるため、ＲＡＭ２１６に記憶されている賞球払出しに関するデータがバックアップ（記憶保持）される。
この実施形態では、コンデンサＣ１は、電気二重層コンデンサであり、公称静電容量は０．１Ｆ、定格電圧５．５Ｖである。また、ケーブルＬ１〜Ｌ６は、ＦＰＣ（フレキシブル・プリント・サーキット）である。
【００４４】
［電源および払出制御基板の主な制御］
次に、各基板の電源の制御および払出制御基板２００の主な制御について図７ないし図１１を参照して説明する。
図７はサブＣＰＵ２１２が実行するプログラムスタート処理の流れを示すフローチャートであり、図８はサブＣＰＵ２１２が実行するメインプログラム処理の流れを示すフローチャートである。図９はサブＣＰＵ２１２が実行するコマンド入力処理の流れを示すフローチャートであり、図１０はサブＣＰＵ２１２が実行するＮＭＩ割込み処理の流れを示すフローチャートである。図１１、各基板の電源の立上げから立下がりを示すタイミングチャートである。
【００４５】
（電源の立上げ）
主電源７０（図５）を立上げると、ＤＣ／ＤＣコンバータ８３から各基板へ５Ｖ電源が供給される。そして、各基板に搭載されたマイクロプロセッサに接続された電圧監視用ＩＣの最低動作電圧以上になると、総ての基板においてシステムリセット信号（ローレベル）が出力され安定する。続いて５Ｖ電源が電圧Ｖusに達してから時間Ｔrs後にサブ化基板のシステムリセット信号が解除され（ローレベル→ハイレベル）、各サブ化基板それぞれの制御が開始される。
そしてＤＣ／ＤＣコンバータ８２から各基板に１２Ｖ電源が供給され、その１２Ｖ電源が電圧Ｖuhに達してから時間Ｔrh後に払出制御基板２００のシステムリセット信号が解除され、サブＣＰＵ２１２（図７）は、セキュリティチェックを実行する。このセキュリティチェックでは、ＲＯＭ２１４に記録されているコンピュータプログラムに異常が存在しないかなどのチェックを行う。続いてセキュリティチェックが終了すると、サブＣＰＵ２１２は動作を開始する。
【００４６】
（サブＣＰＵ２１２のプログラムスタート処理）
ここで、サブＣＰＵ２１２が実行するプログラムスタート処理について図７を参照して説明する。
サブＣＰＵ２１２は、割込み禁止を設定し（ステップ（以下、Ｓと略す）１０）、メインルーチンからサブルーチンへ移行するときにメインルーチンのアドレスを保持するためのスタックポインタをアドレスのボトムに設定する（Ｓ１２）。続いてサブＣＰＵ２１２は、ＲＡＭ２１６へのアクセス許可を設定し（Ｓ１４）、割込みモードにモード２を設定する（Ｓ１６）。続いてサブＣＰＵ２１２は、インタラプトレジスタにモード２で使用するアドレスを設定し（Ｓ１８）、ＲＡＭ２１６のチェックデータが正しいか否か、たとえばＡ５Ａ５Ｈであるか否かを判定し（Ｓ２０）、チェックデータが正しい場合は（Ｓ２０：Ｙｅｓ）、ＲＡＭ２１６内のバックアップ領域以外を０クリア（初期化）し、チェックデータが正しくない場合は（Ｓ２０：Ｎｏ）、ＲＡＭ２１６の全領域（たとえば２５６バイト）を総て０クリア（初期化）するとともにチェックデータ（たとえばＡ５Ａ５Ｈ）をストアする（Ｓ２４）。
続いてサブＣＰＵ２１２は、サブＣＰＵ２１２の暴走を監視するタイマであるウオッチドッグタイマなどの内蔵ディバイスの初期設定を行い（Ｓ２６）、作業領域の初期設定を行う（Ｓ２８）。続いてサブＣＰＵ２１２は、割込み許可を設定し（Ｓ３０）、このＳ３０を繰り返す無限ループに移行する。
そして１２Ｖ電源が電圧Ｖumに達してから時間Ｔrm後に主基板１００のシステムリセット信号が解除され、主基板１００のメインＣＰＵ１１２はセキュリティチェックを実行した後に動作を開始する。この段階で、パチンコ機１０が遊技可能な状態になる。
以上のように、サブ化基板、払出制御基板２００、主基板１００の順序で制御を開始することができるため、主基板１００が管理する総ての基板において主基板１００からのコマンド受信漏れが発生することがない。
【００４７】
（サブＣＰＵ２１２のメインプログラム処理）
ここで、払出制御基板２００のサブＣＰＵ２１２が実行するメインプログラム処理の流れについて図８を参照して説明する。
このメインプログラム処理は、ＣＴＣ（タイマカウンタ）２１８（図１３（Ａ））のチャンネル３割込みによって実行される。サブＣＰＵ２１２は、割込み許可を設定し（Ｓ１００）、ウオッチドッグタイマをリスタートさせる（Ｓ２００）。続いてサブＣＰＵ２１２は、データやコマンドの出力処理（Ｓ３００）、入力処理（Ｓ４００）、払い出す賞球数の記憶や払出命令などの賞球処理（Ｓ５００）、ＣＲ接続基板５６（図３）からのデータに基づいて貸球ユニット６３を制御する貸球処理（Ｓ６００）を実行する。
【００４８】
（サブＣＰＵ２１２のコマンド入力処理）
次に、サブＣＰＵ２１２が実行するコマンド入力処理の流れについて図９を参照して説明する。
このコマンド入力処理は、ＣＴＣ２１８のチャンネル２割込みによって実行される。サブＣＰＵ２１２は、主基板１００から送出された払出コマンドなどの制御コマンドを入力し（Ｓ５０）、その入力した制御コマンドをチェックする（Ｓ５２）。たとえば、制御コマンドは８ビットの信号で構成された２バイトであり、それを１バイトずつに振り分ける。続いてサブＣＰＵ２１２は、その入力した制御コマンドが何を意味する制御コマンドであるか、たとえば５個の賞球の払出命令を示すものか、１５個の賞球の払出命令を示すものかなどを解析し（Ｓ５４）、割込み許可を設定する（Ｓ５６）。
このように、コマンド入力処理はチャンネル２割込みに割り当てられており、後述するＮＭＩ割込み処理に続く優先順位第２位で実行されるため、たとえばサブＣＰＵ２１２が賞球払出モータ６２ｃへパルス出力を行っているときに主基板から賞球払出の制御コマンドが送信された場合であっても、その制御コマンドの解析を優先して行うことができる。
したがって、主基板１００からの制御コマンド受信の取りこぼしによる賞球払出ミスや賞球払出の遅れなどをなくすことができる。
【００４９】
（電源の立下げ）
パチンコホールの営業終了時の電源遮断、停電、あるいは電源の異常などにより、主電源７０が遮断され、１２Ｖ電源が電圧Ｖdmに達すると、主基板１００にシステムリセット信号が発生する（ハイレベル→ローレベル）。続いて１２Ｖ電源が電圧Ｖdh（たとえば１０．３Ｖ）に達するとＮＭＩ信号が生成され、このＮＭＩ信号は時間Ｔnmiの期間継続する。この時間Ｔnmiの期間内に賞球数などのデータがＲＡＭ２１６にバックアップされる。このとき、コンデンサＣ１（図５）の放電電流がマイクロプロセッサ２１０のバックアップ用電源端子ＶＢＢ（図１３（Ａ））に供給されるため、ＲＡＭ２１６は賞球データなどのデータの記憶を維持することができる。
【００５０】
（サブＣＰＵ２１２のＮＭＩ割込み処理）
ここで、サブＣＰＵ２１２が実行するＮＭＩ割込み処理について図１０を参照して説明する。
サブＣＰＵ２１２は、ＮＭＩ信号が生成されると、ＲＡＭ２１６に対するアクセスレジスタにアクセス禁止を設定する（Ｓ７０）。この割込み処理は、他の割込み処理よりも最優先で実行される。つまり、ＲＡＭ２１６へのアクセスを禁止することにより、ＲＡＭ２１６に格納されている賞球データが書き換えられてしまうのを防止する。
また、フローチャートを示さないが、メインＣＰＵ１１２もＮＭＩ信号が生成されると、ＲＡＭ１１６に対するアクセスレジスタにアクセス禁止を設定する。この割込み処理は、他の割込み処理よりも最優先で実行される。つまり、ＲＡＭ１１６へのアクセスを禁止することにより、ＲＡＭ１１６に格納されている賞球データが書き換えられてしまうのを防止する。
【００５１】
たとえば、ＲＡＭ２１６をバックアップするタイミングのときに、既に他の割込み処理が実行されており、新たな割込みを禁止していた場合に前記他の割込み処理の処理時間が長くなると、その後に割込み処理が許可され、ＲＡＭ２１６へのアクセスを禁止しようとしても間に合わず、ＲＡＭ２１６の記憶内容の一部または全部を破壊してしまうおそれがある。
そこで、ＮＭＩ割込み処理によってＲＡＭ２１６へのアクセスを禁止することにより、ＲＡＭ２１６の記憶内容の破壊を防止する。
そして、時間Ｔnmiが経過するとＮＭＩ信号が停止し、払出制御基板２００にシステムリセット信号が発生し、払出制御基板２００がリセットされる。
そして、５Ｖ電源が電圧Ｖdsに達すると、サブ化基板にシステムリセット信号が発生し、サブ化基板がリセットされる。
なお、ＲＡＭ２１６がバックアップされている期間中に電源が立ち上がった場合は、サブＣＰＵ２１２は、ＲＡＭ２１６に格納されている賞球数を参照し、賞球払出モータ６２ｃ（図３）を駆動し、上記賞球数に対応する賞球を払出す。
【００５２】
（バックアップデータのクリア）
次に、バックアップデータのクリアについて図５、図１２（Ｂ）、図１３（Ｂ）および図１４を参照して説明する。
図１２（Ｂ）は、ケーブルＬ１ａの途中にスイッチを設けた構成を示す部分説明図であり、図１３（Ｂ）は、ケーブルＬ２ａの途中にスイッチを設けた構成を示す部分説明図である。図１４は、クリア信号出力回路８４が実行する処理の流れを示すフローチャートである。
図５に示すように、パチンコ機１０の電源基板８０には、クリア信号出力回路８４が実装されており、クリア信号出力回路８４は、信号線８５ａを介してコネクタＣＮ２と接続されており、信号線８５ｂを介してコネクタＣＮ３と接続されている。クリア信号出力回路８４は、図示しないが、たとえばＣＰＵと、このＣＰＵが実行するコンピュータプログラムが記録されたＲＯＭと、ＣＰＵの処理結果などを一時的に記憶するＲＡＭと、ＣＰＵの処理結果に基づいてメモリクリア信号を出力する出力回路とを備える。
図１２（Ａ）に示すように、信号線８５ａは、コネクタＣＮ２ａを介してラインＬ１ｂによってマイクロプロセッサ１１０の内蔵ＲＡＭクリア端子ＣＬＥＡＲに接続されている。そして図１２（Ｂ）に示すように、ラインＬ１ｂの途中にスイッチＳＷ１が接続されている。スイッチＳＷ１は、通常は、クリア信号出力回路８４からマイクロプロセッサ１１０へメモリクリア信号を出力しないように開いている（ＯＦＦしている）。スイッチＳＷ１は、たとえばプッシュＯＮ式のスイッチであり、ホール従業員が操作し易い箇所に設けられている。
また、図１３（Ａ）に示すように、信号線８５ｂは、コネクタＣＮ３ａを介してラインＬ２ｂによってマイクロプロセッサ２１０の内蔵ＲＡＭクリア端子ＣＬＥＡＲに接続されている。そして図１３（Ｂ）に示すように、ラインＬ２ｂの途中にスイッチＳＷ２が接続されている。スイッチＳＷ２は、通常は、クリア信号出力回路８４からマイクロプロセッサ１１０へメモリクリア信号を出力しないように開いている（ＯＦＦしている）。スイッチＳＷ２は、たとえばプッシュＯＦＦ式のスイッチであり、ホール従業員が操作し易い箇所に設けられている。
【００５３】
次に、クリア信号出力回路８４が実行する処理の流れについて図１４を参照して説明する。
クリア信号出力回路８４は、ＤＣ／ＤＣコンバータ８３（図５）から供給される電源の電圧値に基づいて、主電源７０が投入されたと判定すると（Ｓ８００：Ｙｅｓ）、クリア信号出力回路８４からメモリクリア信号を出力することができる時間、つまりクリア信号出力回路８４が機能している時間を計測するタイマをスタートさせる（Ｓ８０２）。続いて、クリア信号出力回路８４は、タイマの計測時間Ｔが予め設定されている設定時間Ｔ１以上になったか否かを判定し（Ｓ８０４）、設定時間Ｔ１未満である場合は（Ｓ８０４：Ｎｏ）、スイッチＳＷ１が押されてＯＮしたか否かを判定する（Ｓ８０６）。
【００５４】
続いて、クリア信号出力回路８４は、スイッチＳＷ１がＯＮしたと判定すると（Ｓ８０６：Ｙｅｓ）、主基板１００に搭載されたマイクロプロセッサ１１０へメモリクリア信号を出力する（Ｓ８０８）。これにより、ＲＡＭ１１６にバックアップ（記憶保持）されている、電源遮断時の遊技状態を示す各種制御コマンドなどのデータなどが消去される。
続いて、クリア信号出力回路８４は、スイッチＳＷ２押されてＯＮしたか否かを判定し（Ｓ８１０）、スイッチＳＷ２がＯＮしたと判定すると（Ｓ８１０：Ｙｅｓ）、払出制御基板２００に搭載されたマイクロプロセッサ２１０へメモリクリア信号を出力する（Ｓ８１２）。これにより、ＲＡＭ２１６にバックアップ（記憶保持）されている、入賞数を示す入賞データ、賞球の払出数を示すデータなどが消去される。
なお、設定時間Ｔ１は、たとえばホール従業員が、バックアップデータを消去すべきパチンコ機に対して、電源投入時からスイッチＳＷ１およびスイッチＳＷ２の一方または両方を操作するために十分な時間に基づいて設定する。たとえば、設定時間Ｔ１は、１５分〜３０分である。
【００５５】
［第１実施形態の効果］
（データバックアップによる効果）
以上のように、第１実施形態のパチンコ機１０を使用すれば、主電源７０が停電などによって遮断された場合であっても、ＮＭＩ割込み処理によってＲＡＭ１１６，２１６へのアクセスを禁止することができるため、ＲＡＭ１１６に記憶されている遊技データやＲＡＭ２１６に記憶されている賞球データなどの破壊を防止することができる。
また、バックアップ電源たるコンデンサＣ２から主基板１００に搭載されたマイクロプロセッサ１１０に内蔵されたＲＡＭ１１６に電源を供給できるため、ＲＡＭ１１６に格納されている各種制御コマンドなどのデータが消失するおそれがない。そして、電源が復帰した後に、ＲＡＭ１１６に格納されている各種制御コマンドなどのデータに基づいて遊技を再開することができる。
さらに、バックアップ電源たるコンデンサＣ１から払出制御基板２００に搭載されたマイクロプロセッサ２１０に内蔵されたＲＡＭ２１６に電源を供給できるため、ＲＡＭ２１６に格納されている賞球データが消失するおそれがない。そして、電源が復帰した後に、ＲＡＭ２１６に格納されている賞球数に対応する賞球を払出すことができる。
【００５６】
（バックアップデータを消去することによる効果）
第１実施形態のパチンコ機１０を使用すれば、ホールの電源を投入した際に、ホールコンピュータ９０から電源基板８０に設けられたクリア信号出力回路８４へ消去命令を出力することにより、クリア信号出力回路８４が主基板１００および払出制御基板２００へメモリクリア信号を出力し、主基板１００に搭載されたマイクロプロセッサ１１０のＲＡＭ１１６および払出制御基板２００に搭載されたマイクロプロセッサ２１０のＲＡＭ２１６にバックアップされているデータを消去することができる。
したがって、パチンコホールの開店前に試射した際の賞球の払出しに関するデータ、あるいは、静電気ノイズや不正行為などによって書換えられた賞球データがＲＡＭ２１６にバックアップされている場合であっても、そのバックアップされているデータを消去できるため、そのバックアップされているデータに基づいて賞球が払出されてしまうことにより店側が不利益をこうむるおそれもない。
しかも、開店前の試射中に発生した、遊技を制御するための制御データがＲＡＭ１１６にバックアップされている場合であっても、そのバックアップされている制御データを消去できるため、遊技者が開店時に遊技を行う場合に、バックアップされている制御データに基づいて遊技が開始されてしまい、遊技者が違和感を覚えるおそれもない。
また、ホールコンピュータ９０から消去命令を総てのパチンコ機へ出力することにより、総てのパチンコ機のそれぞれにバックアップされているデータを一斉に消去できるため、極めて簡単な操作により短時間でデータ消去処理を行うことができる。
【００５７】
さらに、スイッチＳＷ１またはスイッチＳＷ２を押すという簡単な操作によってＲＡＭ１１６またはＲＡＭ２１６にバックアップされているデータを消去することができるため便利である。また、バックアップデータを消去したいパチンコ機のみ、スイッチＳＷ１またはスイッチＳＷ２を押せばよいため、バックアップデータをパチンコ機ごとに個別に消去することができる。さらに、スイッチＳＷ１またはスイッチＳＷ２を選択することにより、ＲＡＭ１１６またはＲＡＭ２１６にバックアップされているデータを個別に消去することができる。
しかし、スイッチＳＷ１またはスイッチＳＷ２を操作した場合は、常にバックアップデータを消去できるようにしておくと、たとえばホールの営業中にパチンコ機１０のメンテナンスを行う場合に、スイッチＳＷ１またはスイッチＳＷ２を誤って押してしまい、バックアップデータを消去してしまう事態が発生するおそれがあるが、クリア信号出力回路８４の機能を所定の時間有効とすることにより、スイッチＳＷ１またはスイッチＳＷ２を誤って押してもメモリクリア信号は出力されないため、上記のような事態の発生を防止できる。
特に、大当り（大量の賞球を獲得可能な遊技状態）などの最中に電源が遮断した場合は、賞球の払出しに関するデータなどがバックアップされるが、電源復帰後にバックアップデータに基づいて遊技を再開しているときに、誤ってバックアップデータを消去してしまうと、払出されるべき賞球が払出されなくなり、遊技者に大きな不利益を与える事態が発生するおそれがあるが、クリア信号出力回路８４の機能をホール開店準備中の所定時間に設定しておき、営業中は機能しないように設定しておくことにより、上記のような事態の発生を防止できるため、遊技者に大きな不利益を与えるおそれがない。
そしてさらに、電源基板８０と、主基板１００や払出制御基板２００などとは、電源を供給するためのラインで既に接続されており、電源基板８０と各基板との接続関係が確立しているため、その既設のラインに信号線８５ａ，８５ｂを増設するだけで済むため、メモリクリア信号を送信するために必要な製造コストを低減できる。
【００５８】
＜第２実施形態＞
次に、この発明に係る第２実施形態について図１５および図１６を参照して説明する。
この第２実施形態に係るパチンコシステムは、ホールの管理室などに設置されたホールコンピュータが、各パチンコ機のバックアップデータの消去を制御できることを特徴とする。
図１５は、ホールコンピュータとパチンコ機の電源基板との接続関係を示す説明図である。図１６（Ａ）は、ホールコンピュータが実行する処理の流れを示すフローチャートであり、図１６（Ｂ）は、メモリクリア信号出力回路が実行する処理の流れを示すフローチャートである。
【００５９】
図５に示すように、ホールコンピュータ９０は、各パチンコ機１０の電源基板８０に実装されたクリア信号出力回路８４と信号線９０ａを介して接続されている。
ここで、ホールコンピュータ９０が実行するメモリクリア命令出力処理１およびクリア信号出力回路８４が実行するメモリクリア信号出力処理２について図１６を参照して説明する。
ホールコンピュータ９０は、ホールの電源が投入されたと判定すると（Ｓ７００：Ｙｅｓ）、メモリクリア命令を信号線９０ａを介して各パチンコ機１０のクリア信号出力回路８４へ出力する。一方、クリア信号出力回路８４は、ホールコンピュータ９０から出力されたメモリクリア命令を入力したと判定すると（Ｓ８２０：Ｙｅｓ）、メモリクリア信号（消去信号）を信号線８５ａを介して主基板１００へ出力し、信号線８５ｂを介して払出制御基板２００へ出力する。
また、ホールコンピュータ９０は、メモリクリア命令を出力している時間を計測するタイマをスタートさせ（Ｓ７０４）、その計測時間Ｔが予め設定されている設定時間Ｔ２以上になったと判定すると（Ｓ７０６：Ｙｅｓ）、メモリクリア命令の出力を停止する（Ｓ７０８）。
【００６０】
［第２実施形態の効果］
以上のように、第２実施形態のパチンコシステムを使用すれば、ホールコンピュータ９０から各パチンコ機のバックアップデータの消去を制御することができるため、各パチンコ機のスイッチを操作する必要がないので、バックアップデータの消去作業の効率を高めることができる。
しかも、パチンコ機の全台へメモリクリア信号を出力することにより、パチンコ機全台のバックアップデータを一斉に消去することができる。また、各パチンコ機に他のパチンコ機と識別するための識別データを付与しておき、その識別データをホールコンピュータ９０から指定し、その指定したパチンコ機へメモリクリア信号を出力することにより、バックアップデータをパチンコ機ごとに個別に消去することもできる。
また、メモリクリア信号をホールコンピュータ９０からパチンコ機のマイクロプロセッサへ直接送信しないで、一旦、メモリクリア命令をパチンコ機の電源基板８０に設けられたクリア信号出力回路８４へ出力し、クリア信号出力回路８４は、メモリクリア命令を入力して初めてメモリクリア信号をマイクロプロセッサへ出力する。
したがって、たとえば不正行為を防止する目的から、パチンコ機（遊技機）の外部からパチンコ機内部の主基板や払出制御基板へ信号を直接送信することを禁止する規制が存在する場合でも、その規制を遵守しながら、バックアップデータの消去を行うことができる。
【００６１】
＜第３実施形態＞
次に、この発明に係る第３実施形態について図１７を参照して説明する。
この第３実施形態に係るパチンコ機は、バックアップ電源としてのコンデンサＣ１またはＣ２からの電源供給を遮断することにより、バックアップデータを消去できることを特徴とする。
図１７（Ａ）は、ケーブルＬ１ａの途中にスイッチを設けた構成を示す部分説明図であり、図１７（Ｂ）は、ケーブルＬ２ａの途中にスイッチを設けた構成を示す部分説明図である。なお、この第３実施形態に係るパチンコ機に使用する電源基板８０は、図５においてクリア信号出力回路８４、信号線８５ａおよび信号線８５ｂを取り除いた構成である。
【００６２】
図１７（Ａ）に示すように、電源基板８０と主基板１００とを電気的に接続するケーブルＬ１（図６）の中のバックアップ電源供給ラインＬ１ａの途中にスイッチＳＷ３が接続されている。通常は、バックアップ電源供給のために閉じている（ＯＮしている）スイッチＳＷ３を開くと（ＯＦＦすると）、電源基板８０に設けられているコンデンサＣ２（図５）からマイクロプロセッサ１１０の内蔵ＲＡＭバックアップ用電源端子ＶＢＢへ供給されているバックアップ電源が遮断される。これにより、ＲＡＭ１１６（図１２（Ａ））にバックアップ（記憶保持）されている、電源遮断時の遊技状態を示す各種制御コマンドなどのデータなどが消去される。
【００６３】
また、図１７（Ｂ）に示すように、電源基板８０と払出制御基板２００とを電気的に接続するケーブルＬ２（図６）の中のバックアップ電源供給ラインＬ２ａの途中にスイッチＳＷ４が接続されている。通常は、バックアップ電源供給のために閉じている（ＯＮしている）スイッチＳＷ４を開くと（ＯＦＦすると）、電源基板８０に設けられているコンデンサＣ１（図５）からマイクロプロセッサ２１０の内蔵ＲＡＭバックアップ用電源端子ＶＢＢへ供給されているバックアップ電源が遮断される。これにより、ＲＡＭ２１６（図１３（Ａ））にバックアップ（記憶保持）されている、入賞数を示す入賞データ、賞球の払出数を示すデータなどが消去される。
【００６４】
［第３実施形態の効果］
以上のように、第３実施形態に係るパチンコ機を使用すれば、スイッチＳＷ３を開くという簡単な操作により、ＲＡＭ１１６のバックアップデータを消去することができ、スイッチＳＷ４を開くという簡単な操作により、ＲＡＭ２１６のバックアップデータを消去することができる。また、ＳＷ３，ＳＷ４を選択して操作することにより、ＲＡＭ１１６，２１６にそれぞれバックアップされているデータを個別に消去することができる。
【００６５】
＜他の実施形態＞
（１）ケーブルＬ１の一端に取付けられたコネクタＣＮ２ｂ（図６）を電源基板８０に設けられたコネクタＣＮ２ａから外すか、あるいは、ケーブルＬ１の他端に取付けられたコネクタ（図示せず）を主基板１００側のコネクタＣＮ１（図６）から外すことにより、コンデンサＣ２からのバックアップ電源の供給を停止させることができる。これにより、ＲＡＭ１１６に格納されている、電源遮断時の遊技状態を示す各種制御コマンドなどのデータなどを消去できる。
また、ケーブルＬ２の一端に取付けられたコネクタＣＮ３ｂ（図６）を電源基板８０に設けられたコネクタＣＮ３ａから外すか、あるいは、ケーブルＬ２の他端に取付けられたコネクタ（図示せず）を払出制御基板２００側のコネクタＣＮ１（図６）から外すことにより、コンデンサＣ１からのバックアップ電源の供給を停止させることができる。これにより、ＲＡＭ２１６にバックアップ（記憶保持）されている、入賞数を示す入賞データ、賞球の払出数を示すデータなどを消去できる。
【００６６】
（２）主電源７０が所定の電圧に低下した場合に消去信号を各マイクロプロセッサへ送信することもできる。
つまり、主電源７０が所定の電圧に低下すると、バックアップ機能が働くが、そのバックアップされたデータを消去することができる。
したがって、閉店時などにホールの電源を遮断することにより、各パチンコ機のバックアップデータを消去することができる。
（３）ホールコンピュータ９０から送信されたメモリクリア命令を記憶する手段を設け（たとえばクリア信号出力回路８４が記憶する。または、各基板に記憶手段を設ける。）、主電源７０が立ち上がった時、あるいは主電源７０の電圧が所定の電圧に低下した時に、上記記憶手段に記憶されているメモリクリア命令をＲＡＭへ出力し、そのＲＡＭに記憶されているバックアップデータを消去することもできる。
この構成によれば、主電源立上がり時または遮断時にホールコンピュータ９０からメモリクリア命令を出力する処理を行う必要がない。
特に、ホールの電源を投入する前あるいは遮断する前に、メモリクリア命令を上記記憶手段に記憶させておけば、電源投入時あるいは遮断時に、ＲＡＭにバックアップされているデータを自動的に消去することができるため、データを消去し忘れるおそれがない。
【００６７】
（４）ホールコンピュータ９０からメモリクリア信号を直接主基板１００および払出制御基板２００へ出力することもできる。この構成によれば、電源基板８０にクリア信号出力回路８４を実装する必要がないため、その分、電源基板８０の製造コストを低減できる。
（５）第２実施形態では、ホールコンピュータ９０から各パチンコ機へメモリクリア命令を出力する場合を説明したが、島を管理するコンピュータを島ごとに設け、そのコンピュータから島を構成する各パチンコ機へメモリクリア命令を出力することもできる。
【００６８】
（５）また、前述の各実施形態では、主基板１００のＲＡＭ１１６および払出制御基板２００のＲＡＭ２１６のバックアップデータを消去する場合を説明したが、特別図柄表示装置３２、音声制御装置７９およびランプ制御装置７５にそれぞれ設けられたサブＣＰＵが、自身が入力した、あるいは出力したデータをそれぞれのＲＡＭにバックアップする機能を有する場合は、クリア信号出力回路８４から各装置へ消去信号を出力して各ＲＡＭにバックアップされているデータを消去することもできる。
（６）さらに、前述の各実施形態では、バックアップ用の電源としてコンデンサを用いた場合を例に挙げたが、ＥＥＰＲＯＭなどの電気的消去可能なＲＯＭ、ＩＣなどの固体記憶素子、電池、充電可能な電池、蓄電可能なソーラーバッテリなどを用いることもできる。
（７）なお、前述の各実施形態では、この発明に係る遊技機として第１種パチンコ機を例に挙げて説明したが、第２種パチンコ機、第３種パチンコ機、それら以外の種類のパチンコ機、あるいは、スロットマシンなどの他の遊技機にもこの発明を適用できることは勿論である。
【００６９】
［各請求項と実施形態との対応関係］
メインＣＰＵ１１２が、この発明の請求項１に係る制御手段に対応し、ＲＡＭ１１６，２１６が記憶手段に対応する。また、コンデンサＣ１，Ｃ２が記憶保持手段に対応する。さらに、第１実施形態における設定時間Ｔ１、または、第２実施形態における設定時間Ｔ２が、所定の時間に対応する。
また、ホールコンピュータ９０およびパチンコ機１０が、請求項１に係る遊技システムに対応する。
【図面の簡単な説明】
【図１】この発明に係る実施形態のパチンコ機を正面から見た説明図である。
【図２】図１に示すパチンコ機１０に備えられた遊技盤１４の主要構成を示す説明図である。
【図３】パチンコ機１０の電気的構成をブロックで示す説明図である。
【図４】パチンコ機１０の主なハードウエア構成を示す説明図である。
【図５】電源基板８０の主要構成を各基板との接続関係と共に示す説明図である。
【図６】電源基板８０と各基板との接続関係の詳細を示す説明図である。
【図７】サブＣＰＵ２１２が実行するプログラムスタート処理の流れを示すフローチャートである。
【図８】サブＣＰＵ２１２が実行するメインプログラム処理の流れを示すフローチャートである。
【図９】サブＣＰＵ２１２が実行するコマンド入力処理の流れを示すフローチャートである。
【図１０】サブＣＰＵ２１２が実行するＮＭＩ割込み処理１の流れを示すフローチャートである。
【図１１】各基板の電源の立上げから立下がりを示すタイミングチャートである。
【図１２】図１２（Ａ）は、電源基板８０とマイクロプロセッサ１１０との接続関係を示す説明図であり、図１２（Ｂ）は、ケーブルＬ１ｂの途中にスイッチを設けた構成を示す部分説明図である。
【図１３】図１３（Ａ）は、電源基板８０とマイクロプロセッサ２１０との接続関係を示す説明図であり、図１３（Ｂ）は、ケーブルＬ２ｂの途中にスイッチを設けた構成を示す部分説明図である。
【図１４】クリア信号出力回路８４が実行する処理の流れを示すフローチャートである。
【図１５】ホールコンピュータとパチンコ機の電源基板との接続関係を示す説明図である。
【図１６】１６（Ａ）は、ホールコンピュータが実行する処理の流れを示すフローチャートであり、図１６（Ｂ）は、メモリクリア信号出力回路が実行する処理の流れを示すフローチャートである。
【図１７】図１７（Ａ）は、ケーブルＬ１ａの途中にスイッチを設けた構成を示す部分説明図であり、図１７（Ｂ）は、ケーブルＬ２ａの途中にスイッチを設けた構成を示す部分説明図である。
【図１８】従来のパチンコ機の正面説明図である。
【図１９】図１８に示すパチンコ機の裏セットの説明図である。
【符号の説明】
１０ パチンコ機（遊技機）
７０ 主電源
８０ 電源基板
８４ クリア信号出力回路（消去手段）
９０ ホールコンピュータ（消去手段）
１００ 主基板
１１２ メインＣＰＵ（制御手段）
１１６ ＲＡＭ（記憶手段）
２００ 払出制御基板
２１２ サブＣＰＵ
２１６ ＲＡＭ（記憶手段）
Ｃ１，Ｃ２ コンデンサ（記憶保持手段）
ＳＷ３，ＳＷ４ スイッチ（スイッチ手段）

Claims (1)

1. 遊技を制御する制御手段と、遊技中に発生したデータを記憶する記憶手段と、この遊技機に供給されている駆動電源の電圧が所定の電圧に低下した場合に、前記記憶手段に記憶保持用の電源を供給することにより前記記憶手段の記憶を保持する記憶保持手段とを備えており、前記制御手段は、前記記憶手段に記憶保持されたデータを参照して遊技を制御可能な遊技機を有する遊技システムであって、
   遊技店の管理室などに設置されており、遊技機へメモリクリア命令を出力するホールコンピュータと、
   前記ホールコンピュータから出力された前記メモリクリア命令を記憶する手段を有する遊技機とを備えており、
   前記遊技機は、前記遊技機に備えられた主電源が立ち上がった時に、前記メモリクリア命令を記憶する手段に記憶されているメモリクリア命令を前記記憶手段へ出力し、前記記憶手段に記憶保持された前記データを消去するように構成されており、
   前記データを消去する機能は、前記主電源の立ち上がり時から所定の時間有効であることを特徴とする遊技システム。

Images