JP2001195821A - 再生速度誤差補正装置 - Google Patents

Abstract

(57)【要約】 【課題】 目的のデータがメモリに記憶されているとき
にはメモリのオーバーフロー、及びアンダーフローが発
生しない再生速度誤差補正装置を提供する。 【解決手段】 現在アドレスが目的アドレスの直前とな
ったときに、記憶手段の書き込みアドレス、及び読み出
しアドレスのアドレス差が記憶手段の容量の２分の１と
なるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンパクトディス
ク等の線速度一定で情報が記録されるディスク状記録媒
体を再生するディスク再生装置において、ディスクの回
転速度と情報の再生速度の誤差を補正する再生速度誤差
補正装置に関するものである。

【０００２】

【従来の技術】近年、情報処理の高速化に伴い、ディス
ク再生装置においても情報の読み出し速度を高速化する
必要が生じており、この情報の読み出し速度を高速化す
る手法の一つとして、通常、ディスクの回転速度を高速
化するという手法が取られている。しかし、線速度一定
のディスクの回転速度を高速化する場合には、ディスク
の回転数の変動幅が大きくなるために、ディスクの回転
速度を制御することが困難となる。そこで、ディスクの
回転速度に誤差が発生した場合においても情報を正確に
読み出すことのできる再生速度誤差補正装置が必要とさ
れている。

【０００３】以下に従来の再生速度誤差補正装置につい
て説明する。図３は、従来の再生速度補正装置のブロッ
ク図である。図において、１は線速度一定で記録信号２
０が記録されているディスク、２はディスク１を回転さ
せるモータ、３はディスク１に記録されている記録信号
２０を読み取る読み取り手段、４は電圧制御発振器（Ｖ
ＣＯ）（図示せず）と、位相比較器（図示せず）とを有
し、読み取り手段３が読み取った記録信号２０に基づい
て再生クロック２１を抽出するクロック抽出手段である
位相同期回路（ＰＬＬ回路）、５は読み取り手段３が読
み取った記録信号２０から再生データ２２と、該再生デ
ータに対応するアドレスとを復号する信号処理手段、６
は再生データ２２を記憶するメモリ、７はメモリ６のラ
イトアドレス、及びリードアドレスを制御するメモリ制
御手段、８は基準クロック２４を発生する基準クロック
発振回路、９はモータ２の回転数を制御する回転制御手
段である。

【０００４】メモリ制御手段７は、再生データ２２を書
き込むアドレスを指定するライトアドレス発生回路（図
示せず）と、出力データ２３を読み出すアドレスを指定
するリードアドレス発生回路（図示せず）と、ライトア
ドレス発生回路、及びリードアドレス発生回路をリセッ
トするアドレスリセット回路（図示せず）とを有してい
る。

【０００５】ライトアドレス発生回路は、再生クロック
２１を分周した信号によりインクリメントされるカウン
タであり、リードアドレス発生回路は、発振回路８が発
生させる基準クロック２４を分周した信号によりインク
リメントされるカウンタである。そして、ライトアドレ
ス発生回路、及びリードアドレス発生回路の初期状態
は、ライトアドレスと、リードアドレスとのアドレス差
が、メモリ６の容量の２分の１となるように設定されて
いる。

【０００６】アドレスリセット回路は、ライトアドレ
ス、及びリードアドレスを監視し、リードアドレスと、
ライトアドレスとが等しくなった場合に、リードアドレ
ス、及びライトアドレスのうち、一方または両方をリセ
ットし、リードアドレスと、ライトアドレスとのアドレ
ス差がメモリ６の容量の２分の１となるようにする回路
である。つまり、メモリ６への再生データ２２の書き込
みが、出力データ２３の読み出しよりも速く行なわれる
ことで生じるオーバーフロー、及び書き込みよりも読み
出しが速く行なわれることで生じるアンダーフローを検
出して、オーバーフロー、及びアンダーフローの両方に
対して最大のマージンを持つようにアドレスの再設定を
行なう回路である。アドレスリセット回路が働くと、そ
の時点でメモリ６に記憶されているデータは破壊され
る。

【０００７】以下に従来の速度誤差補正装置の動作につ
いて説明する。まず読み取り手段３は、所望の記録信号
２０が記録されている，ディスク１のトラック上へ移動
し、この記録信号２０を読み出し、ＰＬＬ回路４と信号
処理手段５とに出力する。次に、ＰＬＬ回路４は、記録
信号２０の位相と、ＶＣＯの発振クロックの位相とを比
較して、記録信号２０に同期した再生クロック２１を生
成し、これを出力する。

【０００８】図４は、記録信号２０と、再生クロック２
１とのタイミングチャートであり、記録信号２０の変化
点に再生クロック２１の立ち上がりが同期している。信
号処理手段５は、再生クロック２１に基づいて記録信号
２０の信号反転期間を計測することにより記録信号２０
を判別する。その後、データの復号、及びエラー訂正を
行い、最終的に再生データ２２を出力する。

【０００９】信号処理手段５より出力された再生データ
２２は、メモリ制御手段７内のライトアドレス発生回路
が発生させたライトアドレスの変化に同期してメモリ６
に書き込まれ、その後、メモリ制御手段７内のリードア
ドレス発生回路が発生させたリードアドレスの変化に同
期して出力データ２３として出力される。これにより、
出力データ２３は基準クロック２４に同期する。

【００１０】図５は、ディスク１の正規の回転速度に対
する速度誤差３０と、メモリ６に蓄えられているデータ
量３１との関係を示した従来の再生速度誤差補正装置の
タイミングチャートである。

【００１１】図において、メモリ６内のデータ量３１
は、ディスク１の回転が早くなれば増え、遅くなれば減
るため、速度誤差３０を積分した形になっている。時間
ｔ１までは、ディスク１の速度誤差３０は、メモリ６内
のデータ量３１の増減によって吸収され、データの出力
は正しく行なわれている。しかし、時間ｔ１の時点で、
メモリ６が速度誤差３０を吸収しきれなくなり、オーバ
ーフローが発生している。このためメモリ制御手段７内
のアドレスリセット回路が働き、メモリ６のライトアド
レス、及びリードアドレスを変更することによってデー
タ量を見かけ上、記憶容量の２分の１にし、以後の速度
誤差の変動マージンが最大となるようにしている。

【００１２】そして、回転制御手段９は、メモリ制御手
段７より出力されるライトアドレスと、リードアドレス
とのアドレス差を速度誤差信号として使用し、メモリ６
への書き込みと読み出しのタイミング差を位相誤差信号
として使用することにより制御信号１２を出力し、モー
タ２を制御する。

【００１３】

【発明が解決しようとする課題】しかし、上述のように
従来の再生速度誤差補正装置は、目的のデータがメモリ
に記憶されているときにメモリのオーバーフロー、また
はアンダーフローが発生する場合があり、この場合には
目的のデータは破壊され読み出すことができないという
問題があった。本発明は、上記従来のような課題を解決
するためになされたもので、目的のデータがメモリに記
憶されているときにはメモリのオーバーフロー、及びア
ンダーフローが発生しない再生速度誤差補正装置を提供
することを目的とする。

【００１４】

【課題を解決するための手段】本発明の請求項１に係る
再生速度誤差補正装置は、円周状又は螺旋状のトラック
を有し、線速度一定で記録信号が記録された情報記録媒
体と、上記情報記録媒体から上記記録信号を読み取る信
号読み取り手段と、上記記録信号に同期した再生クロッ
クを抽出するクロック抽出手段と、上記再生クロックに
基づいて、上記記録信号から記録情報、及び該記録信号
の上記情報記録媒体上のアドレスである現在アドレスを
再生する信号処理手段と、上記記録情報を一時的に蓄積
する記憶手段と、上記記録情報を上記記憶手段から読み
出す速度の基準となる基準クロックを発生させる基準ク
ロック発生手段と、上記再生クロック、及び上記基準ク
ロックに基づいて、上記記憶手段の書き込みアドレス、
及び読み出しアドレスを制御する記憶制御手段と、所望
の記録情報に対応する記録信号の上記情報記録媒体上の
アドレスである目的アドレスを出力するシステム制御手
段と、上記現在アドレスと上記目的アドレスとのアドレ
ス差を検出し、該検出したアドレス差に基づいて、上記
記憶制御手段を初期化する初期化手段とを備えたもので
ある。

【００１５】本発明の請求項２に係る再生速度誤差補正
装置は、請求項１に記載の再生速度誤差補正装置におい
て、上記初期化手段が、上記書き込みアドレスと上記読
み出しアドレスとのアドレス差が上記記憶手段の容量の
略２分の１になるように、上記記憶制御手段を初期化す
るものとしたものである。

【００１６】本発明の請求項３に係る再生速度誤差補正
装置は、請求項１または２に記載の再生速度誤差補正装
置において、上記初期化手段が、上記現在アドレスが上
記目的アドレスの１番地前になった場合に、上記記憶制
御手段を初期化するものとしたものである。

【００１７】

【発明の実施の形態】実施の形態１

【００１８】以下に、本発明の実施の形態１に係る再生
速度誤差補正装置について、図１、及び図２を参照しな
がら説明する。図１は、本発明の実施の形態１による再
生速度誤差補正装置のブロック図である。

【００１９】図において、１は線速度一定で記録信号２
０が記録されているディスク、２はディスク１を回転さ
せるモータ、３はディスク１に記録されている記録信号
２０を読み取る読み取り手段、４は電圧制御発振器（Ｖ
ＣＯ）（図示せず）と、位相比較器（図示せず）とを有
し、読み取り手段３が読み取った記録信号２０に基づい
て再生クロック２１を抽出するクロック抽出手段である
位相同期回路（ＰＬＬ回路）、５は読み取り手段３が読
み取った記録信号２０から再生データ２２と、当該記録
信号２０のディスク１上のアドレスである現在アドレス
２５とを再生する信号処理手段、６は再生データ２２を
記憶するメモリ、７はメモリ６のライトアドレス、及び
リードアドレスを制御するメモリ制御手段、８は基準ク
ロック２４を発生させる基準クロック発振手段（発振回
路）、９は制御信号１２を出力しモータ２の回転数を制
御する回転制御手段、１０は目的のデータに対応する記
録信号２０のディスク１上のアドレスである目的アドレ
ス２６を出力するシステム制御手段であり、１１は信号
処理手段５からの現在アドレス２５とシステム制御手段
１０からの目的アドレス２６とから初期化信号２７を出
力する初期化手段である。

【００２０】メモリ制御手段７は、再生データ２２を書
き込むアドレスを指定するライトアドレス発生回路（図
示せず）と、出力データ２３を読み出すアドレスを指定
するリードアドレス発生回路（図示せず）と、ライトア
ドレス発生回路、及びリードアドレス発生回路をリセッ
トするアドレスリセット回路（図示せず）とを有してい
る。

【００２１】ライトアドレス発生回路は、再生クロック
２１を分周した信号によりインクリメントされるカウン
タであり、リードアドレス発生回路は、発振回路８が発
生させる基準クロック２４を分周した信号によりインク
リメントされるカウンタである。そして、ライトアドレ
ス発生回路、及びリードアドレス発生回路の初期状態
は、ライトアドレスと、リードアドレスとのアドレス差
が、メモリ６の容量の２分の１となるように設定されて
いる。

【００２２】また、アドレスリセット回路は、初期化手
段１１が初期化信号２７を出力すると、リードアドレ
ス、及びライトアドレスのうち、一方または両方をリセ
ットし、リードアドレスと、ライトアドレスとのアドレ
ス差がメモリ６の容量の２分の１となるようにする回路
である。アドレスリセット回路が働くと、その時点でメ
モリ６に記憶されているデータは破壊される。

【００２３】以下に本実施の形態１に係る再生速度誤差
補正装置の動作について説明する。まず、読み取り手段
３は、所望の記録信号２０が記録されている，ディスク
１のトラック上へ移動し、この記録信号２０を読み出
し、ＰＬＬ回路４と信号処理手段５とに出力する。

【００２４】次に、ＰＬＬ回路４は、記録信号２０の位
相と、ＶＣＯの発振クロックの位相とを比較して、記録
信号２０に同期した再生クロック２１を生成し、これを
出力する。

【００２５】信号処理手段５は、再生クロック２１に基
づいて記録信号２０の信号反転期間を計測することによ
り記録信号２０を判別する。その後、記録信号２０から
再生データ２２を復号すると共に、記録信号２０からデ
ィスクに記録されているアドレスの復号を行ない、再生
データ２２と、再生データ２２に対応する現在アドレス
２５とを出力する。一方、システム制御手段１０は、デ
ィスク再生装置に対する要求に基づいて、目的のデータ
に対応する目的アドレス２６を出力する。

【００２６】現在アドレス２５、及び目的アドレス２６
は初期化手段１１に入力される。初期化手段１１は、現
在アドレス２５と目的アドレス２６とのアドレス差を検
出し、該アドレス差により、目的の再生データ２２がメ
モリ６に書き込まれる直前に、メモリ制御手段７に対し
て初期化信号２７を出力する。この初期化信号２７によ
り、メモリ制御手段７内のアドレスリセット回路が働
き、メモリ制御手段７のメモリ６に対するライトアドレ
ス、及びリードアドレスは初期化される。

【００２７】再生データ２２は、メモリ制御手段７内の
ライトアドレス発生回路が発生させたライトアドレスの
変化に同期してメモリ６に書き込まれ、その後、メモリ
制御手段７内のリードアドレス発生回路が発生させたリ
ードアドレスの変化に同期して出力データ２３として出
力される。これにより、出力データ２３は基準クロック
２４に同期する。

【００２８】回転制御手段９は、メモリ制御手段７より
出力されるライトアドレスと、リードアドレスとのアド
レス差を速度誤差信号として使用し、メモリ６への書き
込みと読み出しのタイミング差を位相誤差信号として使
用することにより制御信号１２を出力し、モータ２を制
御する。

【００２９】図２は、ディスク１の回転が正規の回転数
よりも遅い場合における従来（図２（ａ））、及び本発
明の実施の形態１（図１（ｂ））による再生速度誤差補
正装置のタイミングチャートである。

【００３０】図において、２５は現在アドレス、２７は
初期化信号、３２は本実施の形態１による再生速度誤差
補正装置の動作における、メモリ６に蓄積されているデ
ータ量、３３は従来の再生速度誤差補正装置の動作にお
ける、メモリ６に蓄積されているデータ量である。

【００３１】図２（ａ）に示すように、従来の再生速度
誤差補正装置においては、ディスク１の回転が遅い場
合、再生データ２２がメモリ６に蓄積される速度よりも
出力データ２３が出力される速度の方が速くなり、メモ
リ６のアンダーフローが発生する。

【００３２】ここで目的のデータに対応する記録信号２
０がアドレスＮ番地に存在するとすると、従来の再生速
度誤差補正装置においては、アドレスＮ番地の記録信号
２０を再生した再生データ２２がメモリ６に記憶されて
いるときにメモリ６のアンダーフローが発生しているの
で、目的のデータの読み出しに失敗する。このため、再
度Ｎ番地の記録されているトラックを読み直す必要があ
る。

【００３３】一方、図２（ｂ）に示すように、本実施の
形態１による再生速度誤差補正装置においては、目的ア
ドレスＮ番地と現在アドレスを比較することにより、現
在アドレスＮ−２番地の読み取りが完了した時点で、初
期化手段１１がアドレス差“２”を検出し、メモリ制御
手段７へ初期化信号２７を出力している。このため目的
アドレスＮ番地の直前にあるＮ−１番地のデータは破壊
されるが、目的のＮ番地のデータは正確に読み出され
る。

【００３４】このように、本実施の形態１による再生速
度誤差補正装置は、目的のデータがメモリに書き込まれ
る直前でメモリを初期化するようにしたので、目的のデ
ータがメモリに記憶されているときにはメモリのオーバ
ーフロー、及びアンダーフローが発生しなくなり、確実
に目的のデータを読み出すことができる。なお、本実施
の形態１では、ディスクの回転数が正規の回転数よりも
遅い場合について説明したが、ディスクの回転数が正規
の回転数よりも速い場合においても同様に、目的のデー
タを確実に読み出すことができる。

【００３５】

【発明の効果】以上のように、本発明の請求項１に係る
再生速度誤差補正装置によれば、円周状又は螺旋状のト
ラックを有し、線速度一定で記録信号が記録された情報
記録媒体と、上記情報記録媒体から上記記録信号を読み
取る信号読み取り手段と、上記記録信号に同期した再生
クロックを抽出するクロック抽出手段と、上記再生クロ
ックに基づいて、上記記録信号から記録情報、及び該記
録信号の上記情報記録媒体上のアドレスである現在アド
レスを再生する信号処理手段と、上記記録情報を一時的
に蓄積する記憶手段と、上記記録情報を上記記憶手段か
ら読み出す速度の基準となる基準クロックを発生させる
基準クロック発生手段と、上記再生クロック、及び上記
基準クロックに基づいて、上記記憶手段の書き込みアド
レス、及び読み出しアドレスを制御する記憶制御手段
と、所望の記録情報に対応する記録信号の上記情報記録
媒体上のアドレスである目的アドレスを出力するシステ
ム制御手段と、上記現在アドレスと上記目的アドレスと
のアドレス差を検出し、該検出したアドレス差に基づい
て、上記記憶制御手段を初期化する初期化手段とを備え
たので、所望の記録情報が記憶手段に蓄積されていると
きには記憶手段のオーバーフロー、及びアンダーフロー
が発生しなくなり、確実に所望の記録情報を読み出すこ
とができるという効果がある。

【００３６】本発明の請求項２に係る再生速度誤差補正
装置によれば、請求項１に記載の再生速度誤差補正装置
において、上記初期化手段が、上記書き込みアドレスと
上記読み出しアドレスとのアドレス差が上記記憶手段の
容量の略２分の１になるように、上記記憶制御手段を初
期化するものとしたので、所望の記録情報が記憶手段に
蓄積されているときには記憶手段のオーバーフロー、及
びアンダーフローが発生しなくなり、確実に所望の記録
情報を読み出すことができるという効果がある。

【００３７】本発明の請求項３に係る再生速度誤差補正
装置によれば、請求項１または２に記載の再生速度誤差
補正装置において、上記初期化手段が、上記現在アドレ
スが上記目的アドレスの１番地前になった場合に、上記
記憶制御手段を初期化するものとしたので、所望の記録
情報が記憶手段に蓄積されているときには記憶手段のオ
ーバーフロー、及びアンダーフローが発生しなくなり、
確実に所望の記録情報を読み出すことができるという効
果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態１による再生速度誤差補正
装置のブロック図である。

【図２】ディスク１の回転が正規の回転数よりも遅い場
合における、従来（図２（ａ））、及び本発明の実施の
形態１（図１（ｂ））による再生速度誤差補正装置のタ
イミングチャートである。

【図３】従来の再生速度誤差補正装置のブロック図であ
る。

【図４】従来の再生速度誤差補正装置における、記録信
号２０と、再生クロック２１とのタイミングチャートで
ある。

【図５】ディスク１の正規の回転速度に対する速度誤差
３０と、メモリ６に蓄えられているデータ量３１との関
係を示した従来の再生速度誤差補正装置のタイミングチ
ャートである。

【符号の説明】

１ ディスク ２ モーター ３ 読み取り手段 ４ クロック抽出手段（ＰＬＬ回路） ５ 信号処理手段 ６ メモリ ７ メモリ制御手段 ８ 発生手段（発振回路） ９ 回転制御手段 １０ システム制御手段 １１ 初期化手段 １２ 制御信号 ２０ 記録信号 ２１ 再生クロック ２２ 再生データ ２３ 出力データ ２４ 基準クロック ２５ 現在アドレス ２６ 目的アドレス ２７ 初期化信号 ３０ 速度誤差 ３１ メモリー６内のデータ量 ３２ 本実施の形態１による再生速度誤差装置のメモリ
６に蓄積されているデータ量 ３３ 従来の再生速度誤差補正装置のメモリ６に蓄積さ
れているデータ量

Claims (3)

【特許請求の範囲】
1. 【請求項１】 円周状又は螺旋状のトラックを有し、線
   速度一定で記録信号が記録された情報記録媒体と、 上記情報記録媒体から上記記録信号を読み取る信号読み
   取り手段と、 上記記録信号に同期した再生クロックを抽出するクロッ
   ク抽出手段と、 上記再生クロックに基づいて、上記記録信号から記録情
   報、及び該記録信号の上記情報記録媒体上のアドレスで
   ある現在アドレスを再生する信号処理手段と、 上記記録情報を一時的に蓄積する記憶手段と、 上記記録情報を上記記憶手段から読み出す速度の基準と
   なる基準クロックを発生させる基準クロック発生手段
   と、 上記再生クロック、及び上記基準クロックに基づいて、
   上記記憶手段の書き込みアドレス、及び読み出しアドレ
   スを制御する記憶制御手段と、 所望の記録情報に対応する記録信号の上記情報記録媒体
   上のアドレスである目的アドレスを出力するシステム制
   御手段と、 上記現在アドレスと上記目的アドレスとのアドレス差を
   検出し、該検出したアドレス差に基づいて、上記記憶制
   御手段を初期化する初期化手段とを備えたことを特徴と
   する再生速度誤差補正装置。
2. 【請求項２】 請求項１に記載の再生速度誤差補正装置
   において、 上記初期化手段は、上記書き込みアドレスと上記読み出
   しアドレスとのアドレス差が上記記憶手段の容量の略２
   分の１になるように、上記記憶制御手段を初期化するこ
   とを特徴とする再生速度誤差補正装置。
3. 【請求項３】 請求項１または２に記載の再生速度誤差
   補正装置において、 上記初期化手段は、上記現在アドレスが上記目的アドレ
   スの１番地前になった場合に、上記記憶制御手段を初期
   化することを特徴とする再生速度誤差補正装置。