JP2001188808A - 半導体装置の電気的ルールチェック装置及び方法 - Google Patents
半導体装置の電気的ルールチェック装置及び方法Info
- Publication number
- JP2001188808A JP2001188808A JP37262699A JP37262699A JP2001188808A JP 2001188808 A JP2001188808 A JP 2001188808A JP 37262699 A JP37262699 A JP 37262699A JP 37262699 A JP37262699 A JP 37262699A JP 2001188808 A JP2001188808 A JP 2001188808A
- Authority
- JP
- Japan
- Prior art keywords
- rule
- electrical
- data
- rule data
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 設計工程から提供されたプロセスルールデー
タから容易にＥＲＣルールチェックを行う。 【解決手段】 入力部１０は、半導体のレイアウト等の
設計工程によって作成されたプロセスルールデータを入
力する。ＥＲＣルールデータ生成部２０は、入力部１０
から入力されたプロセスルールデータに基づいて、その
半導体装置のＥＲＣルールを判定するためのＥＲＣルー
ルデータを自動変換プログラムによって自動的に生成す
る。レイアウト検証用ＣＡＤ装置３１、３２、〜、３ｎ
は、それぞれの検証用プログラムにより、ＥＲＣルール
データ生成部２０から入力されたＥＲＣルールデータに
基づいて、ＥＲＣチェックを行い、そのチェック結果を
出力する。このような構成により、プロセスルールデー
タから電気的ルールチェックデータを自動的に生成し
て、電気的ルールチェックを行う。
タから容易にＥＲＣルールチェックを行う。 【解決手段】 入力部１０は、半導体のレイアウト等の
設計工程によって作成されたプロセスルールデータを入
力する。ＥＲＣルールデータ生成部２０は、入力部１０
から入力されたプロセスルールデータに基づいて、その
半導体装置のＥＲＣルールを判定するためのＥＲＣルー
ルデータを自動変換プログラムによって自動的に生成す
る。レイアウト検証用ＣＡＤ装置３１、３２、〜、３ｎ
は、それぞれの検証用プログラムにより、ＥＲＣルール
データ生成部２０から入力されたＥＲＣルールデータに
基づいて、ＥＲＣチェックを行い、そのチェック結果を
出力する。このような構成により、プロセスルールデー
タから電気的ルールチェックデータを自動的に生成し
て、電気的ルールチェックを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のプロ
セス設計工程によって作成された所定の形式によるプロ
セスルールを用いて、その半導体装置の電気的ルールチ
ェック（ＥＲＣ）を行う半導体装置の電気的ルールチェ
ック装置及び方法に関する。
セス設計工程によって作成された所定の形式によるプロ
セスルールを用いて、その半導体装置の電気的ルールチ
ェック（ＥＲＣ）を行う半導体装置の電気的ルールチェ
ック装置及び方法に関する。
【０００２】
【従来の技術】従来より、半導体設計において、レイア
ウト等の設計工程によって設計された半導体製造の諸条
件は、所定の形式によってデータ化される。以下、この
設計工程によって作成されたデータをプロセスルールデ
ータという。そして、このような設計工程で設計された
半導体製造の諸条件に対し、その電気的接続関係等を検
証する電気的ルールチェックを行う必要がある。以下、
この電気的諸条件の検証をＥＲＣルールチェックとい
う。このＥＲＣルールチェックには、従来より各種のプ
ログラムが提供されており、一般には、複数の検証用Ｃ
ＡＤ装置に対してＥＲＣ検証用のデータ（ＥＲＣルール
チェックデータ）を入力して複数種類の検証を行う。
ウト等の設計工程によって設計された半導体製造の諸条
件は、所定の形式によってデータ化される。以下、この
設計工程によって作成されたデータをプロセスルールデ
ータという。そして、このような設計工程で設計された
半導体製造の諸条件に対し、その電気的接続関係等を検
証する電気的ルールチェックを行う必要がある。以下、
この電気的諸条件の検証をＥＲＣルールチェックとい
う。このＥＲＣルールチェックには、従来より各種のプ
ログラムが提供されており、一般には、複数の検証用Ｃ
ＡＤ装置に対してＥＲＣ検証用のデータ（ＥＲＣルール
チェックデータ）を入力して複数種類の検証を行う。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来技術において、設計工程から提供されたプロセスルー
ルデータは、そのメーカや部門等において固有の形式で
あり、一方、ＥＲＣルールチェックに用いる各種のプロ
グラムもそれを提供するメーカ等の固有の形式を有する
ものである。したがって、設計工程から提供されたプロ
セスルールデータと、各種のＥＲＣルールチェックを行
うための検証装置で扱うデータの形式とは異なるため、
プロセスルールデータを一旦ＥＲＣルールチェックのプ
ログラムに適合するデータ形式で作成し直す必要があ
る。そして、従来は、このＥＲＣルールチェックデータ
の作成を手作業で行っていた。
来技術において、設計工程から提供されたプロセスルー
ルデータは、そのメーカや部門等において固有の形式で
あり、一方、ＥＲＣルールチェックに用いる各種のプロ
グラムもそれを提供するメーカ等の固有の形式を有する
ものである。したがって、設計工程から提供されたプロ
セスルールデータと、各種のＥＲＣルールチェックを行
うための検証装置で扱うデータの形式とは異なるため、
プロセスルールデータを一旦ＥＲＣルールチェックのプ
ログラムに適合するデータ形式で作成し直す必要があ
る。そして、従来は、このＥＲＣルールチェックデータ
の作成を手作業で行っていた。
【０００４】このため、従来のＥＲＣルールチェックで
は、前提となるＥＲＣルールチェックデータの作成作業
が極めて煩雑であり、また、コーディングミス等も発生
し易く、特に検証に要するＥＲＣルールチェックデータ
の種類が多くなればなる程、これらの問題が顕著となっ
ていた。また、ＥＲＣルールチェックデータの作成ミス
をなくすため、チェック図形を作成してのチェックが必
要となり、さらに煩雑化を招くものとなっていた。
は、前提となるＥＲＣルールチェックデータの作成作業
が極めて煩雑であり、また、コーディングミス等も発生
し易く、特に検証に要するＥＲＣルールチェックデータ
の種類が多くなればなる程、これらの問題が顕著となっ
ていた。また、ＥＲＣルールチェックデータの作成ミス
をなくすため、チェック図形を作成してのチェックが必
要となり、さらに煩雑化を招くものとなっていた。
【０００５】図４は、このようなＥＲＣルールチェック
を行うための作業手順を示すフローチャートである。ま
ず、レイアウト等の設計工程から所定の形式によるプロ
セスルールデータを取得する（Ｓ０）。そして、このプ
ロセスルールデータに基づいて、手作業によってＥＲＣ
ルールチェックデータを作成する（Ｓ１）。また、作成
ミスをなくすために用いる図形データを手作業で作成す
る（Ｓ２）。そして、これらＥＲＣルールチェックデー
タと図形データとを比較して、ＥＲＣルールチェックデ
ータの作成ミスチェックを行い（Ｓ３）、作成ミスがあ
れば、Ｓ１に戻ってＥＲＣルールチェックデータの作成
をやり直し、作成ミスがなければ、ＥＲＣルールチェッ
クデータを用いて設計データのＥＲＣルールチェックを
行う（Ｓ４）。以上のように、従来のＥＲＣルールチェ
ックでは、プロセスルールデータからＥＲＣルールチェ
ックデータや図形データを手作業で作成する必要があ
り、極めて煩雑であり、効率の悪いものとなっていた。
を行うための作業手順を示すフローチャートである。ま
ず、レイアウト等の設計工程から所定の形式によるプロ
セスルールデータを取得する（Ｓ０）。そして、このプ
ロセスルールデータに基づいて、手作業によってＥＲＣ
ルールチェックデータを作成する（Ｓ１）。また、作成
ミスをなくすために用いる図形データを手作業で作成す
る（Ｓ２）。そして、これらＥＲＣルールチェックデー
タと図形データとを比較して、ＥＲＣルールチェックデ
ータの作成ミスチェックを行い（Ｓ３）、作成ミスがあ
れば、Ｓ１に戻ってＥＲＣルールチェックデータの作成
をやり直し、作成ミスがなければ、ＥＲＣルールチェッ
クデータを用いて設計データのＥＲＣルールチェックを
行う（Ｓ４）。以上のように、従来のＥＲＣルールチェ
ックでは、プロセスルールデータからＥＲＣルールチェ
ックデータや図形データを手作業で作成する必要があ
り、極めて煩雑であり、効率の悪いものとなっていた。
【０００６】そこで本発明の目的は、設計工程から提供
されたプロセスルールデータから容易にＥＲＣルールチ
ェックを行うことが可能な半導体装置の電気的ルールチ
ェック装置及び方法を提供することにある。
されたプロセスルールデータから容易にＥＲＣルールチ
ェックを行うことが可能な半導体装置の電気的ルールチ
ェック装置及び方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は前記目的を達成
するため、半導体装置の設計工程によって作成された所
定の形式によるプロセスルールデータを入力する入力手
段と、前記入力手段から入力されたプロセスルールデー
タに基づいて、その半導体装置の電気的ルールを判定す
るための所定の形式による電気的ルールデータを自動的
に生成する電気的ルールデータ生成手段と、前記電気的
ルールデータ生成手段によって生成された電気的ルール
データを用いて電気的ルールチェックを行う電気的ルー
ルチェック手段とを有することを特徴とする。また本発
明は、半導体装置の設計工程によって作成された所定の
形式によるプロセスルールデータを入力し、この入力さ
れたプロセスルールデータに基づいて、その半導体装置
の電気的ルールを判定するための所定の形式による電気
的ルールデータを変換プログラムによって自動的に生成
し、この生成された電気的ルールデータを用いて電気的
ルールチェックを行うようにしたことを特徴とする。
するため、半導体装置の設計工程によって作成された所
定の形式によるプロセスルールデータを入力する入力手
段と、前記入力手段から入力されたプロセスルールデー
タに基づいて、その半導体装置の電気的ルールを判定す
るための所定の形式による電気的ルールデータを自動的
に生成する電気的ルールデータ生成手段と、前記電気的
ルールデータ生成手段によって生成された電気的ルール
データを用いて電気的ルールチェックを行う電気的ルー
ルチェック手段とを有することを特徴とする。また本発
明は、半導体装置の設計工程によって作成された所定の
形式によるプロセスルールデータを入力し、この入力さ
れたプロセスルールデータに基づいて、その半導体装置
の電気的ルールを判定するための所定の形式による電気
的ルールデータを変換プログラムによって自動的に生成
し、この生成された電気的ルールデータを用いて電気的
ルールチェックを行うようにしたことを特徴とする。
【０００８】本発明による半導体装置の電気的ルールチ
ェック装置では、入力手段によって半導体装置の設計工
程によって作成された所定の形式によるプロセスルール
データを入力する。そして、この入力されたプロセスル
ールデータに基づいて、その半導体装置の電気的ルール
を判定するための所定の形式による電気的ルールデータ
を電気的ルールデータ生成手段によって自動的に生成す
る。そして、この生成された電気的ルールデータを用い
て電気的ルールチェック手段による電気的ルールチェッ
クを行う。
ェック装置では、入力手段によって半導体装置の設計工
程によって作成された所定の形式によるプロセスルール
データを入力する。そして、この入力されたプロセスル
ールデータに基づいて、その半導体装置の電気的ルール
を判定するための所定の形式による電気的ルールデータ
を電気的ルールデータ生成手段によって自動的に生成す
る。そして、この生成された電気的ルールデータを用い
て電気的ルールチェック手段による電気的ルールチェッ
クを行う。
【０００９】したがって、この電気的ルールチェック装
置では、プロセスルールデータから電気的ルールチェッ
クデータを自動的に生成して、電気的ルールチェックを
行うことができるので、電気的ルールチェックデータや
図形データを手作業で作成したり、そのチェックを行う
必要がなくなり、電気的ルールチェック作業を容易、か
つ正確に行うことが可能である。この結果、設計工程か
ら提供されたプロセスルールデータから容易にＥＲＣル
ールチェックを行うことができ、半導体の設計、開発期
間の短縮や電気的ルールの開発期間や変更期間の短縮等
にも貢献することが可能となる。
置では、プロセスルールデータから電気的ルールチェッ
クデータを自動的に生成して、電気的ルールチェックを
行うことができるので、電気的ルールチェックデータや
図形データを手作業で作成したり、そのチェックを行う
必要がなくなり、電気的ルールチェック作業を容易、か
つ正確に行うことが可能である。この結果、設計工程か
ら提供されたプロセスルールデータから容易にＥＲＣル
ールチェックを行うことができ、半導体の設計、開発期
間の短縮や電気的ルールの開発期間や変更期間の短縮等
にも貢献することが可能となる。
【００１０】また、本発明による半導体装置の電気的ル
ールチェック方法では、半導体装置の設計工程によって
作成された所定の形式によるプロセスルールデータを入
力し、この入力されたプロセスルールデータに基づい
て、その半導体装置の電気的ルールを判定するための所
定の形式による電気的ルールデータをプログラムによっ
て自動的に生成し、この生成された電気的ルールデータ
を用いて電気的ルールチェックを行う。
ールチェック方法では、半導体装置の設計工程によって
作成された所定の形式によるプロセスルールデータを入
力し、この入力されたプロセスルールデータに基づい
て、その半導体装置の電気的ルールを判定するための所
定の形式による電気的ルールデータをプログラムによっ
て自動的に生成し、この生成された電気的ルールデータ
を用いて電気的ルールチェックを行う。
【００１１】したがって、この電気的ルールチェック方
法においても、プロセスルールデータから電気的ルール
チェックデータを自動的に生成して、電気的ルールチェ
ックを行うことができるので、電気的ルールチェックデ
ータや図形データを手作業で作成したり、そのチェック
を行う必要がなくなり、電気的ルールチェック作業を容
易、かつ正確に行うことが可能である。この結果、設計
工程から提供されたプロセスルールデータから容易にＥ
ＲＣルールチェックを行うことができ、半導体の設計、
開発期間の短縮や電気的ルールの開発期間や変更期間の
短縮等にも貢献することが可能となる。
法においても、プロセスルールデータから電気的ルール
チェックデータを自動的に生成して、電気的ルールチェ
ックを行うことができるので、電気的ルールチェックデ
ータや図形データを手作業で作成したり、そのチェック
を行う必要がなくなり、電気的ルールチェック作業を容
易、かつ正確に行うことが可能である。この結果、設計
工程から提供されたプロセスルールデータから容易にＥ
ＲＣルールチェックを行うことができ、半導体の設計、
開発期間の短縮や電気的ルールの開発期間や変更期間の
短縮等にも貢献することが可能となる。
【００１２】
【発明の実施の形態】以下、本発明による半導体装置の
電気的ルールチェック装置及び方法の実施の形態例につ
いて説明する。図１は、本発明の実施の形態による電気
的ルールチェック装置の構成を示すブロック図である。
この電気的ルールチェック装置は、プロセスルールデー
タの入力部１０と、ＥＲＣルールデータ生成部２０と、
複数種類のレイアウト検証用ＣＡＤ装置３１、３２、
〜、３ｎとを有する。
電気的ルールチェック装置及び方法の実施の形態例につ
いて説明する。図１は、本発明の実施の形態による電気
的ルールチェック装置の構成を示すブロック図である。
この電気的ルールチェック装置は、プロセスルールデー
タの入力部１０と、ＥＲＣルールデータ生成部２０と、
複数種類のレイアウト検証用ＣＡＤ装置３１、３２、
〜、３ｎとを有する。
【００１３】入力部１０は、半導体のレイアウト等の設
計工程によって作成されたプロセスルールデータを入力
するものである。例えばネットワークやその他の記憶媒
体等を通じてプロセスルールデータが入力される。ＥＲ
Ｃルールデータ生成部２０は、入力部１０から入力され
たプロセスルールデータに基づいて、その半導体装置の
ＥＲＣルールを判定するためのＥＲＣルールデータを自
動変換プログラムによって自動的に生成する。本例で
は、複数種類のレイアウト検証用ＣＡＤ装置３１、３
２、〜、３ｎによってＥＲＣルールチェックを行うもの
であり、ＥＲＣルールデータ生成部２０には、各レイア
ウト検証用ＣＡＤ装置３１、３２、〜、３ｎによるＥＲ
Ｃルールチェックに対応するＥＲＣルールの形式に変換
するための変換プログラムが格納されている。
計工程によって作成されたプロセスルールデータを入力
するものである。例えばネットワークやその他の記憶媒
体等を通じてプロセスルールデータが入力される。ＥＲ
Ｃルールデータ生成部２０は、入力部１０から入力され
たプロセスルールデータに基づいて、その半導体装置の
ＥＲＣルールを判定するためのＥＲＣルールデータを自
動変換プログラムによって自動的に生成する。本例で
は、複数種類のレイアウト検証用ＣＡＤ装置３１、３
２、〜、３ｎによってＥＲＣルールチェックを行うもの
であり、ＥＲＣルールデータ生成部２０には、各レイア
ウト検証用ＣＡＤ装置３１、３２、〜、３ｎによるＥＲ
Ｃルールチェックに対応するＥＲＣルールの形式に変換
するための変換プログラムが格納されている。
【００１４】そして、ＥＲＣルールデータ生成部２０で
は、入力部１０から入力されたプロセスルールデータに
基づいて、各レイアウト検証用ＣＡＤ装置３１、３２、
〜、３ｎによるチェック形式に適合したＥＲＣルールデ
ータを生成し、各レイアウト検証用ＣＡＤ装置３１、３
２、〜、３ｎに出力する。各レイアウト検証用ＣＡＤ装
置３１、３２、〜、３ｎは、それぞれの検証用プログラ
ムにより、ＥＲＣルールデータ生成部２０から入力され
たＥＲＣルールデータに基づいて、ＥＲＣチェックを行
い、そのチェック結果を出力する。例えば、レイアウト
検証用ＣＡＤ装置３１では、米国Ｃａｄｅｎｃｅ Ｄｅ
ｓｉｇｎ Ｓｙｓｔｅｍ社のＤｒａｃｕｌａ用ＥＲＣル
ールに基づく検証を行うものであり、レイアウト検証用
ＣＡＤ装置３２では、同社のＤｉｖａ用ＥＲＣルールに
基づく検証を行うものである。
は、入力部１０から入力されたプロセスルールデータに
基づいて、各レイアウト検証用ＣＡＤ装置３１、３２、
〜、３ｎによるチェック形式に適合したＥＲＣルールデ
ータを生成し、各レイアウト検証用ＣＡＤ装置３１、３
２、〜、３ｎに出力する。各レイアウト検証用ＣＡＤ装
置３１、３２、〜、３ｎは、それぞれの検証用プログラ
ムにより、ＥＲＣルールデータ生成部２０から入力され
たＥＲＣルールデータに基づいて、ＥＲＣチェックを行
い、そのチェック結果を出力する。例えば、レイアウト
検証用ＣＡＤ装置３１では、米国Ｃａｄｅｎｃｅ Ｄｅ
ｓｉｇｎ Ｓｙｓｔｅｍ社のＤｒａｃｕｌａ用ＥＲＣル
ールに基づく検証を行うものであり、レイアウト検証用
ＣＡＤ装置３２では、同社のＤｉｖａ用ＥＲＣルールに
基づく検証を行うものである。
【００１５】図２は、図１に示す本例の電気的ルールチ
ェック装置で用いるプロセスルールデータとＥＲＣルー
ルデータの具体例を示す説明図であり、図２（Ａ）がプ
ロセスルールデータの形式を示し、図２（Ｂ）がＤｒａ
ｃｕｌａ用ＥＲＣルールデータの形式を示している。図
２（Ａ）に示すプロセスルールでは、まず、「入力レイ
ヤの定義」として、半導体を構成する「ＡＬ１」「ＬＯ
ＣＯＳ」「ＰＯＬＹ１」等の各要素をレイヤ番号「Ｌａ
ｙ＝ａ（ａは任意の数）」の形式で表示する。また、
「電気的ノードの定義」として、半導体を構成する「Ａ
Ｌ１」「ＬＯＣＯＳ」「ＰＯＬＹ１」等の各要素を例え
ば接続番号「ＣＯＮＮＥＣＴ ＡＣｂ（ｂは任意の
数）」あるいは「ＣＯＮＮＥＣＴ ＢＣｂ（ｂは任意の
数）」等の形式で表示する。さらに、「ＥＲＣチェッ
ク」として、以上のような条件に対して行う検証を「Ｃ
ＨＥＣＫｃ（ｃは任意の数）」の形式で表示する。
ェック装置で用いるプロセスルールデータとＥＲＣルー
ルデータの具体例を示す説明図であり、図２（Ａ）がプ
ロセスルールデータの形式を示し、図２（Ｂ）がＤｒａ
ｃｕｌａ用ＥＲＣルールデータの形式を示している。図
２（Ａ）に示すプロセスルールでは、まず、「入力レイ
ヤの定義」として、半導体を構成する「ＡＬ１」「ＬＯ
ＣＯＳ」「ＰＯＬＹ１」等の各要素をレイヤ番号「Ｌａ
ｙ＝ａ（ａは任意の数）」の形式で表示する。また、
「電気的ノードの定義」として、半導体を構成する「Ａ
Ｌ１」「ＬＯＣＯＳ」「ＰＯＬＹ１」等の各要素を例え
ば接続番号「ＣＯＮＮＥＣＴ ＡＣｂ（ｂは任意の
数）」あるいは「ＣＯＮＮＥＣＴ ＢＣｂ（ｂは任意の
数）」等の形式で表示する。さらに、「ＥＲＣチェッ
ク」として、以上のような条件に対して行う検証を「Ｃ
ＨＥＣＫｃ（ｃは任意の数）」の形式で表示する。
【００１６】これに対し、Ｄｒａｃｕｌａ用ＥＲＣルー
ルでは、検証する各レイヤの要素を入力する「ＩＮＰＵ
Ｔ−ＬＡＹＥＲ」として、半導体を構成する「ＡＬ１」
「ＬＯＣＯＳ」「ＰＯＬＹ１」等の各要素をデータ形式
「ＤＡＴＡＴＹＰＥｎ（ｎは任意の数）」の形式で表示
する。また、検証を行う「ＯＰＥＲＡＴＩＯＮ」とし
て、「ＣＯＮＮＥＣＴ」「ＳＡＭＥＬＡＢ」「ＭＵＬＴ
ＩＬＡＢ」といった検証内容を各形式を表示する。
ルでは、検証する各レイヤの要素を入力する「ＩＮＰＵ
Ｔ−ＬＡＹＥＲ」として、半導体を構成する「ＡＬ１」
「ＬＯＣＯＳ」「ＰＯＬＹ１」等の各要素をデータ形式
「ＤＡＴＡＴＹＰＥｎ（ｎは任意の数）」の形式で表示
する。また、検証を行う「ＯＰＥＲＡＴＩＯＮ」とし
て、「ＣＯＮＮＥＣＴ」「ＳＡＭＥＬＡＢ」「ＭＵＬＴ
ＩＬＡＢ」といった検証内容を各形式を表示する。
【００１７】そこで、上述したＥＲＣルールデータ生成
部２０では、入力部１０から入力された図２（Ａ）に示
すプロセスルールデータから各要素を抽出し、この要素
に基づいて、図２（Ｂ）に示すようなＥＲＣルールデー
タを作成する。また、図１に示すように、複数の各レイ
アウト検証用ＣＡＤ装置３１、３２、〜、３ｎでそれぞ
れ異なる形式のＥＲＣルールを用いるため、それぞれの
ＥＲＣルールに対応したデータを順番に作成し、各レイ
アウト検証用ＣＡＤ装置３１、３２、〜、３ｎに対して
出力する。
部２０では、入力部１０から入力された図２（Ａ）に示
すプロセスルールデータから各要素を抽出し、この要素
に基づいて、図２（Ｂ）に示すようなＥＲＣルールデー
タを作成する。また、図１に示すように、複数の各レイ
アウト検証用ＣＡＤ装置３１、３２、〜、３ｎでそれぞ
れ異なる形式のＥＲＣルールを用いるため、それぞれの
ＥＲＣルールに対応したデータを順番に作成し、各レイ
アウト検証用ＣＡＤ装置３１、３２、〜、３ｎに対して
出力する。
【００１８】図３は、このような本例の電気的ルールチ
ェック方法でＥＲＣルールチェックを行うための作業手
順を示すフローチャートである。まず、レイアウト等の
設計工程から所定の形式によるプロセスルールデータを
取得する（Ｓ１０）。そして、このプロセスルールデー
タに基づいて、ＥＲＣルールデータ生成部２０のプログ
ラムにより各種のＥＲＣルールチェックデータを自動的
に作成する（Ｓ１１）。そして、このＥＲＣルールチェ
ックデータを用いて各レイアウト検証用ＣＡＤ装置３
１、３２、〜、３ｎによる設計データのＥＲＣルールチ
ェックを行う（Ｓ１２）。なお、以上の説明において用
いたプロセスルールデータ、及びＥＲＣルールデータは
一例であり、本発明はこれに限定されるものではなく、
他の形式のものを用いてもよい。
ェック方法でＥＲＣルールチェックを行うための作業手
順を示すフローチャートである。まず、レイアウト等の
設計工程から所定の形式によるプロセスルールデータを
取得する（Ｓ１０）。そして、このプロセスルールデー
タに基づいて、ＥＲＣルールデータ生成部２０のプログ
ラムにより各種のＥＲＣルールチェックデータを自動的
に作成する（Ｓ１１）。そして、このＥＲＣルールチェ
ックデータを用いて各レイアウト検証用ＣＡＤ装置３
１、３２、〜、３ｎによる設計データのＥＲＣルールチ
ェックを行う（Ｓ１２）。なお、以上の説明において用
いたプロセスルールデータ、及びＥＲＣルールデータは
一例であり、本発明はこれに限定されるものではなく、
他の形式のものを用いてもよい。
【００１９】
【発明の効果】以上説明したように本発明による半導体
装置の電気的ルールチェック装置では、入力手段によっ
て半導体装置の設計工程によって作成された所定の形式
によるプロセスルールデータを入力する。そして、この
入力されたプロセスルールデータに基づいて、その半導
体装置の電気的ルールを判定するための所定の形式によ
る電気的ルールデータを電気的ルールデータ生成手段に
よって自動的に生成する。そして、この生成された電気
的ルールデータを用いて電気的ルールチェック手段によ
る電気的ルールチェックを行うようにした。
装置の電気的ルールチェック装置では、入力手段によっ
て半導体装置の設計工程によって作成された所定の形式
によるプロセスルールデータを入力する。そして、この
入力されたプロセスルールデータに基づいて、その半導
体装置の電気的ルールを判定するための所定の形式によ
る電気的ルールデータを電気的ルールデータ生成手段に
よって自動的に生成する。そして、この生成された電気
的ルールデータを用いて電気的ルールチェック手段によ
る電気的ルールチェックを行うようにした。
【００２０】したがって、プロセスルールデータから電
気的ルールチェックデータを自動的に生成して、電気的
ルールチェックを行うことができるので、電気的ルール
チェックデータや図形データを手作業で作成したり、そ
のチェックを行う必要がなくなり、電気的ルールチェッ
ク作業を容易、かつ正確に行うことが可能である。この
結果、設計工程から提供されたプロセスルールデータか
ら容易にＥＲＣルールチェックを行うことができ、半導
体の設計、開発期間の短縮や電気的ルールの開発期間や
変更期間の短縮等にも貢献することが可能となる。
気的ルールチェックデータを自動的に生成して、電気的
ルールチェックを行うことができるので、電気的ルール
チェックデータや図形データを手作業で作成したり、そ
のチェックを行う必要がなくなり、電気的ルールチェッ
ク作業を容易、かつ正確に行うことが可能である。この
結果、設計工程から提供されたプロセスルールデータか
ら容易にＥＲＣルールチェックを行うことができ、半導
体の設計、開発期間の短縮や電気的ルールの開発期間や
変更期間の短縮等にも貢献することが可能となる。
【００２１】また、本発明による半導体装置の電気的ル
ールチェック方法では、半導体装置の設計工程によって
作成された所定の形式によるプロセスルールデータを入
力し、この入力されたプロセスルールデータに基づい
て、その半導体装置の電気的ルールを判定するための所
定の形式による電気的ルールデータをプログラムによっ
て自動的に生成し、この生成された電気的ルールデータ
を用いて電気的ルールチェックを行うようにした。
ールチェック方法では、半導体装置の設計工程によって
作成された所定の形式によるプロセスルールデータを入
力し、この入力されたプロセスルールデータに基づい
て、その半導体装置の電気的ルールを判定するための所
定の形式による電気的ルールデータをプログラムによっ
て自動的に生成し、この生成された電気的ルールデータ
を用いて電気的ルールチェックを行うようにした。
【００２２】したがって、この電気的ルールチェック方
法においても、プロセスルールデータから電気的ルール
チェックデータを自動的に生成して、電気的ルールチェ
ックを行うことができるので、電気的ルールチェックデ
ータや図形データを手作業で作成したり、そのチェック
を行う必要がなくなり、電気的ルールチェック作業を容
易、かつ正確に行うことが可能である。この結果、設計
工程から提供されたプロセスルールデータから容易にＥ
ＲＣルールチェックを行うことができ、半導体の設計、
開発期間の短縮や電気的ルールの開発期間や変更期間の
短縮等にも貢献することが可能となる。
法においても、プロセスルールデータから電気的ルール
チェックデータを自動的に生成して、電気的ルールチェ
ックを行うことができるので、電気的ルールチェックデ
ータや図形データを手作業で作成したり、そのチェック
を行う必要がなくなり、電気的ルールチェック作業を容
易、かつ正確に行うことが可能である。この結果、設計
工程から提供されたプロセスルールデータから容易にＥ
ＲＣルールチェックを行うことができ、半導体の設計、
開発期間の短縮や電気的ルールの開発期間や変更期間の
短縮等にも貢献することが可能となる。
【図１】本発明の実施の形態による電気的ルールチェッ
ク装置の構成を示すブロック図である。
ク装置の構成を示すブロック図である。
【図２】図１に示す電気的ルールチェック装置で用いる
プロセスルールデータとＥＲＣルールデータの具体例を
示す説明図である。
プロセスルールデータとＥＲＣルールデータの具体例を
示す説明図である。
【図３】本発明の実施の形態による電気的ルールチェッ
ク方法でＥＲＣルールチェックを行うための作業手順を
示すフローチャートである。
ク方法でＥＲＣルールチェックを行うための作業手順を
示すフローチャートである。
【図４】従来のＥＲＣルールチェックを行うための作業
手順を示すフローチャートである。
手順を示すフローチャートである。
１０……プロセスルールデータ入力部、２０……ＥＲＣ
ルールデータ生成部、３１、３２、〜、３ｎ……レイア
ウト検証用ＣＡＤ装置。
ルールデータ生成部、３１、３２、〜、３ｎ……レイア
ウト検証用ＣＡＤ装置。
Claims (4)
- 【請求項１】 半導体装置の設計工程によって作成され
た所定の形式によるプロセスルールデータを入力する入
力手段と、 前記入力手段から入力されたプロセスルールデータに基
づいて、その半導体装置の電気的ルールを判定するため
の所定の形式による電気的ルールデータを自動的に生成
する電気的ルールデータ生成手段と、 前記電気的ルールデータ生成手段によって生成された電
気的ルールデータを用いて電気的ルールチェックを行う
電気的ルールチェック手段と、 を有することを特徴とする半導体装置の電気的ルールチ
ェック装置。 - 【請求項２】 前記電気的ルールデータ生成手段は、前
記入力手段から入力されたプロセスルールデータに基づ
いて、所定の形式による複数種類の電気的ルールデータ
を自動的に生成し、前記電気的ルールチェック手段は、
前記電気的ルールデータ生成手段によって生成された複
数種類の電気的ルールデータを用いて複数種類の電気的
ルールチェックを行うことを特徴とする請求項１記載の
半導体装置の電気的ルールチェック装置。 - 【請求項３】 半導体装置の設計工程によって作成され
た所定の形式によるプロセスルールデータを入力し、こ
の入力されたプロセスルールデータに基づいて、その半
導体装置の電気的ルールを判定するための所定の形式に
よる電気的ルールデータを変換プログラムによって自動
的に生成し、この生成された電気的ルールデータを用い
て電気的ルールチェックを行うようにした、 ことを特徴とする半導体装置の電気的ルールチェック方
法。 - 【請求項４】 前記プロセスルールデータに基づいて、
所定の形式による複数種類の電気的ルールデータを変換
プログラムによって自動的に生成し、この生成された複
数種類の電気的ルールデータを用いて複数種類の電気的
ルールチェックを行うことを特徴とする請求項３記載の
半導体装置の電気的ルールチェック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37262699A JP2001188808A (ja) | 1999-12-28 | 1999-12-28 | 半導体装置の電気的ルールチェック装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37262699A JP2001188808A (ja) | 1999-12-28 | 1999-12-28 | 半導体装置の電気的ルールチェック装置及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001188808A true JP2001188808A (ja) | 2001-07-10 |
Family
ID=18500769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37262699A Abandoned JP2001188808A (ja) | 1999-12-28 | 1999-12-28 | 半導体装置の電気的ルールチェック装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001188808A (ja) |
-
1999
- 1999-12-28 JP JP37262699A patent/JP2001188808A/ja not_active Abandoned
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7039892B2 (en) | Systems and methods for ensuring correct connectivity between circuit designs | |
| EP1170667B1 (en) | Software package verification | |
| Lipták | Instrument Engineers' Handbook, Volume Three: Process Software and Digital Networks | |
| US20030202012A1 (en) | Method, system and program product for determining differences between an existing graphical user interface (GUI) mapping file and a current GUI | |
| JPH0588859A (ja) | 両立性検査方法、システムコンポーネント及びコンピユータシステム | |
| CN107436814A (zh) | 一种资源编排模板的生成方法及装置 | |
| CN114048583A (zh) | 一种基于gim模型扩展实物id的应用方法和系统 | |
| US6929962B1 (en) | System and method for wafer acceptance test configuration | |
| JP2001188808A (ja) | 半導体装置の電気的ルールチェック装置及び方法 | |
| WO2010119520A1 (ja) | マスクｒｏｍの製造に向けられたレイアウトパターンを作成するためのシステム、そのシステムを用いて製造されたマスクｒｏｍ、およびマスクパターンを作成するための方法 | |
| WO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
| JP3322129B2 (ja) | 情報自動生成方法 | |
| JP2943260B2 (ja) | シーケンサ・ローダの回路入力方式 | |
| WO2020008244A1 (en) | Printed circuit board layout assessment tool | |
| CN108920695A (zh) | 一种数据查询方法、装置、设备及存储介质 | |
| CN113220596B (zh) | 应用的测试方法、装置、设备、存储介质及程序产品 | |
| JPH11149490A (ja) | 設計規格検査用プログラムの作成方法および設計規格検査用プログラムの自動作成装置 | |
| JP2594689B2 (ja) | シミュレーション装置およびその方法 | |
| CN114970408A (zh) | 一种三维集成芯片的验证方法和验证装置 | |
| Kohler | Design and Implementation of an ICC Profile Validator | |
| JPH06290235A (ja) | Ｌｓｉレイアウト検証テストデータ生成装置 | |
| JP2006244274A (ja) | Ｌｓｉ設計方法 | |
| JPH0281178A (ja) | Ｃａｄライブラリ管理方法 | |
| JP2002251424A (ja) | レイアウト設計方法、装置、プログラム及び記録媒体 | |
| CN115993999A (zh) | Json数据类型渲染方法、系统、电子设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051207 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060327 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070705 |