JP2594689B2 - シミュレーション装置およびその方法 - Google Patents
シミュレーション装置およびその方法Info
- Publication number
- JP2594689B2 JP2594689B2 JP2173836A JP17383690A JP2594689B2 JP 2594689 B2 JP2594689 B2 JP 2594689B2 JP 2173836 A JP2173836 A JP 2173836A JP 17383690 A JP17383690 A JP 17383690A JP 2594689 B2 JP2594689 B2 JP 2594689B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- target circuit
- unit
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔概要〕 特に半導体集積回路装置の設計に用いられるシミュレ
ーション装置およびその方法に関し、 レイアウト検証と動作確認シミュレーションのふたつ
で同じ対象回路データを共用でき、動作確認を完了した
正しい回路データに従ってレイアウト検証を実行できる
シミュレーション装置およびその方法を提供することを
目的とし、 対象回路のデータ保持する第１データ保持部と、前記
対象回路に外付けする外付け回路のデータを保持する第
２データ保持部と、前記第１、第２データ保持部を個別
にアクセスできるデータアクセス部と、該データアクセ
ス部によってアクセスされた対象回路データおよび外付
け回路データの双方に基づいて動作確認用のシミュレー
ションプログラムを実行するシミュレーション実行部、
および、対象回路データに基づいてレイアウト検証用の
検証プログラムを実行するレイアウト検証実行部と、を
備える。
ーション装置およびその方法に関し、 レイアウト検証と動作確認シミュレーションのふたつ
で同じ対象回路データを共用でき、動作確認を完了した
正しい回路データに従ってレイアウト検証を実行できる
シミュレーション装置およびその方法を提供することを
目的とし、 対象回路のデータ保持する第１データ保持部と、前記
対象回路に外付けする外付け回路のデータを保持する第
２データ保持部と、前記第１、第２データ保持部を個別
にアクセスできるデータアクセス部と、該データアクセ
ス部によってアクセスされた対象回路データおよび外付
け回路データの双方に基づいて動作確認用のシミュレー
ションプログラムを実行するシミュレーション実行部、
および、対象回路データに基づいてレイアウト検証用の
検証プログラムを実行するレイアウト検証実行部と、を
備える。
本発明は、シミュレーション装置およびその方法に関
し、特に半導体集積回路装置の設計に用いられるシミュ
レーション装置およびその方法に関する。
し、特に半導体集積回路装置の設計に用いられるシミュ
レーション装置およびその方法に関する。
一段と高密度化、高集積化した半導体集積回路装置の
開発期間を短縮化するには、回路動作や論理動作を擬似
的に検証する動作確認シミュレーションや、レイアウト
データに基づいて行われる結線チェック等のレイアウト
検証が不可欠である。
開発期間を短縮化するには、回路動作や論理動作を擬似
的に検証する動作確認シミュレーションや、レイアウト
データに基づいて行われる結線チェック等のレイアウト
検証が不可欠である。
第６図は一例として、任意に外付けされる入力抵抗Ri
とフィードバック抵抗Rfの比でその増幅度が決定される
オペアンプOPの動作確認シミュレーションを示す図であ
る。このような回路に対する動作確認シミュレーション
は、適当なRi、Rfを選定して外付け回路を構成し、この
外付け回路とオペアンプOPを含む回路に対してシミュレ
ーションを実行する。
とフィードバック抵抗Rfの比でその増幅度が決定される
オペアンプOPの動作確認シミュレーションを示す図であ
る。このような回路に対する動作確認シミュレーション
は、適当なRi、Rfを選定して外付け回路を構成し、この
外付け回路とオペアンプOPを含む回路に対してシミュレ
ーションを実行する。
ところで、他方のレイアウト検証を行う場合は、対象
回路だけがその検証対象となるから、上記例示の場合、
外付け回路を除くオペアンプ回路がレイアウト検証の対
象回路となる（第７図参照）。
回路だけがその検証対象となるから、上記例示の場合、
外付け回路を除くオペアンプ回路がレイアウト検証の対
象回路となる（第７図参照）。
しかしながら、かかる従来のシミュレーション装置お
よびその方法にあっては、対象回路（上記例ではオペア
ンプ回路）と外付け回路とを一体化した回路データ（以
下、動作確認用回路データ）を作ってこの回路データに
対して動作確認シミュレーションを実行する一方、外付
け回路を除いた対象回路だけの回路データ（以下、レイ
アウト検証用回路データ）を別途に作ってこの回路デー
タに対してレイアウト検証を実行するものであったた
め、後者のレイアウト検証用回路データについては動作
確認を行うことができず、したがって、レイアウト検証
回路に設計ミスがあった場合、これを検出できないとい
った問題点があった。
よびその方法にあっては、対象回路（上記例ではオペア
ンプ回路）と外付け回路とを一体化した回路データ（以
下、動作確認用回路データ）を作ってこの回路データに
対して動作確認シミュレーションを実行する一方、外付
け回路を除いた対象回路だけの回路データ（以下、レイ
アウト検証用回路データ）を別途に作ってこの回路デー
タに対してレイアウト検証を実行するものであったた
め、後者のレイアウト検証用回路データについては動作
確認を行うことができず、したがって、レイアウト検証
回路に設計ミスがあった場合、これを検出できないとい
った問題点があった。
本発明は、このような問題点に鑑みてなされたもの
で、レイアウト検証と動作確認シミュレーションのふた
つで同じ対象回路データを共用でき、動作確認を完了し
た正しい回路データに従ってレイアウト検証を実行でき
るシミュレーション装置およびその方法を提供すること
を目的とする。
で、レイアウト検証と動作確認シミュレーションのふた
つで同じ対象回路データを共用でき、動作確認を完了し
た正しい回路データに従ってレイアウト検証を実行でき
るシミュレーション装置およびその方法を提供すること
を目的とする。
請求項１記載の発明は、その原理構成図を第１図に示
すように、対象回路のデータ保持する第１データ保持部
ａと、前記対象回路に外付けする外付け回路のデータを
保持する第２データ保持部ｂと、前記第１、第２データ
保持部ａ、ｂを個別にアクセスできるデータアクセス部
ｃと、該データアクセス部ｃによってアクセスされた対
象回路データおよび外付け回路データの双方に基づいて
動作確認用のシミュレーションプログラムを実行するシ
ミュレーション実行部ｄ、および、対象回路データに基
づいてレイアウト検証用の検証プログラムを実行するレ
イアウト検証実行部ｅと、を備える。
すように、対象回路のデータ保持する第１データ保持部
ａと、前記対象回路に外付けする外付け回路のデータを
保持する第２データ保持部ｂと、前記第１、第２データ
保持部ａ、ｂを個別にアクセスできるデータアクセス部
ｃと、該データアクセス部ｃによってアクセスされた対
象回路データおよび外付け回路データの双方に基づいて
動作確認用のシミュレーションプログラムを実行するシ
ミュレーション実行部ｄ、および、対象回路データに基
づいてレイアウト検証用の検証プログラムを実行するレ
イアウト検証実行部ｅと、を備える。
請求項２記載の発明は、請求項１記載の発明におい
て、前記対象回路のデータおよび外付け回路のデータを
階層化して第１データ保持部および第２データ保持部に
保持させたことを特徴とする。
て、前記対象回路のデータおよび外付け回路のデータを
階層化して第１データ保持部および第２データ保持部に
保持させたことを特徴とする。
請求項３記載の発明は、対象回路のデータ保持する第
１データ保持工程と、前記対象回路に外付けする外付け
回路のデータを保持する第２データ保持工程と、前記第
１、第２データ保持工程によって保持されたデータに個
別にアクセスする工程と、該アクセス工程によってアク
セスされた対象回路データおよび外付け回路データの双
方に基づいて動作確認用のシミュレーションプログラム
を実行し、および、対象回路データに基づいてレイアウ
ト検証用の検証プログラムを実行する工程と、を含むこ
とを特徴とする。
１データ保持工程と、前記対象回路に外付けする外付け
回路のデータを保持する第２データ保持工程と、前記第
１、第２データ保持工程によって保持されたデータに個
別にアクセスする工程と、該アクセス工程によってアク
セスされた対象回路データおよび外付け回路データの双
方に基づいて動作確認用のシミュレーションプログラム
を実行し、および、対象回路データに基づいてレイアウ
ト検証用の検証プログラムを実行する工程と、を含むこ
とを特徴とする。
本発明では、データアクセス部によってアクセスされ
た対象回路のデータおよび外付け回路のデータに従って
動作確認シミュレーションが実行され、また、データア
クセス部によってアクセスされた対象回路のデータに従
ってレイアウト検証が実行される。
た対象回路のデータおよび外付け回路のデータに従って
動作確認シミュレーションが実行され、また、データア
クセス部によってアクセスされた対象回路のデータに従
ってレイアウト検証が実行される。
したがって、双方で同一の対象回路データが共用さ
れ、動作確認を完了した正しい回路データに従ってレイ
アウト検証が行なわれる。
れ、動作確認を完了した正しい回路データに従ってレイ
アウト検証が行なわれる。
以下、本発明を図面に基づいて説明する。
第２〜５図は本発明に係るシミュレーション方法を適
用した装置の一実施例を示す図である。
用した装置の一実施例を示す図である。
第２図において、20は第１データ保持部、21は第２デ
ータ保持部、22は第３データ保持部、23はデータアクセ
ス部、24は動作確認実行部（シミュレーション実行
部）、25はレイアウト検証実行部を表している。
ータ保持部、22は第３データ保持部、23はデータアクセ
ス部、24は動作確認実行部（シミュレーション実行
部）、25はレイアウト検証実行部を表している。
第１〜第３データ保持部20〜22としては例えば磁気デ
ィスク装置が用いられ、第１データ保持部20は複数の対
象回路データ26を保持し、第２データ保持部21は複数の
外付け回路データ27を保持している。なお、第３データ
保持部22は動作確認シミュレーションに必要な各種試験
パターン28を保持している。
ィスク装置が用いられ、第１データ保持部20は複数の対
象回路データ26を保持し、第２データ保持部21は複数の
外付け回路データ27を保持している。なお、第３データ
保持部22は動作確認シミュレーションに必要な各種試験
パターン28を保持している。
ここで、上記の各対象回路データおよび外付け回路デ
ータには識別名が付与されており、これによって特定の
対象回路データ26と特定の外付け回路データ27との組み
合せが識別できるようになっている。
ータには識別名が付与されており、これによって特定の
対象回路データ26と特定の外付け回路データ27との組み
合せが識別できるようになっている。
第３図は第１データ保持部20および第２データ保持部
21内のデータ構造の一例を示す図である。この図では、
識別名「M87XXX」が付与された対象回路データと、各々
識別名「TIXXX」「TOXXX」が付与された外付け回路デー
タとが示されている。
21内のデータ構造の一例を示す図である。この図では、
識別名「M87XXX」が付与された対象回路データと、各々
識別名「TIXXX」「TOXXX」が付与された外付け回路デー
タとが示されている。
これらの組み合せは、上位階層の識別名「PB87XXX」
で表される。すなわち、上位階層の「PB87XXX」を指定
すれば「M87XXX」「TIXXX」および「TOXXX」をアクセス
でき、また、下位階層の「M87XXX」を指定すれば、この
「M87XXX」を構成する「JD11」「JA11」と、これらの
「JD11」「JA11」を構成するさらに下位階層の「JD21」
「JD22」および「JA21」「JA22」……をアクセスでき
る。
で表される。すなわち、上位階層の「PB87XXX」を指定
すれば「M87XXX」「TIXXX」および「TOXXX」をアクセス
でき、また、下位階層の「M87XXX」を指定すれば、この
「M87XXX」を構成する「JD11」「JA11」と、これらの
「JD11」「JA11」を構成するさらに下位階層の「JD21」
「JD22」および「JA21」「JA22」……をアクセスでき
る。
データアクセス部23は、動作確認実行部24における動
作確認シミュレーションの実行に際し、指定された特定
の対象回路データ26をアクセスすると共に、当該対象回
路データ26の識別名を手がかりに特定の外付け回路デー
タ27をアクセスし、これらのデータを動作確認実行部24
に転送する。データアクセス部23はまた、レイアウト検
証実行部25におけるレイアウト検証の実行に際し、上記
動作確認時と同一の対象回路データ26をアクセスしてレ
イアウト検証実行部25に転送する。
作確認シミュレーションの実行に際し、指定された特定
の対象回路データ26をアクセスすると共に、当該対象回
路データ26の識別名を手がかりに特定の外付け回路デー
タ27をアクセスし、これらのデータを動作確認実行部24
に転送する。データアクセス部23はまた、レイアウト検
証実行部25におけるレイアウト検証の実行に際し、上記
動作確認時と同一の対象回路データ26をアクセスしてレ
イアウト検証実行部25に転送する。
動作確認実行部24は、転送された特定の対象回路デー
タ26および外付け回路データ27に従って所定の動作確認
シミュレーションプログラムを実行し、その検証結果を
表示装置やプリンタなどの出力部29に出力する。
タ26および外付け回路データ27に従って所定の動作確認
シミュレーションプログラムを実行し、その検証結果を
表示装置やプリンタなどの出力部29に出力する。
レイアウト検証実行部25は、動作確認を完了した特定
の対象回路データ26に従って所定のレイアウト検証プロ
グラムを実行し、その検証結果を出力部29に出力する。
の対象回路データ26に従って所定のレイアウト検証プロ
グラムを実行し、その検証結果を出力部29に出力する。
第４図は、動作確認実行部24における動作確認シミュ
レーションの一例を示す図である。識別名によって組み
合せが識別された対象回路データ26と外付け回路データ
27は、関係する端子同士がシミュレーションデータ30に
よって模擬的に接続され、入力端子31に所定の試験パタ
ーン28を与えたときの出力端子32の信号パターンが評価
される。
レーションの一例を示す図である。識別名によって組み
合せが識別された対象回路データ26と外付け回路データ
27は、関係する端子同士がシミュレーションデータ30に
よって模擬的に接続され、入力端子31に所定の試験パタ
ーン28を与えたときの出力端子32の信号パターンが評価
される。
他方、レイアウト検証実行部25におけるレイアウト検
証は、第４図の外付け回路データ27を除く対象回路デー
タ26に対して実行される。これは、上記動作確認シミュ
レーション実行時に使用された特定の対象回路データ26
だけをデータアクセス部23によってアクセスすることで
達成できる。
証は、第４図の外付け回路データ27を除く対象回路デー
タ26に対して実行される。これは、上記動作確認シミュ
レーション実行時に使用された特定の対象回路データ26
だけをデータアクセス部23によってアクセスすることで
達成できる。
したがって、本実施例によれば、動作確認シミュレー
ションとレイアウト検証で同一の対象回路データを使用
でき、動作確認を完了した正しい回路データに従ってレ
イアウト検証を行うことができるといった特有の効果が
得られる。
ションとレイアウト検証で同一の対象回路データを使用
でき、動作確認を完了した正しい回路データに従ってレ
イアウト検証を行うことができるといった特有の効果が
得られる。
なお、上記実施例では、対象回路データと外付け回路
データを同一階層に置くようにしているが、外付けデー
タ数が少ない場合には、例えば第５図に示すように、外
付け回路データ33の下層側に対象回路データ34を置くよ
うにしてもよい。
データを同一階層に置くようにしているが、外付けデー
タ数が少ない場合には、例えば第５図に示すように、外
付け回路データ33の下層側に対象回路データ34を置くよ
うにしてもよい。
本発明によれば、レイアウト検証と動作確認シミュレ
ーションのふたつで同じ対象回路データを共用でき、動
作確認を完了した正しい回路データに従ってレイアウト
検証を実行できるシミュレーション装置およびその方法
を実現できる。
ーションのふたつで同じ対象回路データを共用でき、動
作確認を完了した正しい回路データに従ってレイアウト
検証を実行できるシミュレーション装置およびその方法
を実現できる。
第１図は本発明の原理構成図、 第２〜５図は本発明に係るシミュレーション方法を適用
した装置の一実施例を示す図であり、 第２図はその機能ブロック図、 第３図はそのデータの階層構造を示す図、 第４図はその動作確認用の回路データを示す図、 第５図はその対象回路データを下位側に位置させた場合
を示す図、 第６、７図は従来例を示す図であり、 第６図はその動作確認用の回路データを示す図、 第７図はこのレイアウト検証用の回路データを示す図で
ある。 20……第１データ保持部、 21……第２データ保持部、 23……データアクセス部、 24……動作確認実行部（シミュレーション実行部）、 25……レイアウト検証実行部、 26……対象回路データ、 27……外付け回路データ。
した装置の一実施例を示す図であり、 第２図はその機能ブロック図、 第３図はそのデータの階層構造を示す図、 第４図はその動作確認用の回路データを示す図、 第５図はその対象回路データを下位側に位置させた場合
を示す図、 第６、７図は従来例を示す図であり、 第６図はその動作確認用の回路データを示す図、 第７図はこのレイアウト検証用の回路データを示す図で
ある。 20……第１データ保持部、 21……第２データ保持部、 23……データアクセス部、 24……動作確認実行部（シミュレーション実行部）、 25……レイアウト検証実行部、 26……対象回路データ、 27……外付け回路データ。
Claims (3)
- 【請求項１】ａ）対象回路のデータ保持する第１データ
保持部と、 ｂ）前記対象回路に外付けする外付け回路のデータを保
持する第２データ保持部と、 ｃ）前記第１、第２データ保持部を個別にアクセスでき
るデータアクセス部と、 ｄ）該データアクセス部によってアクセスされた対象回
路データおよび外付け回路データの双方に基づいて動作
確認用のシミュレーションプログラムを実行するシミュ
レーション実行部、および、 ｅ）対象回路データに基づいてレイアウト検証用の検証
プログラムを実行するレイアウト検証実行部と、を備え
たことを特徴とするシミュレーション装置。 - 【請求項２】前記対象回路のデータおよび外付け回路の
データを階層化して第１データ保持部および第２データ
保持部に保持させたことを特徴とする請求項１記載のシ
ミュレーション装置。 - 【請求項３】ａ）対象回路のデータ保持する第１データ
保持工程と、 ｂ）前記対象回路に外付けする外付け回路のデータを保
持する第２データ保持工程と、 ｃ）前記第１、第２データ保持工程によって保持された
データに個別にアクセスする工程と、 ｄ）該アクセス工程によってアクセスされた対象回路デ
ータおよび外付け回路データの双方に基づいて動作確認
用のシミュレーションプログラムを実行し、および、対
象回路データに基づいてレイアウト検証用の検証プログ
ラムを実行する工程と、を含むことを特徴とするシミュ
レーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173836A JP2594689B2 (ja) | 1990-06-30 | 1990-06-30 | シミュレーション装置およびその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173836A JP2594689B2 (ja) | 1990-06-30 | 1990-06-30 | シミュレーション装置およびその方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0462672A JPH0462672A (ja) | 1992-02-27 |
| JP2594689B2 true JP2594689B2 (ja) | 1997-03-26 |
Family
ID=15968060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2173836A Expired - Fee Related JP2594689B2 (ja) | 1990-06-30 | 1990-06-30 | シミュレーション装置およびその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2594689B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02108159A (ja) * | 1988-10-15 | 1990-04-20 | Fuji Xerox Co Ltd | Ｌｓｉ回路シミュレーション方法及び装置 |
-
1990
- 1990-06-30 JP JP2173836A patent/JP2594689B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462672A (ja) | 1992-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5590049A (en) | Method and system for user programmable design verification for printed circuit boards and multichip modules | |
| JPS613400A (ja) | チツプ上の高密度メモリを試験する方法と装置 | |
| CN101542488A (zh) | 电子设计自动化中的属性 | |
| US6668360B1 (en) | Automatic integrated circuit design kit qualification service provided through the internet | |
| CN100483429C (zh) | 验证操作支持系统及其方法 | |
| CN117034822B (zh) | 基于三步式仿真的验证方法、电子设备和介质 | |
| WO2009108624A2 (en) | Integrated circuit (ic) design method, system and program product | |
| JPS58205870A (ja) | 論理回路シミユレ−シヨン装置 | |
| US6338158B1 (en) | Custom IC hardware modeling using standard ICs for use in IC design validation | |
| JP2594689B2 (ja) | シミュレーション装置およびその方法 | |
| US6732343B2 (en) | System and methods for placing clock buffers in a datapath stack | |
| Kamath et al. | A comprehensive multi-voltage design platform for system-level validation of standard cell library | |
| CN110096725A (zh) | 用于单元交换的方法 | |
| CN116048952A (zh) | 一种基于可裁剪ip的实例化模块仿真验证方法及装置 | |
| Harward et al. | A fault injection system for measuring soft processor design sensitivity on Virtex-5 FPGAs | |
| US6711728B1 (en) | Function synthesizing method and apparatus, and recording medium on which program of said method is recorded | |
| JP7240350B2 (ja) | 演算装置及び演算方法 | |
| JPH04246778A (ja) | 半導体集積回路の配置方式 | |
| JP7244451B2 (ja) | 演算装置及び演算方法 | |
| JP2016507817A (ja) | パターンベースの電源グランド（ｐｇ）ルーティングおよびビア生成 | |
| JPH0429425Y2 (ja) | ||
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| Pal | Reusability and Scalability of an SoC Testbench in Mixed-Signal Verification—The Inevitable Necessity | |
| JP2940950B2 (ja) | 半導体検証装置 | |
| JPH1063704A (ja) | 半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |